CN1723430A - 考虑处理器功率状态的存储器控制器 - Google Patents

考虑处理器功率状态的存储器控制器 Download PDF

Info

Publication number
CN1723430A
CN1723430A CNA2004800020211A CN200480002021A CN1723430A CN 1723430 A CN1723430 A CN 1723430A CN A2004800020211 A CNA2004800020211 A CN A2004800020211A CN 200480002021 A CN200480002021 A CN 200480002021A CN 1723430 A CN1723430 A CN 1723430A
Authority
CN
China
Prior art keywords
storer
assemblies
power
processor
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800020211A
Other languages
English (en)
Other versions
CN100399235C (zh
Inventor
E·萨姆森
A·纳瓦勒
S·杰森
S·斯利坦亚拉塔纳
W·程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1723430A publication Critical patent/CN1723430A/zh
Application granted granted Critical
Publication of CN100399235C publication Critical patent/CN100399235C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

当计算机系统中的处理器处于低功率模式时，通过减少耦合到处理器的存储器的一个或多个组件的功耗及通过减少耦合到的存储器的一个或多个控制器组件的功耗可以进一步减少计算机系统的功耗。所述处理器和控制器设备可以共享所述存储器。

Description

考虑处理器功率状态的存储器控制器
技术领域
本发明涉及计算机系统领域，特别是涉及用于减少计算机系统内功耗的方法和装置。
背景技术
计算机系统在全世界普及，包括了从诸如个人数字助理和手机之类的小的手提电子设备到诸如机顶盒、数码相机之类的应用专用电子设备，和从其它电子消费产品到诸如笔记本、准笔记本之类的中等大小的移动系统，和从图形输入板计算机到台式系统、工作站和服务器。
在过去几年间，半导体工艺的许多进步带来具有以较高频率工作的集成的电路(IC)并支持附加和/或增强特征的先进的电子设备的发展。虽然这些先进使硬件制造商能设计和制造更快和更复杂的计算机系统，它们也带来的更高功耗的缺点，特别是对电池供电的计算机系统。
已知有各种降低计算机系统中的功耗的技术。例如，先进配置和功率接口(ACPI)规范(2.0a版，2002年3月31日)列出了有关如何降低便携式计算机及其它计算机的动态功耗的信息。对于用于计算机系统中的处理器，在ACPI规范中定义了四种处理器功耗模式(C0、C1、C2和C3)。例如，当处理器105在执行指令时，它处于C0模式。C0模式是高功耗模式。当处理器105不执行指令或空闲时，它可以处于低功耗模式C1、C2或C3之一。计算机系统中的操作系统(OS)可以将空闲处理器105动态地转换成合适的低功耗模式。
C1功率模式是具有最低等待时间的处理器功率模式。C2功率模式比C1功率模式更节省功率。在C2功率模式中，处理器仍能维持系统高速缓冲存储器的环境。C3功率模式比C1和C2功率模式的功耗更低，但具有比C2和C1功率模式更高的退出等待时间。在C3功率模式中，处理器105也许不能维持处理器高速缓冲存储器对其它系统动作的一致性。
虽然由ACPI规范和已有技术定义的降低的功耗模式具有许多优点，但仍需要进一步降低计算机系统的功耗，包括诸如显示器、盘驱动器、集成图形处理器等之类的单个元件的功耗。
附图简要说明
在下图公开的本发明的许多实施例仅出于示例说明的目的而不是为了限定本
发明的范围。
图1为示出计算机系统的一个例子的方框图。
图2为示出根据一个实施例在计算机中的芯片组的一个例子的方框图。
图3为示出根据一个实施例的图形控制器的一个例子的方框图。
图4为示出根据一个实施例用于降低存储器和图形控制器的功耗的处理一个例子的流程图。
图5为根据一个实施例用于将存储器和图形控制器恢复到正常功率模式的处理的流程图。
详细说明
公开了用于控制计算机系统的功耗的方法和系统。对一个实施例，当计算机系统的处理器处于低功率模式时，可以降低耦合到处理器的存储器的一个或多个组件的功耗和具有与向存储器请求相关联的控制器的其它系统组件的功耗。
在下文中，出于说明的目的，为了提供对本发明的完全理解列出了许多具体细节。然而很明显本领域的技术人员不用这些具体细节也能实践本发明。在其它例子中，用方框图和流程图呈现出已知的结构、处理和装置以说明本发明的实施例，且不对它们进行详细说明以避免不必要地混淆对本说明书的理解。
如这里所使用的，“当”一词用于指事件的时间特性。例如，短语“当事件‘B’发生时，事件‘A’发生”应解释成事件A可能会发生在事件B的发生之前，期间，或之后，但是与事件B的发生相关联。例如，如果响应事件B的发生或响应指示事件B已发生、正在发生或将要发生的信号事件A发生，则当事件B发生时事件A发生。
图1为示出计算机系统的一个例子的方框图。计算机系统100可包括：中央处理器(CPU)或处理器105和通过总线15与处理器105相耦合的系统存储器115。计算机系统100可包括显示单元124(例如：液晶显示器(LCD)或阴极射线管(CTR))。在显示单元124上显示的数据(例如：文本、图形等)可以由驻留在芯片组(未示出)中的图形控制器来控制。计算机系统100可进一步包括字母数字输入设备20(例如：键盘)、光标控制设备25(例如：鼠标)和盘驱动单元30。
盘驱动单元30可包括机器可读媒体(未示出)，在该媒体上存储了一组体现这里所述的任何一个或所有实施例的指令(例如：软件应用程序)。这些指令也可以完全或至少部分驻留在主存储器115和/或在处理器105中。指令还可通过网络接口设备35来发送或接收。计算机系统100还可包括连接一个或多个网络的网络接口35。计算机系统100可以由交流电(AC)电源或由使用一个或多个电池的直流电(DC)电源供电。
虽然未示出，但总线15可包括一个或多个地址总线、总线控制信号和数据总线和/或甚至一个在所有存储器存取请求之间作出仲裁的存储器控制器。处理器105可以控制总线15，这意味着在输入/输出(I/O)设备(或从属设备)之间的通信需要包括处理器105。虽然未示出，在计算机系统100可以有其它能与处理器105轮流分担向存储器115发出存取请求的控制器。例如，处理器105可能会忙于执行不需要总线15的任务，或处理器105可能会以低功耗状态空闲。控制器可包含它自己的产生对存储器115的请求的处理器或微控制器或引擎。控制器可以是例如以太控制器、声换能器控制器、通用串行总线(USB)控制器、图形控制器等。
在下文中，出于解释的目的，可能将集成图形控制器用作能用最少的处理器105的干预来控制总线15和存取存储器115的控制器的一个例子。本领域的技术人员将认识到本说明书还可以用于其它控制器。
图2为示出根据一个实施例在计算机系统中的芯片组的一个例子的方框图。计算机系统100还可包括中央处理器105和芯片组200。计算机系统100还可包括存储器115。芯片组200可以是集成图形芯片组。芯片组200可以例如是来自加利福尼亚州的圣克拉拉的英特尔公司的英特尔845G集成图形芯片组。芯片组200可以包括提供图形/视频支持的集成图形控制器212。芯片组200还可以包括支持用于先进图形能力的外部图形控制器(未示出)的图形接口222(例如：加速图形端口(AGP)接口)。外部图形控制器可以具有自己的局部存储器。
芯片组200还可包括一个与存储器115接口的存储器控制器213，以满足来自处理器105的读/写请求。存储器115可以是例如动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双数据率(DDR)SDRAM等。芯片组200还可包括一个与外围设备(未示出)接口的I/O控制器214。虽然图2将处理器105示为与图形控制器212不同的模块，但可以在一个模块中或在多个模块中实施处理器105、图形控制器212和I/O控制器214中的一个或多个。例如，可以将存储器控制器213的功能集成到处理器105中。
图形控制器212和存储器115可以从时钟发生器205接收基准时钟信号。图形控制器212、存储器控制器213和存储器115还可包括用于例如控制定时等的延迟锁定环路(DLL)电路(未示出)。
图形控制器212可执行计算，以从存储器115取得显示数据并通过视频输出端口220将显示数据输出至显示单元124。图形控制器212还可包括显示单元124的其它操作行为，包括例如刷新率、背光亮度等。由图形控制器212执行的动作会增加由芯片组200和由系统100消耗的功率。
图3为示出根据一个实施例的图形控制器的一个例子的方框图。图形控制器212可包括存储显示数据的显示缓冲器310。显示缓冲器310可以与可用于确定何时从存储器115请求显示数据的显示流形成器(streamer)相关联。显示缓冲器310可以是先进先出(FIFO)缓冲器。显示数据可以从显示缓冲器310馈送至显示引擎315。虽然图3所示的例子将DS 305称为分离的组件，也可以将DS 305及其功能合并到诸如图形控制器212的存储器控制器300之类的其它地方。
可能注意到图形控制器212和存储器控制器213(在图2中示出)(和因此处理器105)可以共享存储器115。即，图形控制器212可以用它自己存储器控制器300来启动自己对存储器115的存取而不用处理器105的直接控制。例如，考虑到具有集成图形控制器的统一的存储结构(UMA)芯片组，在此情况下芯片组200中的存储器控制器213和图形控制器212共享同一存储器115，并可以减少图形控制器212和存储器115的功耗。当存在一个具有自己的局部存储器的外部图形控制器(未示出)时，可以减少芯片组200、存储器115和外部图形控制器及其局部存储器的功耗。
当它能提供高速率的显示数据时，存储器115可以更有效率。然而，显示数据只能由显示引擎315以较低的速率处理。在将显示数据从显示缓冲器310馈送到显示引擎的过程中的停顿或中断会引起显示单元124上的最终输出中的诸如闪烁或停顿之类的视觉伪像。因而会需要使用控制值。例如，DS 305可对由图形控制器212支持的各显示模式使用一组不同的控制值。显示模式可包括例如显示器分辨率、色彩深度或象素浓度、刷新率和系统配置的组合。
控制值可允许DS 305来确定何时检索显示数据及从存储器115检索多少显示数据。例如，控制值可包括水印值和突发长度值。根据缓冲器310的大小，水印值可表示落在最小缓冲值和最大缓冲值之间的一个值。突发长度值可表示对一特定显示模式DS 305一次可以从存储器115请求的显示数据量。DS 305可用水印值和突发长度值来更有效地控制如何及何时从存储器115取数据并呈现给显示引擎315以显示在显示单元124上。这会有助于消除在显示单元124上看到的视觉伪像(visual artifact)或显示恶化。
显示缓冲器310可以存储多到一定数量的从存储器115取得的显示数据。当显示缓冲器310中的显示数据量降到当前显示模式的水印值以下时，DS 305从存储器115请求更多的显示数据。会注意到可以使用除了利用水印值和突发长度值来控制何时及从存储器115检索多少显示数据以外的其它技术。
图2所示的处理器105可动态地计算可从计算机系统100的不同配置获得的不同显示模式的水印值和突发长度值。配置可以是例如多显示、显示分辨率、色深度、刷新率、覆盖缩放条件、视频捕获条件和/或其它系统配置的特定组合。处理器105可以将水印值中的一个作为当前水印值并将突发长度值中的一个作为当前突发长度值编程到图形控制器212中用于处理要在显示单元124上显示的显示数据。
在正常操作期间，存储器115可以处于存储器刷新模式并且可以例如在每个存储器刷新间隔刷新或再装其内容。对一个实施例，存储器115可包括使能其组件不依靠处理器105或外部刷新电路(未示出)自己刷新(或自刷新)的特征。
根据ACPI规范，当处理器105不执行指令时，可以通过将处理器105设置在诸如C3功率模式(或C2或C1功率模式)之类的低功率模式来降低计算机系统100的功耗。当处理器105处于低功率模式(例如：C3模式)时，DS 305仍会需要根据控制值(例如：水印值和突发长度值)从存储器115获取显示数据用于显示刷新。当考虑到所有控制器设备对存储器存取等待时间的贡献时，这里所述的技术可以在处理器105处于C3功率模式或处于C2功率模式或还处于C1功率模式时起作用。
对一个实施例，当处理器105处于低功率模式时，存储器115也可以设置在低功率模式。即，可以降低存储器115的一个或多个组件的功耗。例如，可以通过将存储器115设置在自刷新模式来降低存储器115的功耗。自刷新可以是动态随机存取存储器(DRAM)功率降低状态，在该状态中，存储器不需要输入时钟并尝试只具有保持其存储状态所需的功耗。这可以通过将一自刷新命令发送到存储器115来完成。将存储器115设置到自刷新模式可以使能在降低功耗时保存其内容。
本领域的技术人员会理解还可以用其它技术将存储器115设置到低功率模式，例如通过将存储器115设置到预充电断电或活动断电。预充电断电是仍需要系统时钟的DRAM功率降低状态，且所有DRAM存储页都在它能被输入之前被关闭。有源断电是需要系统时钟的DRAM功率降低状态，但不是所有的DRAM存储页面都在它能被输入之前被关闭。通常，低功率状态可具有较长的加电或唤醒等待时间。
对一个实施例，当将处理器105设置到低功率模式，可以通过减少供给与存储器115相关联的延迟锁定环路(DLL)电路的电力来降低存储器115的功耗。
对一个实施例，当存储器115的功耗降低时，图形控制器212的一个或多个组件的功耗也可以降低。图形控制器212的一个或多个组件可包括运行存储器115所需的组件。这可以将图形控制器212设置在低功率模式并可具有对处理品最小的影响。例如，这可以减少(例如：切断DLL)供给与图形控制器212相关联的延迟锁定环路(DLL)电路的电力，或从图形控制器212关闭对存储器的时钟。这里使用的降低功耗可包括在可用时断电或将功率从当前的量降低到较低的量。
为了尽量减少计算机系统100的整个功耗，对存储器115和图形控制器212来说尽可能长时间地停留在低功率模式是有利的。当然，在某一点上，为了允许计算机系统100以可接受的方式工作，唤醒存储器115和图形控制器212会是必要的。例如，在某一点上，可以将显示缓冲器310中的显示数据量减少到水印电平并需要存储器突发。在此情形下，有必要唤醒图形控制器212和存储器115并将它们恢复到它们的正常功率模式。这里使用的唤醒可以包括在可用时加电或将功率从低量增加到较高的量。
如上所述，可以用水印确定什么时候需要存储器突发，且可以将突发长度值用于确定每次从存储器115取得的数据量。通常，在正常处理器功率模式(例如：C0功率模式)期间，存储器突发可能会较小且间隔时间较短。因此，当处理器处于低功率模式(例如：C1/C2/或C3)时，改变控制值(例如突发长度值和水印值)使存储器突发可能会较长且间隔时间较长可能会有利。当然，这取决于当前显示模式和显示缓冲器310的大小。改变控制值会允许唤醒等待时间比处理显示缓冲器310中的显示数据的时间更短。该唤醒等待时间可包括恢复对存储器115和图形控制器212的一个或多个组件供电的时间。
图4为示出根据一个实施例用于降低存储器和图形控制器的功耗的处理一个例子的流程图。在方框400，处理器105处于低功率模式。如上所述，可能存在与将存储器115从低功率模式恢复到正常功率模式相关联的唤醒等待时间。可能当将处理器105设置成低功率模式时，缓冲器310可能部分填充了现有的显示数据使唤醒等待时间暂时比处理显示缓冲器310中的现有的显示数据的时间长。
在下一存储器突发中，可以用更多的显示数据(例如：按突发长度值所规定的)填充显示缓冲器310，唤醒等待时间可以会比处理显示缓冲器310中的现有的显示数据的时间短。这可以允许存储器115更长时间地处于低功率模式。
在方框405，存储器115的一个或多个组件的功耗减少了。降低存储器115的一个或多个组件的功耗可包括，例如将存储器115设置在自刷新模式。当存储器115处于自刷新模式时，可以减少供给与存储器115相关联的DLL电路的电力。
在方框410，图形控制器212的一个或多个组件的功耗减少了。这可包括，例如关闭到存储器的时钟并减少与图形控制器相关联的DLL电路的功耗。
图5为根据一个实施例用于将存储器和图形控制器恢复到正常功率模式的处理的流程图。在方框505，图形控制器212处于低功率模式。在方框510，执行一个测试来确定图形控制器212是否需要退出低功率模式。例如，该测试可以验证是否已达到水印电平。可以执行该测试使图形控制器212能在加电等待时间将超过已缓冲的显示数据能支持的加电等待时间之前的合适时间时退出低功率模式。如果图形控制器212不需要退出低功率模式，则处理停在方框510。否则，处理进入方框515。
在方框515，供给存储器115的电力恢复到正常功率模式。这可包括使存储器115离开自刷新模式并给与存储器115相关联的DLL电路加电。在方框520，供给图形控制器212的电力恢复到正常功率模式。这可包括，例如给与图形控制器212相关联的DLL电路加电。会注意到图形控制器212会漂移入或漂移出低功率模式。例如，当需要更多显示数据并执行方框525所示的存储器突发时图形控制器212可以漂移出低功率模式。
当使用控制值(例如：突发长度值和水印值)并改变它们来增加存储器115和图形控制器212停留在低功率模式的时间时，需要将这些控制值恢复到它们在处理器处于正常功率模式时正常使用的原始值。注意在使处理器105离开低功率模式时需要等待存储器115和图形控制器212加电。
会注意到虽然在图4和图5中所述的处理指图形控制器212，但本领域的技术人员会认识到可以将那些处理用于其它能不依赖处理器105而存取存储器115的控制器设备。还会注意到虽然上述技术涉及显示数据，但本领域的技术人员会认识到可以用任何包括时间临界数据的数据使用该技术。
公开了用于减少计算机系统中的功耗的技术。当处理器处于低功率模式时可以通过降低存储器和与存储器相关联的总线控制器的功耗来降低计算机系统的功耗。虽然上述技术通常涉及共享同一存储器的图形控制器和处理器，当图形控制器具有其自己的局部存储器时，可以用相同的技术管理图形控制器的功耗。另外，虽然上述技术涉及降低存储器115和图形控制器212的功耗，该技术还可用于降低计算机系统100中的其它组件的功耗。
虽然本发明参照具体的特定实施例说明，很明显可以对这些实施例作出各种修改和改变而不偏离权利要求书中列出的本发明的较广的精神和范围。因此，应将本说明书和附图认作说明示例而非限定。

Claims (43)

1.一种方法，其特征在于，包括：
当处理器处于低功率模式时，减少耦合到处理器的存储器的一个或多个组件及运行存储器所需的控制器设备的一个或多个组件的功耗。
2.如权利要求1所述的方法，其特征在于，所述减少存储器的一个或多个组件的功耗包括将存储器设置在自刷新模式。
3.如权利要求1所述的方法，其特征在于，所述减少存储器的一个或多个组件的功耗包括将存储器设置在预充电断电模式或有源断电模式。
4.如权利要求2所述的方法，其特征在于，所述减少运行存储器所需的控制器设备的一个或多个组件的功耗包括减少与所述控制器设备相关联的延迟锁定环路(DLL)电路的功耗。
5.如权利要求4所述的方法，其特征在于，所述减少运行存储器所需的控制器设备的一个或多个组件的功耗还包括减少与控制器设备相关联的控制信号和时钟的功率。
6.如权利要求1所述的方法，其特征在于，所述控制器设备和处理器共享存储器。
7.如权利要求1所述的方法，其特征在于，所述控制器设备为图形控制器。
8.如权利要求7所述的方法，其特征在于，根据与所述存储器和图形控制器相关联的唤醒等待时间确定从存储器检索的显示数据量。
9.如权利要求8所述的方法，其特征在于，其中处理从存储器检索到的显示数据的时间至少等于唤醒等待时间。
10.如权利要求1所述的方法，其特征在于，还包括：验证所述控制器设备需要在增加控制设备的一个或多个组件的功耗之前退出低功率模式。
11.一种方法，其特征在于，包括：
执行第一存储器突发从存储器检索显示数据，所述存储器与图形控制器相耦合；
减少存储器的一个或多个组件及运行存储器所需的图形控制器的一个或多个组件的功率；
将所述显示数据发送到与图形控制器相耦合的显示器；和
恢复存储器的一个或多个组件和图形控制器的一个或多个组件的功率，以当它们成为必要时执行下一个存储器突发。
12.如权利要求11所述的方法，其特征在于，当耦合到存储器的处理器处于低功率模式时，存储器的一个或多个组件及图形控制器的一个或多个组件的功率减少。
13.如权利要求12所述的方法，其特征在于，当处理器处于低功率模式时恢复存储器的一个或多个组件及图形控制器的一个或多个组件的功率。
14.如权利要求13所述的方法，其特征在于，所述处理器和图形控制器共享存储器。
15.如权利要求11所述的方法，其特征在于，所述减少存储器的一个或多个组件的功率包括将存储器设置到自刷新模式、预充电断电模式或有源断电模式。
16.如权利要求15所述的方法，其特征在于，所述将存储器设置成自刷新模式包括减少与存储器相关联的延迟锁定环路(DLL)电路的功耗。
17.如权利要求11所述的方法，其特征在于，所述减少图形控制器的一个或多个组件的功率包括减少与图形控制器相关联的延迟锁定环路(DLL)电路的功率。
18.如权利要求17所述的方法，其特征在于，所述减少图形控制器的一个或多个组件的功率还包括减少与图形控制器相关联的控制信号和时钟的功率。
19.一种包括可执行指令的计算机可读媒体，当在处理系统中执行所述指令时使处理系统执行一个方法，其特征在于，该方法包括：
当处理器处于低功率模式时，减少耦合到处理器的存储器的一个或多个组件及与所述存储器相关联的控制器设备的一个或多个组件的功耗。
20.如权利要求19所述的计算机可读媒体，其特征在于，所述减少存储器的一个或多个组件的功耗包括将存储器设置到自刷新模式、预充电断电模式或活动断电模式。
21.如权利要求20所述的计算机可读媒体，其特征在于，所述将存储器设置到自刷新模式包括减少与所述存储器相关联的延迟锁定环路(DLL)电路的功耗。
22.如权利要求21所述的计算机可读媒体，其特征在于，所述减少控制器设备的一个或多个组件的功耗还包括减少与控制器设备相关联的延迟锁定环路(DLL)电路的功耗。
23.如权利要求22所述的计算机可读媒体，其特征在于，所述减少控制器设备的一个或多个组件的功率还包括减少与所述控制器设备相关联的控制信号和时钟的功率。
24.如权利要求19所述的计算机可读媒体，其特征在于，所述控制器设备和处理器共享存储器。
25.如权利要求24所述的计算机可读媒体，其特征在于，所述控制器设备为图形控制器。
26.如权利要求24所述的计算机可读媒体，其特征在于，根据与所述存储器和图形控制器相关联的唤醒等待时间确定从存储器检索的显示数据量。
27.如权利要求26所述的计算机可读媒体，其特征在于，其中处理从存储器检索到的显示数据量的时间至少等于唤醒等待时间。
28.如权利要求19所述的计算机可读媒体，其特征在于，其中所述控制器设备的一个或多个组件包括运行存储器所需的组件。
29.如权利要求28所述的计算机可读媒体，其特征在于，还包括：验证所述控制器设备需要在接下来恢复控制器设备的一个或多个组件的功耗之前退出低功率模式。
30.一种系统，其特征在于，包括：
处理器；
耦合到处理器的存储器；和
耦合到处理器和存储器的控制器设备，
其中所述控制器设备和所述处理器共享所述存储器，和
其中当所述处理器处于低功率模式时，所述存储器的一个或多个组件及所述控制器设备的一个或多个组件的功耗减少。
31.如权利要求30所述的系统，其特征在于，所述存储器的一个或多个组件包括与所述存储器相关联的延迟锁定环路(DLL)电路。
32.如权利要求30所述的系统，其特征在于，所述存储器的一个或多个组件包括与所述控制器设备相关联的延迟锁定环路(DLL)电路。
33.如权利要求30所述的系统，其特征在于，通过将存储器设置成自刷新模式来减少所述存储器的一个或多个组件的功耗。
34.如权利要求30所述的系统，其特征在于，当需要从所述存储器检索数据时，所述存储器的一个或多个组件的功耗随即增加。
35.如权利要求30所述的系统，其特征在于，需要所述控制器设备的一个或多个组件来运行所述存储器。
36.一种系统，其特征在于，包括：
处理器；
耦合到所述处理器的存储器；
耦合到所述存储器的控制器设备，其中当所述处理器处于低功率模式时，运行所述存储器所需所述控制器设备的一个或多个组件的功耗减少。
37.如权利要求36所述的系统，其特征在于，当所述处理器处于低功率模式时，所述存储器的一个或多个组件的功耗减少。
38.如权利要求37所述的系统，其特征在于，所述存储器的一个或多个组件包括与所述存储器相关联的延迟锁定环路(DLL)电路。
39.如权利要求37所述的系统，其特征在于，通过将所述存储器设置在自刷新模式、预充电断电模式或活动断电模式来减少所述存储器的一个或多个组件的功耗。
40.如权利要求36所述的系统，其特征在于，所述控制器设备的一个或一个以上组件包括与所述所述控制器设备相关联的延迟锁定环路(DLL)电路。
41.如权利要求37所述的系统，其特征在于，还包括耦合到控制器设备的缓冲器，所述缓冲器要存储用控制器设备从所述存储器检索到的数据。
42.如权利要求41所述的系统，其特征在于，当处理器第一次处于低功率模式时从所述存储器检索数据。
43.如权利要求42所述的系统，其特征在于，当下一次需要从所述存储器检索数据同时处理器处于低功率模式时，所述存储器的一个或多个组件和所述控制器设备的功耗增加。
CNB2004800020211A 2003-01-09 2004-01-02 降低计算机系统中功耗的方法和装置 Expired - Fee Related CN100399235C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/340,020 US6971034B2 (en) 2003-01-09 2003-01-09 Power/performance optimized memory controller considering processor power states
US10/340,020 2003-01-09

Publications (2)

Publication Number Publication Date
CN1723430A true CN1723430A (zh) 2006-01-18
CN100399235C CN100399235C (zh) 2008-07-02

Family

ID=32711225

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800020211A Expired - Fee Related CN100399235C (zh) 2003-01-09 2004-01-02 降低计算机系统中功耗的方法和装置

Country Status (10)

Country Link
US (1) US6971034B2 (zh)
EP (1) EP1581856B1 (zh)
JP (1) JP4376897B2 (zh)
KR (1) KR100692345B1 (zh)
CN (1) CN100399235C (zh)
AT (1) ATE451644T1 (zh)
DE (1) DE602004024499D1 (zh)
HK (1) HK1075520A1 (zh)
TW (1) TWI245180B (zh)
WO (1) WO2004063916A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707784A (zh) * 2010-12-23 2012-10-03 西部数据技术公司 用于功率控制以使功率消耗最少的方法和系统
CN102870061A (zh) * 2011-04-01 2013-01-09 英特尔公司 使用显示图像的选择性更新来控制平台功率消耗
CN101800018B (zh) * 2008-12-30 2013-07-17 英特尔公司 用于混合图形显示功率管理的设备、方法和系统
CN104024976A (zh) * 2011-12-28 2014-09-03 英特尔公司 用于电池寿命优化的动态图形功率选通的方法和装置
CN102955676B (zh) * 2011-08-09 2018-06-01 爱思打印解决方案有限公司 成像装置、微控制器以及用于控制成像装置和微控制器的方法
CN114286973A (zh) * 2019-08-26 2022-04-05 美光科技公司 存储体可配置的功率模式

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976181B2 (en) * 2001-12-20 2005-12-13 Intel Corporation Method and apparatus for enabling a low power mode for a processor
US20050050310A1 (en) * 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
US7409572B1 (en) * 2003-12-05 2008-08-05 Lsi Corporation Low power memory controller with leaded double data rate DRAM package arranged on a two layer printed circuit board
US7698575B2 (en) * 2004-03-30 2010-04-13 Intel Corporation Managing power consumption by requesting an adjustment to an operating point of a processor
US7343502B2 (en) * 2004-07-26 2008-03-11 Intel Corporation Method and apparatus for dynamic DLL powerdown and memory self-refresh
US7827424B2 (en) * 2004-07-29 2010-11-02 Ati Technologies Ulc Dynamic clock control circuit and method
US7222253B2 (en) * 2004-12-28 2007-05-22 Intel Corporation Dynamic power control for reducing voltage level of graphics controller component of memory controller based on its degree of idleness
US8593470B2 (en) * 2005-02-24 2013-11-26 Ati Technologies Ulc Dynamic memory clock switching circuit and method for adjusting power consumption
US7523327B2 (en) * 2005-03-05 2009-04-21 Intel Corporation System and method of coherent data transfer during processor idle states
US7800621B2 (en) * 2005-05-16 2010-09-21 Ati Technologies Inc. Apparatus and methods for control of a memory controller
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8244971B2 (en) * 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
KR100656353B1 (ko) 2005-07-12 2006-12-11 한국전자통신연구원 메모리 전력 소모를 줄이는 방법
GB2444663B (en) 2005-09-02 2011-12-07 Metaram Inc Methods and apparatus of stacking drams
US7925907B1 (en) * 2005-12-12 2011-04-12 Nvidia Corporation Using non-lossless compression to save power
US7613941B2 (en) * 2005-12-29 2009-11-03 Intel Corporation Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
KR100817316B1 (ko) * 2006-02-15 2008-03-31 엠텍비젼 주식회사 휴대형 장치 및 공유 메모리의 리프레쉬 제어 방법
US7624349B2 (en) * 2006-03-21 2009-11-24 Microsoft Corporation Declarative definition enabling graphical designer reuse
US8314806B2 (en) * 2006-04-13 2012-11-20 Intel Corporation Low power display mode
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US7849334B2 (en) * 2006-09-29 2010-12-07 Intel Coporation Transitioning a computing platform to a low power system state
KR101314600B1 (ko) * 2006-10-17 2013-10-14 엘지전자 주식회사 이미지 디스플레이 장치 및 방법
US8458429B2 (en) * 2006-12-31 2013-06-04 Texas Instruments Incorporated Memory controller idle mode
US20080184047A1 (en) * 2007-01-25 2008-07-31 Goeltzenleuchter Courtney D System and method for implementing a quiet operating mode in a computing system
US7849342B2 (en) * 2007-05-01 2010-12-07 Nvidia Corporation Method and system for implementing generalized system stutter
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8527709B2 (en) * 2007-07-20 2013-09-03 Intel Corporation Technique for preserving cached information during a low power mode
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US7913100B2 (en) * 2007-09-29 2011-03-22 Intel Corporation Opportunistic initiation of data traffic
JP2009122828A (ja) * 2007-11-13 2009-06-04 Fuji Xerox Co Ltd 中央処理装置、制御装置、及びプログラム
US8243085B2 (en) * 2007-12-30 2012-08-14 Intel Corporation Boosting graphics performance based on executing workload
US8284179B2 (en) * 2008-02-21 2012-10-09 Himax Technologies Limited Timing controller for reducing power consumption and display device having the same
US8199158B2 (en) * 2008-06-11 2012-06-12 Intel Corporation Performance allocation method and apparatus
US8412866B2 (en) * 2008-11-24 2013-04-02 Via Technologies, Inc. System and method of dynamically switching queue threshold
KR101525589B1 (ko) * 2009-04-23 2015-06-03 삼성전자주식회사 데이터 저장 장치 및 그것을 포함하는 정보 처리 시스템
US8269525B2 (en) * 2009-11-17 2012-09-18 Ati Technologies Ulc Logic cell having reduced spurious toggling
US9041720B2 (en) * 2009-12-18 2015-05-26 Advanced Micro Devices, Inc. Static image retiling and power management method and circuit
US8850236B2 (en) * 2010-06-18 2014-09-30 Samsung Electronics Co., Ltd. Power gating of cores by an SoC
US8799685B2 (en) 2010-08-25 2014-08-05 Advanced Micro Devices, Inc. Circuits and methods for providing adjustable power consumption
US9400545B2 (en) 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US9275601B2 (en) 2012-12-12 2016-03-01 Intel Corporation Techniques to control frame display rate
US11372672B2 (en) * 2013-02-15 2022-06-28 Apple Inc. Centralized task scheduling
US20140240328A1 (en) * 2013-02-26 2014-08-28 Prasoonkumar Surti Techniques for low energy computation in graphics processing
US9026698B2 (en) * 2013-03-15 2015-05-05 Intel Corporation Apparatus, system and method for providing access to a device function
US20150317263A1 (en) * 2014-04-30 2015-11-05 Texas Instruments Incorporated Systems and methods for controlling a memory performance point
US9711192B2 (en) 2014-11-03 2017-07-18 Samsung Electronics Co., Ltd. Memory device having different data-size access modes for different power modes
US10074203B2 (en) 2014-12-23 2018-09-11 Synaptics Incorporated Overlay for display self refresh
WO2019209257A1 (en) * 2018-04-24 2019-10-31 Hewlett-Packard Development Company, L.P. Display devices including switches for selecting column pixel data

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002032163A (ja) * 1990-03-23 2002-01-31 Matsushita Electric Ind Co Ltd 情報処理装置
JP2549765B2 (ja) * 1990-11-30 1996-10-30 シチズン時計株式会社 マイクロコンピュータ
US5423045A (en) * 1992-04-15 1995-06-06 International Business Machines Corporation System for distributed power management in portable computers
AU3313795A (en) * 1994-10-14 1996-04-26 Compaq Computer Corporation Circuit for placing a cache memory into low power mode in response to special bus cycles
US5615162A (en) * 1995-01-04 1997-03-25 Texas Instruments Incorporated Selective power to memory
US5757365A (en) * 1995-06-07 1998-05-26 Seiko Epson Corporation Power down mode for computer system
EP0855718A1 (en) * 1997-01-28 1998-07-29 Hewlett-Packard Company Memory low power mode control
JPH1186548A (ja) * 1997-09-16 1999-03-30 Mitsubishi Electric Corp 半導体記憶装置
US5835435A (en) * 1997-12-02 1998-11-10 Intel Corporation Method and apparatus for dynamically placing portions of a memory in a reduced power consumtion state
US6243817B1 (en) * 1997-12-22 2001-06-05 Compaq Computer Corporation Device and method for dynamically reducing power consumption within input buffers of a bus interface unit
JPH11282587A (ja) * 1998-03-26 1999-10-15 Canon Inc メモリーバックアップ装置
US6460125B2 (en) * 1998-08-07 2002-10-01 Ati Technologies, Inc. Dynamic memory clock control system and method
KR100273111B1 (ko) * 1998-08-19 2000-12-01 윤종용 그래픽 메모리 장치의 리프레쉬 제어방법 및 회로
JP2000174690A (ja) * 1998-12-08 2000-06-23 Kyocera Corp 携帯無線端末
JP2000214966A (ja) * 1999-01-20 2000-08-04 Ricoh Co Ltd 携帯型情報処理装置
US6657634B1 (en) * 1999-02-25 2003-12-02 Ati International Srl Dynamic graphics and/or video memory power reducing circuit and method
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
US6208577B1 (en) * 1999-04-16 2001-03-27 Micron Technology, Inc. Circuit and method for refreshing data stored in a memory cell
US6418535B1 (en) * 1999-04-28 2002-07-09 International Business Machines Corporation Bi-level power saver method for portable or laptop computer
US6848058B1 (en) * 1999-06-04 2005-01-25 Ati International Srl Power reduction circuit and method with multi clock branch control
US6820209B1 (en) * 1999-07-15 2004-11-16 Apple Computer, Inc. Power managed graphics controller
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
US6795896B1 (en) * 2000-09-29 2004-09-21 Intel Corporation Methods and apparatuses for reducing leakage power consumption in a processor
KR100374641B1 (ko) * 2000-11-24 2003-03-04 삼성전자주식회사 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
US6845432B2 (en) * 2000-12-28 2005-01-18 Intel Corporation Low power cache architecture
JP2002311918A (ja) * 2001-04-18 2002-10-25 Seiko Epson Corp 液晶表示装置
US6646942B2 (en) * 2001-10-09 2003-11-11 Micron Technology, Inc. Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
US6894691B2 (en) * 2002-05-01 2005-05-17 Dell Products L.P. Dynamic switching of parallel termination for power management with DDR memory

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800018B (zh) * 2008-12-30 2013-07-17 英特尔公司 用于混合图形显示功率管理的设备、方法和系统
US9865233B2 (en) 2008-12-30 2018-01-09 Intel Corporation Hybrid graphics display power management
CN102707784A (zh) * 2010-12-23 2012-10-03 西部数据技术公司 用于功率控制以使功率消耗最少的方法和系统
CN102707784B (zh) * 2010-12-23 2016-06-15 西部数据技术公司 用于功率控制以使功率消耗最少的方法和系统
CN102870061A (zh) * 2011-04-01 2013-01-09 英特尔公司 使用显示图像的选择性更新来控制平台功率消耗
CN102870061B (zh) * 2011-04-01 2016-02-17 英特尔公司 使用显示图像的选择性更新来控制平台功率消耗
CN102955676B (zh) * 2011-08-09 2018-06-01 爱思打印解决方案有限公司 成像装置、微控制器以及用于控制成像装置和微控制器的方法
CN104024976A (zh) * 2011-12-28 2014-09-03 英特尔公司 用于电池寿命优化的动态图形功率选通的方法和装置
CN104024976B (zh) * 2011-12-28 2017-12-15 英特尔公司 用于电池寿命优化的动态图形功率选通的方法和装置
CN114286973A (zh) * 2019-08-26 2022-04-05 美光科技公司 存储体可配置的功率模式
CN114286973B (zh) * 2019-08-26 2024-06-04 美光科技公司 存储体可配置的功率模式
US12045113B2 (en) 2019-08-26 2024-07-23 Micron Technology, Inc. Bank configurable power modes

Also Published As

Publication number Publication date
WO2004063916A3 (en) 2005-04-14
HK1075520A1 (en) 2005-12-16
WO2004063916A2 (en) 2004-07-29
KR100692345B1 (ko) 2007-03-12
US20040139359A1 (en) 2004-07-15
DE602004024499D1 (de) 2010-01-21
CN100399235C (zh) 2008-07-02
JP4376897B2 (ja) 2009-12-02
KR20050091777A (ko) 2005-09-15
TWI245180B (en) 2005-12-11
EP1581856A2 (en) 2005-10-05
EP1581856B1 (en) 2009-12-09
ATE451644T1 (de) 2009-12-15
JP2006517315A (ja) 2006-07-20
US6971034B2 (en) 2005-11-29
TW200421077A (en) 2004-10-16

Similar Documents

Publication Publication Date Title
CN100399235C (zh) 降低计算机系统中功耗的方法和装置
CN101149640B (zh) 低功耗电脑操作系统及方法
CN1261879C (zh) 不使数据显示中断的方法
US6657634B1 (en) Dynamic graphics and/or video memory power reducing circuit and method
KR101771169B1 (ko) 파워 효율적 메모리
CN108196809B (zh) 空闲显示情况下的存储器功率节省
US5615376A (en) Clock management for power reduction in a video display sub-system
US8209480B2 (en) DRAM selective self refresh
US7800621B2 (en) Apparatus and methods for control of a memory controller
US7657775B1 (en) Dynamic memory clock adjustments
US7598959B2 (en) Display controller
US8479031B2 (en) System switching unit having a switch to switch on/off a channel for data interaction between a first system and the bus interface of a second system according to the operation state of the second system
US5881016A (en) Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes
TW201435571A (zh) 資料處理裝置、顯示控制裝置、半導體晶片、顯示裝置之控制方法、及電腦可讀取媒體
WO2000020955A1 (en) Method for power conservation without performance reduction
CN1246752C (zh) 用于单锁相环处理器系统的控制处理器功率的方法和装置
US20110173476A1 (en) Using non-lossless compression to save power
WO2021258274A1 (en) Power demand reduction for image generation for displays
US10545568B2 (en) Modified sleep state graphics processing system
US8314806B2 (en) Low power display mode
US6119207A (en) Low priority FIFO request assignment for DRAM access
US20040268168A1 (en) Method and apparatus to reduce power consumption by a display controller
Kwa et al. 48.1: Invited Paper: Panel Self‐Refresh Technology: Decoupling Image Update from LCD Panel Refresh in Mobile Computing Systems
US9564186B1 (en) Method and apparatus for memory access

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080702

Termination date: 20130102