CN114286973A - 存储体可配置的功率模式 - Google Patents

存储体可配置的功率模式 Download PDF

Info

Publication number
CN114286973A
CN114286973A CN202080059751.4A CN202080059751A CN114286973A CN 114286973 A CN114286973 A CN 114286973A CN 202080059751 A CN202080059751 A CN 202080059751A CN 114286973 A CN114286973 A CN 114286973A
Authority
CN
China
Prior art keywords
mode
low power
memory
power mode
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080059751.4A
Other languages
English (en)
Other versions
CN114286973B (zh
Inventor
G·米里希尼
A·马丁内利
C·V·A·劳伦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114286973A publication Critical patent/CN114286973A/zh
Application granted granted Critical
Publication of CN114286973B publication Critical patent/CN114286973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

本发明描述用于存储体可配置的功率模式的方法、系统及装置。方面包含以第一模式操作具有多个存储体的存储器装置。在以所述第一模式操作时，所述存储器装置可接收进入具有低于所述第一模式的功率消耗水平的第二模式的命令。所述存储器装置可通过将所述存储体的第一子集切换到以第一功率消耗水平操作的第一低功率模式且将所述存储体的第二子集切换到以可低于所述第一功率消耗水平的第二功率消耗水平操作的第二低功率模式来进入所述第二模式。在一些情况中，所述存储器装置可从所述第一低功率模式切换所述第一存储体子集，同时将所述第二存储体子集维持于所述低功率模式中。

Description

存储体可配置的功率模式
技术领域
本专利申请案主张米里奇尼(Mirichigni)等人于2019年8月26日申请的标题为“存储体可配置的功率模式(BANK CONFIGURABLE POWER MODES)”的第16/551,581号美国专利申请案的优先权，所述专利申请案已转让给其受让人且其全文以引用方式明确地并入本文中。
背景技术
下文大体上涉及一种包含至少一个存储器装置的系统且更具体来说涉及存储体可配置的功率模式。
存储器装置广泛用来将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最通常存储两种状态中的一者，通常由逻辑1或逻辑0表示。在其它装置中，可存储多于两种状态。为了存取经存储的信息，所述装置的组件可读取或感测存储器装置中的至少一个经存储状态。为了存储信息，所述装置的组件可将状态写入或编程于存储器装置中。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)可甚至在不存在外部电源的情况下维持其经存储的逻辑状态达延长时段。易失性存储器装置(例如，DRAM)可在与外部电源断开连接时丢失其经存储的状态。FeRAM可能够实现类似于易失性存储器的密度，但可归因于使用铁电电容器作为存储装置而具有非易失性质。
通常，改进存储器装置可包含增加存储器单元密度，增加读取/写入速度，增加可靠性，增加数据保留，降低功率消耗或改进制造过程以及其它度量。可期望用于改进存储器装置处的功率消耗的解决方案。
附图说明
图1说明根据如本文中所公开的实例的支持存储体可配置的功率模式的系统的实例。
图2说明根据如本文中所公开的实例的支持存储体可配置的功率模式的存储器裸片的实例。
图3说明根据如本文中所公开的实例的支持存储体可配置的功率模式的存储器装置状态图的实例。
图4A到C说明根据如本文中所公开的实例的支持存储体可配置的功率模式的命令模式状态图的实例。
图5说明根据如本文中所公开的实例的支持存储体可配置的功率模式的过程流程的实例。
图6A到C说明根据如本文所公开的实例的支持存储体可配置的功率模式的存储器装置的功率模式位图的实例。
图7A到C说明根据如本文中所公开的实例的支持存储体可配置的功率模式的存储器装置的功率模式位图的实例。
图8A到C说明根据如本文中所公开的实例的支持存储体可配置的功率模式的存储器装置的功率模式位图的实例。
图9说明根据如本文中所公开的实例的支持存储体可配置的功率模式的命令模式状态图的实例。
图10说明根据如本文中所公开的实例的支持存储体可配置的功率模式的存储器装置的功率级消耗配置文件的实例。
图11展示根据如本文中所公开的实例的支持存储体可配置的功率模式的存储器装置的框图。
图12到15展示说明根据如本文中所公开的实例的支持存储体可配置的功率模式的一或若干方法的流程图。
具体实施方式
一些存储器装置可以一或多种低功率模式操作，其中存储器装置可停用或改变支持存储器单元的电路系统的操作以降低功率消耗。例如，FeRAM装置可基于撤销激活某个电路系统量而从空闲状态转变到具有低于空闲状态的功率消耗的低功率状态。在低功率状态中，存储器装置可能无法对存储器装置的存储器单元执行存取操作(例如，读取操作、写入操作等)或无法直接转变为其中可执行此类操作的活动状态(例如，当在较低功率状态中时，存储器装置可能必须首先转变到空闲状态，接着到活动状态)。在一些情况中，FeRAM装置可支持与电流消耗的不同减小水平相关联的不同低功率状态(例如，与不同的经撤销激活电路系统量相关联)。
类似地，DRAM装置还可将其存储体从空闲状态转变到低功率状态，所述低功率状态可包含使一或多个电路系统组件断电以减小DRAM装置处的电流消耗。在一些情况中，DRAM可在使用来执行存取操作(例如，读取操作、写入操作等)的其它组件断电时维持自刷新模式。
将存储器装置从低功率模式转变到活动模式(例如，到空闲模式且接着到活动模式)可能花费一时段。例如，存储器装置可能需要执行一或多个程序以激活处于低功率状态时被撤销激活的电路系统以便存取存储器单元。在一些情况中，具有较低电流消耗的低功率模式(即，使用较少能量，使较多电路系统撤销激活)可能花费较长时间来转变到空闲或活动模式。
一些存储器装置(例如，一些FeRAM及DRAM装置)可以装置或裸片级控制低功率模式。即，当进入低功率模式时，整个装置或裸片的电路系统可改变操作模式以使用更少功率。因此，如果存储器装置接收在存储器阵列处执行操作的命令，那么可存在与将存储器装置或裸片从低功率模式转变到空闲模式且接着将存储器阵列的至少一部分(例如，存储器阵列的存储体)转变到活动模式相关联的延时。此外，尽管整个存储器装置可切换入或切换出低功率模式，但可仅对存储器阵列的活动部分执行存取操作(例如，读取、写入等)。因此，如果存储器裸片将在低功率模式中停留达最小持续时间，例如足够长持续时间以实现功率消耗的总体降低(例如，以低功率模式操作所致的降低的功率使用大于与将所述裸片转变到及转变出低功率模式相关联的功率损耗)，那么其仅可切换到所述低功率模式。因此，归因于与将整个装置或裸片切换到及切换出低功率模式相关联的损耗，一存储器裸片可实现小于所期望功率节省的功率节省。此外，归因于唤醒整个装置或裸片所需的延时，存储器装置或裸片可以低功率模式不太频繁地操作，从而进一步增加功率消耗。
存储器装置可通过以不同功率模式操作存储器装置的不同部分或其中的裸片(例如，单个存储器阵列的不同部分)来实现更大功率节省(例如，更少电流消耗)。例如，存储器装置或裸片的第一部分可以第一功率模式操作且存储器装置或裸片的第二部分可以第二功率模式操作。第一功率模式可为可以比其它低功率模式更短的延时(例如，更快唤醒时间)存取的活动模式或低功率模式。具有相对较短延时的此低功率模式可称为断电(PD)模式。与PD模式相比，存储器装置可以第二低功率模式操作存储器的第二部分，其中可以更长延时存取第二低功率模式。具有相对较长延时的低功率模式可称为深度睡眠(DS)模式。在一些情况中，存储器装置可支持多种DS模式，其可分别对应于不同功率消耗量(例如，处于DS模式中的存储器装置的部分的不同的经撤销激活电路系统量)，且存储器装置的不同部分可同时处于不同DS模式中。在一些情况中，存储器装置可将存储器的第一部分从PD模式切换到空闲或活动模式，同时将存储器的第二部分维持于DS模式中(或反之亦然)。就此而言，存储器装置可通过以不同功率模式操作所述装置的不同部分且在一些情况中仅将存储器单元的部分转变到活动模式以执行存取操作来实现增加的功率节省。因此，存储器装置可减少由转变到及转变出低功率模式引起的损耗且可更频繁地并在更大时间量内以一或多种低功率模式操作。
本文中的教示的方面包含使用功率模式位图来指示待以各种低功率模式(例如，PD及DS功率模式)操作的部分(例如，存储体)。功率模式位图可经写入到存储器装置内的一或多个寄存器(例如，模式寄存器)或其它存储器。另外或替代地，存储器装置可经由将不同部分(例如，不同存储体)切换到一或多个低功率模式的一或多个命令来配置。在一些情况中，当存储器装置接收进入低功率模式的命令时，存储器装置可存取功率模式位图以确定存储器装置的哪些部分应以哪个低功率模式操作。此外，在以一或多个低功率模式操作时，存储器装置可将一或多个部分从低功率模式切换到活动或空闲模式，同时将存储器装置的其它部分维持于低功率模式中。在一些情况中，存储器装置可以存储体级控制低功率模式。因此，存储器装置可在活动模式、空闲模式与一或多个不同低功率模式之间切换不同存储体。
存储器装置的不同部分以不同低功率模式操作可导致总体降低的电流消耗。例如，与将整个存储器装置切换为及切换出低功率模式的存储器装置相比，所述存储器装置可能够以例如DS模式的低功率模式更频繁地且在更长时段内操作存储器的一些部分。此外，存储器装置可减小以PD模式操作存储器装置的部分的延时，所述PD模式可更快地切换到空闲或活动模式以寻址由存储器装置接收的命令。
在一些情况中，存储器装置可受益于以PD模式操作一些存储体及以一或多个DS模式操作其它存储体，包含当重复地存取相同或有限数目个存储体时。例如，这些频繁存取的存储体可以PD模式操作，所述PD模式可支持更快地将所述存储体切换到空闲/活动模式以执行一或多个存取操作。因此，这些存储体可通过在PD模式与空闲/活动模式之间切换来实现略微增加的功率节省。此外，存储器装置可通过以一或多个DS模式操作其它存储体来实现更大功率使用减少且可能不需要将这些DS存储体切换为空闲/活动模式，这是因为存取操作集中于PD存储体处。因此，与在活动模式与低功率模式之间切换整个存储器装置或裸片的系统相比，存储器装置的总体电流使用(例如，归因于PD模式及DS模式两者)可减少。在一些情况中，归因于与以DS模式操作的存储器装置的部分相关联的更大存取时间，以DS模式操作额外存储体以增加功率消耗可减小用于存取操作的带宽。以PD模式及DS模式中的每一者操作的存储体的数量可变动以平衡功率节省及带宽。此外，在一些情况中，存储器控制器(在存储器装置内部或外部)可基于功率消耗考虑(例如，通过将相关联数据集中于相对少量的存储体内，以支持增加将DS模式用于其它存储体)而跨一或多个存储体为一或多个应用分配数据。所属领域的一般技术人员可明白这些及其它益处。
首先，在如参考图1到2所描述的存储器系统及存储器裸片的上下文中描述本公开的特征。在如参考图3到10所描述的上下文存储器装置状态图、过程流程、功率模式位图及功率级消耗图中描述本公开的特征。参考与如参考图11到15所描述的存储体可配置的功率模式相关的设备图及流程图进一步说明及描述本公开的这些及其它特征。
图1说明根据如本文中所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110及耦合外部存储器控制器105与存储器装置110的多个通道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可被描述为单个存储器装置110。
系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置或类似物的实例。存储器装置110可为所述系统的组件，其经配置以存储系统100的一或多个其它组件的数据。在一些实例中，系统100能够进行机器型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少部分可为主机装置的实例。此主机装置可为使用存储器来执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、某个其它固定或便携式电子装置或类似物。在一些情况中，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况中，外部存储器控制器105可称为主机或主机装置。在一些实例中，系统100是图形适配器。
在一些情况中，存储器装置110可为独立装置或组件，其经配置以与系统100的其它组件通信且提供物理存储器地址/空间以潜在地由系统100使用或参考。在一些实例中，存储器装置110可配置以与至少一个或多个不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可操作以支持用来调制信号的调制方案、用于传达信号的不同引脚设计、系统100及存储器装置110的相异封装、系统100与存储器装置110之间的时钟信令及同步、时序惯例及/或其它因素。
存储器装置110可经配置以存储系统100的组件的数据。在一些情况中，存储器装置110可充当系统100的从属型装置(例如，响应于且执行通过外部存储器控制器105由系统100提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个存储器裸片160(例如，存储器芯片)以支持所期望或指定数据存储容量。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(还称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130及输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子通信。
处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况中，处理器120可为中央处理单元(CPU)、图形处理单元(GPU)、通用图形处理单元(GPGPU)或系统单芯片(SoC)以及其它实例的实例。
BIOS组件125可为包含作为固件操作的BIOS的软件组件，其可初始化且运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件(例如，外围组件130、I/O组件135等)之间的数据流。BIOS组件125可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可为可集成到系统100中或与系统100集成的任何输入或输出装置或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽，例如外围组件互连件(PCI)或专用图形端口。外围组件130可为所属领域的技术人员理解为外围装置的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围装置。在一些情况中，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。此可包含用户接口或与其它装置介接或在其它装置之间介接。在一些情况中，输入145可为经由一或多个外围组件130与系统100介接或可由I/O控制器135管理的外围装置。
输出150可表示系统100外部的装置或信号，其经配置以从系统100或其组件的任一者接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上上的另一处理器等等。在一些情况中，输出150可为经由一或多个外围组件130与系统100介接或可由I/O控制器135管理的外围装置。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b及/或本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b及/或存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一个数字数据位。参考图2更详细地描述存储器阵列170及/或存储器单元的特征。
存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。例如，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b及/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可堆叠于彼此顶部上或彼此相邻堆叠。在一些情况中，3D存储器装置中的存储器裸片160-N可称为层面、层级、层或裸片。3D存储器装置可包含任何数量的堆叠式存储器裸片160-N(例如，高到两个、高到三个、高到四个、高到五个、高到六个、高到七个、高到八个)。与单个2D存储器装置相比，此可增加可定位于衬底上的存储器单元的数量，其又可降低生产成本或增加存储器阵列的性能或两者。在某个3D存储器装置中，不同层面可共享至少一个共同存取线使得一些层面可共享字线、数字线及/或板极线中的至少一者。
装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件及软件且可经配置以接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况中，存储器装置110可从外部存储器控制器105接收数据及/或命令。例如，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储特定数据的写入命令或指示存储器装置110将存储于存储器裸片160中的特定数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含于装置存储器控制器155及/或本地存储器控制器165中的组件的实例可包含用于解调制从外部存储器控制器105接收的信号的接收器、用于调制且传输信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器或类似物。
本地存储器控制器165(例如，在存储器裸片160本地)可经配置以控制存储器裸片160的操作。而且，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及传输数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况中，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因而，本地存储器控制器165可经配置以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据及/或命令的传达。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者使得系统100的组件可无需知道存储器装置的操作的细节。系统100的组件可将外部存储器控制器105满意的请求呈现给外部存储器控制器105(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况中，外部存储器控制器105可包含产生共同(源极)系统时钟信号的系统时钟。在一些情况中，外部存储器控制器105可包含产生共同(源极)数据时钟信号的共同数据时钟。
在一些情况中，本文中所描述的外部存储器控制器105或系统100的其它组件或其功能可由处理器120来实施。例如，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件，或其某个组合。虽然外部存储器控制器105被描绘为在存储器装置110外部，但在一些情况中，本文中所描述的外部存储器控制器105或其功能可由存储器装置110来实施。例如，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件，或其某个组合。在一些情况中，外部存储器控制器105可跨处理器120及存储器装置110分布使得外部存储器控制器105的部分是由处理器120来实施且其它部分是由装置存储器控制器155或本地存储器控制器165来实施。同样地，在一些情况中，本文中归于装置存储器控制器155或本地存储器控制器165的一或多个功能可由外部存储器控制器105(与处理器120分离或包含于处理器120中)来执行。
系统100的组件可使用多个通道115与存储器装置110交换信息。在一些实例中，通道115可实现外部存储器控制器105与存储器装置110之间的通信。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。例如，通道115可包含在外部存储器控制器105处包含一或多个引脚或垫且在存储器装置110处包含一或多个引脚或垫的第一端子。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当通道的部分。在一些情况中，端子的引脚或垫可为到通道115的信号路径的部分。额外信号路径可与通道的端子耦合以在系统100的组件内路由信号。例如，存储器装置110可包含将信号从通道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，存储器装置110或其组件内部(例如存储器裸片160内部)的信号路径)。
通道115(及相关联信号路径及端子)可专用于传达特定类型的信息。在一些情况中，通道115可为汇总通道且因此可包含多个个别通道。例如，数据通道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(例如，包含十六个信号路径)等等。通过通道传达的信号可使用双倍数据速率(DDR)时序方案。例如，信号的一些符号可经寄存于时钟信号的上升边缘上且所述信号的其它符号可经寄存于所述时钟信号的下降边缘上。通过通道传达的信号可使用单倍数据速率(SDR)信令。例如，可针对每一时钟寄存所述信号的一个符号。
在一些情况中，通道115可包含一或多个命令及地址(CA)通道186。CA通道186可经配置以在外部存储器控制器105与存储器装置110之间传达命令，包含与命令相关联的控制信息(例如，地址信息)。例如，CA通道186可包含具有所期望数据的地址的读取命令。在一些情况中，CA通道186可经寄存于上升时钟信号边缘及/或下降时钟信号边缘上。在一些情况中，CA通道186可包含任何数量的信号路径以解码地址及命令数据(例如，八个或九个信号路径)。
在一些情况中，通道115可包含一或多个时钟信号(CK)通道188。CK通道188可经配置以在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105及存储器装置110的动作。在一些情况中，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且CK通道188的信号路径可因此配置。在一些情况中，时钟信号可为单端。CK通道188可包含任何数量的信号路径。在一些情况中，时钟信号CK(例如，CK_t信号及CK_c信号)可提供用于命令的时序参考及用于存储器装置110的寻址操作或用于存储器装置110的其它全系统操作。因此，时钟信号CK可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生，其可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管或类似物)。
在一些情况中，通道115可包含一或多个数据(DQ)通道190。数据通道190可经配置以在外部存储器控制器105与存储器装置110之间传达数据及/或控制信息。例如，数据通道190可传达待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。
在一些情况中，通道115可包含可专用于其它目的的一或多个其它通道192。这些其它通道192可包含任何数量的信号路径。
通道115可使用多种不同架构耦合外部存储器控制器105与存储器装置110。各种架构的实例可包含总线、点对点连接、交叉开关、高密度中介层(例如硅中介层)或形成于有机衬底中的通道或其某个组合。例如，在一些情况中，信号路径可至少部分地包含高密度中介层，例如硅中介层或玻璃中介层。
可使用多种不同调制方案调制通过通道115传达的信号。在一些情况中，二进制符号(或二进制层级)调制方案可用来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为M进位调制方案的实例，其中M等于2。二进制符号调制方案的每一符号可经配置以表示一个数字数据位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含(但不限于)不归零(NRZ)、单极编码、双极编码、曼彻斯特(Manchester)编码、具有两个符号(例如，PAM2)的脉冲振幅调制(PAM)及/或其它。
存储器装置110可接收以低功率模式操作存储器装置110的一或多个部分的一或多个命令。例如，存储器装置110可接收将功率位图数据(例如，经由CA通道186)写入到存储器装置110的一或多个模式寄存器的命令。功率位图数据可指示存储器装置110的第一部分(例如，一或多个存储体)待以例如PD模式的第一低功率模式操作。功率位图数据还可指示存储器装置110的第二部分待以与低于例如DS模式的第一模式的功率消耗水平相关联的第二低功率模式操作。存储器装置110可接收功率位图数据且将其写入到一或多个模式寄存器。
存储器装置110接收进入低功率模式且存取存储于模式寄存器上的功率位图数据的命令。另外或替代地，存储器装置110可接收指定可以其它方式写入到模式寄存器的信息的一或多个命令。存储器装置110可将存储器装置110的第一部分切换到PD模式且将存储器装置110的第二部分切换到DS模式。在第一部分及第二部分以其相应低功率模式操作时，存储器装置110可接收将第一部分从PD模式切换到例如空闲或活动模式的命令(例如，存储器装置110可接收选择性地仅将处于PD模式中的部分切换到空闲或活动模式而使处于DS模式中的部分保持于DS模式中的命令)。存储器装置110可致使存储器装置110的第一部分退出PD模式，同时继续以DS模式操作第二部分。存储器装置110可在存储器装置110的第一部分处执行一或多个操作。例如，存储器装置110可对与存储器装置110的第一部分相关联的存储体执行读取或写入操作。在一些情况中，存储器装置110可接收将第一部分切换回到低功率模式且致使第一部分进入PD模式的命令。
图2说明根据如本文中所公开的实例的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些情况中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可编程以存储两个或更多个状态。例如，存储器单元205可经配置以每次存储一个信息位(例如，逻辑0或逻辑1)。在一些情况中，单个存储器单元205(例如，多位阶存储器单元)可经配置以每次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可存储表示数字数据的状态(例如，极化状态或电介质电荷)。在FeRAM架构中，存储器单元205可包含电容器，所述电容器包含铁电材料以存储代表可编程状态的电荷及/或极化。在DRAM架构中，存储器单元205可包含电容器，所述电容器包含电介质材料以存储代表可编程状态的电荷。
可通过激活或选择例如字线210、数字线215及/或板极线220的存取线而对存储器单元205执行例如读取及写入的操作。在一些情况中，数字线215还可称为位线。在不损失理解或操作的情况下，对存取线、字线、数字线、板极线或其类似物的参考可互换。激活或选择字线210、数字线215或板极线220可包含将电压施加到相应线。
存储器裸片200可包含布置成网格状图案的存取线(例如，字线210、数字线215及板极线220)。存储器单元205可经定位于字线210、数字线215及/或板极线220的交叉点处。通过加偏压于字线210、数字线215及板极线220(例如，将电压施加到字线210、数字线215或板极线220)，可在其交叉点处存取单个存储器单元205。
可通过行解码器225、列解码器230及板极驱动器235控制存取存储器单元205。例如，行解码器225可从本地存储器控制器265接收行地址且基于接收到的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址且基于接收到的列地址激活数字线215。板极驱动器235可从本地存储器控制器265接收板极地址且可基于接收到的板极地址激活板极线220。例如，存储器裸片200可包含多个字线210(标记为WL_1到WL_M)、多个数字线215(标记为DL_1到DL_N)及多个板极线(标记为PL_1到PL_P)，其中M、N及P取决于存储器阵列的大小。因此，通过激活字线210、数字线215及板极线220(例如，WL_1、DL_3及PL_1)，可存取其交叉点处的存储器单元205。字线210与数字线215的交叉点(在二维或三维配置中)可称为存储器单元205的地址。在一些情况中，字线210、数字线215及板极线220的交叉点可称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器240及开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合且电容器240的第二节点可与板极线220耦合。开关组件245可为晶体管或选择性地建立或撤销建立两个组件之间的电子通信的任何其它类型的开关装置的实例。
选择或撤销选择存储器单元205可通过激活或撤销激活开关组件245来完成。电容器240可使用开关组件245与数字线215电子通信。例如，电容器240可在撤销激活开关组件245时与数字线215隔离，且电容器240可在激活开关组件245时与数字线215耦合。在一些情况中，开关组件245是晶体管且其操作是通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差大于或小于晶体管的阈值电压。在一些情况中，开关组件245可为p型晶体管或n型晶体管。字线210可与开关组件245的栅极电子通信且可基于施加到字线210的电压激活/撤销激活开关组件245。
字线210可为与存储器单元205电子通信的导电线，其用来对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子通信且可经配置以控制存储器单元的开关组件245。在一些架构中，字线210可与存储器单元205的电容器的节点电子通信且存储器单元205可不包含开关组件。
数字线215可为连接存储器单元205与感测组件250的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。例如，字线210及存储器单元205的开关组件245可经配置以经选择耦合及/或隔离存储器单元205的电容器240与数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。
板极线220可为与存储器单元205电子通信的导电线，其用来对存储器单元205执行存取操作。板极线220可与电容器240的节点(例如，单元底部)电子通信。板极线220可经配置以与数字线215协作以在存储器单元205的存取操作期间加偏压于电容器240。
感测组件250可经配置以确定存储于存储器单元205的电容器240上的状态(例如，极化状态或电荷)且基于检测到的状态确定存储器单元205的逻辑状态。在一些情况中，由存储器单元205存储的电荷可极其小。因而，感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测放大器可在读取操作期间检测数字线215的电荷的微小变化且可基于检测到的电荷产生对应于逻辑0或逻辑1的信号。在读取操作期间，存储器单元205的电容器240可将信号输出(例如，使电荷放电)到其对应数字线215。所述信号可致使数字线215的电压变化。感测组件250可经配置以比较跨数字线215从存储器单元205接收的信号与参考信号255(例如，参考电压)。感测组件250可基于所述比较确定存储器单元205的经存储状态。例如，在二进制信令中，如果数字线215具有高于参考信号255的电压，那么感测组件250可确定存储器单元205的经存储状态是逻辑1，且如果数字线215具有低于参考信号255的电压，那么感测组件250可确定存储器单元205的经存储状态是逻辑0。感测组件250可包含各种晶体管或放大器以检测及放大信号的差异。存储器单元205的检测到的逻辑状态可被提供为感测组件250的输出(例如，到输入/输出260)，且可(例如，直接或使用本地存储器控制器265)向包含存储器裸片200的存储器装置110的另一组件(例如装置存储器控制器155)指示检测到的逻辑状态。在一些情况中，感测组件250可与行解码器225、行解码器235及/或板极驱动器235电子通信。
本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板极驱动器235及感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些情况中，行解码器225、列解码器230及板极驱动器235及感测组件250中的一或多者可与本地存储器控制器265共置。本地存储器控制器265可经配置以：从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收一或多个命令及/或数据；将所述命令及/或数据转译为可由存储器裸片200使用的信息；对存储器裸片200执行一或多个操作；及响应于执行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器265可产生行、列及/或板极线地址信号以激活目标字线210、目标数字线215及目标板极线220。本地存储器控制器265还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的经施加电压或电流的振幅、形状或持续时间可经调整或改变且可针对在操作存储器裸片200时论述的各种操作而不同。
在一些情况中，本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所期望逻辑状态。在一些情况中，可在单个写入操作期间编程多个存储器单元205。本地存储器控制器265可识别对其执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205电子通信的目标字线210、目标数字线215及/或目标板极线220(例如，目标存储器单元205的地址)。本地存储器控制器265可激活目标字线210、目标数字线215及/或目标板极线220(例如，将电压施加到字线210、数字线215或板极线220)以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，电压)施加到数字线215且将特定信号(例如，电压)施加到板极线220以将特定状态存储于存储器单元205的电容器240中，所述特定状态指示所期望逻辑状态。
在一些情况中，本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况中，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器265可识别对其执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205电子通信的目标字线210、目标数字线215及/或目标板极线220(例如，目标存储器单元205的地址)。本地存储器控制器265可激活目标字线210、目标数字线215及/或目标板极线220(例如，将电压施加到字线210、数字线215或板极线220)以存取目标存储器单元205。目标存储器单元205可响应于加偏压于存取线而将信号传送到感测组件250。感测组件250可放大所述信号。本地存储器控制器265可触发感测组件250(例如，锁存感测组件)且由此比较从存储器单元205接收的信号与参考信号255。基于所述比较，感测组件250可确定存储于存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器265可将存储于存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器)。
在一些存储器架构中，存取存储器单元205可使存储于存储器单元205中的逻辑状态降级或损毁。例如，对铁电存储器单元执行的读取操作可损毁存储于铁电电容器中的逻辑状态。在另一实例中，在DRAM架构中执行的读取操作可使目标存储器单元的电容器部分地或完全地放电。本地存储器控制器265可执行重写操作或刷新操作以使存储器单元返回到其原始逻辑状态。本地存储器控制器265可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况中，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如字线210)可干扰存储于与所述存取线电子通信的一些存储器单元中的状态。因此，可对尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
图3说明根据如本文中所公开的实例的支持存储体可配置的功率模式的存储器装置状态图300的实例。存储器装置状态图300的特征可由存储器装置(例如，参考图1到2所描述的存储器装置110、存储器裸片160或存储器裸片200)或存储器装置的一或多个组件(例如参考图1到2所描述的存储器装置控制器155、本地存储器控制器165或本地存储器控制器265)来执行。存储器装置状态图300可说明存储器装置的一或多个部分(例如，一或多个存储体)可在其之间转变的不同状态或操作模式。在一些情况中，仅当存储器装置的相关部分(例如，存储体)以特定状态或模式(例如，活动模式)操作时才可执行存储器装置的特定功能(例如，读取操作、写入操作、刷新操作等)。
在其它状态当中，存储器装置(例如，在用于存储器装置的一或多个控制器的方向上，例如外部存储器控制器105、装置存储器控制器155或本地存储器控制器165，或其组合)可以空闲状态305或活动状态310操作。在空闲状态305中，存储器单元不可用于存取。在活动状态310中，存储器装置的至少一部分(例如，一个存储体、一个存储体内的一行)可被激活且可用于存取操作(例如，读取操作、写入操作或刷新操作)。存储器装置可基于接收一或多个命令而在空闲模式305与活动模式310之间切换。例如，存储器装置可以空闲模式305操作且基于从主机装置接收命令(例如，用于存储体的激活命令)而切换到活动模式310。激活命令可将所述装置转变到激活模式306，所述激活模式306可开启存储器装置的一或多个组件的电源。一旦存储器装置的组件已开启电源，存储器装置就可自动地从激活模式306转变到活动模式310。在一些情况中，存储器装置可以活动模式310操作且切换到空闲模式305。例如，存储器装置在以活动模式310操作时可接收切换到空闲模式的命令且执行一或多个程序以转变到空闲模式305。在一些情况中(例如，DRAM存储器装置)，存储器装置可接收预充电命令且转变到预充电模式312。例如，在完成一或多个预充电操作之后，存储器装置可从预充电模式312自动地转变到空闲模式305。存储器装置可从空闲状态305切换到第一组操作模式中的任一者，且从活动状态310切换到第二组模式中的任一者。
在一些情况中，控制器可从空闲模式305切换存储器装置以依多种低功率模式315、320中的一者操作。例如，存储器装置可进入第一低功率模式315(例如，断电0)，其可称为断电(PD)模式。当以PD模式315操作时，与以空闲模式305或活动模式310操作时相比，存储器装置可消耗更少电流。在一些实例中，PD模式315可与源自低功率模式315、320的最高电流消耗量相关联且具有返回到空闲模式305的最短退出时间。在其它实例中，存储器装置可进入第二组低功率模式320(例如，断电1、断电2、断电3)，其可称为深度睡眠(DS)模式320。当以DS模式320操作时，与以PD模式315操作时相比，存储器装置可消耗更少电流(且撤销激活更多组件)。第一DS模式320-a可具有DS模式320的最高电流消耗且称为第一DS电平。第二DS模式320-b可具有低于第一DS模式320-a的电流消耗(并撤销激活更多组件)且称为第二DS电平。第三DS模式320-c可具有DS模式320的最低电流消耗(及最多经撤销激活组件)且称为第三DS电平。在一些实例中，第一DS模式320-a可具有慢于PD模式315的退出时间(例如，切换到空闲状态305或活动状态310的时间)，但具有DS模式320的最快退出时间。第二DS模式320-b可具有慢于第一DS模式320-a的退出时间及快于第三DS模式320-c的退出时间。应理解，任何数目个PD或DS模式是可能的。
在一些实例中，当存储器装置退出DS模式320时，所述装置可在切换到空闲模式305之前首先转变到不同低功率模式，例如PD模式315或刷新模式。当存储器装置以第一DS模式320-a操作且接收退出低功率模式的命令时，存储器装置可在切换到空闲模式305之前首先切换到PD模式315。在包含DRAM存储器装置的实例中，PD模式315可包含在切换到空闲模式305之前执行自刷新操作。在一些实例中，当存储器装置退出DS模式320或PD模式315时，其可直接转变到空闲模式、活动模式或不同低功率模式(例如，从一个DS模式320到另一DS模式320，从一个PD模式315到另一PD模式315，从DS模式320到PD模式315或从PD模式315到DS模式320)。
在一些情况中，控制器可从活动模式310切换存储器装置以依有效断电模式325或存取模式330操作。在有效断电模式325中，电流消耗可高于低功率模式315、320。例如，在存储器装置处于低功率模式315、320中的一者时撤销激活的存储器装置内的至少某个电路系统可在存储器装置处于有效断电模式325中时保持于活动。当存储体处于存取模式330中时，存储器装置可对存储器装置的经激活部分(例如，经激活存储体)的存储器单元执行一或多个存取操作(例如，读取、写入等)。
在一些情况中，如本文中所描述，存储器装置的不同部分可以不同模式操作。例如，存储器装置可以例如空闲模式305的第一模式操作。控制器可切换存储器装置的第一部分以依例如PD模式315的第一低功率模式操作且切换存储器装置的第二部分以依例如DS模式320的第二低功率模式操作。在一些情况中，所述控制器可随后将第一部分从PD模式315切换到空闲模式305或活动模式310，同时将第二部分维持于DS模式中。所述控制器还可随后将第一部分从空闲模式305或活动模式310切换回到例如PD模式315的低功率模式，同时将第二部分维持于DS模式中。
在一些情况中，控制器可以存储体级切换存储器装置的操作模式。例如，可在不同操作模式之间独立地切换存储器装置的一或多个存储体。在一些实例中，可(例如，从空闲模式305)切换第一存储体或第一组存储体以依PD模式315操作，同时(例如，从空闲模式305)切换第二存储体或第二组存储体以依DS模式320操作。在其它实例中，额外组存储体可以其它或相同模式独立地操作。例如，可将第一组存储体切换到PD模式315且还可将第二组存储体切换到PD模式315。在一些情况中，可将第一组存储体切换出PD模式315，而将第二组存储体维持于PD模式315(或DS模式320)中。在另外实例中，第三组存储体可以不同模式操作，此DS模式320。因此，存储器装置可在不同操作模式之间动态地且独立地切换不同存储体或存储体群组。应理解，在一些情况中，作为实例且为了清楚起见，可参考一或多个存储体描述概念，但存储器装置可以如本文中针对存储体所描述的类似方式在不同操作模式之间切换存储器装置或裸片的其它部分。
图4A说明根据如本文中所公开的实例的支持存储体可配置的功率模式的命令模式状态图401的实例。命令模式状态图401的特征可由存储器装置(例如，参考图1到2所描述的存储器装置110、存储器裸片160或存储器裸片200)或存储器装置的一或多个组件(例如参考图1到2所描述的存储器装置控制器155、本地存储器控制器165或本地存储器控制器265)来执行。命令模式状态图400可说明用来在空闲模式405(其可为参考图3所描述的空闲模式305的实例)与低功率模式415(其可为参考图3所描述的低功率模式320(例如，DS模式)的实例)之间切换存储器装置的一或多个命令425、426。在一些情况中，模式寄存器写入(MRW)命令430可用来将数据写入到存储器装置的一或多个模式寄存器。
存储器装置可经由在不同模式之间切换存储器装置的不同部分的一或多个命令来配置。在一些实例中，指示将存储器装置的不同部分(例如，存储体)指派给不同低功率模式的数据可经存储于模式寄存器中。模式寄存器写入(MRW)命令430可用来将存储器装置切换到MRW模式420。例如，存储器装置可以空闲模式405操作且接收MRW命令430。作为响应，存储器装置可从空闲模式405切换到MRW模式420，且在处于MRW模式420中时，存储器装置可将指示将不同存储体指派给不同低功率模式的数据写入到模式寄存器。在完成写入模式寄存器数据后，存储器装置可从MRW模式420切换回到空闲模式405。在一些实例中，从MRW模式420切换到空闲模式可为自动的(例如，在完成写入模式寄存器数据后)。
断电进入(PDE)命令可用来将存储器装置切换到低功率模式415。例如，存储器装置可以空闲模式405操作且接收PDE命令425-a。作为响应，存储器装置可从空闲模式405切换到低功率模式415(例如，DS模式)，所述低功率模式415可包含存储器装置的不同部分进入不同低功率模式(例如，第一组存储体进入第一DS电平且第二组存储体进入第二DS电平)。在一些情况中，将存储器装置的第一部分指派给第一低功率模式415(例如，第一DS电平)且将存储器装置的第二部分指派给第二低功率模式415(例如，第二DS电平)可基于存储于模式寄存器处的数据。存储器装置的不同部分可以其相应低功率模式操作直到接收一或多个断电退出(PDX)命令。
在一些情况中，存储器装置可接收将所有存储体切换出低功率模式415的退出命令426(例如，PDX_ALL)。例如，全退命令426可经配置以指示将以低功率模式415(例如，DS模式)操作的所有存储体切换到空闲模式405。以DS模式操作的存储体可在DS退出时间内切换到空闲模式405，所述DS退出时间可大于PD退出时间。在一些情况中，退出时间可替代地称为唤醒时间。
图4B说明根据如本文中所公开的实例的支持存储体可配置的功率模式的命令模式状态图402的实例。命令模式状态图402的特征可由存储器装置(例如，参考图1到2所描述的存储器装置110、存储器裸片160或存储器裸片200)或存储器装置的一或多个组件(例如参考图1到2所描述的存储器装置控制器155、本地存储器控制器165或本地存储器控制器265)来执行。命令模式状态图402可说明用来在空闲模式405(其可为参考图3所描述的空闲模式305的实例)与低功率模式417(其可为参考图3所描述的低功率模式315(例如，PD模式)的实例)之间切换存储器装置的一或多个命令425、427。在一些情况中，MRW命令430可用来将数据写入到如本文中所描述的存储器装置的一或多个模式寄存器。
断电进入(PDE)命令可用来将存储器装置切换到低功率模式417(例如，PD模式)。例如，存储器装置可以空闲模式405操作且接收PDE命令425。作为响应，存储器装置可从空闲模式405切换到低功率模式417(例如，PD模式)。在一些情况中，PDE命令425可包含参考图4A所描述的PDE命令425的方面。例如，PDE命令425可从空闲模式405切换到一或多个低功率模式415、417，所述一或多个低功率模式415、417可包含存储器装置的不同部分进入不同低功率模式(例如，第一组存储体进入PD模式且第二组存储体进入DS模式)。在一些情况中，将存储器装置的第一部分指派给第一低功率模式415(例如，DS模式)且将存储器装置的第二部分指派给第二低功率模式417(例如，DS模式)可基于存储于模式寄存器处的数据。存储器装置的不同部分可以其相应低功率模式操作直到接收一或多个断电退出(PDX)命令。
在一些情况中，存储器装置可接收指示存储器装置将存储器装置的部分切换出低功率模式417的第一选择性退出命令427(例如，PDX_SEL)。例如，选择性退出命令427可经配置以指示将以PD模式417操作的所有存储体切换到空闲模式405，同时维持以DS模式415操作的存储体。以PD模式操作的存储体可在与PD模式相关联的退出时间内切换到空闲模式405。
在一些情况中，存储器装置可接收将所有存储体切换出低功率模式417的第二退出命令427(例如，PDX_ALL)。例如，全退命令427可经配置以指示将以低功率模式415(例如，PD模式、DS模式等)操作的所有存储体切换到空闲模式405。以PD模式操作的存储体可在PD退出时间内切换到空闲模式405且以DS模式操作的存储体在DS退出时间内切换到空闲模式405，所述DS退出时间时间可大于PD退出时间。在一些情况中，退出时间可替代地称为唤醒时间。
图4C说明根据如本文中所公开的实例的支持存储体可配置的功率模式的命令模式状态图403的实例。命令模式状态图403的特征可由存储器装置(例如，参考图1到2所描述的存储器装置110、存储器裸片160或存储器裸片200)或存储器装置的一或多个组件(例如参考图1到2所描述的存储器装置控制器155、本地存储器控制器165或本地存储器控制器265)来执行。命令模式状态图403可说明用来在活动模式410(其可为参考图3所描述的活动模式310的实例)与低功率模式419(其可为参考图3所描述的有效断电325的实例)之间切换存储器装置的一或多个命令425、427。在一些情况中，MRW命令430可用来将数据写入到如本文中所描述的存储器装置的一或多个模式寄存器。
在一些情况中，存储器装置可直接在活动模式410与低功率模式419之间转变。在存储器装置直接在活动模式410与低功率模式419之间切换的情况中，存储器装置可进入活动PD模式(例如，参考图3所描述的有效断电325)且可能无法进入DS模式。例如，当存储器装置以活动模式410操作且接收PDE命令425时，存储器装置可经配置以将一或多个存储体切换到活动PD模式。
图5说明根据如本文中所公开的实例的支持存储体可配置的功率模式的过程流程500的实例。过程流程500可由存储器装置(例如，参考图1到2所描述的存储器装置110、存储器裸片160或存储器裸片200)或存储器装置的一或多个组件(例如参考图1到2所描述的存储器装置控制器155、本地存储器控制器165或本地存储器控制器265)来执行。过程流程500可说明通过例如命令及地址(CA)总线505及数据(DQ)总线510的一或多个通道传输的命令信号，所述一或多个通道可为参考图1所描述的CA通道186、DQ通道190或其它通道115的实例。过程流程500还可说明PD模式515及DS模式520，其可指示存储体的子集何时以如本文中所描述的PD模式及/或DS模式操作。过程流程500可说明用于在不同模式(例如，空闲模式、活动模式、PD模式或DS模式)之间切换存储体的不同子集的命令序列。
在第一时间，主机装置或存储器装置可确定将一或多个存储体转变到低功率模式。此可由多种因素触发，包含在存储体处的预期非活动周期、非活动时间阈值、主机装置命令、功率限制/阈值或类似物。在一些情况中，存储器装置可将指示将不同存储体指派给不同低功率模式的数据存储于一或多个模式寄存器上。在一些情况中，存储器装置可在确定进入低功率模式之前将此数据存储于模式寄存器处。例如，存储器装置可在激活时或基于从主机装置接收命令来写入数据。在其它情况中，存储器装置可在确定进入低功率模式之后将此数据存储于模式寄存器处。例如，响应于接收进入低功率模式的命令或响应于来自主机装置的命令。
存储器装置可通过CA总线505接收MRW命令525，所述MRW命令525可为参考图4所描述的MRW命令430的实例。响应于接收MRW命令525，存储器装置可将指示将不同存储体指派给不同低功率模式的功率模式数据(PMD)530写入到一或多个模式寄存器。在一些情况中，PMD 530可包含关于图6到8进一步描述的一或多个功率模式位图。在一些实例中，存储器装置可经由DQ总线510或其它通道(例如，CA总线505)接收PMD 530且将PMD 530写入到存储器装置的一或多个模式电阻器。
可做出进入低功率模式的确定且存储器装置可通过CA总线505接收PDE命令535，所述PDE命令535可为参考图4所描述的PDE命令425-a的实例。存储器装置可存取模式寄存器以确定应将第一组存储体切换到哪种低功率模式。即，存储器装置可使用存储于模式寄存器中的数据来确定是否应将第一组存储体切换到PD模式或DS模式。响应于接收PDE命令535且确定应将第一组存储体切换到PD模式，存储器装置可将第一组存储体切换到PD模式540且将第二组存储体切换到DS模式545，所述PD模式540及所述DS模式545可为本文中所描述的PD及DS模式的实例。第一组存储体及第二组存储体可继续以各自从PD及DS模式操作直到存储器装置接收一或多个额外命令。
在以低功率模式操作时，主机装置(或存储器装置)可确定以低功率模式对存储体的部分(子集)执行一或多个操作。存储器装置可通过CA总线505接收PDX_SEL命令550，所述PDX_SEL命令550可为参考图4所描述的PDX_SEL命令425-b的实例。响应于接收PDX_SEL命令550，存储器装置可将第一组存储体从PD模式540切换到空闲或活动模式。第一组存储体可在第一持续时间内退出PD模式，所述第一持续时间可称为PD退出时间。在一些实例中，PD退出时间可快于DS退出时间。在一些实例中，存储器装置可在第一组存储体处执行一或多个操作，例如一或多个存取操作(例如，读取、写入等)，同时将第二组存储体维持于DS模式中。因此，第二组存储体可继续以较低功率模式操作，而第一组存储体以较高功率模式操作。
在对第一组存储体执行操作之后，主机装置(或存储器装置)可确定以将第一组存储体切换回到低功率模式。在一些情况中，相较于DS存储体，第一组存储体将切换到PD模式以能够在更短退出时间(PD退出时间)内存取这些存储体。在其它，情况中，可将第一组存储体切换到DS模式，相较于PD模式，所述DS模式可降低其功率消耗但可增加其退出时间。存储器装置可通过CA总线505接收PDE命令555且存取模式寄存器以确定应将第一组存储体切换到哪种低功率模式。即，存储器装置可使用存储于模式寄存器中的数据来确定是否将第一组存储体切换到PD模式或DS模式。响应于接收PDE命令555且确定应将第一组存储体切换到PD模式，存储器装置可将第一组存储体切换回到PD模式560。
在稍后时间，可做出将存储体切换出低功率模式的另一确定。在一些情况中，第一组存储体可独立于处于DS模式中的第二组存储体而切换出PD模式，如上文所描述。在一些情况中，第二组存储体可独立地切换出DS模式。在一些情况中，可使用单个命令(例如，PDX_ALL)将第一组存储体及第二组存储体两者切换出PD及DS模式。在一个实例中，存储器装置可接收PDX_SEL命令565且从PD模式切换第一组存储体。第一组存储体可在PD退出时间内转变到空闲模式或活动模式。另外或替代地，存储器装置可接收PDX_ALL命令570且从DS模式切换第二组存储体。第二组存储体可在DS退出时间内转变到空闲或活动模式，所述DS退出时间可大于PD退出时间。因此，即使当接收单个PDX_ALL命令时，还可在快于第二组存储体的时间内存取第一组存储体，且存储器装置同时启动两组存储体的切换程序。
呈现在第一组存储体及第二组存储体的上下文中对过程流程500的前文描述以说明与将存储器装置的部分转变到不同低功率模式及从低功率模式转变相关的般概念。因此，此描述并非希望为限制性，因为这些概念适用于更海量存储体、不同群组或存储体、例如存储器裸片的其它存储器装置阶层、存储器阵列、存储器单元的其它分组，或类似物或其组合。
图6A到C说明根据如本文中所公开的实例的支持存储体可配置的功率模式的功率模式数据的实例。功率模式数据可包含一组存储体掩码变量605(其可共同地包括存储体掩码)及一组存储体群组掩码变量610(其可共同地包括存储体群组掩码)，且在一些情况中其可经写入到存储器装置的一或多个模式寄存器。存储器装置可(例如，响应于PDE命令)确定其中待基于存储体掩码变量605及存储体群组掩码变量610操作不同存储体615的低功率模式。例如，不同存储体615可基于对应功率模式数据切换到不同低功率模式(例如，如本文中所描述的不同DS电平的PD、模式及DS模式)。可基于一或多个模式寄存器字段与存储体615之间的映射使存储体掩码变量605及存储体群组掩码变量610与存储器装置的特定存储体615相互关联。
图6A说明基于对应存储体掩码变量605及存储体群组掩码变量610的一组存储体615的功率模式指派601的实例。图6B说明用于将对应存储体掩码及存储体群组掩码写入到一或多个模式寄存器的位图格式602的实例。图6C说明位图数据603的实例，其包括如根据图6B中所说明的位图格式602写入到模式寄存器的对应存储体掩码变量605及存储体群组掩码变量610(指示图6A中所说明的功率模式指派601)。图6A到C中所说明的功率模式数据可由存储器装置(例如，参考图1到2所描述的存储器装置110、存储器裸片160或存储器裸片200)或存储器装置的一或多个组件(例如参考图1到2所描述的存储器装置控制器155、本地存储器控制器165或本地存储器控制器265)根据本文中所描述的技术来利用。
图6A说明基于对应存储体掩码变量605及存储体群组掩码变量610的一组存储体615的功率模式指派601的实例。例如，指派给每一存储体615的低功率模式可由对应存储体掩码变量605及对应存储体群组掩码变量610中的一或多者来指示(且因此基于对应存储体掩码变量605及对应存储体群组掩码变量610中的一或多者来确定)。在一些情况中，针对给定存储体615，对应存储体群组掩码610变量可指示存储体615是否(i)以第一低功率模式操作(例如，如果对应存储体群组掩码610变量是第一逻辑值，例如“0”，那么存储体可以DS模式操作)或(ii)以由第二对应变量指定的功率模式操作(例如，如果对应存储体群组掩码变量610是第二逻辑值，例如“1”，那么可评估对应存储体掩码变量605以确定存储体是以PD模式操作还是以DS模式操作)。
在图6A中，存储体615的每一列可对应于与相同存储体群组掩码变量610相关联的存储体群组，且存储体615的每一行可与存储体群组内的存储体编号(索引)及因此对应存储体掩码变量605相关联。因此，每一存储体群组掩码变量610可与存储体615的对应列相关联，且每一存储体掩码变量605可与存储体615的对应行相关联。应理解，可使用存储体615的任何数目个群组，每一群组包含任何数目个存储体615，且存储体615及其群组不需要如图6A中所描绘那样布置成物理列及行。
如图6A的实例中所展示，存储体615的第一群组可与存储体群组掩码变量610-a(BG0)相关联，存储体615的第二群组可与存储体群组掩码变量610-b(BG1)相关联，存储体615的第三群组可与存储体群组掩码变量610-c(BG2)相关联，且存储体615的第四群组可与存储体群组掩码变量610-d(BG3)相关联。可基于将BG1设置为“0”来使存储体615的第二群组全部被指派DS模式。可基于将BG0、BG2及BG3设置为“1”来根据对应存储体掩码变量605使存储体615的第一、第三及第四群组被指派低功率模式。在存储体615的第一、第三及第四群组中的每一者内，将对应存储体掩码变量605设置为“0”的行中的存储体615可被指派DS模式，且将对应存储体掩码变量605设置为“1”的行中的存储体615可被指派PD模式。
存储体掩码变量605及存储体群组掩码变量610可替代地被视为、解释为或评估为针对每一存储体615指示相应双变量序列，其中两个变量共同地指示经指派的低功率模式(例如，基于双变量序列中的变量的组合)。例如，双变量序列的第一变量可为对应存储体群组掩码变量610，且双变量序列的第二变量可为对应存储体掩码变量605。因此，在一些情况中，可将与00、01或10序列相关联的存储体615指派给第一低功率模式(例如，DS模式)且可将与11序列相关联的存储体615指派给第二低功率模式(例如，PD模式)。每一存储体615可(例如，基于到模式寄存器的字段的映射)与对应存储体掩码变量605及对应存储体群组掩码变量610相关联。
通过说明性实例，第一存储体615-a可被指派根据第四存储体群组掩码变量610-d(例如，BG3＝1)的第一变量的值及根据第一存储体掩码变量605-a(例如，B0＝1)的第二变量的值。因此，第一存储体615-a的双变量序列是11，其可指示第一存储体615-a被指派PD模式(例如，待响应于PDE命令而切换到PD模式)。第二存储体615-b可被指派根据第四存储体群组掩码610-d(例如，BG3＝1)的第一变量的值及根据第五存储体掩码变量605-e(例如，B4＝0)的第二变量的值。因此，第二存储体615-b的双变量序列是01，其可指示第二存储体615-b被指派DS模式(例如，待响应于PDE命令而切换到DS模式)。
图6B说明用于将存储体掩码变量605(例如，作为存储体掩码)及存储体群组掩码变量610(例如，作为存储体群组掩码)写入到相应模式寄存器的位图格式602的实例。存储体掩码变量605及存储体群组掩码变量610可与模式寄存器中的特定地址(字段、位位置)相关联使得存储器装置可将存储于模式寄存器中的值与特定存储体615相互关联。在一些情况中，位图格式602还可包含用于存储指示存储器装置待将被指派DS模式的存储体615切换到的(多个可能DS电平中的)DS电平的数据的格式。例如，指示DS电平的数据可指示是否将被指派DS模式的存储体切换到第一、第二或第三DS电平(例如，如参考图3所描述的DS电平320-a、DS电平320-b或DS电平320-c)。
在一些情况中，PMD可包含第一寄存器条目620(例如，PMD[0])，所述第一寄存器条目620可包含各自写入到特定寄存器字段(例如，寄存器字段0到7中的一者)的第一组值(B0到B7)。存储器装置可经配置以识别第一寄存器条目620中的值对应于存储体掩码变量605。存储器装置还可经配置以识别第一寄存器条目内的每一寄存器字段(0到7)对应于特定存储体掩码605值。例如，所述寄存器字段0包含B0值，寄存器字段1包含B1值等。因此，存储器装置可存取包含第一寄存器条目620的PMD数据且确定每一存储体615的存储体掩码变量605的值(或另外或替代地，双变量序列中的第二变量的值)。
PMD还可包含第二寄存器条目625(例如，PMD[1])，所述第二寄存器条目625可包含各自写入到特定寄存器字段(例如，0到7)的第二组值(BG0到BG3)。存储器装置可经配置以识别第二寄存器条目625中的值对应于存储体群组掩码变量610。存储器装置还可经配置以识别第二寄存器条目内的寄存器字段(0到3)对应于特定存储体群组掩码610值。例如，所述寄存器字段0包含BG0值，寄存器字段1包含BG1值等。因此，存储器装置可存取包含第二寄存器条目625的PMD且确定每一存储体615的存储体群组掩码变量610的值(或另外或替代地，双变量序列中的第一变量的值)。
存储器装置可基于存储于PMD中的对应存储体群组掩码变量610及对应存储体掩码变量605(例如，第一变量及第二变量)以及所述变量与存储体615之间的经配置映射(例如，如关于图6A所论述)而识别应将每一存储体615切换到的低功率模式(例如，PD模式或DS模式)。
在一些情况中，第三模式寄存器可含有DS序列，所述DS序列可包括存储器装置待将DS存储体615切换到的DS电平的指示。此在存储器装置支持多个DS电平(例如参考图3所描述的DS电平320)时可为选项。例如，第一DS电平(例如，320-a)可与第一DS序列(例如，01)相关联，第二DS电平(例如，320-b)可与第二DS序列(例如，10)相关联，且第三DS电平可与第三DS序列(例如，11)相关联。为了识别DS电平，第三寄存器条目630可含有对应于所述DS序列中的一者的一组值。因此，PMD可包含第三寄存器条目630(例如，PMD[2])，所述第三寄存器条目630可包含各自写入到特定寄存器字段(例如，0到1)的第三组值(DS_Level[1]及DS_Level[0])。存储器装置可经配置以将第三寄存器条目630中的值识别为对应于不同DS序列。例如，DS序列的第一值可与寄存器字段0相关联且DS序列的第二值可与寄存器字段1相关联。因此，存储器装置可存取包含与DS存储体相关联的特定DS电平的PMD。
图6C说明根据图6B中所说明的实例位图格式602且指示图6A中所说明的实例功率模式指派601的存储到模式寄存器的位图值603的实例。例如，第一寄存器条目620(1,1,1,1,0,0,0,0)对应于实例存储体掩码变量605值(B0＝1,B1＝1,B2＝1,B3＝1,B4＝0,B5＝0,B6＝0,B7＝0)，且第二寄存器条目626(1,0,1,1)对应于实例存储体群组掩码610值(BG0＝1,BG1＝0,BG2＝1,BG3＝1)。因此，存储器装置可经配置以存取模式寄存器，识别经存储的位图值，且由此确定哪些存储体615应切换到哪个低功率模式(连同哪个DS电平用于被指派DS模式的存储器单元615)。
图6中所呈现的实例提供出于指派可变序列的目的而将多个存储体分组在一起的映射的实例。此方法可允许较少量变量(例如，12个模式寄存器值)将低功率模式指派给较大量存储体(例如，32个存储体)。在一些情况中，例如较大存储器阵列，此方法可提供用于将相对少量变量存储于模式寄存器中同时仍在将不同低功率模式指派给存储体615的不同子集方面具有灵活性的解决方案。图7及8中所呈现的实例分别说明用于将每一存储体615个别地指派给不同低功率模式(例如，PD模式或DS模式)的方法及用于进一步个别地将被指派DS模式的每一存储体615指派给特定DS电平(例如，DS电平320)的方法。因此，这些方法可提供对指派给每一存储体615的低功率模式的更大控制粒度，但可将更大量变量存储于一或多个模式寄存器处。在一些情况中，可组合、修改或以其它方式调适图6到8的方法以提供将不同低功率模式指派给不同存储体的不同方式。应理解，不同数据量(例如，模式寄存器内的不同数目个位)可专用于指示存储器装置的存储体或其它部分的低功率模式指派，其中在控制粒度及灵活性与相关联额外耗用之间进行权衡。应进一步理解，如本文中所描述的寄存器条目可经存储于任何数目个模式寄存器中。
图7A到C说明根据如本文中所公开的实例的支持存储体可配置的功率模式的功率模式位图703的实例。功率模式位图703可包含将PMD写入到存储器装置的一或多个模式寄存器，其中PMD指示将不同存储体指派给不同低功率模式。在图7的实例中，功率模式位图703可包含存储器装置的每一存储体的唯一值。第一值(例如，0)可与第一低功率模式(例如，PD模式)相关联且第二值(例如，1)可与第二低功率模式(例如，DS模式)相关联。因此，可基于与每一存储体相关联的模式寄存器值将每一存储体指派给PD模式或DS模式。在一些情况中，功率模式位图703可包含用于将多个不同DS电平中的一者指派给DS模式存储体的DS电平数据。
图7A说明将每一存储体715与低功率模式相关联的存储体指派701的实例。每一存储体715可与存储体掩码地址705及存储体群组掩码地址710相关联。例如，第一存储体715-a可具有对应于第一存储体掩码地址705-a(B0)及第四存储体群组掩码地址710-d(BG3)的唯一地址。即，第一存储体715-a可与唯一地址BG3_B0相关联。通过另一实例，第二存储体715-b可具有对应于第二存储体掩码地址705-e(B4)及第二存储体群组掩码地址710-d(BG3)的第二唯一地址。因此，第二存储体715-b可与唯一地址BG3_B4相关联。存储器装置的每一存储体可与唯一地址相关联。唯一地址可用来将每一存储体与不同模式寄存器值相关联，所述不同模式寄存器值用来指示每一存储体的低功率模式。
图7B说明将每一唯一存储体地址与模式寄存器中的特定字段相关的存储体关联702，所述模式寄存器可用来存储指示对应存储体的低功率模式的值。例如，第一寄存器条目720(PMD[0])可包含第一存储体群组掩码710-a(BG0)中的每一存储体的唯一寄存器字段。此外，第一寄存器字段(0)可与唯一存储体地址BG0_B0相关联，第二寄存器字段(1)可与唯一存储体地址BG0_B1相关联，使得将第一存储体群组掩码710-a(BG0)的每一存储体指派给不同寄存器字段。在一些实例中，每一寄存器条目725、730及735(PMD[1]、PMD[2]及PMD[3])可包含其相应群组中的每一存储体的唯一寄存器字段。因此，存储器装置可经配置以将不同模式寄存器位置与不同存储体相关联。
在一些情况中，存储体关联702可包含第五寄存器条目740(PMD[4])，所述第五寄存器条目740(PMD[4])可用来存储指示指派给DS模式的存储体的DS电平的值。在一些情况中，单个DS电平可由存储于第四寄存器条目740中的值来指定，所述单个DS电平可为关于图6所论述的DS电平的实例。
图7C说明存储于模式寄存器处、对应于图7A中所说明的将存储体指派给低功率模式的功率模式位图703的实例。例如，第一寄存器条目720(例如，0,1,0,0,1,1,1,1)各自对应于第一存储体群组掩码710-a(BG0)中的不同存储体。第二寄存器条目725(例如，0,1,0,1,0,0,1,0)各自对应于第二存储体群组掩码710-b(BG1)中的不同存储体。第三寄存器条目730及第四寄存器条目735可分别含有各自对应于第三存储体群组掩码710-c(BG2)及第四存储体群组掩码710-d(BG3)中的不同存储体的值。存储器装置可经配置以将第一模式寄存器值(例如，0)与第一低功率模式相关联且将第二寄存器值(例如，1)与第二低功率模式相关联。在所说明实例中，第一寄存器值0与DS模式相关联且第二寄存器值1与PD模式相关联。就此而言，存储器装置可经配置以存取功率模式位图703且确定每一存储体的低功率模式。在一些情况中，存储器装置可存取第五寄存器条目740以确定处于DS模式中的存储体应以哪个DS功率模式(例如，DS电平)操作。例如，第一组值(例如，0,1)可对应于第一DS电平，第二组值(1,0)可对应于第二DS电平，且第三组值可对应于第三DS电平。
图8A到C说明根据如本文中所公开的实例的支持存储体可配置的功率模式的功率模式位图803的实例。功率模式位图803可包含将PMD写入到存储器装置的一或多个模式寄存器，其中PMD指示将不同存储体指派给不同低功率模式。在一些情况中，功率模式位图还可指示被指派DS模式的每一存储体的不同DS电平。在图8的实例中，功率模式位图803可包含存储器装置的每一存储体的两个模式寄存器字段。存储于两个模式寄存器字段中的值可唯一地指示一或多个不同低功率模式。例如，(i)如果与存储体相关联的两个字段存储00序列，那么可将存储体指派给PD模式；(ii)如果两个字段存储01，那么可以DS电平1将存储体指派给DS模式，(iii)如果两个字段存储10，那么可以DS电平2将存储体指派给DS模式，且(iv)如果两个字段存储11，那么可以DS电平3将存储体指派给DS模式。因此，基于模式寄存器中与每一存储体相关联的两个字段，每一存储体可个别地被指派低功率模式及DS电平。
图8A说明将每一存储体815与DS存储体的低功率模式及DS电平相关联的存储体指派801的实例。每一存储体可与例如关于图7所描述的唯一存储体地址相关联。另外，每一存储体可与DS电平相关联，所述DS电平可用于指派给DS模式的存储体。例如，第一存储体815-a可具有对应于PD模式的第一唯一存储体。通过另一实例，第二存储体815-b可具有对应于DS模式及DS电平2的第二唯一存储体地址。
图8B说明通过将使每一存储体与模式寄存器中的两个字段相互关联来使各自唯一存储体地址与特定低功率模式字段及DS电平字段相互关联的存储体关联802。例如，第一寄存器条目(PMD[0])可包含与每一存储体相互关联的第一寄存器字段(例如，BG0_B0_0)及第二寄存器字段(例如，BG0_B0_1)。第一寄存器字段及第二寄存器字段的组合可用来区分多个不同低功率模式。例如，两个寄存器字段可能够使用二进制变量来指示四个不同低功率状态(例如，由每一唯一变量组合—00,01,10,11指示的不同功率模式)。
图8C说明存储于模式寄存器处、对应于图8A中所说明的将存储体指派给的低功率模式及DS电平的功率模式位图803的实例。例如，第一寄存器条目(例如，0,0,0,0,0,0,0,0)具有对应于存储体(BG0_B0存储体)的低功率模式的第一值(BG0_B0_0＝0)及第二值(BG0_B0_1＝0)。因此，存储器装置可经配置以将模式寄存器字段的序列与多种低功率模式中的一者相关联，所述低功率模式可包含以DS模式操作的存储体的不同DS电平。
图9说明根据如本文中所公开的实例的支持存储体可配置的功率模式的命令模式状态图900的实例。命令模式状态图900的特征可由存储器装置(例如，参考图1到2所描述的存储器装置110、存储器裸片160或存储器裸片200)或存储器装置的一或多个组件(例如参考图1到2所描述的存储器装置控制器155、本地存储器控制器165或本地存储器控制器265)来执行。命令模式状态图900可说明用来在空闲模式905(其可为参考图3所描述的空闲模式305的实例)与较低功率模式910(其可为参考图3所描述的低功率模式315、320(例如，PD模式或DS模式)的实例)之间切换存储器装置的一或多个命令915、920。
在一些情况中，存储器装置可经由将一或多个存储体、存储体群组、存储体范围或类似物切换到一或多个低功率模式的断电模式(PDM)命令915来配置。在一些实例中，PDM命令915可将存储体切换到低功率模式而无需存取存储于模式寄存器中的PMD(例如，功率模式位图)。即，PDM命令915可包含识别待切换到低功率模式的一或多个存储体的信息(例如，在其它存储体可在接收PDM命令时维持于其正在操作的任何模式中)。在一些实例中，PDM命令915还可指示存储体待切换到哪个低功率模式(例如，PD模式、DS模式或DS电平)。
在一些实例中，PDM命令915可通过指定存储体标识符(例如，存储体地址)及低功率模式(例如，PD模式或DS模式)来将单个存储体切换到低功率模式。接收此命令的存储器装置可经配置以识别所述命令中指示的存储体及低功率模式且将所述存储体切换到指定低功率模式。
在一些实例中，PDM命令915可将存储体群组切换到低功率模式。PDM命令915可包含与存储器装置处的存储体群组相关联的存储体群组地址及低功率模式。存储器装置可经配置以将与存储体群组地址相关联的存储体切换到指定低功率模式。
在其它实例中，PDM命令915可将存储体范围切换到低功率模式。PDM命令915可包含指定所述范围中的第一存储体的第一存储体地址、指定所述范围中的最后存储体的最后存储体地址及低功率模式。存储器装置可识别包含与第一地址相关联的存储体、与最后地址相关联的存储体及具有落于第一地址与最后地址之间的地址的任何存储体的存储体范围。存储器装置可将存储体范围切换到由PDM命令915指定的低功率模式。
存储器装置可经由将存储器装置的一或多个部分切换出低功率模式910的PDM退出命令920来配置。例如，PDM退出命令920可经配置以识别切换到空闲模式905的存储体。PDM退出命令920中指示以一或多个低功率模式操作的存储体可在与其低功率模式相关联的退出时间内切换到空闲模式905。在一些情况中，PDM退出命令920及PDM命令915可被实施为包含变量的单个命令，其中所述变量的值指示所述命令是否包括PDM命令915(进入低功率模式)或PDM退出命令920(退出低功率模式)。
在一些实例中，PDM退出命令920可通过指定存储体标识符(例如，存储体地址)来将单个存储体切换出低功率模式。接收此命令的存储器装置可经配置以识别存储体且将所述存储体切换到空闲模式905或其它模式。
在一些实例中，PDM退出命令920可包含与存储器装置处的存储体群组相关联的存储体群组地址。存储器装置可经配置以将与存储体群组地址相关联的存储体切换出一或多个低功率模式。
在其它实例中，PDM退出命令920可包含指定所述范围中的第一存储体的第一存储体地址、指定所述范围中的最后存储体的最后存储体地址。存储器装置可识别包含与第一地址相关联的存储体、与最后地址相关联的存储体及具有落于第一地址与最后地址之间的地址的任何存储体的存储体范围。存储器装置可将所述存储器范围切换出由PDM退出命令920指定的一或多个低功率模式。在一些情况中，PDM退出命令920可配置具有将所有存储体切换出低功率模式的变量。例如，PDM退出命令920可包含“全”变量以指示以低功率模式操作的每一存储体待切换到不同模式(例如，空闲模式)。因此，命令中包含的一或多个参数(例如，变量)可指示对应于所述命令的动作及(一或多个存储体的)地址。
图10说明根据如本文中所公开的实例的支持存储体可配置的功率模式的功率级消耗配置文件1000的实例。功率级消耗配置文件1000可基于处于PD模式中的存储体的数目及处于DS模式中的存储体的数目提供存储器装置处的电流使用的相对估计。功率级消耗配置文件1000提供具有三十二个存储体的存储器装置的实例，但此经提供以说明存储体的概念及其它数量也是可能的。功率级消耗配置文件1000可说明以如本文中所描述的一或多个低功率模式操作的存储器装置(例如参考图1到2所描述的存储器装置110、存储器裸片160或存储器裸片200)或存储器装置的一或多个组件(例如参考图1到2所描述的存储器装置控制器155、本地存储器控制器165或本地存储器控制器265)的相对电流使用。
功率级消耗配置文件1000可将电流消耗1005的相对等级(y轴)与以PD模式1010操作的存储体的数目(x轴)相关。如果所有存储体存储体(例如，32个存储体)以PD模式操作，那么存储器装置处的相对电流消耗1005可被分类为100％且如果没有或存储体以PD模式操作(例如，所有存储体处于DS模式中)，那么相对电流消耗可为40％。在一些情况中，例如，为了平衡延时(从低功率模式的退出时间)及功率消耗，可期望以PD模式及DS模式操作的存储体的不同比率。电流消耗指示符1015可特性化PD及DS模式中的存储体的比率与电流消耗之间的关系。例如，第一索引点1020可使相对电流消耗1005与包含以PD模式操作的九个存储体及以DS模式操作的二十三个存储体的比率相关。因此，如果存储器装置以PD模式操作九个存储体且以DS模式操作二十三个存储体，那么相对电流消耗可为60％。
存储器装置可配置有功率级消耗配置文件1000以确定以PD及DS模式中的每一者操作的存储体的数目。例如，如果存储器装置确定以60％相对电流使用1005操作，那么存储器装置将能够确定应以PD模式操作九个存储体且以DS模式操作23个存储体。
图11展示根据如本文中所公开的实例的支持存储体可配置的功率模式的存储器装置1105的框图1100。存储器装置1105可为如参考图1到10所描述的存储器装置的方面的实例。存储器装置1105可包含操作模式管理器1110、命令处理组件1115及功率模式管理器1120。这些模块中的每一者可彼此直接地或间接地通信(例如，经由一或多个总线)。
操作模式管理器1110可以第一模式操作存储器装置，所述存储器装置包含一组存储体。在一些实例中，操作模式管理器1110可基于接收命令及信息，以第一低功率模式操作第一存储体且以第二低功率模式操作第二存储体。在一些实例中，操作模式管理器1110可以相应第一模式操作一组存储体，其中所述一组存储体在存储器装置内。在一些实例中，操作模式管理器1110可在第二存储体处于第二低功率模式中时对第一存储体执行存取操作。在一些实例中，操作模式管理器1110可在将第一存储体子集切换出第一低功率模式之后对第一存储体子集执行一或多个存取操作。
命令处理组件1115可在以第一模式操作存储器装置时接收使存储器装置进入对应于小于第一模式的存储器装置功率消耗的第二模式的命令。在一些实例中，命令处理组件1115可在存储器装置处接收降低存储器装置的功率消耗水平的命令。在一些实例中，命令处理组件1115可在以相应第一模式操作所述一组存储体时在存储器装置处接收指示以对应于低于所述一组存储体的第一存储体的相应第一模式的功率消耗水平的第二模式操作所述第一存储体的信令。在一些实例中，命令处理组件1115可接收使存储器装置从第一功率模式进入降低功率模式的命令。在一些实例中，命令处理组件1115可在第一存储体处于第一低功率模式中且第二存储体处于第二低功率模式中时接收与第一低功率模式相关联的退出命令。
在一些实例中，命令处理组件1115可在以第二模式操作存储器装置时接收将第一存储体子集从第一低功率模式切换到第一模式的第二命令。在一些实例中，命令处理组件1115可在以第二模式操作存储器装置时接收使存储器装置退出第二模式的第三命令。
在一些实例中，命令处理组件1115可基于接收使存储器装置进入第二模式的命令来存取一或多个模式寄存器。在一些实例中，命令处理组件1115可在存储器装置处接收指示以包含于所述一组低功率模式中的第三模式操作所述一组存储体的第三存储体的第二信令。在一些实例中，命令处理组件1115可在将第一存储体切换出第一低功率模式之后接收使存储器装置进入降低功率模式的第二命令。在一些实例中，命令处理组件1115可在第一存储体处于第一低功率模式中且第二存储体处于第二低功率模式中时接收使存储器装置退出降低功率模式的命令。在一些实例中，命令处理组件1115可在第一存储体未处于第一低功率模式中且第二存储体处于第二低功率模式中时接收使存储器装置退出降低功率模式的命令。
在一些情况中，所述信令包含来自所述一组低功率模式的选定低功率模式的指示，所述选定低功率模式是第二模式。在一些情况中，所述信令包含特定于第一存储体的标识符。在一些情况中，所述信令包含含有第一存储体的存储体群组的标识符。在一些情况中，所述信令包含对应于包含第一存储体的存储体地址的存储体地址范围的一或多个标识符。
功率模式管理器1120可基于接收使存储器装置进入第二模式的命令通过将所述一组存储体的第一存储体子集切换到对应于第一功率消耗水平的第一低功率模式且将所述一组存储体的第二存储体子集切换到对应于低于第一功率消耗水平的第二功率消耗水平的第二低功率模式来将存储器装置切换到第二模式。在一些实例中，功率模式管理器1120可将信息(其将第一低功率模式指派给存储器装置的第一存储体且将第二低功率模式指派给存储器装置的第二存储体)写入到存储器装置的一或多个模式寄存器。在一些实例中，功率模式管理器1120可基于接收信令将第一存储体从第一存储体的相应第一模式切换到第二模式，同时将所述一组存储体的第二存储体维持于第二存储体的相应第一模式中。
在一些实例中，功率模式管理器1120可基于接收命令将存储器装置的第一存储体切换到第一低功率模式，第一低功率模式与第一功率消耗水平相关联。在一些实例中，功率模式管理器1120可基于接收命令将存储器装置的第二存储体切换到第二低功率模式，第二低功率模式与低于第一功率消耗水平的第二功率消耗水平相关联。在一些实例中，功率模式管理器1120可基于接收退出命令将第一存储体切换出第一低功率模式，同时将第二存储体维持于第二低功率模式中。在一些实例中，功率模式管理器1120可基于接收第二命令将第一存储体子集切换出第一低功率模式。
在一些实例中，功率模式管理器1120可将第二存储体子集维持于第二低功率模式中，同时将第一存储体子集切换出第一低功率模式。在一些实例中，功率模式管理器1120可将第二存储体子集维持于第二低功率模式中，同时对第一存储体子集执行一或多个存取操作。在一些实例中，功率模式管理器1120可基于接收第二命令通过将第一存储体子集切换出第一低功率模式且将第二存储体子集切换出第二低功率模式而将存储器装置切换出第二模式。在一些实例中，功率模式管理器1120可接收第二功率消耗水平的指示，其中第二功率消耗水平对应于由存储器装置支持的用于第二低功率模式的一组功率消耗水平中的一者。
在一些实例中，功率模式管理器1120可接收指示将第一低功率模式指派给第一存储体子集且将第二低功率模式指派给第二存储体子集的信息。在一些实例中，功率模式管理器1120可将指派的指示写入到一或多个模式寄存器。在一些实例中，功率模式管理器1120可基于存取来识别第一存储体子集的第一低功率模式及第二存储体子集的第二低功率模式，其中将第一存储体子集切换到第一低功率模式且将第二存储体子集切换到第二低功率模式是基于所述识别。
在一些实例中，功率模式管理器1120可将与第二低功率模式相关联的功率消耗水平的指示写入到一或多个模式寄存器。在一些实例中，功率模式管理器1120可基于接收命令读取一或多个模式寄存器。在一些实例中，功率模式管理器1120可基于读取一或多个模式寄存器来确定以第一低功率模式操作第一存储体且以第二低功率模式操作第二存储体，其中所述操作是基于所述确定。在一些实例中，功率模式管理器1120可写入第一组值及第二组值，其中包含于存储器装置中的一组存储体中的每一者与基于来自第一组值的第一值及来自第二组值的第二值的相应组合的对应低功率模式相关联。
在一些实例中，功率模式管理器1120可写入与第二低功率模式相关联的功率消耗水平的指示。在一些实例中，功率模式管理器1120可针对包含于存储器装置中的一组存储体中的每一者写入第一低功率模式或第二低功率模式的相应指示。在一些实例中，功率模式管理器1120可针对包含于存储器装置中的一组存储体中的每一者写入一组低功率模式中的一者的相应指示，所述一组低功率模式包含第一低功率模式、具有第一功率消耗水平的第二低功率模式及具有第二功率消耗水平的第二低功率模式。
在一些实例中，功率模式管理器1120可基于接收第二信令将第三存储体从第三存储体的相应第一模式切换到第三模式，同时将第一存储体维持于第二模式中。在一些实例中，功率模式管理器1120可基于接收第二命令来将第一存储体切换到第一低功率模式。在一些实例中，功率模式管理器1120可基于接收使存储器装置退出降低功率模式的命令来将第一存储体切换出第一低功率模式且将第二存储体切换出第二低功率模式。
在一些实例中，功率模式管理器1120可基于使存储器装置退出降低功率模式的命令在第二存储体可用于存取之前使第一存储体可用于存取。在一些实例中，功率模式管理器1120可基于接收使存储器装置退出降低功率模式的命令来将第二存储体切换出第二低功率模式。
在一些情况中，第一低功率模式对应于快于第二低功率模式的唤醒时间。在一些情况中，指派的指示包含将第一存储体子集与第一低功率模式及第二存储体子集与第二低功率模式相关联的一或多个位图。在一些情况中，第二模式是由存储器装置支持的用于所述一组存储体的一组低功率模式中的一者，所述一组低功率模式中的每一者对应于相应功率消耗水平，所述相应功率消耗水平低于对应于由所述存储器装置支持的用于所述一组存储体的空闲模式的功率消耗水平。
图12展示说明根据本公开的方面的支持存储体可配置的功率模式的一或若干方法1200的流程图。方法1200的操作可由如本文中所描述的存储器装置或其组件来实施。例如，方法1200的操作可由如参考图11所描述的存储器装置来执行。在一些实例中，存储器装置可执行控制存储器装置的功能元件以执行所描述功能的一组指令。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。
在1205处，存储器装置可以第一模式操作存储器装置，所述存储器装置包含一组存储体。操作1205可根据本文中所描述的方法来执行。在一些实例中，操作1205的方面可由如参考图11所描述的操作模式管理器来执行。
在1210处，存储器装置可在以第一模式操作存储器装置时接收使存储器装置进入对应于小于第一模式的存储器装置功率消耗的第二模式的命令。操作1210可根据本文中所描述的方法来执行。在一些实例中，操作1210的方面可由如参考图11所描述的命令处理组件来执行。
在1215处，存储器装置基于接收使存储器装置进入第二模式的命令通过将所述一组存储体的第一存储体子集切换到对应于第一功率消耗水平的第一低功率模式且将所述一组存储体的第二存储体子集切换到对应于低于第一功率消耗水平的第二功率消耗水平的第二低功率模式来将存储器装置切换到第二模式。操作1215可根据本文中所描述的方法来执行。在一些实例中，操作1215的方面可由如参考图11所描述的功率模式管理器来执行。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1200。所述设备可包含用于以下者的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：以第一模式操作存储器装置，所述存储器装置包含一组存储体；在以所述第一模式操作所述存储器装置时，接收使所述存储器装置进入对应于小于所述第一模式的存储器装置功率消耗的第二模式的命令；及基于接收使所述存储器装置进入所述第二模式的所述命令，通过将所述一组存储体的第一存储体子集切换到对应于第一功率消耗水平的第一低功率模式且将所述一组存储体的第二存储体子集切换到对应于低于所述第一功率消耗水平的第二功率消耗水平的第二低功率模式来将所述存储器装置切换到所述第二模式。
本文中所描述的方法1200及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：在以所述第二模式操作所述存储器装置时，接收将所述第一存储体子集从所述第一低功率模式切换到所述第一模式的第二命令；及基于接收所述第二命令，将所述第一存储体子集切换出所述第一低功率模式。
本文中所描述的方法1200及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：将所述第二存储体子集维持于所述第二低功率模式中，同时将所述第一存储体子集切换出所述第一低功率模式。
本文中所描述的方法1200及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：在将所述第一存储体子集切换出所述第一低功率模式之后，对所述第一存储体子集执行一或多个存取操作；及将所述第二存储体子集维持于所述第二低功率模式中，同时对所述第一存储体子集执行所述一或多个存取操作。
本文中所描述的方法1200及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：在以所述第二模式操作所述存储器装置时，接收使所述存储器装置退出所述第二模式的第三命令；及基于接收所述第二命令，通过将所述第一存储体子集切换出所述第一低功率模式且将所述第二存储体子集切换出所述第二低功率模式而将所述存储器装置切换出所述第二模式。
在本文中所描述的方法1200及设备的一些实例中，所述第一低功率模式对应于快于所述第二低功率模式的唤醒时间。
本文中所描述的方法1200及设备的一些实例可进一步包含用于接收所述第二功率消耗水平的指示的操作、特征、构件或指令，其中所述第二功率消耗水平对应于由所述存储器装置支持的用于所述第二低功率模式的一组功率消耗水平中的一者。
本文中所描述的方法1200及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：接收指示将所述第一低功率模式指派给所述第一存储体子集且将所述第二低功率模式指派给所述第二存储体子集的信息；及将所述指派的指示写入到一或多个模式寄存器。
本文中所描述的方法1200及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：基于接收使所述存储器装置进入所述第二模式的所述命令，存取所述一或多个模式寄存器；及基于所述存取来识别所述第一存储体子集的所述第一低功率模式及所述第二存储体子集的所述第二低功率模式，其中将所述第一存储体子集切换到所述第一低功率模式且将所述第二存储体子集切换到所述第二低功率模式可基于所述识别。
在本文中所描述的方法1200及设备的一些实例中，所述指派的所述指示包含将所述第一存储体子集与所述第一低功率模式及所述第二存储体子集与所述第二低功率模式相关联的一或多个位图。
本文中所描述的方法1200及设备的一些实例可进一步包含用于将与所述第二低功率模式相关联的所述功率消耗水平的指示写入到所述一或多个模式寄存器的操作、特征、构件或指令。
图13展示说明根据本公开的方面的支持存储体可配置的功率模式的一或若干方法1300的流程图。方法1300的操作可由如本文中所描述的存储器装置或其组件来实施。例如，方法1300的操作可由如参考图11所描述的存储器装置来执行。在一些实例中，存储器装置可执行控制存储器装置的功能元件以执行所描述功能的一组指令。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。
在1305处，存储器装置可将信息(其将第一低功率模式指派给存储器装置的第一存储体且将第二低功率模式指派给存储器装置的第二存储体)写入到存储器装置的一或多个模式寄存器。操作1305可根据本文中所描述的方法来执行。在一些实例中，操作1305的方面可由如参考图11所描述的功率模式管理器来执行。
在1310处，存储器装置可在存储器装置处接收降低存储器装置的功率消耗水平的命令。操作1310可根据本文中所描述的方法来执行。在一些实例中，操作1310的方面可由如参考图11所描述的命令处理组件来执行。
在1315处，存储器装置可基于接收命令及信息以第一低功率模式操作第一存储体且以第二低功率模式操作第二存储体。操作1315可根据本文中所描述的方法来执行。在一些实例中，操作1315的方面可由如参考图11所描述的操作模式管理器来执行。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1300。所述设备可包含用于以下者的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：将信息(其将第一低功率模式指派给存储器装置的第一存储体且将第二低功率模式指派给所述存储器装置的第二存储体)写入到所述存储器装置的一或多个模式寄存器；在所述存储器装置处接收降低所述存储器装置的功率消耗水平的命令；及基于接收所述命令及所述信息以所述第一低功率模式操作所述第一存储体且以所述第二低功率模式操作所述第二存储体。
本文中所描述的方法1300及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：基于接收所述命令，读取所述一或多个模式寄存器；及基于读取所述一或多个模式寄存器，确定以所述第一低功率模式操作所述第一存储体且以所述第二低功率模式操作所述第二存储体，其中所述操作可基于所述确定。
在本文中所描述的方法1300及设备的一些实例中，将所述信息写入到所述一或多个模式寄存器可包含用于以下者的操作、特征、构件或指令：写入第一组值及第二组值，其中包含于所述存储器装置中的一组存储体中的每一者可与基于来自所述第一组值的第一值及来自所述第二组值的第二值的相应组合的对应低功率模式相关联。
在本文中所描述的方法1300及设备的一些实例中，将所述信息写入到所述一或多个模式寄存器可包含用于以下者的操作、特征、构件或指令：写入与所述第二低功率模式相关联的功率消耗水平的指示。
在本文中所描述的方法1300及设备的一些实例中，将所述信息写入到所述一或多个模式寄存器可包含用于以下者的操作、特征、构件或指令：针对包含于所述存储器装置中的一组存储体中的每一者，写入所述第一低功率模式或所述第二低功率模式的相应指示。
在本文中所描述的方法1300及设备的一些实例中，将所述信息写入到所述一或多个模式寄存器可包含用于以下者的操作、特征、构件或指令：针对包含于所述存储器装置中的一组存储体中的每一者，写入一组低功率模式中的一者的相应指示，所述一组低功率模式包含所述第一低功率模式、具有第一功率消耗水平的第二低功率模式及具有第二功率消耗水平的第二低功率模式。
图14展示说明根据本公开的方面的支持存储体可配置的功率模式的一或若干方法1400的流程图。方法1400的操作可由如本文中所描述的存储器装置或其组件来实施。例如，方法1400的操作可由如参考图11所描述的存储器装置来执行。在一些实例中，存储器装置可执行控制存储器装置的功能元件以执行所描述功能的一组指令。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。
在1405处，存储器装置可以相应第一模式操作一组存储体，其中所述一组存储体在存储器装置内。操作1405可根据本文中所描述的方法来执行。在一些实例中，操作1405的方面可由如参考图11所描述的操作模式管理器来执行。
在1410处，存储器装置可在以相应第一模式操作所述一组存储体时，在存储器装置处接收指示以对应于低于所述一组存储体的第一存储体的相应第一模式的功率消耗水平的第二模式操作所述第一存储体的信令。操作1410可根据本文中所描述的方法来执行。在一些实例中，操作1410的方面可由如参考图11所描述的命令处理组件来执行。
在1415处，存储器装置可基于接收信令，将第一存储体从第一存储体的相应第一模式切换到第二模式，同时将所述一组存储体的第二存储体维持于第二存储体的相应第一模式中。操作1415可根据本文中所描述的方法来执行。在一些实例中，操作1415的方面可由如参考图11所描述的功率模式管理器来执行。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1400。所述设备可包含用于以下者的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：以相应第一模式操作一组存储体，其中所述一组存储体在存储器装置内；在以所述相应第一模式操作所述一组存储体时，在所述存储器装置处接收指示以对应于低于所述一组存储体的第一存储体的相应第一模式的功率消耗水平的第二模式操作所述第一存储体的信令；及基于接收所述信令，将所述第一存储体从所述第一存储体的所述相应第一模式切换到所述第二模式，同时将所述一组存储体的第二存储体维持于所述第二存储体的相应第一模式中。
在本文中所描述的方法1400及设备的一些实例中，所述第二模式可为由所述存储器装置支持的用于所述一组存储体的一组低功率模式中的一者，所述一组低功率模式中的每一者对应于相应功率消耗水平，所述相应功率消耗水平可低于对应于由所述存储器装置支持的用于所述一组存储体的空闲模式的功率消耗水平，且所述信令包含来自所述一组低功率模式的选定低功率模式的指示，所述选定低功率模式是所述第二模式。
本文中所描述的方法1400及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：在所述存储器装置处接收指示以包含于所述一组低功率模式中的第三模式操作所述一组存储体的第三存储体的第二信令；及基于接收所述第二信令，将所述第三存储体从所述第三存储体的相应第一模式切换到所述第三模式，同时将所述第一存储体维持于所述第二模式中。
在本文中所描述的方法1400及设备的一些实例中，所述信令包含特定于所述第一存储体的标识符。
在本文中所描述的方法1400及设备的一些实例中，所述信令包含包括所述第一存储体的存储体群组的标识符。
在本文中所描述的方法1400及设备的一些实例中，所述信令包含对应于包含所述第一存储体的存储体地址的存储体地址范围的一或多个标识符。
图15展示说明根据本公开的方面的支持存储体可配置的功率模式的一或若干方法1500的流程图。方法1500的操作可由如本文中所描述的存储器装置或其组件来实施。例如，方法1500的操作可由如参考图11所描述的存储器装置来执行。在一些实例中，存储器装置可执行控制存储器装置的功能元件以执行所描述功能的一组指令。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。
在1505处，存储器装置可接收使存储器装置从第一功率模式进入降低功率模式的命令。操作1505可根据本文中所描述的方法来执行。在一些实例中，操作1505的方面可由如参考图11所描述的命令处理组件来执行。
在1510处，存储器装置可基于接收命令将存储器装置的第一存储体切换到第一低功率模式，所述第一低功率模式与第一功率消耗水平相关联。操作1510可根据本文中所描述的方法来执行。在一些实例中，操作1510的方面可由如参考图11所描述的功率模式管理器来执行。
在1515处，存储器装置可基于接收命令将存储器装置的第二存储体切换到第二低功率模式，所述第二低功率模式与低于第一功率消耗水平的第二功率消耗水平相关联。操作1515可根据本文中所描述的方法来执行。在一些实例中，操作1515的方面可由如参考图11所描述的功率模式管理器来执行。
在1520处，存储器装置可在第一存储体处于第一低功率模式中且第二存储体处于第二低功率模式中时接收与第一低功率模式相关联的退出命令。操作1520可根据本文中所描述的方法执行。在一些实例中，操作1520的方面可由如参考图11所描述的命令处理组件来执行。
在1525处，存储器装置可基于接收退出命令将第一存储体切换出第一低功率模式，同时将第二存储体维持于第二低功率模式中。操作1525可根据本文中所描述的方法来执行。在一些实例中，操作1525的方面可由如参考图11所描述的功率模式管理器来执行。
在1530处，存储器装置可在第二存储体处于第二低功率模式中时对第一存储体执行存取操作。操作1530可根据本文中所描述的方法来执行。在一些实例中，操作1530的方面可由如参考图11所描述的操作模式管理器来执行。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1500。所述设备可包含用于以下者的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：接收使存储器装置从第一功率模式进入降低功率模式的命令；基于接收所述命令，将所述存储器装置的第一存储体切换到第一低功率模式，所述第一低功率模式与第一功率消耗水平相关联；基于接收所述命令，将所述存储器装置的第二存储体切换到第二低功率模式，所述第二低功率模式与低于所述第一功率消耗水平的第二功率消耗水平相关联；在所述第一存储体处于所述第一低功率模式中且所述第二存储体处于所述第二低功率模式中时，接收与所述第一低功率模式相关联的退出命令；基于接收所述退出命令，将所述第一存储体切换出所述第一低功率模式，同时将所述第二存储体维持于所述第二低功率模式中；及在所述第二存储体处于所述第二低功率模式中时，对所述第一存储体执行存取操作。
本文中所描述的方法1500及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：在将所述第一存储体切换出所述第一低功率模式之后，接收使所述存储器装置进入所述降低功率模式的第二命令；及基于接收所述第二命令将所述第一存储体切换到所述第一低功率模式。
本文中所描述的方法1500及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：在所述第一存储体可处于所述第一低功率模式中且所述第二存储体可处于所述第二低功率模式中时，接收使所述存储器装置退出所述降低功率模式的命令；及基于接收使所述存储器装置退出所述降低功率模式的所述命令，将所述第一存储体切换出所述第一低功率模式且将所述第二存储体切换出所述第二低功率模式。
本文中所描述的方法1500及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：基于使所述存储器装置退出所述降低功率模式的所述命令，在所述第二存储体可用于存取之前使所述第一存储体可用于存取。
本文中所描述的方法1500及设备的一些实例可进一步包含用于以下者的操作、特征、构件或指令：在所述第一存储体可未处于所述第一低功率模式中且所述第二存储体可处于所述第二低功率模式中时，接收使所述存储器装置退出所述降低功率模式的命令；及基于接收使所述存储器装置退出所述降低功率模式的所述命令，将所述第二存储体切换出所述第二低功率模式。
应注意，上文所描述的方法描述可能的实施方案，且可重新布置或以其它方式修改操作及步骤，且其它实施方案也是可能的。此外，可组合来自两种或更多种方法的部分。
描述一种设备。所述设备可包含：存储器装置内的一组存储体，其中所述一组存储体的每一存储体支持存取模式、对应于小于所述存取模式的功率消耗的第一低功率模式及对应于小于所述第一低功率模式的功率消耗的第二低功率模式；及控制器，其与所述一组存储体耦合且经配置以致使所述设备以包含所述存取模式、所述第一低功率模式或所述第二低功率模式中的一者的选定模式操作所述一组存储体的至少一个存储体，而无关于所述一组存储体的其它存储体是处于所述存取模式、所述第一低功率模式还是所述第二低功率模式中。
所述设备的一些实例可包含一或多个模式寄存器，所述一或多个模式寄存器经配置以存储所述第一低功率模式到所述一组存储体的第一子集及所述第二低功率模式到所述一组存储体的第二子集的指派。
一些实例可进一步包含：基于所述存储器装置接收减小所述存储器装置的功率消耗量的命令，存取所述一或多个模式寄存器；及基于存取所述一或多个模式寄存器，以所述第一低功率模式操作所述一组存储体的所述第一子集且以所述第二低功率模式操作所述一组存储体的所述第二子集。
在一些实例中，可从一组功率消耗水平当中选择所述第二低功率模式的功率消耗水平，且所述一或多个模式寄存器可进一步经配置以存储所述第二低功率模式的选定功率消耗水平的指示。
一些实例可进一步包含：至少部分基于所述存储器装置接收所述第一低功率模式的退出命令，将所述一组存储体的第一子集切换出所述第一低功率模式且将所述一组存储体的第二子集维持于所述第二低功率模式中。
在一些实例中，所述一组存储体中的每一者可经配置以在切换出所述第一低功率模式时可用于具有第一延时的存取操作及在切换出所述第二低功率模式时可用于具有第二延时的存取操作，所述第一延时短于所述第二延时。
一些实例可进一步包含基于所述存储器装置接收指示所述一组存储体的第一子集的第一低功率模式及所述一组存储体的第二子集的第二低功率模式的一或多个命令，以所述第一低功率模式操作所述一组存储体的所述第一子集且以所述第二低功率模式操作所述一组存储体的所述第二子集。
应理解，本文中参考模式寄存器或相关命令(例如，MRW命令)所描述的方面还可使用其它类型的寄存器或任何其它类型的存储及相关命令(例如，读取或写入此类其它类型的寄存器或存储器的命令)来实施。
本文中所描述的信息及信号可使用多种不同科技及技术的任一者来表示。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号总线，其中所述总线可具有多种位宽度。
术语“电子通信”、“导电接触”、“经连接”及“经耦合”可指组件之间的关系，其支持组件之间的信号流。如果组件之间存在任何导电路径以可在任何时间支持组件之间的信号流，那么组件被视为彼此电子通信(或彼此导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可基于包含所连接组件的装置的操作而为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径或所连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情况中，所连接组件之间的信号流可使用一或多个中间组件(例如开关或晶体管)中断一段时间。
术语“耦合”指代从组件之间的开路关系(其中信号当前无法通过导电路径在组件之间传达)移动到组件之间的闭路关系(其中信号可通过导电路径在组件之间传达)的条件。当组件(例如控制器)与其它组件耦合在一起时，组件启动一变化以允许信号通过先前不允许信号流动的导电路径在其它组件之间流动。
术语“经隔离”指代组件之间的关系，其中信号当前无法在组件之间流动。如果组件之间存在开路，那么组件彼此隔离。例如，由定位于组件之间的开关分离的两个组件在开关断开时彼此隔离。当控制器使两个组件彼此隔离时，控制器产生变化，其使用先前允许信号流动的导电路径防止信号在组件之间流动。
本文中使用的术语“层”指代几何结构的阶层或薄片。每一层可具有三个维度(例如，高度、宽度及深度)且可覆盖表面的至少一部分。例如，层可为其中两个维度大于第三维度的三维结构，例如薄膜。层可包含不同元件、组件及/或材料。在一些情况中，一个层可由两个或更多个次层组成。在一些附图中，出于说明目的而描绘三维层的两个维度。
如本文中所使用，术语“电极”可指代电导体，且在一些情况中，可用作与存储器阵列的存储器单元或其它组件的电触点。电极可包含在存储器阵列的元件或组件之间提供导电路径的迹线、电线、导电线、导电层或类似物。
本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含(但不限于)磷、硼或砷)掺杂来控制衬底或衬底的子区的导电率。可通过离子植入或通过任何其它掺杂方法在衬底的初始形成或生长期间执行掺杂。
本文中所论述的开关组件或晶体管可表示场效晶体管(FET)且包括包含源极、漏极与栅极的三端子装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区。可通过轻度掺杂半导体区或沟道分离源极及漏极。如果沟道是n型(即，多数载子是电子)，那么FET可称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可称为p型FET。沟道可通过绝缘栅极氧化物封端。可通过将电压施加到栅极而控制沟道导电率。例如，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，可“接通”或“激活”所述晶体管。当施加小于晶体管的阈值电压的电压到晶体管栅极时，可“关断”或“撤消激活”所述晶体管。
本文中所陈述的描述结合随附图式描述实例配置且不表示可实施或在权利要求书的范围内的全部实例。本文中使用的术语“示范性”意味着“充当实例、例子或说明”且非“优选”或“优于其它实例”。详细地描述包含特定细节以提供对所描述技术的理解。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免模糊所描述实例的概念。
尽管本文中的实例在一些情况中可根据一或多种类型的存储器装置(例如，DRAM或FeRAM存储器装置)进行描述，但应理解，本文中的教示可应用于任何类型的存储器装置。
在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记后加一破折号及区分类似组件的第二标记来区分相同类型的各种组件。当仅在说明书中使用第一参考标记时，描述可适用于具有相同第一参考标记的类似组件中的任一者，而无关于第二参考标记。
结合本文中的公开内容描述的各种说明性块及模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本公开及随附权利要求书的范围内。例如，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任何者的组合来实施上文描述的功能。实施功能的特征还可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中(包含在权利要求书中)使用，如物项清单(例如，以例如“至少一者”或“一或多者”的词组开始的物项清单)中使用的“或”指示包含清单，使得例如A、B或C中的至少一者的清单意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，词组“基于”不应被解释为对条件闭集的参考。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中使用，词组“基于”应以相同于词组“至少部分基于”的方式来解释。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，包含促进将计算机程序从一个地方传送到另一地方的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。作为实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储或其它磁性存储装置，或可用来呈指令或数据结构形式载送或存储所期望程序代码且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接适当地称为计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)从网站、服务器或其它远程源传输软件，那么媒体的定义包含同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)。如本文中所使用，磁盘及光盘包含CD、激光磁盘、光盘、数字多功能磁盘(DVD)、软盘及蓝光盘，其中磁盘通常以磁性方式重现数据，而光盘则利用激光以光学方式重现数据。上述的组合也包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制成或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且在不脱离本公开的范围的情况下，本文中定义的通用原理可应用于其它变动。因此，本公开不限于本文中所描述的实例及设计，而应符合与本文中所公开的原则及新颖特征一致的最广范围。

Claims (35)

1.一种方法，其包括：
以第一模式操作存储器装置，所述存储器装置包括多个存储体；
在以所述第一模式操作所述存储器装置时，接收使所述存储器装置进入对应于小于所述第一模式的所述存储器装置的功率消耗的第二模式的命令；及
至少部分基于接收使所述存储器装置进入所述第二模式的所述命令，通过将所述多个中的第一存储体子集切换到对应于第一功率消耗水平的第一低功率模式且将所述多个中的第二存储体子集切换到对应于低于所述第一功率消耗水平的第二功率消耗水平的第二低功率模式来将所述存储器装置切换为所述第二模式。
2.根据权利要求1所述的方法，其进一步包括：
在以所述第二模式操作所述存储器装置时，接收将所述第一存储体子集从所述第一低功率模式切换到所述第一模式的第二命令；及
至少部分基于接收所述第二命令，将所述第一存储体子集切换出所述第一低功率模式。
3.根据权利要求2所述的方法，其进一步包括：
将所述第二存储体子集维持于所述第二低功率模式中，同时将所述第一存储体子集切换出所述第一低功率模式。
4.根据权利要求2所述的方法，其进一步包括：
在将所述第一存储体子集切换出所述第一低功率模式之后，对所述第一存储体子集执行一或多个存取操作；及
将所述第二存储体子集维持于所述第二低功率模式中，同时对所述第一存储体子集执行所述一或多个存取操作。
5.根据权利要求2所述的方法，其进一步包括：
在以所述第二模式操作所述存储器装置时，接收使所述存储器装置退出所述第二模式的第三命令；及
至少部分基于接收所述第二命令，通过将所述第一存储体子集切换出所述第一低功率模式且将所述第二存储体子集切换出所述第二低功率模式来将所述存储器装置切换出所述第二模式。
6.根据权利要求1所述的方法，其中所述第一低功率模式对应于快于所述第二低功率模式的唤醒时间。
7.根据权利要求1所述的方法，其进一步包括：
接收所述第二功率消耗水平的指示，其中所述第二功率消耗水平对应于由所述存储器装置针对所述第二低功率模式所支持的多个功率消耗水平中的一者。
8.根据权利要求1所述的方法，其进一步包括：
接收指示将所述第一低功率模式指派给所述第一存储体子集及将所述第二低功率模式指派给所述第二存储体子集的信息；及
将所述指派的指示写入到一或多个寄存器。
9.根据权利要求8所述的方法，其进一步包括：
至少部分基于接收使所述存储器装置进入所述第二模式的所述命令，存取所述一或多个寄存器；及
至少部分基于所述存取来识别所述第一存储体子集的所述第一低功率模式及所述第二存储体子集的所述第二低功率模式，其中所述将所述第一存储体子集切换到所述第一低功率模式且将所述第二存储体子集切换到所述第二低功率模式至少部分基于所述识别。
10.根据权利要求8所述的方法，其中所述指派的所述指示包括将所述第一存储体子集与所述第一低功率模式及所述第二存储体子集与所述第二低功率模式相关联的一或多个位图。
11.根据权利要求10所述的方法，其中所述信息进一步指示与所述第二低功率模式相关联的功率消耗水平，所述方法进一步包括：
将与所述第二低功率模式相关联的所述功率消耗水平的指示写入到所述一或多个寄存器。
12.一种方法，其包括：
将信息写入到存储器装置的一或多个寄存器，所述信息将第一低功率模式指派给所述存储器装置的第一存储体且将第二低功率模式指派给所述存储器装置的第二存储体；
在所述存储器装置处接收降低所述存储器装置的功率消耗水平的命令；及
至少部分基于接收所述命令及所述信息，以所述第一低功率模式操作所述第一存储体且以所述第二低功率模式操作所述第二存储体。
13.根据权利要求12所述的方法，其进一步包括：
至少部分基于接收所述命令，读取所述一或多个寄存器；及
至少部分基于读取所述一或多个寄存器，确定以所述第一低功率模式操作所述第一存储体且以所述第二低功率模式操作所述第二存储体，其中所述操作至少部分基于所述确定。
14.根据权利要求12所述的方法，其中将所述信息写入到所述一或多个寄存器包括：
写入第一组值及第二组值，其中包含于所述存储器装置中的多个存储体中的每一者与至少部分基于来自所述第一组值的第一值及来自所述第二组值的第二值的相应组合的对应低功率模式相关联。
15.根据权利要求12所述的方法，其中将所述信息写入到所述一或多个寄存器包括：
写入与所述第二低功率模式相关联的功率消耗水平的指示。
16.根据权利要求12所述的方法，其中将所述信息写入到所述一或多个寄存器包括：
针对包含于所述存储器装置中的多个存储体中的每一者，写入所述第一低功率模式或所述第二低功率模式的相应指示。
17.根据权利要求12所述的方法，其中将所述信息写入到所述一或多个寄存器包括：
针对包含于所述存储器装置中的多个存储体中的每一者，写入多个低功率模式中的一者的相应指示，所述多个低功率模式包括所述第一低功率模式、具有第一功率消耗水平的所述第二低功率模式及具有第二功率消耗水平的所述第二低功率模式。
18.一种方法，其包括：
以相应第一模式操作多个存储体，其中所述多个存储体在存储器装置内；
在以所述相应第一模式操作所述多个存储体时，在所述存储器装置处接收指示以对应于低于所述多个中的第一存储体的相应第一模式的功率消耗水平的第二模式操作所述第一存储体的信令；及
至少部分基于接收所述信令，将所述第一存储体从所述第一存储体的所述相应第一模式切换到所述第二模式，同时将所述多个中的第二存储体维持于所述第二存储体的相应第一模式中。
19.根据权利要求18所述的方法，其中：
所述第二模式是由所述存储器装置支持的用于所述多个存储体的多个低功率模式中的一者，所述多个低功率模式中的每一者对应于相应功率消耗水平，所述相应功率消耗水平低于对应于由所述存储器装置支持的用于所述多个存储体的空闲模式的功率消耗水平；且
所述信令包括来自所述多个低功率模式的选定低功率模式的指示，所述选定低功率模式是所述第二模式。
20.根据权利要求19所述的方法，其进一步包括：
在所述存储器装置处接收指示以包含于所述多个低功率模式中的第三模式操作所述多个中的第三存储体的第二信令；及
至少部分基于接收所述第二信令，将所述第三存储体从所述第三存储体的相应第一模式切换到所述第三模式，同时将所述第一存储体维持于所述第二模式中。
21.根据权利要求18所述的方法，其中所述信令包括特定于所述第一存储体的标识符。
22.根据权利要求18所述的方法，其中所述信令包括包含所述第一存储体的存储体群组的标识符。
23.根据权利要求18所述的方法，其中所述信令包括对应于包含所述第一存储体的存储体地址的存储体地址范围的一或多个标识符。
24.一种方法，其包括：
接收使存储器装置从第一功率模式进入降低功率模式的命令；
至少部分基于接收所述命令，将所述存储器装置的第一存储体切换到第一低功率模式，所述第一低功率模式与第一功率消耗水平相关联；
至少部分基于接收所述命令，将所述存储器装置的第二存储体切换到第二低功率模式，所述第二低功率模式与低于所述第一功率消耗水平的第二功率消耗水平相关联；
在所述第一存储体处于所述第一低功率模式中且所述第二存储体处于所述第二低功率模式中时，接收与所述第一低功率模式相关联的退出命令；
至少部分基于接收所述退出命令，将所述第一存储体切换出所述第一低功率模式，同时将所述第二存储体维持于所述第二低功率模式中；及
在所述第二存储体处于所述第二低功率模式中时，对所述第一存储体执行存取操作。
25.根据权利要求24所述的方法，其进一步包括：
在将所述第一存储体切换出所述第一低功率模式之后，接收使所述存储器装置进入所述降低功率模式的第二命令；及
至少部分基于接收所述第二命令，将所述第一存储体切换到所述第一低功率模式。
26.根据权利要求25所述的方法，其进一步包括：
在所述第一存储体处于所述第一低功率模式中且所述第二存储体处于所述第二低功率模式中时，接收使所述存储器装置退出所述降低功率模式的命令；及
至少部分基于接收使所述存储器装置退出所述降低功率模式的所述命令，将所述第一存储体切换出所述第一低功率模式且将所述第二存储体切换出所述第二低功率模式。
27.根据权利要求26所述的方法，其中至少部分基于使所述存储器装置退出所述降低功率模式的所述命令，在所述第二存储体可用于存取之前使所述第一存储体可用于存取。
28.根据权利要求24所述的方法，其进一步包括：
在所述第一存储体未处于所述第一低功率模式中且所述第二存储体处于所述第二低功率模式中时，接收使所述存储器装置退出所述降低功率模式的命令；及
至少部分基于接收使所述存储器装置退出所述降低功率模式的所述命令，将所述第二存储体切换出所述第二低功率模式。
29.一种设备，其包括：
存储器装置内的多个存储体，其中所述多个中的每一存储体支持存取模式、对应于小于所述存取模式的功率消耗的第一低功率模式及对应于小于所述第一低功率模式的功率消耗的第二低功率模式；及
控制器，其与所述多个存储体耦合且经配置以致使所述设备以包括所述存取模式、所述第一低功率模式或所述第二低功率模式中的一者的选定模式操作所述多个中的至少一个存储体，而无关于所述多个中的其它存储体是处于所述存取模式、所述第一低功率模式还是所述第二低功率模式中。
30.根据权利要求29所述的设备，其进一步包括：
一或多个寄存器，其经配置以存储所述第一低功率模式到所述多个存储体的第一子集及所述第二低功率模式到所述多个存储体的第二子集的指派。
31.根据权利要求30所述的设备，其中所述控制器进一步经配置以致使所述设备：
至少部分基于所述存储器装置接收减小所述存储器装置的功率消耗量的命令，存取所述一或多个寄存器；及
至少部分基于存取所述一或多个寄存器，以所述第一低功率模式操作所述多个存储体的所述第一子集且以所述第二低功率模式操作所述多个存储体的所述第二子集。
32.根据权利要求30所述的设备，其中：
能够从多个功率消耗水平当中选择所述第二低功率模式的功率消耗水平；且
所述一或多个寄存器进一步经配置以存储所述第二低功率模式的选定功率消耗水平的指示。
33.根据权利要求29所述的设备，其中所述控制器进一步经配置以致使所述设备：
至少部分基于所述存储器装置接收所述第一低功率模式的退出命令，将所述多个存储体的第一子集切换出所述第一低功率模式且将所述多个存储体的第二子集维持于所述第二低功率模式中。
34.根据权利要求29所述的设备，其中所述多个存储体中的每一者经配置以在切换出所述第一低功率模式时可用于具有第一延时的存取操作及在切换出所述第二低功率模式时可用于具有第二延时的存取操作，所述第一延时短于所述第二延时。
35.根据权利要求29所述的设备，其中所述控制器进一步经配置以致使所述设备：
至少部分基于所述存储器装置接收指示所述多个存储体的第一子集的所述第一低功率模式及所述多个存储体的第二子集的所述第二低功率模式的一或多个命令，以所述第一低功率模式操作所述多个存储体的所述第一子集且以所述第二低功率模式操作所述多个存储体的所述第二子集。
CN202080059751.4A 2019-08-26 2020-08-03 存储体可配置的功率模式 Active CN114286973B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/551,581 US20210064119A1 (en) 2019-08-26 2019-08-26 Bank configurable power modes
US16/551,581 2019-08-26
PCT/US2020/044736 WO2021040969A1 (en) 2019-08-26 2020-08-03 Bank configurable power modes

Publications (2)

Publication Number Publication Date
CN114286973A true CN114286973A (zh) 2022-04-05
CN114286973B CN114286973B (zh) 2024-06-04

Family

ID=74679753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080059751.4A Active CN114286973B (zh) 2019-08-26 2020-08-03 存储体可配置的功率模式

Country Status (7)

Country Link
US (1) US20210064119A1 (zh)
EP (1) EP4022611A4 (zh)
JP (1) JP2022545715A (zh)
KR (1) KR20220049590A (zh)
CN (1) CN114286973B (zh)
TW (1) TWI743890B (zh)
WO (1) WO2021040969A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11061619B1 (en) * 2020-03-23 2021-07-13 Western Digital Technologies, Inc. Power management for data storage devices implementing non-volatile memory (NVM) sets
US11972140B2 (en) * 2021-04-26 2024-04-30 Apple Inc. Hashing with soft memory folding
US11651802B1 (en) * 2021-11-17 2023-05-16 Everspin Technologies, Inc. Systems and methods for dual standby modes in memory
CN114388008B (zh) * 2022-01-14 2023-08-29 长鑫存储技术有限公司 电源控制电路及控制方法
CN114384996B (zh) * 2022-01-14 2023-10-24 长鑫存储技术有限公司 电源控制电路及控制方法
TWI829103B (zh) * 2022-03-02 2024-01-11 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1723430A (zh) * 2003-01-09 2006-01-18 英特尔公司 考虑处理器功率状态的存储器控制器
CN101916138A (zh) * 2010-08-06 2010-12-15 北京中星微电子有限公司 中央处理器工作状态和睡眠状态切换的方法和装置
CN103389948A (zh) * 2012-05-10 2013-11-13 索尼公司 存储器管理装置和方法以及电子设备
US20140298056A1 (en) * 2013-04-02 2014-10-02 Renesas Electronics Corporation Memory control circuit
CN104769520A (zh) * 2012-11-05 2015-07-08 高通股份有限公司 用于动态存储器功率管理的系统和方法
US20150378427A1 (en) * 2014-06-30 2015-12-31 Micron Technology, Inc. Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
US20170262042A1 (en) * 2016-03-10 2017-09-14 Fujitsu Limited Information processing apparatus and switching control method
CN109155142A (zh) * 2016-05-23 2019-01-04 美光科技公司 用于存储器单元的感测操作的功率降低
US20190079574A1 (en) * 2017-09-12 2019-03-14 Ambiq Micro, Inc. Very Low Power Microcontroller System

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038642A (ja) * 2002-07-04 2004-02-05 Renesas Technology Corp マルチプロセッサ
US20050239518A1 (en) * 2004-04-21 2005-10-27 D Agostino Anthony Systems and methods that provide enhanced state machine power management
TW200746161A (en) * 2005-12-21 2007-12-16 Nxp Bv Power partitioning memory banks
US20080056051A1 (en) * 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
KR101286643B1 (ko) * 2007-04-05 2013-07-22 삼성전자주식회사 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법
JP2009211550A (ja) * 2008-03-05 2009-09-17 Ricoh Co Ltd 不揮発性メモリ制御装置及びこれを備えた画像処理装置、不揮発性メモリ制御方法。
KR101136984B1 (ko) * 2010-03-29 2012-04-19 에스케이하이닉스 주식회사 전압 공급 제어회로 및 이를 이용한 반도체 장치
US9053812B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
JP2013089030A (ja) * 2011-10-18 2013-05-13 Elpida Memory Inc 情報処理システム、制御システム及び半導体装置
US8503264B1 (en) * 2011-11-18 2013-08-06 Xilinx, Inc. Reducing power consumption in a segmented memory
KR102193468B1 (ko) * 2014-04-04 2020-12-21 삼성전자주식회사 타이밍 마진을 적응적으로 보정하는 메모리 장치 및 이를 포함하는 집적 회로
JP2016206951A (ja) * 2015-04-22 2016-12-08 富士通株式会社 電子装置及び電子装置の制御方法
US20160343416A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Method of Dynamic Random Access Memory Resource Control
US9564180B1 (en) * 2016-06-24 2017-02-07 Invecas, Inc. Deep-sleep wake up for a memory device
KR20180047778A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 단계별 저전력 상태들을 갖는 메모리 장치
US10332582B2 (en) * 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US11493985B2 (en) * 2019-03-15 2022-11-08 Microsoft Technology Licensing, Llc Selectively controlling memory power for scheduled computations

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1723430A (zh) * 2003-01-09 2006-01-18 英特尔公司 考虑处理器功率状态的存储器控制器
CN101916138A (zh) * 2010-08-06 2010-12-15 北京中星微电子有限公司 中央处理器工作状态和睡眠状态切换的方法和装置
CN103389948A (zh) * 2012-05-10 2013-11-13 索尼公司 存储器管理装置和方法以及电子设备
CN104769520A (zh) * 2012-11-05 2015-07-08 高通股份有限公司 用于动态存储器功率管理的系统和方法
US20140298056A1 (en) * 2013-04-02 2014-10-02 Renesas Electronics Corporation Memory control circuit
US20150378427A1 (en) * 2014-06-30 2015-12-31 Micron Technology, Inc. Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
US20170262042A1 (en) * 2016-03-10 2017-09-14 Fujitsu Limited Information processing apparatus and switching control method
CN109155142A (zh) * 2016-05-23 2019-01-04 美光科技公司 用于存储器单元的感测操作的功率降低
US20190079574A1 (en) * 2017-09-12 2019-03-14 Ambiq Micro, Inc. Very Low Power Microcontroller System

Also Published As

Publication number Publication date
CN114286973B (zh) 2024-06-04
TWI743890B (zh) 2021-10-21
WO2021040969A1 (en) 2021-03-04
EP4022611A1 (en) 2022-07-06
KR20220049590A (ko) 2022-04-21
JP2022545715A (ja) 2022-10-28
TW202109522A (zh) 2021-03-01
EP4022611A4 (en) 2022-10-26
US20210064119A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
CN114286973B (zh) 存储体可配置的功率模式
CN114514492B (zh) 用于存储器装置的基于架构的电源管理
CN113196397B (zh) 存储器装置低功率模式
CN111198658B (zh) 用于数据迁移的系统、装置、技术及方法
CN111199761B (zh) 数据迁移动态随机存取存储器
CN110880342B (zh) 用于低速存储器操作的方法和设备
US11709613B2 (en) Data migration for memory operation
CN111312310A (zh) 相位电荷共享
US20220391114A1 (en) Configuring command/address channel for memory
WO2020013892A1 (en) Techniques for power management using loopback
US11289146B2 (en) Word line timing management
US10908823B2 (en) Data transfer for wear leveling with bank clusters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant