TWI743890B - 庫之可組態的功率模式 - Google Patents

庫之可組態的功率模式 Download PDF

Info

Publication number
TWI743890B
TWI743890B TW109124004A TW109124004A TWI743890B TW I743890 B TWI743890 B TW I743890B TW 109124004 A TW109124004 A TW 109124004A TW 109124004 A TW109124004 A TW 109124004A TW I743890 B TWI743890 B TW I743890B
Authority
TW
Taiwan
Prior art keywords
memory
mode
low power
power mode
memory device
Prior art date
Application number
TW109124004A
Other languages
English (en)
Other versions
TW202109522A (zh
Inventor
拉吉安諾 米契尼
安德里 馬丁力
克里斯多福 文生 安東尼 羅蘭
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202109522A publication Critical patent/TW202109522A/zh
Application granted granted Critical
Publication of TWI743890B publication Critical patent/TWI743890B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

本發明描述用於庫之可組態的功率模式之方法、系統及裝置。態樣包含以一第一模式操作具有多個記憶體庫之一記憶體裝置。在以該第一模式操作時，該記憶體裝置可接收進入具有低於該第一模式之一功率消耗位準之一第二模式之一命令。該記憶體裝置可藉由將該等記憶體庫之一第一子集切換至以一第一功率消耗位準操作之一第一低功率模式且將該等記憶體庫之一第二子集切換至以可低於該第一功率消耗位準之一第二功率位準操作之一第二低功率模式來進入該第二模式。在一些情況中，該記憶體裝置可自該第一低功率模式切換該第一記憶體庫子集，同時將該第二記憶體庫子集維持於該低功率模式中。

Description

庫之可組態的功率模式
技術領域係關於庫之可組態的功率模式。
下文大體上係關於一種包含至少一個記憶體裝置之系統且更具體而言係關於庫之可組態的功率模式。
記憶體裝置廣泛用來將資訊儲存於各種電子裝置中，諸如電腦、無線通信裝置、相機、數位顯示器及類似物。藉由程式化一記憶體裝置之不同狀態來儲存資訊。例如，二進位裝置最通常儲存兩種狀態之一者，通常由一邏輯1或一邏輯0表示。在其他裝置中，可儲存兩種以上狀態。為了存取經儲存之資訊，該裝置之一組件可讀取或感測記憶體裝置中之至少一個經儲存狀態。為了儲存資訊，該裝置之一組件可將狀態寫入或程式化於記憶體裝置中。
存在各種類型之記憶體裝置，包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、鐵電RAM (FeRAM)、磁性RAM (MRAM)、電阻式RAM (RRAM)、快閃記憶體、相變記憶體(PCM)等。記憶體裝置可為揮發性或非揮發性的。非揮發性記憶體(例如，FeRAM)可甚至在不存在一外部電源之情況下維持其等經儲存之邏輯狀態達延長時段。揮發性記憶體裝置(例如，DRAM)可在與一外部電源斷開連接時丟失其等經儲存之狀態。FeRAM可能夠達成類似於揮發性記憶體之密度，但可歸因於使用一鐵電電容器作為一儲存裝置而具有非揮發性質。
通常，改良記憶體裝置可包含增加記憶體胞密度，增加讀取/寫入速度，增加可靠性，增加資料保留，降低功率消耗或改良製造程序以及其他度量。可期望用於改良一記憶體裝置處之功率消耗之解決方案。
本專利申請案主張Mirichigni等人於2019年8月26日申請之標題為「BANK CONFIGURABLE POWER MODES」之美國專利申請案第16/551,581號之優先權，該專利申請案已讓渡給其受讓人且其全文以引用方式明確地併入本文中。
一些記憶體裝置可以一或多種低功率模式操作，其中記憶體裝置可停用或改變支援記憶體胞之電路之操作以降低功率消耗。例如，一FeRAM裝置可基於撤銷啟動某个電路量而自一閒置狀態轉變至具有低於閒置狀態之功率消耗之一低功率狀態。在低功率狀態中，記憶體裝置可能無法對記憶體裝置之記憶體胞執行存取操作(例如，讀取操作、寫入操作等)或無法直接轉變為其中可執行此等操作之一作用中狀態(例如，當在較低功率狀態中時，記憶體裝置可能必須首先轉變至閒置狀態，接著至作用中狀態)。在一些情況中，一FeRAM裝置可支援與電流消耗之不同減小位準相關聯之不同低功率狀態(例如，與不同的經撤銷啟動電路量相關聯)。
類似地，一DRAM裝置亦可將其記憶體庫自一閒置狀態轉變至一低功率狀態，該低功率狀態可包含使一或多個電路組件斷電以減小DRAM裝置處之電流消耗。在一些情況中，一DRAM可在使用來執行存取操作(例如，讀取操作、寫入操作等)之其他組件斷電時維持一自再新模式。
將一記憶體裝置自一低功率模式轉變至一作用中模式(例如，至一閒置模式且接著至一作用中模式)可能花費一時間週期。例如，記憶體裝置可能需要執行一或多個程序以啟動處於低功率狀態時被撤銷啟動之電路以便存取記憶體胞。在一些情況中，具有較低電流消耗之低功率模式(即，使用較少能量，使較多電路撤銷啟動)可能花費較長時間來轉變至一閒置或作用中模式。
一些記憶體裝置(例如，一些FeRAM及DRAM裝置)可以一裝置或晶粒級控制低功率模式。即，當進入一低功率模式時，整個裝置或晶粒之電路可改變操作模式以使用更少功率。據此，若一記憶體裝置接收在記憶體陣列處執行一操作之一命令，則可存在與將記憶體裝置或晶粒自一低功率模式轉變至一閒置模式且接著將記憶體陣列之至少一部分(例如，記憶體陣列之一庫)轉變至一作用中模式相關聯之一延時。此外，儘管整個記憶體裝置可切換入或切換出一低功率模式，但可僅對記憶體陣列之作用中部分執行存取操作(例如，讀取、寫入等)。因此，若記憶體晶粒將在一低功率模式中停留達一最小持續時間，諸如一足夠長持續時間以達成功率消耗之一總體降低(例如，以低功率模式操作所致之降低的功率使用大於與將該晶粒轉變至及轉變出低功率模式相關聯之功率損耗)，則其僅可切換至該低功率模式。據此，歸因於與將整個裝置或晶粒切換至及切換出一低功率模式相關聯之損耗，一記憶體晶粒可達成小於所期望功率節省之功率節省。此外，歸因於喚醒整個裝置或晶粒所需之延時，一記憶體裝置或晶粒可以一低功率模式不太頻繁地操作，從而進一步增加功率消耗。
一記憶體裝置可藉由以不同功率模式操作記憶體裝置之不同部分或其中之一晶粒(例如，單個記憶體陣列之不同部分)來達成更大功率節省(例如，更少電流消耗)。例如，記憶體裝置或晶粒之一第一部分可以一第一功率模式操作且記憶體裝置或晶粒之一第二部分可以一第二功率模式操作。第一功率模式可為可以比其他低功率模式更短之一延時(例如，一更快喚醒時間)存取之一作用中模式或一低功率模式。具有一相對較短延時之此一低功率模式可稱為斷電(PD)模式。與PD模式相比，記憶體裝置可以一第二低功率模式操作記憶體之第二部分，其中可以一更長延時存取第二低功率模式。具有一相對較長延時之低功率模式可稱為深度睡眠(DS)模式。在一些情況中，一記憶體裝置可支援多種DS模式，其等可分別對應於不同功率消耗量(例如，處於DS模式中之記憶體裝置之一部分之不同的經撤銷啟動電路量)，且記憶體裝置之不同部分可同時處於不同DS模式中。在一些情況中，記憶體裝置可將記憶體之第一部分自PD模式切換至一閒置或作用中模式，同時將記憶體之第二部分維持於DS模式中(或反之亦然)。就此而言，記憶體裝置可藉由以不同功率模式操作該裝置之不同部分且在一些情況中僅將記憶體胞之一部分轉變至一作用中模式以執行存取操作來達成增加的功率節省。據此，記憶體裝置可減少由轉變至及轉變出低功率模式引起之損耗且可更頻繁地並在一更大時間量內以一或多種低功率模式操作。
本文中之教示之態樣包含使用一功率模式位元映圖來指示待以各種低功率模式(例如，PD及DS功率模式)操作之部分(例如，記憶體庫)。功率模式位元映圖可經寫入至記憶體裝置內之一或多個暫存器(例如，模式暫存器)或其他儲存器。另外或替代地，記憶體裝置可經由將不同部分(例如，不同記憶體庫)切換至一或多個低功率模式之一或多個命令來組態。在一些情況中，當記憶體裝置接收進入一低功率模式之一命令時，記憶體裝置可存取功率模式位元映圖以判定記憶體裝置之哪些部分應以哪個低功率模式操作。此外，在以一或多個低功率模式操作時，記憶體裝置可將一或多個部分自一低功率模式切換至一作用中或閒置模式，同時將記憶體裝置之其他部分維持於低功率模式中。在一些情況中，記憶體裝置可以庫級控制低功率模式。據此，記憶體裝置可在一作用中模式、一閒置模式與一或多個不同低功率模式之間切換不同庫。
記憶體裝置之不同部分以不同低功率模式操作可導致一總體降低的電流消耗。例如，與將整個記憶體裝置切換為及切換出一低功率模式之一記憶體裝置相比，該記憶體裝置可能夠以諸如一DS模式之一低功率模式更頻繁地且在更長時間週期內操作記憶體之一些部分。此外，記憶體裝置可減小以一PD模式操作記憶體裝置之一部分之延時，該PD模式可更快地切換至一閒置或作用中模式以定址由記憶體裝置接收之命令。
在一些情況中，一記憶體裝置可受益於以一PD模式操作一些記憶體庫及以一或多個DS模式操作其他記憶體庫，包含當重複地存取相同或有限數目個庫時。例如，此等頻繁存取之庫可以一PD模式操作，該PD模式可支援更快地將該等庫切換至閒置/作用中模式以執行一或多個存取操作。據此，此等庫可藉由在PD模式與閒置/作用中模式之間切換來達成略微增加的功率節省。此外，記憶體裝置可藉由以一或多個DS模式操作其他記憶體庫來達成更大功率使用減少且可能不需要將此等DS庫切換為閒置/作用中模式，此係因為存取操作集中於PD庫處。據此，與在作用中模式與低功率模式之間切換整個記憶體裝置或晶粒之系統相比，一記憶體裝置之總體電流使用(例如，歸因於PD模式及DS模式兩者)可減少。在一些情況中，歸因於與以DS模式操作之記憶體裝置之部分相關聯之更大存取時間，以DS模式操作額外記憶體庫以增加功率消耗可減小用於存取操作之頻寬。以PD模式及DS模式之各者操作之記憶體庫之數量可變動以平衡功率節省及頻寬。此外，在一些情況中，一記憶體控制器(在記憶體裝置內部或外部)可基於功率消耗考量(例如，藉由將相關聯資料集中於一相對少量之記憶體庫內，以支援增加將DS模式用於其他記憶體庫)而跨一或多個記憶體庫為一或多個應用分配資料。一般技術者可明白此等及其他益處。
首先，在如參考圖1至圖2所描述之一記憶體系統及記憶體晶粒之背景內容中描述本發明之特徵。在如參考圖3至圖10所描述之記憶體裝置狀態圖、程序流程、功率模式位元映圖及功率位準消耗圖之背景內容中描述本發明之特徵。參考與如參考圖11至圖15所描述之庫之可組態的功率模式相關之一設備圖及流程圖進一步繪示及描述本發明之此等及其他特徵。
圖1繪示根據如本文中所揭示之實例之利用一或多個記憶體裝置之一系統100之一實例。系統100可包含一外部記憶體控制器105、一記憶體裝置110及耦合外部記憶體控制器105與記憶體裝置110之複數個通道115。系統100可包含一或多個記憶體裝置，但為易於描述，一或多個記憶體裝置可被描述為單個記憶體裝置110。
系統100可包含一電子裝置之部分，諸如一運算裝置、一行動運算裝置、一無線裝置或一圖形處理裝置。系統100可為一可攜式電子裝置之一實例。系統100可為一電腦、一膝上型電腦、一平板電腦、一智慧型電話、一蜂巢式電話、一穿戴式裝置、一網際網路連接裝置或類似物之一實例。記憶體裝置110可為該系統之組件，其經組態以儲存系統100之一或多個其他組件之資料。在一些實例中，系統100能夠進行機器型通信(MTC)、機器對機器(M2M)通信或裝置對裝置(D2D)通信。
系統100之至少部分可為一主機裝置之實例。此一主機裝置可為使用記憶體來執行程序之一裝置之一實例，諸如一運算裝置、一行動運算裝置、一無線裝置、一圖形處理裝置、一電腦、一膝上型電腦、一平板電腦、一智慧型電話、一蜂巢式電話、一穿戴式裝置、一網際網路連接裝置、某個其他固定或可攜式電子裝置或類似物。在一些情況中，主機裝置可指代實施外部記憶體控制器105之功能之硬體、韌體、軟體或其等組合。在一些情況中，外部記憶體控制器105可稱為主機或主機裝置。在一些實例中，系統100係一圖形卡。
在一些情況中，一記憶體裝置110可為一獨立裝置或組件，其經組態以與系統100之其他組件通信且提供實體記憶體位址/空間以潛在地由系統100使用或參考。在一些實例中，一記憶體裝置110可組態以與至少一個或複數個不同類型之系統100一起工作。系統100之組件與記憶體裝置110之間的發信號可操作以支援用來調變信號之調變方案、用於傳達信號之不同接針設計、系統100及記憶體裝置110之相異封裝、系統100與記憶體裝置110之間的時脈發信號及同步、時序慣例及/或其他因素。
記憶體裝置110可經組態以儲存系統100之組件之資料。在一些情況中，記憶體裝置110可充當系統100之一從屬型裝置(例如，回應於且執行透過外部記憶體控制器105由系統100提供之命令)。此等命令可包含用於一存取操作之一存取命令，諸如用於一寫入操作之一寫入命令、用於一讀取操作之一讀取命令、用於一再新操作之一再新命令或其他命令。記憶體裝置110可包含兩個或更多個記憶體晶粒160 (例如，記憶體晶片)以支援一所期望或指定資料儲存容量。包含兩個或更多個記憶體晶粒之記憶體裝置110可稱為多晶粒記憶體或封裝(亦稱為多晶片記憶體或封裝)。
系統100可進一步包含一處理器120、一基本輸入/輸出系統(BIOS)組件125、一或多個周邊組件130及一輸入/輸出(I/O)控制器135。系統100之組件可使用一匯流排140彼此電子通信。
處理器120可經組態以控制系統100之至少部分。處理器120可為一通用處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件，或其可為此等類型之組件之一組合。在此等情況中，處理器120可為一中央處理單元(CPU)、一圖形處理單元(GPU)、一通用圖形處理單元(GPGPU)或一系統單晶片(SoC)以及其他實例之一實例。
BIOS組件125可為包含作為韌體操作之一BIOS之一軟體組件，其可初始化且運行系統100之各種硬體組件。BIOS組件125亦可管理處理器120與系統100之各種組件(例如，周邊組件130、I/O組件135等)之間的資料流。BIOS組件125可包含儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中之一程式或軟體。
(若干)周邊組件130可為可整合至系統100中或與系統100整合之任何輸入或輸出裝置或用於此等裝置之一介面。實例可包含磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、一串列或並列埠或周邊卡槽，諸如周邊組件互連件(PCI)或專用圖形埠。(若干)周邊組件130可為熟習此項技術者理解為周邊裝置之其他組件。
I/O控制器135可管理處理器120與(若干)周邊組件130、輸入裝置145或輸出裝置150之間的資料通信。I/O控制器135可管理未整合至系統100中或未與系統100整合之周邊裝置。在一些情況中，I/O控制器135可表示至外部周邊組件之一實體連接或埠。
輸入145可表示系統100外部之一裝置或信號，其將資訊、信號或資料提供至系統100或其組件。此可包含一使用者介面或與其他裝置介接或在其他裝置之間介接。在一些情況中，輸入145可為經由一或多個周邊組件130與系統100介接或可由I/O控制器135管理之一周邊裝置。
輸出150可表示系統100外部之一裝置或信號，其經組態以自系統100或其組件之任一者接收一輸出。輸出150之實例可包含一顯示器、音訊揚聲器、一列印裝置或印刷電路板上之另一處理器等等。在一些情況中，輸出150可為經由一或多個周邊組件130與系統100介接或可由I/O控制器135管理之一周邊裝置。
記憶體裝置110可包含一裝置記憶體控制器155及一或多個記憶體晶粒160。各記憶體晶粒160可包含一本端記憶體控制器165 (例如，本端記憶體控制器165-a、本端記憶體控制器165-b及/或本端記憶體控制器165-N )及一記憶體陣列170 (例如，記憶體陣列170-a、記憶體陣列170-b及/或記憶體陣列170-N )。一記憶體陣列170可為記憶體胞之一集合(例如，一格柵)，其中各記憶體胞經組態以儲存至少一個數位資料位元。參考圖2更詳細地描述記憶體陣列170及/或記憶體胞之特徵。
記憶體裝置110可為一二維(2D)記憶體胞陣列之一實例或可為一三維(3D)記憶體胞陣列之一實例。例如，一2D記憶體裝置可包含單個記憶體晶粒160。一3D記憶體裝置可包含兩個或更多個記憶體晶粒160 (例如，記憶體晶粒160-a、記憶體晶粒160-b及/或任何數量之記憶體晶粒160-N )。在一3D記憶體裝置中，複數個記憶體晶粒160-N 可堆疊於彼此頂部上或彼此相鄰堆疊。在一些情況中，一3D記憶體裝置中之記憶體晶粒160-N 可稱為層疊、層級、層或晶粒。一3D記憶體裝置可包含任何數量之堆疊式記憶體晶粒160-N (例如，高至兩個、高至三個、高至四個、高至五個、高至六個、高至七個、高至八個)。與單個2D記憶體裝置相比，此可增加可定位於一基板上之記憶體胞之數量，其繼而可降低生產成本或增加記憶體陣列之效能或兩者。在某個3D記憶體裝置中，不同層疊可共用至少一個共同存取線使得一些層疊可共用一字線、一數位線及/或一板極線之至少一者。
裝置記憶體控制器155可包含經組態以控制記憶體裝置110之操作之電路或組件。因而，裝置記憶體控制器155可包含使記憶體裝置110能夠執行命令之硬體、韌體及軟體且可經組態以接收、傳輸或執行與記憶體裝置110相關之命令、資料或控制資訊。裝置記憶體控制器155可經組態以與外部記憶體控制器105、一或多個記憶體晶粒160或處理器120通信。在一些情況中，記憶體裝置110可自外部記憶體控制器105接收資料及/或命令。例如，記憶體裝置110可接收指示記憶體裝置110將代表系統100之一組件(例如，處理器120)儲存特定資料之一寫入命令或指示記憶體裝置110將儲存於一記憶體晶粒160中之特定資料提供至系統100之一組件(例如，處理器120)之一讀取命令。在一些情況中，裝置記憶體控制器155可結合記憶體晶粒160之本端記憶體控制器165控制本文中所描述之記憶體裝置110之操作。包含於裝置記憶體控制器155及/或本端記憶體控制器165中之組件之實例可包含用於解調變自外部記憶體控制器105接收之信號之接收器、用於調變且傳輸信號至外部記憶體控制器105之解碼器、邏輯、解碼器、放大器、濾波器或類似物。
本端記憶體控制器165 (例如，在一記憶體晶粒160本端)可經組態以控制記憶體晶粒160之操作。再者，本端記憶體控制器165可經組態以與裝置記憶體控制器155通信(例如，接收及傳輸資料及/或命令)。本端記憶體控制器165可支援裝置記憶體控制器155以控制如本文中所描述之記憶體裝置110之操作。在一些情況中，記憶體裝置110不包含裝置記憶體控制器155，且本端記憶體控制器165或外部記憶體控制器105可執行本文中所描述之各種功能。因而，本端記憶體控制器165可經組態以與裝置記憶體控制器155、與其他本端記憶體控制器165或直接與外部記憶體控制器105或處理器120通信。
外部記憶體控制器105可經組態以實現系統100之組件(例如，處理器120)與記憶體裝置110之間的資訊、資料及/或命令之傳達。外部記憶體控制器105可充當系統100之組件與記憶體裝置110之間的一聯絡者使得系統100之組件可無需知道記憶體裝置之操作之細節。系統100之組件可將外部記憶體控制器105滿意之請求呈現給外部記憶體控制器105 (例如，讀取命令或寫入命令)。外部記憶體控制器105可轉換或轉譯在系統100之組件與記憶體裝置110之間交換之通信。在一些情況中，外部記憶體控制器105可包含產生一共同(源極)系統時脈信號之一系統時脈。在一些情況中，外部記憶體控制器105可包含產生一共同(源極)資料時脈信號之一共同資料時脈。
在一些情況中，本文中所描述之外部記憶體控制器105或系統100之其他組件或其功能可由處理器120來實施。例如，外部記憶體控制器105可為由處理器120或系統100之其他組件實施之硬體、韌體或軟體，或其等某個組合。雖然外部記憶體控制器105被描繪為在記憶體裝置110外部，但在一些情況中，本文中所描述之外部記憶體控制器105或其功能可由一記憶體裝置110來實施。例如，外部記憶體控制器105可為由裝置記憶體控制器155或一或多個本端記憶體控制器165實施之硬體、韌體或軟體，或其等某個組合。在一些情況中，外部記憶體控制器105可跨處理器120及記憶體裝置110分佈使得外部記憶體控制器105之部分係由處理器120來實施且其他部分係由一裝置記憶體控制器155或一本端記憶體控制器165來實施。同樣地，在一些情況中，本文中歸於裝置記憶體控制器155或本端記憶體控制器165之一或多個功能可由外部記憶體控制器105 (與處理器120分離或包含於處理器120中)來執行。
系統100之組件可使用複數個通道115與記憶體裝置110交換資訊。在一些實例中，通道115可實現外部記憶體控制器105與記憶體裝置110之間的通信。各通道115可包含與系統100之組件相關聯之終端之間的一或多個信號路徑或傳輸媒體(例如，導體)。例如，一通道115可包含在外部記憶體控制器105處包含一或多個接針或襯墊且在記憶體裝置110處包含一或多個接針或襯墊之一第一終端。一接針可為系統100之一裝置之一導電輸入或輸出點之一實例，且一接針可經組態以充當一通道之部分。在一些情況中，一終端之一接針或襯墊可為通道115之一信號路徑之部分。額外信號路徑可與一通道之一終端耦合以在系統100之一組件內路由信號。例如，記憶體裝置110可包含將一信號自一通道115之一終端路由至記憶體裝置110之各種組件(例如，一裝置記憶體控制器155、記憶體晶粒160、本端記憶體控制器165、記憶體陣列170)之信號路徑(例如，記憶體裝置110或其組件內部(諸如一記憶體晶粒160內部)之信號路徑)。
通道115 (及相關聯信號路徑及終端)可專用於傳達特定類型之資訊。在一些情況中，一通道115可為一彙總通道且因此可包含多個個別通道。例如，一資料通道190可為x4 (例如，包含四個信號路徑)、x8 (例如，包含八個信號路徑)、x16 (例如，包含十六個信號路徑)等等。透過通道傳達之信號可使用一雙倍資料速率(DDR)時序方案。例如，一信號之一些符號可經暫存於一時脈信號之一上升邊緣上且該信號之其他符號可經暫存於該時脈信號之一下降邊緣上。透過通道傳達之信號可使用單倍資料速率(SDR)發信號。例如，可針對各時脈循環暫存該信號之一個符號。
在一些情況中，通道115可包含一或多個命令及位址(CA)通道186。CA通道186可經組態以在外部記憶體控制器105與記憶體裝置110之間傳達命令，包含與命令相關聯之控制資訊(例如，位址資訊)。例如，CA通道186可包含具有所期望資料之一位址之一讀取命令。在一些情況中，CA通道186可經暫存於一上升時脈信號邊緣及/或一下降時脈信號邊緣上。在一些情況中，一CA通道186可包含任何數量之信號路徑以解碼位址及命令資料(例如，八個或九個信號路徑)。
在一些情況中，通道115可包含一或多個時脈信號(CK)通道188。CK通道188可經組態以在外部記憶體控制器105與記憶體裝置110之間傳達一或多個共同時脈信號。各時脈信號可經組態以在一高狀態與一低狀態之間振盪且協調外部記憶體控制器105及記憶體裝置110之動作。在一些情況中，時脈信號可為一差分輸出(例如，一CK_t信號及一CK_c信號)且CK通道188之信號路徑可因此組態。在一些情況中，時脈信號可為單端。一CK通道188可包含任何數量之信號路徑。在一些情況中，時脈信號CK (例如，一CK_t信號及一CK_c信號)可提供用於命令之一時序參考及用於記憶體裝置110之定址操作或用於記憶體裝置110之其他全系統操作。因此，時脈信號CK可不同地稱為控制時脈信號CK、命令時脈信號CK或系統時脈信號CK。系統時脈信號CK可由一系統時脈產生，其可包含一或多個硬體組件(例如，振盪器、晶體、邏輯閘、電晶體或類似物)。
在一些情況中，通道115可包含一或多個資料(DQ)通道190。資料通道190可經組態以在外部記憶體控制器105與記憶體裝置110之間傳達資料及/或控制資訊。例如，資料通道190可傳達待寫入至記憶體裝置110之資訊(例如，雙向)或自記憶體裝置110讀取之資訊。
在一些情況中，通道115可包含可專用於其他目的之一或多個其他通道192。此等其他通道192可包含任何數量之信號路徑。
通道115可使用多種不同架構耦合外部記憶體控制器105與記憶體裝置110。各種架構之實例可包含一匯流排、一點對點連接、一交叉開關、一高密度中介層(諸如矽中介層)或形成於一有機基板中之通道或其等某個組合。例如，在一些情況中，信號路徑可至少部分地包含一高密度中介層，諸如矽中介層或玻璃中介層。
可使用多種不同調變方案調變透過通道115傳達之信號。在一些情況中，一二進位符號(或二進位層級)調變方案可用來調變在外部記憶體控制器105與記憶體裝置110之間傳達之信號。一二進位符號調變方案可為一M進位調變方案之一實例，其中M等於2。一二進位符號調變方案之各符號可經組態以表示一個數位資料位元(例如，一符號可表示一邏輯1或一邏輯0)。二進位符號調變方案之實例包含但不限於不歸零(NRZ)、單極編碼、雙極編碼、曼徹斯特(Manchester)編碼、具有兩個符號(例如，PAM2)之脈衝振幅調變(PAM)及/或其他。
記憶體裝置110可接收以一低功率模式操作記憶體裝置110之一或多個部分之一或多個命令。例如，記憶體裝置110可接收將功率位元映圖資料(例如，經由一CA通道186)寫入至記憶體裝置110之一或多個模式暫存器之一命令。功率位元映圖資料可指示記憶體裝置110之一第一部分(例如，一或多個記憶體庫)待以諸如一PD模式之一第一低功率模式操作。功率位元映圖資料亦可指示記憶體裝置110之一第二部分待以與低於諸如一DS模式之第一模式之一功率消耗位準相關聯之一第二低功率模式操作。記憶體裝置110可接收功率位元映圖資料且將其寫入至一或多個模式暫存器。
記憶體裝置110接收進入一低功率模式且存取儲存於模式暫存器上之功率位元映圖資料之一命令。另外或替代地，記憶體裝置110可接收指定可以其他方式寫入至模式暫存器之資訊之一或多個命令。記憶體裝置110可將記憶體裝置110之第一部分切換至PD模式且將記憶體裝置110之第二部分切換至DS模式。在第一部分及第二部分以其等各自低功率模式操作時，記憶體裝置110可接收將第一部分自PD模式切換至例如一閒置或作用中模式之一命令(例如，記憶體裝置110可接收選擇性地僅將處於PD模式中之部分切換至一閒置或作用中模式而使處於一DS模式中之部分保持於DS模式中之一命令)。記憶體裝置110可致使記憶體裝置110之第一部分退出PD模式，同時繼續以DS模式操作第二部分。記憶體裝置110可在記憶體裝置110之第一部分處執行一或多個操作。例如，記憶體裝置110可對與記憶體裝置110之第一部分相關聯之庫執行讀取或寫入操作。在一些情況中，記憶體裝置110可接收將第一部分切換回至低功率模式且致使第一部分進入PD模式之一命令。
圖2繪示根據如本文中所揭示之實例之一記憶體晶粒200之一實例。記憶體晶粒200可為參考圖1所描述之記憶體晶粒160之一實例。在一些情況中，記憶體晶粒200可稱為記憶體晶片、記憶體裝置或電子記憶體設備。記憶體晶粒200可包含可程式化以儲存不同邏輯狀態之一或多個記憶體胞205。各記憶體胞205可程式化以儲存兩個或更多個狀態。例如，記憶體胞205可經組態以每次儲存一個資訊位元(例如，一邏輯0或一邏輯1)。在一些情況中，單個記憶體胞205 (例如，一多位階記憶體胞)可經組態以每次儲存一個以上資訊位元(例如，一邏輯00、邏輯01、邏輯10或一邏輯11)。
一記憶體胞205可儲存表示數位資料之一狀態(例如，極化狀態或介電電荷)。在FeRAM架構中，記憶體胞205可包含一電容器，該電容器包含一鐵電材料以儲存代表可程式化狀態之一電荷及/或一極化。在DRAM架構中，記憶體胞205可包含一電容器，該電容器包含一介電材料以儲存代表可程式化狀態之一電荷。
可藉由啟動或選擇諸如一字線210、一數位線215及/或一板極線220之存取線而對記憶體胞205執行諸如讀取及寫入之操作。在一些情況中，數位線215亦可稱為位元線。在不損失理解或操作之情況下，對存取線、字線、數位線、板極線或其等類似物之參考可互換。啟動或選擇一字線210、一數位線215或一板極線220可包含將一電壓施加至各自線。
記憶體晶粒200可包含配置成一格柵狀圖案之存取線(例如，字線210、數位線215及板極線220)。記憶體胞205可經定位於字線210、數位線215及/或板極線220之交叉點處。藉由加偏壓於一字線210、一數位線215及一板極線220 (例如，將一電壓施加至字線210、數位線215或板極線220)，可在其等之交叉點處存取單個記憶體胞205。
可透過一列解碼器225、一行解碼器230及一板極驅動器235控制存取記憶體胞205。例如，一列解碼器225可自本端記憶體控制器265接收一列位址且基於經接收之列位址啟動一字線210。一行解碼器230自本端記憶體控制器265接收一行位址且基於經接收之行位址啟動一數位線215。一板極驅動器235可自本端記憶體控制器265接收一板極位址且可基於經接收之板極位址啟動一板極線220。例如，記憶體晶粒200可包含多個字線210 (標記為WL_1至WL_M)、多個數位線215 (標記為DL_1至DL_N)及多個板極線(標記為PL_1至PL_P)，其中M、N及P取決於記憶體陣列之大小。因此，藉由啟動一字線210、一數位線215及一板極線220 (例如，WL_1、DL_3及PL_1)，可存取其等交叉點處之記憶體胞205。一字線210與一數位線215之交叉點(在一二維或三維組態中)可稱為記憶體胞205之一位址。在一些情況中，一字線210、一數位線215及一板極線220之交叉點可稱為記憶體胞205之一位址。
記憶體胞205可包含一邏輯儲存組件，諸如電容器240及一切換組件245。電容器240可為一鐵電電容器之一實例。電容器240之一第一節點可與切換組件245耦合且電容器240之一第二節點可與一板極線220耦合。切換組件245可為一電晶體或選擇性地建立或撤銷建立兩個組件之間的電子通信之任何其他類型之切換裝置之一實例。
選擇或撤銷選擇記憶體胞205可藉由啟動或撤銷啟動切換組件245來完成。電容器240可使用切換組件245與數位線215電子通信。例如，電容器240可在撤銷啟動切換組件245時與數位線215隔離，且電容器240可在啟動切換組件245時與數位線215耦合。在一些情況中，切換組件245係一電晶體且其操作係藉由將一電壓施加至一電晶體閘極來控制，其中電晶體閘極與電晶體源極之間的電壓差大於或小於電晶體之一臨限電壓。在一些情況中，切換組件245可為一p型電晶體或一n型電晶體。字線210可與切換組件245之閘極電子通信且可基於施加至字線210之一電壓啟動/撤銷啟動切換組件245。
一字線210可為與一記憶體胞205電子通信之一導電線，其用來對記憶體胞205執行存取操作。在一些架構中，字線210可與一記憶體胞205之一切換組件245之一閘極電子通信且可經組態以控制記憶體胞之切換組件245。在一些架構中，字線210可與記憶體胞205之電容器之一節點電子通信且記憶體胞205可不包含一切換組件。
一數位線215可為連接記憶體胞205與一感測組件250之一導電線。在一些架構中，記憶體胞205可在一存取操作之部分期間選擇性地與數位線215耦合。例如，字線210及記憶體胞205之切換組件245可經組態以選擇性地耦合及/或隔離記憶體胞205之電容器240與數位線215。在一些架構中，記憶體胞205可與數位線215電子通信(例如，恆定)。
一板極線220可為與一記憶體胞205電子通信之一導電線，其用來對記憶體胞205執行存取操作。板極線220可與電容器240之一節點(例如，胞底部)電子通信。板極線220可經組態以與數位線215協作以在記憶體胞205之存取操作期間加偏壓於電容器240。
感測組件250可經組態以判定儲存於記憶體胞205之電容器240上之一狀態(例如，一極化狀態或一電荷)且基於經偵測之狀態判定記憶體胞205之一邏輯狀態。在一些情況中，由一記憶體胞205儲存之電荷可極其小。因而，感測組件250可包含一或多個感測放大器以放大記憶體胞205之信號輸出。感測放大器可在一讀取操作期間偵測一數位線215之電荷之微小變化且可基於經偵測之電荷產生對應於一邏輯0或一邏輯1之信號。在一讀取操作期間，記憶體胞205之電容器240可將一信號輸出(例如，使一電荷放電)至其對應數位線215。該信號可致使數位線215之一電壓變化。感測組件250可經組態以比較跨數位線215自記憶體胞205接收之信號與一參考信號255 (例如，一參考電壓)。感測組件250可基於該比較判定記憶體胞205之經儲存狀態。例如，在二進位發信號中，若數位線215具有高於參考信號255之一電壓，則感測組件250可判定記憶體胞205之經儲存狀態係一邏輯1，且若數位線215具有低於參考信號255之一電壓，則感測組件250可判定記憶體胞205之經儲存狀態係一邏輯0。感測組件250可包含各種電晶體或放大器以偵測及放大信號之一差異。記憶體胞205之經偵測邏輯狀態可被提供為感測組件250之一輸出(例如，至一輸入/輸出260)，且可(例如，直接或使用本端記憶體控制器265)向包含記憶體晶粒200之一記憶體裝置110之另一組件(諸如一裝置記憶體控制器155)指示經偵測之邏輯狀態。在一些情況中，感測組件250可與列解碼器225、行解碼器235及/或板極驅動器235電子通信。
本端記憶體控制器265可透過各種組件(例如，列解碼器225、行解碼器230、板極驅動器235及感測組件250)控制記憶體胞205之操作。本端記憶體控制器265可為參考圖1所描述之本端記憶體控制器165之一實例。在一些情況中，列解碼器225、行解碼器230及板極驅動器235及感測組件250之一或多者可與本端記憶體控制器265共置。本端記憶體控制器265可經組態以：自一外部記憶體控制器105 (或參考圖1所描述之一裝置記憶體控制器155)接收一或多個命令及/或資料；將該等命令及/或資料轉譯為可由記憶體晶粒200使用之資訊；對記憶體晶粒200執行一或多個操作；及回應於執行一或多個操作而將資料自記憶體晶粒200傳達至外部記憶體控制器105 (或裝置記憶體控制器155)。本端記憶體控制器265可產生列、行及/或板極線位址信號以啟動目標字線210、目標數位線215及目標板極線220。本端記憶體控制器265亦可產生及控制在記憶體晶粒200之操作期間使用之各種電壓或電流。一般而言，本文中所論述之一經施加電壓或電流之振幅、形狀或持續時間可經調整或改變且可針對在操作記憶體晶粒200時論述之各種操作而不同。
在一些情況中，本端記憶體控制器265可經組態以對記憶體晶粒200之一或多個記憶體胞205執行一寫入操作(例如，一程式化操作)。在一寫入操作期間，記憶體晶粒200之一記憶體胞205可經程式化以儲存一所期望邏輯狀態。在一些情況中，可在單個寫入操作期間程式化複數個記憶體胞205。本端記憶體控制器265可識別對其執行寫入操作之一目標記憶體胞205。本端記憶體控制器265可識別與目標記憶體胞205電子通信之一目標字線210、一目標數位線215及/或一目標板極線220 (例如，目標記憶體胞205之位址)。本端記憶體控制器265可啟動目標字線210、目標數位線215及/或目標板極線220 (例如，將一電壓施加至字線210、數位線215或板極線220)以存取目標記憶體胞205。本端記憶體控制器265可在寫入操作期間將一特定信號(例如，電壓)施加至數位線215且將一特定信號(例如，電壓)施加至板極線220以將一特定狀態儲存於記憶體胞205之電容器240中，該特定狀態指示一所期望邏輯狀態。
在一些情況中，本端記憶體控制器265可經組態以對記憶體晶粒200之一或多個記憶體胞205執行一讀取操作(例如，一感測操作)。在一讀取操作期間，可判定儲存於記憶體晶粒200之一記憶體胞205中之邏輯狀態。在一些情況中，可在單個讀取操作期間感測複數個記憶體胞205。本端記憶體控制器265可識別對其執行讀取操作之一目標記憶體胞205。本端記憶體控制器265可識別與目標記憶體胞205電子通信之一目標字線210、一目標數位線215及/或一目標板極線220 (例如，目標記憶體胞205之位址)。本端記憶體控制器265可啟動目標字線210、目標數位線215及/或一目標板極線220 (例如，將一電壓施加至字線210、數位線215或板極線220)以存取目標記憶體胞205。目標記憶體胞205可回應於加偏壓於存取線而將一信號傳送至感測組件250。感測組件250可放大該信號。本端記憶體控制器265可觸發感測組件250 (例如，鎖存感測組件)且由此比較自記憶體胞205接收之信號與參考信號255。基於該比較，感測組件250可判定儲存於記憶體胞205上之一邏輯狀態。作為讀取操作之部分，本端記憶體控制器265可將儲存於記憶體胞205上之邏輯狀態傳達至外部記憶體控制器105 (或裝置記憶體控制器)。
在一些記憶體架構中，存取記憶體胞205可使儲存於一記憶體胞205中之邏輯狀態降級或損毀。例如，對一鐵電記憶體胞執行之一讀取操作可損毀儲存於鐵電電容器中之邏輯狀態。在另一實例中，在DRAM架構中執行之一讀取操作可使目標記憶體胞之電容器部分地或完全地放電。本端記憶體控制器265可執行一重寫操作或一再新操作以使記憶體胞返回至其原始邏輯狀態。本端記憶體控制器265可在一讀取操作之後將邏輯狀態重寫至目標記憶體胞。在一些情況中，重寫操作可被視為讀取操作之部分。另外，啟動單個存取線(諸如一字線210)可干擾儲存於與該存取線電子通信之一些記憶體胞中之狀態。因此，可對尚未被存取之一或多個記憶體胞執行一重寫操作或再新操作。
圖3繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一記憶體裝置狀態圖300之一實例。記憶體裝置狀態圖300之特徵可由一記憶體裝置(例如，參考圖1至圖2所描述之記憶體裝置110、記憶體晶粒160或記憶體晶粒200)或一記憶體裝置之一或多個組件(諸如參考圖1至圖2所描述之記憶體裝置控制器155、本端記憶體控制器165或本端記憶體控制器265)來執行。記憶體裝置狀態圖300可繪示記憶體裝置之一或多個部分(例如，一或多個庫)可在其等之間轉變之不同狀態或操作模式。在一些情況中，僅當記憶體裝置之一相關部分(例如，庫)以一特定狀態或模式(例如，一作用中模式)操作時才可執行記憶體裝置之特定功能(例如，讀取操作、寫入操作、再新操作等)。
在其他狀態當中，一記憶體裝置(例如，在用於記憶體裝置之一或多個控制器之方向上，諸如一外部記憶體控制器105、一裝置記憶體控制器155或一本端記憶體控制器165，或其等組合)可以一閒置狀態305或一作用中狀態310操作。在閒置狀態305中，記憶體胞不可用於存取。在作用中狀態310中，記憶體裝置之至少一部分(例如，一個庫、一個庫內之一列)可被啟動且可用於存取操作(例如，讀取操作、寫入操作或再新操作)。記憶體裝置可基於接收一或多個命令而在閒置模式305與作用中模式310之間切換。例如，一記憶體裝置可以閒置模式305操作且基於自一主機裝置接收一命令(例如，用於一記憶體庫之一啟動命令)而切換至作用中模式310。啟動命令可將該裝置轉變至一啟動模式306，該啟動模式306可開啟記憶體裝置之一或多個組件之電源。一旦記憶體裝置之組件已開啟電源，記憶體裝置便可自動地自啟動模式306轉變至作用中模式310。在一些情況中，一記憶體裝置可以作用中模式310操作且切換至閒置模式305。例如，記憶體裝置在以作用中模式310操作時可接收切換至一閒置模式之一命令且執行一或多個程序以轉變至閒置模式305。在一些情況中(例如，DRAM記憶體裝置)，一記憶體裝置可接收一預充電命令且轉變至一預充電模式312。例如，在完成一或多個預充電操作之後，記憶體裝置可自預充電模式312自動地轉變至閒置模式305。記憶體裝置可自閒置狀態305切換至第一組操作模式之任一者，且自作用中狀態310切換至第二組模式之任一者。
在一些情況中，一控制器可自閒置模式305切換記憶體裝置以依多種低功率模式315、320之一者操作。例如，一記憶體裝置可進入一第一低功率模式315 (例如，斷電0)，其可稱為斷電(PD)模式。當以PD模式315操作時，與以閒置模式305或作用中模式310操作時相比，一記憶體裝置可消耗更少電流。在一些實例中，PD模式315可與源自低功率模式315、320之最高電流消耗量相關聯且具有返回至閒置模式305之最短退出時間。在其他實例中，一記憶體裝置可進入第二組低功率模式320 (例如，斷電1、斷電2、斷電3)，其可稱為深度睡眠(DS)模式320。當以DS模式320操作時，與以PD模式315操作時相比，一記憶體裝置可消耗更少電流(且撤銷啟動更多組件)。一第一DS模式320-a可具有DS模式320之最高電流消耗且稱為第一DS位準。一第二DS模式320-b可具有低於第一DS模式320-a之一電流消耗(並撤銷啟動更多組件)且稱為第二DS位準。一第三DS模式320-c可具有DS模式320之最低電流消耗(及最多經撤銷啟動組件)且稱為第三DS位準。在一些實例中，第一DS模式320-a可具有慢於PD模式315之一退出時間(例如，切換至閒置狀態305或作用中狀態310之時間)，但具有DS模式320之最快退出時間。第二DS模式320-b可具有慢於第一DS模式320-a之一退出時間及快於第三DS模式320-c之一退出時間。應理解，任何數目個PD或DS模式係可能的。
在一些實例中，當一記憶體裝置退出一DS模式320時，該裝置可在切換至閒置模式305之前首先轉變至一不同低功率模式，諸如PD模式315或一再新模式。當一記憶體裝置以第一DS模式320-a操作且接收退出低功率模式之一命令時，記憶體裝置可在切換至閒置模式305之前首先切換至PD模式315。在包含一DRAM記憶體裝置之實例中，PD模式315可包含在切換至閒置模式305之前執行自再新操作。在一些實例中，當一記憶體裝置退出一DS模式320或一PD模式315時，其可直接轉變至一閒置模式、一作用中模式或一不同低功率模式(例如，自一個DS模式320至另一DS模式320，自一個PD模式315至另一PD模式315，自DS模式320至一PD模式315或自一PD模式315至一DS模式320)。
在一些情況中，一控制器可自作用中模式310切換一記憶體裝置以依作用中斷電模式325或存取模式330操作。在作用中斷電模式325中，電流消耗可高於低功率模式315、320。例如，在記憶體裝置處於低功率模式315、320之一者時撤銷啟動之記憶體裝置內之至少某個電路可在記憶體裝置處於作用中斷電模式325中時保持於作用中。當記憶體庫處於存取模式330中時，記憶體裝置可對記憶體裝置之一經啟動部分(例如，一經啟動記憶體庫)之記憶體胞執行一或多個存取操作(例如，讀取、寫入等)。
在一些情況中，如本文中所描述，一記憶體裝置之不同部分可以不同模式操作。例如，一記憶體裝置可以諸如一閒置模式305之一第一模式操作。一控制器可切換記憶體裝置之一第一部分以依諸如PD模式315之一第一低功率模式操作且切換記憶體裝置之一第二部分以依諸如DS模式320之一第二低功率模式操作。在一些情況中，該控制器可隨後將第一部分自PD模式315切換至閒置模式305或作用中模式310，同時將第二部分維持於DS模式中。該控制器亦可隨後將第一部分自閒置模式305或作用中模式310切換回至諸如PD模式315之一低功率模式，同時將第二部分維持於DS模式中。
在一些情況中，一控制器可以一庫級切換記憶體裝置之操作模式。例如，可在不同操作模式之間獨立地切換記憶體裝置之一或多個庫。在一些實例中，可(例如，自一閒置模式305)切換一第一庫或第一組庫以依PD模式315操作，同時(例如，自閒置模式305)切換一第二庫或第二組庫以依DS模式320操作。在其他實例中，額外組庫可以其他或相同模式獨立地操作。例如，可將第一組庫切換至PD模式315且亦可將第二組庫切換至PD模式315。在一些情況中，可將第一組庫切換出PD模式315，而將第二組庫維持於PD模式315 (或一DS模式320)中。在進一步實例中，第三組庫可以一不同模式操作，諸如DS模式320。據此，一記憶體裝置可在不同操作模式之間動態地且獨立地切換不同庫或庫群組。應理解，在一些情況中，作為一實例且為了清楚起見，可參考一或多個記憶體庫描述概念，但一記憶體裝置可以如本文中針對記憶體庫所描述之一類似方式在不同操作模式之間切換一記憶體裝置或晶粒之其他部分。
圖4A繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一命令模式狀態圖401之一實例。命令模式狀態圖401之特徵可由一記憶體裝置(例如，參考圖1至圖2所描述之記憶體裝置110、記憶體晶粒160或記憶體晶粒200)或一記憶體裝置之一或多個組件(諸如參考圖1至圖2所描述之記憶體裝置控制器155、本端記憶體控制器165或本端記憶體控制器265)來執行。命令模式狀態圖400可繪示用來在一閒置模式405 (其可為參考圖3所描述之閒置模式305之一實例)與一低功率模式415 (其可為參考圖3所描述之低功率模式320 (例如，DS模式)之一實例)之間切換一記憶體裝置之一或多個命令425、426。在一些情況中，一模式暫存器寫入(MRW)命令430可用來將資料寫入至一記憶體裝置之一或多個模式暫存器。
一記憶體裝置可經由在不同模式之間切換記憶體裝置之不同部分之一或多個命令來組態。在一些實例中，指示將記憶體裝置之不同部分(例如，記憶體庫)指派給不同低功率模式之資料可經儲存於一模式暫存器中。一模式暫存器寫入(MRW)命令430可用來將一記憶體裝置切換至一MRW模式420。例如，一記憶體裝置可以閒置模式405操作且接收MRW命令430。作為回應，記憶體裝置可自閒置模式405切換至MRW模式420，且在處於MRW模式420中時，記憶體裝置可將指示將不同記憶體庫指派給不同低功率模式之資料寫入至模式暫存器。在完成寫入模式暫存器資料後，記憶體裝置可自MRW模式420切換回至閒置模式405。在一些實例中，自MRW模式420切換至閒置模式可為自動的(例如，在完成寫入模式暫存器資料後)。
一斷電進入(PDE)命令可用來將一記憶體裝置切換至低功率模式415。例如，一記憶體裝置可以閒置模式405操作且接收PDE命令425-a。作為回應，記憶體裝置可自閒置模式405切換至低功率模式415 (例如，DS模式)，該低功率模式415可包含記憶體裝置之不同部分進入不同低功率模式(例如，第一組庫進入一第一DS位準且第二組庫進入一第二DS位準)。在一些情況中，將記憶體裝置之一第一部分指派給一第一低功率模式，例如低功率模式415 (例如，一第一DS位準)且將記憶體裝置之一第二部分指派給一第二低功率模式，例如低功率模式415 (例如，一第二DS位準)可基於儲存於模式暫存器處之資料。記憶體裝置之不同部分可以其等各自低功率模式操作直至接收一或多個斷電退出(PDX)命令。
在一些情況中，記憶體裝置可接收將所有記憶體庫切換出低功率模式415之一退出命令426 (例如，PDX_ALL)。例如，全退命令426可經組態以指示將以低功率模式415 (例如，DS模式)操作之所有記憶體庫切換至閒置模式405。以DS模式操作之記憶體庫可在DS退出時間內切換至閒置模式405，該DS退出時間可大於PD退出時間。在一些情況中，一退出時間可替代地稱為喚醒時間。
圖4B繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一命令模式狀態圖402之一實例。命令模式狀態圖402之特徵可由一記憶體裝置(例如，參考圖1至圖2所描述之記憶體裝置110、記憶體晶粒160或記憶體晶粒200)或一記憶體裝置之一或多個組件(諸如參考圖1至圖2所描述之記憶體裝置控制器155、本端記憶體控制器165或本端記憶體控制器265)來執行。命令模式狀態圖402可繪示用來在一閒置模式405 (其可為參考圖3所描述之閒置模式305之一實例)與一低功率模式417 (其可為參考圖3所描述之低功率模式315 (例如，PD模式)之一實例)之間切換一記憶體裝置之一或多個命令425、427。在一些情況中，MRW命令430可用來將資料寫入至如本文中所描述之一記憶體裝置之一或多個模式暫存器。
一斷電進入(PDE)命令可用來將一記憶體裝置切換至低功率模式417 (例如，PD模式)。例如，一記憶體裝置可以閒置模式405操作且接收PDE命令425。作為回應，記憶體裝置可自閒置模式405切換至低功率模式417 (例如，PD模式)。在一些情況中，PDE命令425可包含參考圖4A所描述之PDE命令425之態樣。例如，PDE命令425可自一閒置模式405切換至一或多個低功率模式415、417，該一或多個低功率模式415、417可包含記憶體裝置之不同部分進入不同低功率模式(例如，第一組庫進入一PD模式且第二組庫進入一DS模式)。在一些情況中，將記憶體裝置之一第一部分指派給一第一低功率模式415 (例如，一DS模式)且將記憶體裝置之一第二部分指派給一第二低功率模式417 (例如，一DS模式)可基於儲存於模式暫存器處之資料。記憶體裝置之不同部分可以其等各自低功率模式操作直至接收一或多個斷電退出(PDX)命令。
在一些情況中，記憶體裝置可接收指示記憶體裝置將記憶體裝置之一部分切換出低功率模式417之一第一選擇性退出命令427 (例如，PDX_SEL)。例如，選擇性退出命令427可經組態以指示將以PD模式417操作之所有記憶體庫切換至閒置模式405，同時維持以DS模式415操作之記憶體庫。以PD模式操作之記憶體庫可在與PD模式相關聯之退出時間內切換至閒置模式405。
在一些情況中，記憶體裝置可接收將所有記憶體庫切換出低功率模式417之一第二退出命令427 (例如，PDX_ALL)。例如，全退命令427可經組態以指示將以低功率模式415 (例如，PD模式、DS模式等)操作之所有記憶體庫切換至閒置模式405。以PD模式操作之記憶體庫可在PD退出時間內切換至閒置模式405且以DS模式操作之記憶體庫在DS退出時間內切換至閒置模式405，該DS退出時間時間可大於PD退出時間。在一些情況中，一退出時間可替代地稱為喚醒時間。
圖4C繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一命令模式狀態圖403之一實例。命令模式狀態圖403之特徵可由一記憶體裝置(例如，參考圖1至圖2所描述之記憶體裝置110、記憶體晶粒160或記憶體晶粒200)或一記憶體裝置之一或多個組件(諸如參考圖1至圖2所描述之記憶體裝置控制器155、本端記憶體控制器165或本端記憶體控制器265)來執行。命令模式狀態圖403可繪示用來在一作用中模式410 (其可為參考圖3所描述之作用中模式310之一實例)與一低功率模式419 (其可為參考圖3所描述之作用中斷電325之一實例)之間切換一記憶體裝置之一或多個命令425、427。在一些情況中，MRW命令430可用來將資料寫入至如本文中所描述之一記憶體裝置之一或多個模式暫存器。
在一些情況中，一記憶體裝置可直接在作用中模式410與低功率模式419之間轉變。在一記憶體裝置直接在作用中模式410與低功率模式419之間切換之情況中，記憶體裝置可進入一作用中PD模式(例如，參考圖3所描述之作用中斷電325)且可能無法進入一DS模式。例如，當一記憶體裝置以作用中模式410操作且接收PDE命令425時，記憶體裝置可經組態以將一或多個記憶體庫切換至作用中PD模式。
圖5繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一程序流程500之一實例。程序流程500可由一記憶體裝置(例如，參考圖1至圖2所描述之記憶體裝置110、記憶體晶粒160或記憶體晶粒200)或一記憶體裝置之一或多個組件(諸如參考圖1至圖2所描述之記憶體裝置控制器155、本端記憶體控制器165或本端記憶體控制器265)來執行。程序流程500可繪示透過諸如命令及位址(CA)匯流排505及資料(DQ)匯流排510之一或多個通道傳輸之命令信號，該一或多個通道可為參考圖1所描述之CA通道186、DQ通道190或其他通道115之實例。程序流程500亦可繪示一PD模式515及一DS模式520，其等可指示記憶體庫之子集何時以如本文中所描述之PD模式及/或DS模式操作。程序流程500可繪示用於在不同模式(例如，一閒置模式、一作用中模式、一PD模式或一DS模式)之間切換記憶體庫之不同子集之一命令序列。
在一第一時間，主機裝置或記憶體裝置可判定將一或多個記憶體庫轉變至一低功率模式。此可由多種因素觸發，包含在記憶體庫處之一預期非作用中週期、一非作用中時間臨限值、一主機裝置命令、功率限制/臨限值或類似物。在一些情況中，記憶體裝置可將指示將不同記憶體庫指派給不同低功率模式之資料儲存於一或多個模式暫存器上。在一些情況中，記憶體裝置可在判定進入一低功率模式之前將此資料儲存於模式暫存器處。例如，一記憶體裝置可在啟動時或基於自一主機裝置接收一命令來寫入資料。在其他情況中，記憶體裝置可在判定進入一低功率模式之後將此資料儲存於模式暫存器處。例如，回應於接收進入一低功率模式之一命令或回應於來自一主機裝置之一命令。
一記憶體裝置可透過CA匯流排505接收一MRW命令525，該MRW命令525可為參考圖4所描述之MRW命令430之一實例。回應於接收MRW命令525，記憶體裝置可將指示將不同記憶體庫指派給不同低功率模式之功率模式資料(PMD) 530寫入至一或多個模式暫存器。在一些情況中，PMD 530可包含關於圖6至圖8進一步描述之一或多個功率模式位元映圖。在一些實例中，記憶體裝置可經由DQ匯流排510或其他通道(例如，CA匯流排505)接收PMD 530且將PMD 530寫入至記憶體裝置之一或多個模式暫存器。
可做出進入低功率模式之一判定且記憶體裝置可透過CA匯流排505接收一PDE命令535，該PDE命令535可為參考圖4所描述之PDE命令425-a之一實例。記憶體裝置可存取模式暫存器以判定應將第一組記憶體庫切換至哪種低功率模式。即，記憶體裝置可使用儲存於模式暫存器中之資料來判定是否應將第一組記憶體庫切換至PD模式或DS模式。回應於接收PDE命令535且判定應將第一組記憶體庫切換至PD模式，記憶體裝置可將第一組記憶體庫切換至一PD模式540且將第二組記憶體庫切換至一DS模式545，該PD模式540及該DS模式545可為本文中所描述之PD及DS模式之實例。第一組記憶體庫及第二組記憶體庫可繼續以各自PD及DS模式操作直至記憶體裝置接收一或多個額外命令。
在以低功率模式操作時，一主機裝置(或記憶體裝置)可判定以低功率模式對記憶體庫之一部分(子集)執行一或多個操作。記憶體裝置可透過CA匯流排505接收一PDX_SEL命令550，該PDX_SEL命令550可為參考圖4所描述之PDX_SEL命令425-b之一實例。回應於接收PDX_SEL命令550，記憶體裝置可將第一組記憶體庫自PD模式540切換至一閒置或作用中模式。第一組記憶體庫可在一第一持續時間內退出PD模式，該第一持續時間可稱為PD退出時間。在一些實例中，PD退出時間可快於DS退出時間。在一些實例中，記憶體裝置可在第一組記憶體庫處執行一或多個操作，諸如一或多個存取操作(例如，讀取、寫入等)，同時將第二組記憶體庫維持於DS模式中。據此，第二組記憶體庫可繼續以一較低功率模式操作，而第一組記憶體庫以一較高功率模式操作。
在對第一組記憶體庫執行操作之後，一主機裝置(或記憶體裝置)可判定以將第一組記憶體庫切換回至一低功率模式。在一些情況中，相較於DS庫，第一組庫將切換至PD模式以能夠在一更短退出時間(PD退出時間)內存取此等庫。在其他情況中，可將第一組記憶體庫切換至DS模式，相較於PD模式，該DS模式可降低其等功率消耗但可增加其等退出時間。記憶體裝置可透過CA匯流排505接收一PDE命令555且存取模式暫存器以判定應將第一組記憶體庫切換至哪種低功率模式。即，記憶體裝置可使用儲存於模式暫存器中之資料來判定是否將第一組記憶體庫切換至PD模式或DS模式。回應於接收PDE命令555且判定應將第一組記憶體庫切換至PD模式，記憶體裝置可將第一組記憶體庫切換回至PD模式560。
在一稍後時間，可做出將記憶體庫切換出低功率模式之另一判定。在一些情況中，第一組記憶體庫可獨立於處於DS模式中之第二組記憶體庫而切換出PD模式，如上文所描述。在一些情況中，第二組記憶體庫可獨立地切換出DS模式。在一些情況中，可使用單個命令(例如，PDX_ALL)將第一組記憶體庫及第二組記憶體庫兩者切換出PD及DS模式。在一個實例中，記憶體裝置可接收一PDX_SEL命令565且自PD模式切換第一組記憶體庫。第一組記憶體庫可在PD退出時間內轉變至一閒置模式或作用中模式。另外或替代地，記憶體裝置可接收一PDX_ALL命令570且自DS模式切換第二組記憶體庫。第二組記憶體庫可在DS退出時間內轉變至一閒置或作用中模式，該DS退出時間可大於PD退出時間。據此，即使當接收單個PDX_ALL命令時，亦可在快於第二組記憶體庫之一時間內存取第一組記憶體庫，且記憶體裝置同時起始兩組記憶體庫之切換程序。
呈現在第一組記憶體庫及第二組記憶體庫之背景內容中對程序流程500之前文描述以繪示與將記憶體裝置之部分轉變至不同低功率模式及自低功率模式轉變相關之一般概念。據此，此描述並非意欲為限制性，因為此等概念適用於更大量記憶體庫、不同群組或記憶體庫、諸如記憶體晶粒之其他記憶體裝置階層、記憶體陣列、記憶體單元之其他分組，或類似物或其等之組合。
圖6A至圖6C繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一功率模式資料之一實例。功率模式資料可包含一組庫遮罩變數605 (其等可共同地包括一庫遮罩)及一組庫群組遮罩變數610 (其等可共同地包括一庫群組遮罩)，且在一些情況中其等可經寫入至一記憶體裝置之一或多個模式暫存器。一記憶體裝置可(例如，回應於一PDE命令)判定其中待基於庫遮罩變數605及庫群組遮罩變數610操作不同記憶體庫615之低功率模式。例如，不同記憶體庫615可基於對應功率模式資料切換至不同低功率模式(例如，如本文中所描述之不同DS位準之PD模式及DS模式)。可基於一或多個模式暫存器欄位與記憶體庫615之間的一映射使庫遮罩變數605及庫群組遮罩變數610與一記憶體裝置之特定記憶體庫615相互關聯。
圖6A繪示基於對應庫遮罩變數605及庫群組遮罩變數610之一組記憶體庫615之功率模式指派601之一實例。圖6B繪示用於將對應庫遮罩及庫群組遮罩寫入至一或多個模式暫存器之位元映圖格式602之一實例。圖6C繪示位元映圖資料603之一實例，其包括如根據圖6B中所繪示之位元映圖格式602寫入至模式暫存器之對應庫遮罩變數605及庫群組遮罩變數610 (指示圖6A中所繪示之功率模式指派601)。圖6A至圖6C中所繪示之功率模式資料可由一記憶體裝置(例如，參考圖1至圖2所描述之記憶體裝置110、記憶體晶粒160或記憶體晶粒200)或一記憶體裝置之一或多個組件(諸如參考圖1至圖2所描述之記憶體裝置控制器155、本端記憶體控制器165或本端記憶體控制器265)根據本文中所描述之技術來利用。
圖6A繪示基於對應庫遮罩變數605及庫群組遮罩變數610之一組記憶體庫615之功率模式指派601之一實例。例如，指派給各記憶體庫615之一低功率模式可由一對應庫遮罩變數605及一對應庫群組遮罩變數610之一或多者來指示(且因此基於一對應庫遮罩變數605及一對應庫群組遮罩變數610之一或多者來判定)。在一些情況中，針對一給定記憶體庫615，一對應庫群組遮罩變數610可指示記憶體庫615是否(i)以一第一低功率模式操作(例如，若對應庫群組遮罩610變數係一第一邏輯值，諸如「0」，則記憶體庫可以DS模式操作)或(ii)以由一第二對應變數指定之一功率模式操作(例如，若對應庫群組遮罩變數610係一第二邏輯值，諸如「1」，則可評估對應庫遮罩變數605以判定記憶體庫是否以PD模式或DS模式操作)。
在圖6A中，記憶體庫615之各行可對應於與一相同庫群組遮罩變數610相關聯之一記憶體庫群組，且記憶體庫615之各列可與一記憶體庫群組內之一庫編號(索引)及因此一對應庫遮罩變數605相關聯。因此，各庫群組遮罩變數610可與記憶體庫615之一對應行相關聯，且各庫遮罩變數605可與記憶體庫615之一對應列相關聯。應理解，可使用記憶體庫615之任何數目個群組，各群組包含任何數目個記憶體庫615，且記憶體庫615及其等群組不需要如圖6A中所描繪般配置成實體行及列。
如圖6A之實例中所展示，記憶體庫615之一第一群組可與庫群組遮罩變數610-a (BG0)相關聯，記憶體庫615之一第二群組可與庫群組遮罩變數610-b (BG1)相關聯，記憶體庫615之一第三群組可與庫群組遮罩變數610-c (BG2)相關聯，且記憶體庫615之一第四群組可與庫群組遮罩變數610-d (BG3)相關聯。可基於將BG1設定為「0」來使記憶體庫615之第二群組全部被指派DS模式。可基於將BG0、BG2及BG3設定為「1」來根據對應庫遮罩變數605使記憶體庫615之第一、第三及第四群組被指派低功率模式。在記憶體庫615之第一、第三及第四群組之各者內，將對應庫遮罩變數605設定為「0」之一列中之記憶體庫615可被指派DS模式，且將對應庫遮罩變數605設定為「1」之一列中之記憶體庫615可被指派PD模式。
庫遮罩變數605及庫群組遮罩變數610可替代地被視為、解釋為或評估為針對各記憶體庫615指示一各自雙變數序列，其中兩個變數共同地指示經指派之低功率模式(例如，基於雙變數序列中之變數之組合)。例如，雙變數序列之一第一變數可為對應庫群組遮罩變數610，且雙變數序列之一第二變數可為對應庫遮罩變數605。因此，在一些情況中，可將與一00、01或10序列相關聯之記憶體庫615指派給一第一低功率模式(例如，一DS模式)且可將與11序列相關聯之記憶體庫615指派給一第二低功率模式(例如，一PD模式)。各記憶體庫615可(例如，基於至一模式暫存器之一欄位之一映射)與一對應庫遮罩變數605及一對應庫群組遮罩變數610相關聯。
藉由闡釋性實例，一第一記憶體庫615-a可被指派根據一第四庫群組遮罩變數610-d (例如，BG3=1)之第一變數之一值及根據第一庫遮罩變數605-a (例如，B0=1)之第二變數之一值。據此，第一記憶體庫615-a之雙變數序列係11，其可指示第一記憶體庫615-a被指派PD模式(例如，待回應於一PDE命令而切換至PD模式)。一第二記憶體庫615-b可被指派根據第四庫群組遮罩變數610-d (例如，BG3=1)之第一變數之一值及根據一第五庫遮罩變數605-e (例如，B4=0)之第二變數之一值。據此，第二記憶體庫615-b之雙變數序列係01，其可指示第二記憶體庫615-b被指派DS模式(例如，待回應於一PDE命令而切換至DS模式)。
圖6B繪示用於將庫遮罩變數605 (例如，作為一庫遮罩)及庫群組遮罩變數610 (例如，作為一庫群組遮罩)寫入至各自模式暫存器之位元映圖格式602之一實例。庫遮罩變數605及庫群組遮罩變數610可與模式暫存器中之特定位址(欄位、位元位置)相關聯使得一記憶體裝置可將儲存於模式暫存器中之值與特定記憶體庫615相互關聯。在一些情況中，位元映圖格式602亦可包含用於儲存指示記憶體裝置待將被指派DS模式之記憶體庫615切換至之(多個可能DS位準中之)DS位準之資料之一格式。例如，指示DS位準之資料可指示是否將被指派DS模式之記憶體庫切換至一第一、第二或第三DS位準(例如，如參考圖3所描述之DS位準320-a、DS位準320-b或DS位準320-c)。
在一些情況中，PMD可包含一第一暫存器項目620 (例如，PMD[0])，該第一暫存器項目620可包含各寫入至一特定暫存器欄位(例如，暫存器欄位0至7之一者)之第一組值(B0至B7)。一記憶體裝置可經組態以識別第一暫存器項目620中之值對應於庫遮罩變數605。記憶體裝置亦可經組態以識別第一暫存器項目內之各暫存器欄位(0至7)對應於一特定庫遮罩605值。例如，該暫存器欄位0包含B0值，暫存器欄位1包含B1值等。據此，記憶體裝置可存取包含第一暫存器項目620之PMD資料且判定各記憶體庫615之一庫遮罩變數605之一值(或另外或替代地，一雙變數序列中之一第二變數之一值)。
PMD亦可包含一第二暫存器項目625 (例如，PMD[1])，該第二暫存器項目625可包含各寫入至一特定暫存器欄位(例如，0至7)之第二組值(BG0至BG3)。一記憶體裝置可經組態以識別第二暫存器項目625中之值對應於庫群組遮罩變數610。記憶體裝置亦可經組態以識別第二暫存器項目內之暫存器欄位(0至3)對應於一特定庫群組遮罩610值。例如，該暫存器欄位0包含BG0值，暫存器欄位1包含BG1值等。據此，記憶體裝置可存取包含第二暫存器項目625之PMD且判定各記憶體庫615之一庫群組遮罩變數610之一值(或另外或替代地，一雙變數序列中之一第一變數之一值)。
記憶體裝置可基於儲存於PMD中之對應庫群組遮罩變數610及對應庫遮罩變數605 (例如，第一變數及第二變數)以及該等變數與記憶體庫615之間的經組態映射(例如，如關於圖6A所論述)而識別應將各記憶體庫615切換至之一低功率模式(例如，PD模式或DS模式)。
在一些情況中，一第三模式暫存器可含有一DS序列，該DS序列可包括記憶體裝置待將DS記憶體庫615切換至之DS位準之一指示。此在一記憶體裝置支援多個DS位準(諸如參考圖3所描述之DS位準320)時可為一選項。例如，一第一DS位準(例如，320-a)可與一第一DS序列(例如，01)相關聯，一第二DS位準(例如，320-b)可與一第二DS序列(例如，10)相關聯，且一第三DS位準可與一第三DS序列(例如，11)相關聯。為了識別DS位準，一第三暫存器項目630可含有對應於該等DS序列之一者之一組值。據此，PMD可包含第三暫存器項目630 (例如，PMD[2])，該第三暫存器項目630可包含各寫入至一特定暫存器欄位(例如，0至1)之第三組值(DS_Level[1]及DS_Level[0])。一記憶體裝置可經組態以將第三暫存器項目630中之值識別為對應於不同DS序列。例如，DS序列之第一值可與暫存器欄位0相關聯且DS序列之第二值可與暫存器欄位1相關聯。據此，記憶體裝置可存取包含與DS記憶體庫相關聯之一特定DS位準之PMD。
圖6C繪示根據圖6B中所繪示之實例性位元映圖格式602且指示圖6A中所繪示之實例性功率模式指派601之儲存至模式暫存器之位元映圖值603之一實例。例如，第一暫存器項目620 (1, 1, 1, 1, 0, 0, 0, 0)對應於實例性庫遮罩變數605值(B0=1, B1=1, B2=1, B3=1, B4=0, B5=0, B6=0, B7=0)，且第二暫存器項目625 (1, 0, 1, 1)對應於實例性庫群組遮罩610值(BG0=1, BG1=0, BG2=1, BG3=1)。據此，一記憶體裝置可經組態以存取模式暫存器，識別經儲存之位元映圖值，且由此判定哪些記憶體庫615應切換至哪個低功率模式(連同哪個DS位準用於被指派DS模式之記憶體胞615)。
圖6中所呈現之實例提供出於指派一可變序列之目的而將多個記憶體庫分組在一起之一映射之一實例。此一方法可允許較少量變數(例如，12個模式暫存器值)將低功率模式指派給較大量庫(例如，32個庫)。在一些情況中，諸如較大記憶體陣列，此方法可提供用於將相對少量變數儲存於模式暫存器中同時仍在將不同低功率模式指派給記憶體庫615之不同子集方面具有靈活性之一解決方案。圖7及圖8中所呈現之實例分別繪示用於將各記憶體庫615個別地指派給一不同低功率模式(例如，一PD模式或一DS模式)之方法及用於進一步個別地將被指派一DS模式之各記憶體庫615指派給一特定DS位準(例如，DS位準320)之方法。據此，此等方法可提供對指派給各記憶體庫615之低功率模式之一更大控制粒度，但可將更大量變數儲存於一或多個模式暫存器處。在一些情況中，可組合、修改或以其他方式調適圖6至圖8之方法以提供將不同低功率模式指派給不同記憶體庫之不同方式。應理解，不同資料量(例如，一模式暫存器內之不同數目個位元)可專用於指示一記憶體裝置之記憶體庫或其他部分之低功率模式指派，其中在控制粒度及靈活性與相關聯額外耗用之間進行權衡。應進一步理解，如本文中所描述之暫存器項目可經儲存於任何數目個模式暫存器中。
圖7A至圖7C繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一功率模式位元映圖703之一實例。功率模式位元映圖703可包含將PMD寫入至一記憶體裝置之一或多個模式暫存器，其中PMD指示將不同記憶體庫指派給不同低功率模式。在圖7之實例中，功率模式位元映圖703可包含一記憶體裝置之各記憶體庫之一唯一值。一第一值(例如，0)可與一第一低功率模式(例如，一PD模式)相關聯且一第二值(例如，1)可與一第二低功率模式(例如，一DS模式)相關聯。據此，可基於與各記憶體庫相關聯之一模式暫存器值將各記憶體庫指派給一PD模式或一DS模式。在一些情況中，功率模式位元映圖703可包含用於將多個不同DS位準之一者指派給DS模式記憶體庫之DS位準資料。
圖7A繪示將各記憶體庫715與一低功率模式相關聯之記憶體庫指派701之一實例。各記憶體庫715可與一庫遮罩位址705及一庫群組遮罩位址710相關聯。例如，一第一記憶體庫715-a可具有對應於一第一庫遮罩位址705-a (B0)及一第四庫群組遮罩位址710-d (BG3)之一唯一位址。即，第一記憶體庫715-a可與唯一位址BG3_B0相關聯。藉由另一實例，一第二記憶體庫715-b可具有對應於一第五庫遮罩位址705-e (B4)及一第四庫群組遮罩位址710-d (BG3)之一第二唯一位址。據此，第二記憶體庫715-b可與唯一位址BG3_B4相關聯。一記憶體裝置之各記憶體庫可與一唯一位址相關聯。唯一位址可用來將各記憶體庫與一不同模式暫存器值相關聯，該不同模式暫存器值用來指示各記憶體庫之一低功率模式。
圖7B繪示將各唯一記憶體庫位址與模式暫存器中之一特定欄位相關之一記憶體庫關聯702，該模式暫存器可用來儲存指示對應記憶體庫之一低功率模式之一值。例如，一第一暫存器項目720 (PMD[0])可包含一第一記憶體庫群遮罩710-a (BG0)中之各記憶體庫之一唯一暫存器欄位。此外，一第一暫存器欄位(0)可與唯一庫位址BG0_B0相關聯，一第二暫存器欄位(1)可與唯一庫位址BG0_B1相關聯，使得將第一庫群組遮罩710-a (BG0)之各記憶體庫指派給一不同暫存器欄位。在一些實例中，各暫存器項目725、730及735 (PMD[1]、PMD[2]及PMD[3])可包含其等各自群組中之各記憶體庫之一唯一暫存器欄位。據此，一記憶體裝置可經組態以將不同模式暫存器位置與一不同記憶體庫相關聯。
在一些情況中，記憶體庫關聯702可包含一第五暫存器項目740 (PMD[4])，該第五暫存器項目740 (PMD[4])可用來儲存指示指派給DS模式之記憶體庫之一DS位準之值。在一些情況中，單個DS位準可由儲存於第五暫存器項目740中之值來指定，該單個DS位準可為關於圖6所論述之DS位準之一實例。
圖7C繪示儲存於模式暫存器處、對應於圖7A中所繪示之將記憶體庫指派給低功率模式之一功率模式位元映圖703之一實例。例如，第一暫存器項目720 (例如，0, 1, 0, 0, 1, 1, 1, 1)各對應於第一庫群組遮罩710-a (BG0)中之一不同記憶體庫。第二暫存器項目725 (例如，0, 1, 0, 1, 0, 0, 1, 0)各對應於第二庫群組遮罩710-b (BG1)中之一不同記憶體庫。第三暫存器項目730及第四暫存器項目735可分別含有各對應於第三庫群組遮罩710-c (BG2)及第四庫群組遮罩710-d (BG3)中之不同記憶體庫之值。一記憶體裝置可經組態以將第一模式暫存器值(例如，0)與一第一低功率模式相關聯且將一第二暫存器值(例如，1)與一第二低功率模式相關聯。在所繪示實例中，第一暫存器值0與DS模式相關聯且第二暫存器值1與PD模式相關聯。就此而言，一記憶體裝置可經組態以存取功率模式位元映圖703且判定各記憶體庫之一低功率模式。在一些情況中，記憶體裝置可存取第五暫存器項目740以判定處於DS模式中之記憶體庫應以哪個DS功率模式(例如，DS位準)操作。例如，第一組值(例如，0,1)可對應於一第一DS位準，第二組值(1,0)可對應於一第二DS位準，且第三組值可對應於一第三DS位準。
圖8A至圖8C繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一功率模式位元映圖803之一實例。功率模式位元映圖803可包含將PMD寫入至一記憶體裝置之一或多個模式暫存器，其中PMD指示將不同記憶體庫指派給不同低功率模式。在一些情況中，功率模式位元映圖亦可指示被指派一DS模式之各記憶體庫之一不同DS位準。在圖8之實例中，功率模式位元映圖803可包含一記憶體裝置之各記憶體庫之兩個模式暫存器欄位。儲存於兩個模式暫存器欄位中之值可唯一地指示一或多個不同低功率模式。例如，(i)若與一記憶體庫相關聯之兩個欄位儲存一00序列，則可將記憶體庫指派給一PD模式；(ii)若兩個欄位儲存一01，則可以DS位準1將記憶體庫指派給一DS模式，(iii)若兩個欄位儲存一10，則可以DS位準2將記憶體庫指派給一DS模式，且(iv)若兩個欄位儲存一11，則可以DS位準3將記憶體庫指派給一DS模式。據此，基於模式暫存器中與各記憶體庫相關聯之兩個欄位，各記憶體庫可個別地被指派一低功率模式及一DS位準。
圖8A繪示將各記憶體庫815與DS記憶體庫之一低功率模式及一DS位準相關聯之記憶體庫指派801之一實例。各記憶體庫可與諸如關於圖7所描述之一唯一庫位址相關聯。另外，各記憶體庫可與一DS位準相關聯，該DS位準可用於指派給DS模式之記憶體庫。例如，一第一記憶體庫815-a可具有對應於PD模式之一第一唯一庫。藉由另一實例，一第二記憶體庫815-b可具有對應於一DS模式及一DS位準2之一第二唯一庫位址。
圖8B繪示藉由將使各記憶體庫與模式暫存器中之兩個欄位相互關聯來使各唯一庫位址與一特定低功率模式欄位及一DS位準欄位相互關聯之一記憶體庫關聯802。例如，一第一暫存器項目(PMD[0])可包含與各記憶體庫相互關聯之一第一暫存器欄位(例如，BG0_B0_0)及一第二暫存器欄位(例如，BG0_B0_1)。第一暫存器欄位及第二暫存器欄位之組合可用來區分多個不同低功率模式。例如，兩個暫存器欄位可能夠使用二進位變數來指示四個不同低功率狀態(例如，由各唯一變數組合—00, 01, 10, 11指示之一不同功率模式)。
圖8C繪示儲存於模式暫存器處、對應於圖8A中所繪示之將記憶體庫指派給之低功率模式及DS位準之一功率模式位元映圖803之一實例。例如，第一暫存器項目(例如，0, 0, 0, 0, 0, 0, 0, 0)具有對應於一記憶體庫(BG0_B0記憶體庫)之一低功率模式之一第一值(BG0_B0_0=0)及一第二值(BG0_B0_1=0)。據此，一記憶體裝置可經組態以將模式暫存器欄位之一序列與多種低功率模式之一者相關聯，該等低功率模式可包含以一DS模式操作之記憶體庫之不同DS位準。
圖9繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一命令模式狀態圖900之一實例。命令模式狀態圖900之特徵可由一記憶體裝置(例如，參考圖1至圖2所描述之記憶體裝置110、記憶體晶粒160或記憶體晶粒200)或一記憶體裝置之一或多個組件(諸如參考圖1至圖2所描述之記憶體裝置控制器155、本端記憶體控制器165或本端記憶體控制器265)來執行。命令模式狀態圖900可繪示用來在一閒置模式905 (其可為參考圖3所描述之閒置模式305之一實例)與一較低功率模式910 (其可為參考圖3所描述之低功率模式315、320 (例如，PD模式或DS模式)之一實例)之間切換一記憶體裝置之一或多個命令915、920。
在一些情況中，一記憶體裝置可經由將一或多個庫、庫群組、庫範圍或類似物切換至一或多個低功率模式之一斷電模式(PDM)命令915來組態。在一些實例中，PDM命令915可將記憶體庫切換至低功率模式而無需存取儲存於一模式暫存器中之PMD (例如，一功率模式位元映圖)。即，PDM命令915可包含識別待切換至低功率模式之一或多個記憶體庫之資訊(例如，在其他記憶體庫可在接收PDM命令時維持於其等正在操作之任何模式中)。在一些實例中，PDM命令915亦可指示記憶體庫待切換至哪個低功率模式(例如，PD模式、DS模式或DS位準)。
在一些實例中，PDM命令915可藉由指定一記憶體庫識別符(例如，記憶體庫位址)及一低功率模式(例如，PD模式或DS模式)來將單個記憶體庫切換至一低功率模式。接收此命令之一記憶體裝置可經組態以識別該命令中指示之記憶體庫及低功率模式且將該記憶體庫切換至指定低功率模式。
在一些實例中，PDM命令915可將一記憶體庫群組切換至一低功率模式。PDM命令915可包含與一記憶體裝置處之一記憶體庫群組相關聯之一記憶體庫群組位址及一低功率模式。一記憶體裝置可經組態以將與記憶體庫群組位址相關聯之記憶體庫切換至指定低功率模式。
在其他實例中，PDM命令915可將一記憶體庫範圍切換至一低功率模式。PDM命令915可包含指定該範圍中之一第一記憶體庫之一第一記憶體庫位址、指定該範圍中之一最後記憶體庫之一最後記憶體庫位址及一低功率模式。一記憶體裝置可識別包含與第一位址相關聯之記憶體庫、與最後位址相關聯之記憶體庫及具有落於第一位址與最後位址之間的位址之任何記憶體庫之一記憶體庫範圍。記憶體裝置可將記憶體庫範圍切換至由PDM命令915指定之低功率模式。
記憶體裝置可經由將記憶體裝置之一或多個部分切換出低功率模式910之一PDM退出命令920來組態。例如，PDM退出命令920可經組態以識別切換至閒置模式905之記憶體庫。PDM退出命令920中指示以一或多個低功率模式操作之記憶體庫可在與其等低功率模式相關聯之退出時間內切換至閒置模式905。在一些情況中，PDM退出命令920及PDM命令915可被實施為包含一變數之單個命令，其中該變數之一值指示該命令是否包括一PDM命令915 (進入一低功率模式)或一PDM退出命令920 (退出一低功率模式)。
在一些實例中，PDM退出命令920可藉由指定一記憶體庫識別符(例如，記憶體庫位址)來將單個記憶體庫切換出一低功率模式。接收此命令之一記憶體裝置可經組態以識別記憶體庫且將該記憶體庫切換至閒置模式905或其他模式。
在一些實例中，PDM退出命令920可包含與一記憶體裝置處之一記憶體庫群組相關聯之一記憶體庫群組位址。一記憶體裝置可經組態以將與記憶體庫群組位址相關聯之記憶體庫切換出一或多個低功率模式。
在其他實例中，PDM退出命令920可包含指定該範圍中之一第一記憶體庫之一第一記憶體庫位址、指定該範圍中之一最後記憶體庫之一最後記憶體庫位址。一記憶體裝置可識別包含與第一位址相關聯之記憶體庫、與最後位址相關聯之記憶體庫及具有落於第一位址與最後位址之間的位址之任何記憶體庫之一記憶體庫範圍。記憶體裝置可將該記憶體範圍切換出由PDM退出命令920指定之一或多個低功率模式。在一些情況中，PDM退出命令920可組態具有將所有記憶體庫切換出一低功率模式之一變數。例如，PDM退出命令920可包含一「全」變數以指示以一低功率模式操作之各記憶體庫待切換至一不同模式(例如，一閒置模式)。因此，一命令中包含之一或多個參數(例如，變數)可指示對應於該命令之動作及(一或多個記憶體庫之)位址。
圖10繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一功率位準消耗設定檔1000之一實例。功率位準消耗設定檔1000可基於處於一PD模式中之庫之數目及處於一DS模式中之庫之數目提供一記憶體裝置處之電流使用之一相對估計。功率位準消耗設定檔1000提供具有三十二個庫之一記憶體裝置之一實例，但此經提供以繪示記憶體庫之概念及其他數量亦係可能的。功率位準消耗設定檔1000可繪示以如本文中所描述之一或多個低功率模式操作之一記憶體裝置(諸如參考圖1至圖2所描述之記憶體裝置110、記憶體晶粒160或記憶體晶粒200)或一記憶體裝置之一或多個組件(諸如參考圖1至圖2所描述之記憶體裝置控制器155、本端記憶體控制器165或本端記憶體控制器265)之一相對電流使用。
功率位準消耗設定檔1000可將電流消耗1005之一相對位準(y軸)與以一PD模式1010操作之記憶體庫之數目(x軸)相關。若所有記憶體庫(例如，32個記憶體庫)以PD模式操作，則記憶體裝置處之相對電流消耗1005可被分類為100%且若無記憶體庫以PD模式操作(例如，所有記憶體庫處於一DS模式中)，則相對電流消耗可為40%。在一些情況中，例如，為了平衡延時(自一低功率模式之退出時間)及功率消耗，可期望以PD模式及DS模式操作之記憶體庫之不同比率。電流消耗指示符1015可特性化PD及DS模式中之庫之比率與電流消耗之間的關係。例如，一第一索引點1020可使相對電流消耗1005與包含以PD模式操作之九個記憶體庫及以DS模式操作之二十三個記憶體庫之一比率相關。據此，若記憶體裝置以PD模式操作九個記憶體庫且以DS模式操作二十三個記憶體庫，則相對電流消耗可為60%。
記憶體裝置可組態有一功率位準消耗設定檔1000以判定以PD及DS模式之各者操作之記憶體庫之數目。例如，若記憶體裝置判定以一60%相對電流使用1005操作，則記憶體裝置將能夠判定應以PD模式操作九個庫且以DS模式操作23個庫。
圖11展示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一記憶體裝置1105之一方塊圖1100。記憶體裝置1105可為如參考圖1至圖10所描述之一記憶體裝置之態樣之一實例。記憶體裝置1105可包含一操作模式管理器1110、一命令處理組件1115及一功率模式管理器1120。此等模組之各者可彼此直接地或間接地通信(例如，經由一或多個匯流排)。
操作模式管理器1110可以一第一模式操作一記憶體裝置，該記憶體裝置包含一組記憶體庫。在一些實例中，操作模式管理器1110可基於接收命令及資訊，以第一低功率模式操作第一記憶體庫且以第二低功率模式操作第二記憶體庫。在一些實例中，操作模式管理器1110可以各自第一模式操作一組記憶體庫，其中該組記憶體庫在一記憶體裝置內。在一些實例中，操作模式管理器1110可在第二記憶體庫處於第二低功率模式中時對第一記憶體庫執行一存取操作。在一些實例中，操作模式管理器1110可在將第一記憶體庫子集切換出第一低功率模式之後對第一記憶體庫子集執行一或多個存取操作。
命令處理組件1115可在以第一模式操作記憶體裝置時接收使記憶體裝置進入對應於小於第一模式之記憶體裝置功率消耗之一第二模式之一命令。在一些實例中，命令處理組件1115可在記憶體裝置處接收降低記憶體裝置之一功率消耗位準之一命令。在一些實例中，命令處理組件1115可在以各自第一模式操作該組記憶體庫時在記憶體裝置處接收指示以對應於低於第一記憶體庫之一各自第一模式之一功率消耗位準之一第二模式操作該組記憶體庫之一第一記憶體庫之發信號。在一些實例中，命令處理組件1115可接收使一記憶體裝置自一第一功率模式進入一降低功率模式之一命令。在一些實例中，命令處理組件1115可在第一記憶體庫處於第一低功率模式中且第二記憶體庫處於第二低功率模式中時接收與第一低功率模式相關聯之一退出命令。
在一些實例中，命令處理組件1115可在以第二模式操作記憶體裝置時接收將第一記憶體庫子集自第一低功率模式切換至第一模式之一第二命令。在一些實例中，命令處理組件1115可在以第二模式操作記憶體裝置時接收使記憶體裝置退出第二模式之一第三命令。
在一些實例中，命令處理組件1115可基於接收使記憶體裝置進入第二模式之命令來存取一或多個模式暫存器。在一些實例中，命令處理組件1115可在記憶體裝置處接收指示以包含於該組低功率模式中之一第三模式操作該組記憶體庫之一第三記憶體庫的第二發信號。在一些實例中，命令處理組件1115可在將第一記憶體庫切換出第一低功率模式之後接收使記憶體裝置進入降低功率模式之一第二命令。在一些實例中，命令處理組件1115可在第一記憶體庫處於第一低功率模式中且第二記憶體庫處於第二低功率模式中時接收使記憶體裝置退出降低功率模式之一命令。在一些實例中，命令處理組件1115可在第一記憶體庫未處於第一低功率模式中且第二記憶體庫處於第二低功率模式中時接收使記憶體裝置退出降低功率模式之一命令。
在一些情況中，該發信號包含來自該組低功率模式之一選定低功率模式之一指示，該選定低功率模式係第二模式。在一些情況中，該發信號包含特定於第一記憶體庫之一識別符。在一些情況中，該發信號包含含有第一記憶體庫之一庫群組之一識別符。在一些情況中，該發信號包含對應於包含第一記憶體庫之一庫位址之一庫位址範圍之一或多個識別符。
功率模式管理器1120可基於接收使記憶體裝置進入第二模式之命令藉由將該組記憶體庫之一第一記憶體庫子集切換至對應於一第一功率消耗位準之一第一低功率模式且將該組記憶體庫之一第二記憶體庫子集切換至對應於低於第一功率消耗位準之一第二功率消耗位準之一第二低功率模式，來將記憶體裝置切換至第二模式。在一些實例中，功率模式管理器1120可將資訊(其將一第一低功率模式指派給記憶體裝置之一第一記憶體庫且將一第二低功率模式指派給記憶體裝置之一第二記憶體庫)寫入至記憶體裝置之一或多個模式暫存器。在一些實例中，功率模式管理器1120可基於接收發信號將第一記憶體庫自第一記憶體庫之各自第一模式切換至第二模式，同時將該組記憶體庫之一第二記憶體庫維持於第二記憶體庫之一各自第一模式中。
在一些實例中，功率模式管理器1120可基於接收命令將記憶體裝置之一第一記憶體庫切換至一第一低功率模式，第一低功率模式與一第一功率消耗位準相關聯。在一些實例中，功率模式管理器1120可基於接收命令將記憶體裝置之一第二記憶體庫切換至一第二低功率模式，第二低功率模式與低於第一功率消耗位準之一第二功率消耗位準相關聯。在一些實例中，功率模式管理器1120可基於接收退出命令將第一記憶體庫切換出第一低功率模式，同時將第二記憶體庫維持於第二低功率模式中。在一些實例中，功率模式管理器1120可基於接收第二命令將第一記憶體庫子集切換出第一低功率模式。
在一些實例中，功率模式管理器1120可將第二記憶體庫子集維持於第二低功率模式中，同時將第一記憶體庫子集切換出第一低功率模式。在一些實例中，功率模式管理器1120可將第二記憶體庫子集維持於第二低功率模式中，同時對第一記憶體庫子集執行一或多個存取操作。在一些實例中，功率模式管理器1120可基於接收第二命令藉由將第一記憶體庫子集切換出第一低功率模式且將第二記憶體庫子集切換出第二低功率模式而將記憶體裝置切換出第二模式。在一些實例中，功率模式管理器1120可接收第二功率消耗位準之一指示，其中第二功率消耗位準對應於由記憶體裝置支援之用於第二低功率模式之一組功率消耗位準之一者。
在一些實例中，功率模式管理器1120可接收指示將第一低功率模式指派給第一記憶體庫子集且將第二低功率模式指派給第二記憶體庫子集之資訊。在一些實例中，功率模式管理器1120可將指派之一指示寫入至一或多個模式暫存器。在一些實例中，功率模式管理器1120可基於存取來識別第一記憶體庫子集之第一低功率模式及第二記憶體庫子集之第二低功率模式，其中將第一記憶體庫子集切換至第一低功率模式且將第二記憶體庫子集切換至第二低功率模式係基於該識別。
在一些實例中，功率模式管理器1120可將與第二低功率模式相關聯之功率消耗位準之一指示寫入至一或多個模式暫存器。在一些實例中，功率模式管理器1120可基於接收命令讀取一或多個模式暫存器。在一些實例中，功率模式管理器1120可基於讀取一或多個模式暫存器來判定以第一低功率模式操作第一記憶體庫且以第二低功率模式操作第二記憶體庫，其中該操作係基於該判定。在一些實例中，功率模式管理器1120可寫入第一組值及第二組值，其中包含於記憶體裝置中之一組記憶體庫之各者與基於來自第一組值之一第一值及來自第二組值之第二值之一各自組合之一對應低功率模式相關聯。
在一些實例中，功率模式管理器1120可寫入與第二低功率模式相關聯之一功率消耗位準之一指示。在一些實例中，功率模式管理器1120可針對包含於記憶體裝置中之一組記憶體庫之各者寫入第一低功率模式或第二低功率模式之一各自指示。在一些實例中，功率模式管理器1120可針對包含於記憶體裝置中之一組記憶體庫之各者寫入一組低功率模式之一者之一各自指示，該組低功率模式包含第一低功率模式、具有一第一功率消耗位準之第二低功率模式及具有一第二功率消耗位準之第二低功率模式。
在一些實例中，功率模式管理器1120可基於接收第二發信號將第三記憶體庫自第三記憶體庫之一各自第一模式切換至第三模式，同時將第一記憶體庫維持於第二模式中。在一些實例中，功率模式管理器1120可基於接收第二命令來將第一記憶體庫切換至第一低功率模式。在一些實例中，功率模式管理器1120可基於接收使記憶體裝置退出降低功率模式之命令來將第一記憶體庫切換出第一低功率模式且將第二記憶體庫切換出第二低功率模式。
在一些實例中，功率模式管理器1120可基於使記憶體裝置退出降低功率模式之命令在第二記憶體庫可用於存取之前使第一記憶體庫可用於存取。在一些實例中，功率模式管理器1120可基於接收使記憶體裝置退出降低功率模式之命令來將第二記憶體庫切換出第二低功率模式。
在一些情況中，第一低功率模式對應於快於第二低功率模式之一喚醒時間。在一些情況中，指派之指示包含將第一記憶體庫子集與第一低功率模式及第二記憶體庫子集與第二低功率模式相關聯之一或多個位元映圖。在一些情況中，第二模式係由記憶體裝置支援之用於該組記憶體庫之一組低功率模式之一者，該組低功率模式之各者對應於一各自功率消耗位準，該各自功率消耗位準低於對應於由該記憶體裝置支援之用於該組記憶體庫之一閒置模式之一功率消耗位準。
圖12展示繪示根據本發明之態樣之支援庫之可組態的功率模式之一或若干方法1200之一流程圖。方法1200之操作可由如本文中所描述之一記憶體裝置或其組件來實施。例如，方法1200之操作可由如參考圖11所描述之一記憶體裝置來執行。在一些實例中，一記憶體裝置可執行控制記憶體裝置之功能元件以執行所描述功能之一組指令。另外或替代地，一記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在1205處，記憶體裝置可以一第一模式操作一記憶體裝置，該記憶體裝置包含一組記憶體庫。操作1205可根據本文中所描述之方法來執行。在一些實例中，操作1205之態樣可由如參考圖11所描述之一操作模式管理器來執行。
在1210處，記憶體裝置可在以第一模式操作記憶體裝置時接收使記憶體裝置進入對應於小於第一模式之記憶體裝置功率消耗之一第二模式之一命令。操作1210可根據本文中所描述之方法來執行。在一些實例中，操作1210之態樣可由如參考圖11所描述之一命令處理組件來執行。
在1215處，記憶體裝置基於接收使記憶體裝置進入第二模式之命令藉由將該組記憶體庫之一第一記憶體庫子集切換至對應於一第一功率消耗位準之一第一低功率模式且將該組記憶體庫之一第二記憶體庫子集切換至對應於低於第一功率消耗位準之一第二功率消耗位準之一第二低功率模式，來將記憶體裝置切換至第二模式。操作1215可根據本文中所描述之方法來執行。在一些實例中，操作1215之態樣可由如參考圖11所描述之一功率模式管理器來執行。
在一些實例中，如本文中所描述之一設備可執行一或若干方法，諸如方法1200。該設備可包含用於以下者之特徵、構件或指令(例如，儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：以一第一模式操作一記憶體裝置，該記憶體裝置包含一組記憶體庫；在以該第一模式操作該記憶體裝置時，接收使該記憶體裝置進入對應於小於該第一模式之記憶體裝置功率消耗之一第二模式之一命令；及基於接收使該記憶體裝置進入該第二模式之該命令，藉由將該組記憶體庫之一第一記憶體庫子集切換至對應於一第一功率消耗位準之一第一低功率模式且將該組記憶體庫之一第二記憶體庫子集切換至對應於低於該第一功率消耗位準之一第二功率消耗位準之一第二低功率模式，來將該記憶體裝置切換至該第二模式。
本文中所描述之方法1200及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：在以該第二模式操作該記憶體裝置時，接收將該第一記憶體庫子集自該第一低功率模式切換至該第一模式之一第二命令；及基於接收該第二命令，將該第一記憶體庫子集切換出該第一低功率模式。
本文中所描述之方法1200及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：將該第二記憶體庫子集維持於該第二低功率模式中，同時將該第一記憶體庫子集切換出該第一低功率模式。
本文中所描述之方法1200及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：在將該第一記憶體庫子集切換出該第一低功率模式之後，對該第一記憶體庫子集執行一或多個存取操作；及將該第二記憶體庫子集維持於該第二低功率模式中，同時對該第一記憶體庫子集執行該一或多個存取操作。
本文中所描述之方法1200及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：在以該第二模式操作該記憶體裝置時，接收使該記憶體裝置退出該第二模式之一第三命令；及基於接收該第三命令，藉由將該第一記憶體庫子集切換出該第一低功率模式且將該第二記憶體庫子集切換出該第二低功率模式而將該記憶體裝置切換出該第二模式。
在本文中所描述之方法1200及設備之一些實例中，該第一低功率模式對應於快於該第二低功率模式之一喚醒時間。
本文中所描述之方法1200及設備之一些實例可進一步包含用於接收該第二功率消耗位準之一指示之操作、特徵、構件或指令，其中該第二功率消耗位準對應於由該記憶體裝置支援之用於該第二低功率模式之一組功率消耗位準之一者。
本文中所描述之方法1200及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：接收指示將該第一低功率模式指派給該第一記憶體庫子集且將該第二低功率模式指派給該第二記憶體庫子集之資訊；及將該指派之一指示寫入至一或多個模式暫存器。
本文中所描述之方法1200及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：基於接收使該記憶體裝置進入該第二模式之該命令，存取該一或多個模式暫存器；及基於該存取來識別該第一記憶體庫子集之該第一低功率模式及該第二記憶體庫子集之該第二低功率模式，其中將該第一記憶體庫子集切換至該第一低功率模式且將該第二記憶體庫子集切換至該第二低功率模式可基於該識別。
在本文中所描述之方法1200及設備之一些實例中，該指派之該指示包含將該第一記憶體庫子集與該第一低功率模式及該第二記憶體庫子集與該第二低功率模式相關聯之一或多個位元映圖。
本文中所描述之方法1200及設備之一些實例可進一步包含用於將與該第二低功率模式相關聯之該功率消耗位準之一指示寫入至該一或多個模式暫存器之操作、特徵、構件或指令。
圖13展示繪示根據本發明之態樣之支援庫之可組態的功率模式之一或若干方法1300之一流程圖。方法1300之操作可由如本文中所描述之一記憶體裝置或其組件來實施。例如，方法1300之操作可由如參考圖11所描述之一記憶體裝置來執行。在一些實例中，一記憶體裝置可執行控制記憶體裝置之功能元件以執行所描述功能之一組指令。另外或替代地，一記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在1305處，記憶體裝置可將資訊(其將一第一低功率模式指派給一記憶體裝置之一第一記憶體庫且將一第二低功率模式指派給記憶體裝置之一第二記憶體庫)寫入至記憶體裝置之一或多個模式暫存器。操作1305可根據本文中所描述之方法來執行。在一些實例中，操作1305之態樣可由如參考圖11所描述之一功率模式管理器來執行。
在1310處，記憶體裝置可在記憶體裝置處接收降低記憶體裝置之一功率消耗位準之一命令。操作1310可根據本文中所描述之方法來執行。在一些實例中，操作1310之態樣可由如參考圖11所描述之一命令處理組件來執行。
在1315處，記憶體裝置可基於接收命令及資訊以第一低功率模式操作第一記憶體庫且以第二低功率模式操作第二記憶體庫。操作1315可根據本文中所描述之方法來執行。在一些實例中，操作1315之態樣可由如參考圖11所描述之一操作模式管理器來執行。
在一些實例中，如本文中所描述之一設備可執行一或若干方法，諸如方法1300。該設備可包含用於以下者之特徵、構件或指令(例如，儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：將資訊(其將一第一低功率模式指派給一記憶體裝置之一第一記憶體庫且將一第二低功率模式指派給該記憶體裝置之一第二記憶體庫)寫入至該記憶體裝置之一或多個模式暫存器；在該記憶體裝置處接收降低該記憶體裝置之一功率消耗位準之一命令；及基於接收該命令及該資訊以該第一低功率模式操作該第一記憶體庫且以該第二低功率模式操作該第二記憶體庫。
本文中所描述之方法1300及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：基於接收該命令，讀取該一或多個模式暫存器；及基於讀取該一或多個模式暫存器，判定以該第一低功率模式操作該第一記憶體庫且以該第二低功率模式操作該第二記憶體庫，其中該操作可基於該判定。
在本文中所描述之方法1300及設備之一些實例中，將該資訊寫入至該一或多個模式暫存器可包含用於以下者之操作、特徵、構件或指令：寫入一第一組值及一第二組值，其中包含於該記憶體裝置中之一組記憶體庫之各者可與基於來自該第一組值之一第一值及來自該第二組值之一第二值之一各自組合之一對應低功率模式相關聯。
在本文中所描述之方法1300及設備之一些實例中，將該資訊寫入至該一或多個模式暫存器可包含用於以下者之操作、特徵、構件或指令：寫入與該第二低功率模式相關聯之一功率消耗位準之一指示。
在本文中所描述之方法1300及設備之一些實例中，將該資訊寫入至該一或多個模式暫存器可包含用於以下者之操作、特徵、構件或指令：針對包含於該記憶體裝置中之一組記憶體庫之各者，寫入該第一低功率模式或該第二低功率模式之一各自指示。
在本文中所描述之方法1300及設備之一些實例中，將該資訊寫入至該一或多個模式暫存器可包含用於以下者之操作、特徵、構件或指令：針對包含於該記憶體裝置中之一組記憶體庫之各者，寫入一組低功率模式之一者之一各自指示，該組低功率模式包含該第一低功率模式、具有一第一功率消耗位準之第二低功率模式及具有一第二功率消耗位準之第二低功率模式。
圖14展示繪示根據本發明之態樣之支援庫之可組態的功率模式之一或若干方法1400之一流程圖。方法1400之操作可由如本文中所描述之一記憶體裝置或其組件來實施。例如，方法1400之操作可由如參考圖11所描述之一記憶體裝置來執行。在一些實例中，一記憶體裝置可執行控制記憶體裝置之功能元件以執行所描述功能之一組指令。另外或替代地，一記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在1405處，記憶體裝置可以各自第一模式操作一組記憶體庫，其中該組記憶體庫在一記憶體裝置內。操作1405可根據本文中所描述之方法來執行。在一些實例中，操作1405之態樣可由如參考圖11所描述之一操作模式管理器來執行。
在1410處，記憶體裝置可在以各自第一模式操作該組記憶體庫時，在記憶體裝置處接收指示以對應於小於第一記憶體庫之一各自第一模式之一功率消耗位準之一第二模式操作該組記憶體庫之一第一記憶體庫之發信號。操作1410可根據本文中所描述之方法來執行。在一些實例中，操作1410之態樣可由如參考圖11所描述之一命令處理組件來執行。
在1415處，記憶體裝置可基於接收發信號，將第一記憶體庫自第一記憶體庫之各自第一模式切換至第二模式，同時將該組記憶體庫之一第二記憶體庫維持於第二記憶體庫之一各自第一模式中。操作1415可根據本文中所描述之方法來執行。在一些實例中，操作1415之態樣可由如參考圖11所描述之一功率模式管理器來執行。
在一些實例中，如本文中所描述之一設備可執行一或若干方法，諸如方法1400。該設備可包含用於以下者之特徵、構件或指令(例如，儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：以各自第一模式操作一組記憶體庫，其中該組記憶體庫在一記憶體裝置內；在以該等各自第一模式操作該組記憶體庫時，在該記憶體裝置處接收指示以對應於低於該第一記憶體庫之一各自第一模式之一功率消耗位準之一第二模式操作該組記憶體庫之一第一記憶體庫之發信號；及基於接收該發信號，將該第一記憶體庫自該第一記憶體庫之該各自第一模式切換至該第二模式，同時將該組記憶體庫之一第二記憶體庫維持於該第二記憶體庫之一各自第一模式中。
在本文中所描述之方法1400及設備之一些實例中，該第二模式可為由該記憶體裝置支援之用於該組記憶體庫之一組低功率模式之一者，該組低功率模式之各者對應於一各自功率消耗位準，該各自功率消耗位準可低於對應於由該記憶體裝置支援之用於該組記憶體庫之一閒置模式之一功率消耗位準，且該發信號包含來自該組低功率模式之一選定低功率模式之一指示，該選定低功率模式係該第二模式。
本文中所描述之方法1400及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：在該記憶體裝置處接收指示以包含於該組低功率模式中之一第三模式操作該組記憶體庫之一第三記憶體庫的第二發信號；及基於接收該第二發信號，將該第三記憶體庫自該第三記憶體庫之一各自第一模式切換至該第三模式，同時將該第一記憶體庫維持於該第二模式中。
在本文中所描述之方法1400及設備之一些實例中，該發信號包含特定於該第一記憶體庫之一識別符。。
在本文中所描述之方法1400及設備之一些實例中，該發信號包含包括該第一記憶體庫之一庫群組之一識別符。
在本文中所描述之方法1400及設備之一些實例中，該發信號包含對應於包含該第一記憶體庫之一庫位址之一庫位址範圍之一或多個識別符。
圖15展示繪示根據本發明之態樣之支援庫之可組態的功率模式之一或若干方法1500之一流程圖。方法1500之操作可由如本文中所描述之一記憶體裝置或其組件來實施。例如，方法1500之操作可由如參考圖11所描述之一記憶體裝置來執行。在一些實例中，一記憶體裝置可執行控制記憶體裝置之功能元件以執行所描述功能之一組指令。另外或替代地，一記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在1505處，記憶體裝置可接收使一記憶體裝置接收自一第一功率模式進入一降低功率模式之一命令。操作1505可根據本文中所描述之方法來執行。在一些實例中，操作1505之態樣可由如參考圖11所描述之一命令處理組件來執行。
在1510處，記憶體裝置可基於接收命令將記憶體裝置之一第一記憶體庫切換至一第一低功率模式，該第一低功率模式與一第一功率消耗位準相關聯。操作1510可根據本文中所描述之方法來執行。在一些實例中，操作1510之態樣可由如參考圖11所描述之一功率模式管理器來執行。
在1515處，記憶體裝置可基於接收命令將記憶體裝置之一第二記憶體庫切換至一第二低功率模式，該第二低功率模式與低於第一功率消耗位準之一第二功率消耗位準相關聯。操作1515可根據本文中所描述之方法來執行。在一些實例中，操作1515之態樣可由如參考圖11所描述之一功率模式管理器來執行。
在1520處，記憶體裝置可在第一記憶體庫處於第一低功率模式中且第二記憶體庫處於第二低功率模式中時接收與第一低功率模式相關聯之一退出命令。操作1520可根據本文中所描述之方法執行。在一些實例中，操作1520之態樣可由如參考圖11所描述之一命令處理組件來執行。
在1525處，記憶體裝置可基於接收退出命令將第一記憶體庫切換出第一低功率模式，同時將第二記憶體庫維持於第二低功率模式中。操作1525可根據本文中所描述之方法來執行。在一些實例中，操作1525之態樣可由如參考圖11所描述之一功率模式管理器來執行。
在1530處，記憶體裝置可在第二記憶體庫處於第二低功率模式中時對第一記憶體庫執行一存取操作。操作1530可根據本文中所描述之方法來執行。在一些實例中，操作1530之態樣可由如參考圖11所描述之一操作模式管理器來執行。
在一些實例中，如本文中所描述之一設備可執行一或若干方法，諸如方法1500。該設備可包含用於以下者之特徵、構件或指令(例如，儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：接收使一記憶體裝置自一第一功率模式進入一降低功率模式之一命令；基於接收該命令，將該記憶體裝置之一第一記憶體庫切換至一第一低功率模式，該第一低功率模式與一第一功率消耗位準相關聯；基於接收該命令，將該記憶體裝置之一第二記憶體庫切換至一第二低功率模式，該第二低功率模式與低於該第一功率消耗位準之一第二功率消耗位準相關聯；在該第一記憶體庫處於該第一低功率模式中且該第二記憶體庫處於該第二低功率模式中時，接收與該第一低功率模式相關聯之一退出命令；基於接收該退出命令，將該第一記憶體庫切換出該第一低功率模式，同時將該第二記憶體庫維持於該第二低功率模式中；及在該第二記憶體庫處於該第二低功率模式中時，對該第一記憶體庫執行一存取操作。
本文中所描述之方法1500及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：在將該第一記憶體庫切換出該第一低功率模式之後，接收使該記憶體裝置進入該降低功率模式之一第二命令；及基於接收該第二命令將該第一記憶體庫切換至該第一低功率模式。
本文中所描述之方法1500及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：在該第一記憶體庫可處於該第一低功率模式中且該第二記憶體庫可處於該第二低功率模式中時，接收使該記憶體裝置退出該降低功率模式之一命令；及基於接收使該記憶體裝置退出該降低功率模式之該命令，將該第一記憶體庫切換出該第一低功率模式且將該第二記憶體庫切換出該第二低功率模式。
本文中所描述之方法1500及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：基於使該記憶體裝置退出該降低功率模式之該命令，在該第二記憶體庫可用於存取之前使該第一記憶體庫可用於存取。
本文中所描述之方法1500及設備之一些實例可進一步包含用於以下者之操作、特徵、構件或指令：在該第一記憶體庫可未處於該第一低功率模式中且該第二記憶體庫可處於該第二低功率模式中時，接收使該記憶體裝置退出該降低功率模式之一命令；及基於接收使該記憶體裝置退出該降低功率模式之該命令，將該第二記憶體庫切換出該第二低功率模式。
應注意，上文所描述之方法描述可能的實施方案，且可重新配置或以其他方式修改操作及步驟，且其他實施方案亦係可能的。此外，可組合來自兩種或更多種方法之部分。
描述一種設備。該設備可包含：一記憶體裝置內之一組記憶體庫，其中該組記憶體庫之各記憶體庫支援一存取模式、對應於小於該存取模式之功率消耗之一第一低功率模式及對應於小於該第一低功率模式之功率消耗之一第二低功率模式；及一控制器，其與該組記憶體庫耦合且經組態以致使該設備以包含該存取模式、該第一低功率模式或該第二低功率模式之一者之一選定模式操作該組記憶體庫之至少一個記憶體庫，而無關於該組記憶體庫之其他記憶體庫是否處於該存取模式、該第一低功率模式或該第二低功率模式中。
該設備之一些實例可包含一或多個模式暫存器，該一或多個模式暫存器經組態以儲存該第一低功率模式至該組記憶體庫之一第一子集及該第二低功率模式至該組記憶體庫之一第二子集之一指派。
一些實例可進一步包含：基於該記憶體裝置接收減小該記憶體裝置之一功率消耗量之一命令，存取該一或多個模式暫存器；及基於存取該一或多個模式暫存器，以該第一低功率模式操作該組記憶體庫之該第一子集且以該第二低功率模式操作該組記憶體庫之該第二子集。
在一些實例中，可自一組功率消耗位準當中選擇該第二低功率模式之一功率消耗位準，且該一或多個模式暫存器可進一步經組態以儲存該第二低功率模式之一選定功率消耗位準之一指示。
一些實例可進一步包含：至少部分地基於該記憶體裝置接收該第一低功率模式之一退出命令，將該組記憶體庫之一第一子集切換出該第一低功率模式且將該組記憶體庫之一第二子集維持於該第二低功率模式中。
在一些實例中，該組記憶體庫之各者可經組態以當切換出該第一低功率模式時可用於具有一第一延時之存取操作且當切換出該第二低功率模式時可用於具有一第二延時之存取操作，該第一延時短於該第二延時。
一些實例可進一步包含基於該記憶體裝置接收指示該組記憶體庫之一第一子集之第一低功率模式及該組記憶體庫之一第二子集之第二低功率模式，以該第一低功率模式操作該組記憶體庫之該第一子集且以該第二低功率模式操作該組記憶體庫之該第二子集。
應理解，本文中參考模式暫存器或相關命令(例如，MRW命令)所描述之態樣亦可使用其他類型之暫存器或任何其他類型之儲存及相關命令(例如，讀取或寫入此等其他類型之暫存器或儲存器之命令)來實施。
本文中所描述之資訊及信號可使用多種不同科技及技術之任一者來表示。例如，可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等任何組合來表示。一些圖式可將信號繪示為單個信號；然而，一般技術者將理解，信號可表示一信號匯流排，其中該匯流排可具有多種位元寬度。
術語「電子通信」、「導電接觸」、「經連接」及「經耦合」可指組件之間的一關係，其支援組件之間的信號流。若組件之間存在任何導電路徑以可在任何時間支援組件之間的信號流，則組件被視為彼此電子通信(或彼此導電接觸或連接或耦合)。在任何給定時間，彼此電子通信(或彼此導電接觸或連接或耦合)之組件之間的導電路徑可基於包含所連接組件之裝置之操作而為一開路或閉路。所連接組件之間的導電路徑可為組件之間的一直接導電路徑或所連接組件之間的導電路徑可為可包含中間組件(諸如開關、電晶體或其他組件)之一間接導電路徑。在一些情況中，所連接組件之間的信號流可使用一或多個中間組件(諸如開關或電晶體)中斷一段時間。
術語「耦合」指代自組件之間的一開路關係(其中信號當前無法透過一導電路徑在組件之間傳達)移動至組件之間的一閉路關係(其中信號可透過導電路徑在組件之間傳達)之條件。當一組件(諸如一控制器)與其他組件耦合在一起時，組件起始一變化以允許信號透過先前不允許信號流動之一導電路徑在其他組件之間流動。
術語「經隔離」指代組件之間的一關係，其中信號當前無法在組件之間流動。若組件之間存在一開路，則組件彼此隔離。例如，由定位於組件之間的一開關分離之兩個組件在開關斷開時彼此隔離。當一控制器使兩個組件彼此隔離時，控制器產生一變化，其使用先前允許信號流動之一導電路徑防止信號在組件之間流動。
本文中使用之術語「層」指代一幾何結構之一階層或薄片。各層可具有三個維度(例如，高度、寬度及深度)且可覆蓋一表面之至少一部分。例如，一層可為其中兩個維度大於一第三維度之一三維結構，例如一薄膜。層可包含不同元件、組件及/或材料。在一些情況中，一個層可由兩個或更多個次層組成。在一些附圖中，出於繪示目的而描繪一三維層之兩個維度。
如本文中所使用，術語「電極」可指代一電導體，且在一些情況中，可用作與一記憶體陣列之一記憶體胞或其他組件之一電接觸件。一電極可包含在記憶體陣列之元件或組件之間提供一導電路徑之一跡線、電線、導電線、導電層或類似物。
本文中所論述之裝置(包含一記憶體陣列)可形成於一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOP))或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含但不限於磷、硼或砷)摻雜來控制基板或基板之子區之導電率。可藉由離子植入或藉由任何其他摻雜方法在基板之初始形成或生長期間執行摻雜。
本文中所論述之一切換組件或一電晶體可表示一場效電晶體(FET)且包括包含一源極、汲極及閘極之三終端裝置。該等終端可透過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可為導電的且可包括一重度摻雜(例如，簡併)半導體區。可藉由一輕度摻雜半導體區或通道分離源極及汲極。若通道係n型(即，多數載子係電子)，則FET可稱為n型FET。若通道係p型(即，多數載子係電洞)，則FET可稱為p型FET。通道可藉由一絕緣閘極氧化物封端。可藉由將一電壓施加至閘極而控制通道導電率。例如，分別將一正電壓或負電壓施加至一n型FET或一p型FET可導致通道變成導電的。當將大於或等於一電晶體之臨限電壓之一電壓施加至電晶體閘極時，可「接通」或「啟動」該電晶體。當施加小於電晶體之臨限電壓之一電壓至電晶體閘極時，可「關斷」或「撤消啟動」該電晶體。
本文中所陳述之描述結合隨附圖式描述例示性組態且不表示可實施或在發明申請專利範圍之範疇內之全部實例。本文中使用之術語「例示性」意謂「充當一實例、例項或圖解」且非「較佳」或「優於其他實例」。詳細地描述包含特定細節以提供對所描述技術之一理解。然而，可在無此等特定細節之情況下實踐此等技術。在一些例項中，以方塊圖形式展示熟知結構及裝置以避免模糊所描述實例之概念。
儘管本文中之實例在一些情況中可根據一或多種類型之記憶體裝置(例如，DRAM或FeRAM記憶體裝置)進行描述，但應理解，本文中之教示可應用於任何類型之記憶體裝置。
在附圖中，類似組件或特徵可具有相同參考標籤。此外，可藉由在參考標籤後加一破折號及區分類似組件之一第二標籤來區分相同類型之各種組件。當僅在說明書中使用第一參考標籤時，描述可適用於具有相同第一參考標籤之類似組件之任一者，而無關於第二參考標籤。
結合本文中之揭示內容描述之各種闡釋性區塊及模組可使用經設計以執行本文中所描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其等之任何組合來實施或執行。一通用處理器可為一微處理器，但在替代方案中，處理器可為任何處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算裝置之一組合(例如DSP及微處理器之一組合、多個微處理器、結合DSP核心之一或多個微處理器或任何其他此組態)。
可在硬體、由一處理器執行之軟體、韌體或其任何組合中實施本文中所描述之功能。若在由一處理器執行之軟體中實施，則可將功能作為一或多個指令或碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案係在本發明及隨附發明申請專利範圍之範疇內。例如，歸因於軟體之性質，可使用由一處理器執行之軟體、硬體、韌體、硬接線或此等之任意者之組合來實施上文描述之功能。實施功能之特徵亦可實體上定位在各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。再者，如本文中(包含在發明申請專利範圍中)使用，如一物項清單(例如，以諸如「至少一者」或「一或多者」之一片語開始之一物項清單)中使用之「或」指示一包含清單，使得例如 A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC (即，A及B及C)。再者，如本文中使用，片語「基於」不應被解釋為對一條件閉集之一參考。例如，在不脫離本發明之範疇之情況下，描述為「基於條件A」之一例示性步驟可基於條件A及條件B兩者。換言之，如本文中使用，片語「基於」應以相同於片語「至少部分地基於」之方式來解釋。
電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，包含促進將一電腦程式自一個地方傳送至另一地方之任何媒體。一非暫時性儲存媒體可為可由一通用或專用電腦存取之任何可用媒體。作為實例而非限制，非暫時性電腦可讀媒體可包括RAM、ROM、電可擦除可程式化唯讀記憶體(EEPROM)、光碟(CD) ROM或其他光碟儲存器、磁碟儲存或其他磁性儲存裝置，或可用來呈指令或資料結構形式攜載或儲存所期望程式碼且可由一通用或專用電腦或者一通用或專用處理器存取之任何其他非暫時性媒體。再者，任何連接適當地稱為電腦可讀媒體。例如，若使用一同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或無線技術(諸如紅外線、無線電及微波)自一網站、伺服器或其他遠端源傳輸軟體，則媒體之定義包含同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或無線技術(諸如紅外線、無線電及微波)。如本文中所使用，磁碟及光碟包含CD、雷射磁碟、光碟、數位多功能磁碟(DVD)、軟碟及藍光碟，其中磁碟通常以磁性方式重現資料，而光碟則利用雷射以光學方式重現資料。上述之組合亦包含於電腦可讀媒體之範疇內。
提供本文中之描述以使熟習此項技術者能夠製成或使用本發明。熟習此項技術者將明白對本發明之各種修改，且在不脫離本發明之範疇之情況下，本文中定義之通用原理可應用於其他變動。因此，本發明不限於本文中所描述之實例及設計，而應符合與本文中所揭示之原則及新穎特徵一致之最廣範疇。
100:系統 105:外部記憶體控制器 110:記憶體裝置 115:通道 120:處理器 125:基本輸入/輸出系統(BIOS)組件 130:周邊組件 135:輸入/輸出(I/O)控制器 140:匯流排 145:輸入 150:輸出 155:裝置記憶體控制器 160-a至160-N :記憶體晶粒 165-a至165-N :本端記憶體控制器 170-a至170-N :記憶體陣列 186:命令及位址(CA)通道 188:時脈信號(CK)通道 190:資料(DQ)通道 192:其他通道 200:記憶體晶粒 205:記憶體胞 210:字線 215:數位線 220:板極線 225:列解碼器 230:行解碼器 235:板極驅動器 240:電容器 245:切換組件 250:感測組件 255:參考信號 260:輸入/輸出 265:本端記憶體控制器 300:記憶體裝置狀態圖 305:閒置狀態/閒置模式 306:啟動模式 310:作用中狀態/作用中模式 312:預充電模式 315:第一低功率模式/斷電(PD)模式 320-a:第一深度睡眠(DS)模式/深度睡眠(DS)位準 320-b:第二深度睡眠(DS)模式/深度睡眠(DS)位準 320-c:第三深度睡眠(DS)模式/深度睡眠(DS)位準 325:作用中斷電模式/作用中斷電 330:存取模式 401:命令模式狀態圖 402:命令模式狀態圖 403:命令模式狀態圖 405:閒置模式 410:作用中模式 415:低功率模式/第一低功率模式 417:低功率模式/第二低功率模式 419:低功率模式 420:模式暫存器寫入(MRW)模式 425:命令/斷電進入(PDE)命令/PDX_SEL命令 426:命令/退出命令/全退命令 427:命令/第一選擇性退出命令/第二退出命令/全退命令 430:模式暫存器寫入(MRW)命令 500:程序流程 505:命令及位址(CA)匯流排 510:資料(DQ)匯流排 515:PD模式 520:DS模式 525:MRW命令 530:功率模式資料(PMD) 530 535:PDE命令 540:PD模式 545:DS模式 550:PDX_SEL命令 555:PDE命令 560:PD模式 565:PDX_SEL命令 570:PDX_ALL命令 601:功率模式指派 602:位元映圖格式 603:位元映圖資料/位元映圖值 605-a:第一庫遮罩變數 605-e:第五庫遮罩變數 610-a:庫群組遮罩變數 610-b:庫群組遮罩變數 610-c:庫群組遮罩變數 610-d:庫群組遮罩變數/第四庫群組遮罩變數 615-a:第一記憶體庫 615-b:第二記憶體庫 620:第一暫存器項目 625:第二暫存器項目 630:第三暫存器項目 701:記憶體庫指派 702:記憶體庫關聯 703:功率模式位元映圖 705-a:第一庫遮罩位址 705-e:第二庫遮罩位址 710-a:第一記憶體庫群遮罩 710-b:第二庫群組遮罩 710-c:第三庫群組遮罩 710-d:第四庫群組遮罩位址 715-a:第一記憶體庫 715-b:第二記憶體庫 720:第一暫存器項目 725:第二暫存器項目 730:第三暫存器項目 735:第四暫存器項目 740:第五暫存器項目 801:記憶體庫指派 802:記憶體庫關聯 803:功率模式位元映圖 815-a:第一記憶體庫 815-b:第二記憶體庫 900:命令模式狀態圖 905:閒置模式 910:較低功率模式 915:命令/斷電模式(PDM)命令 920:命令/PDM退出命令 1000:功率位準消耗設定檔 1005:電流消耗/相對電流消耗 1010:PD模式 1015:電流消耗指示符 1020:第一索引點 1100:方塊圖 1105:記憶體裝置 1110:操作模式管理器 1115:命令處理組件 1120:功率模式管理器 1200:方法 1205:操作 1210:操作 1215:操作 1300:方法 1305:操作 1310:操作 1315:操作 1400:方法 1405:操作 1410:操作 1415:操作 1500:方法 1505:操作 1510:操作 1515:操作 1520:操作 1525:操作 1530:操作
圖1繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一系統之一實例。
圖2繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一記憶體晶粒之一實例。
圖3繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一記憶體裝置狀態圖之一實例。
圖4A至圖4C繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之命令模式狀態圖之實例。
圖5繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一程序流程之一實例。
圖6A至圖6C繪示根據如本文所揭示之實例之支援庫之可組態的功率模式之一記憶體裝置之一功率模式位元映圖之實例。
圖7A至圖7C繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一記憶體裝置之一功率模式位元映圖之實例。
圖8A至圖8C繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一記憶體裝置之一功率模式位元映圖之實例。
圖9繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一命令模式狀態圖之一實例。
圖10繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一記憶體裝置之一功率位準消耗設定檔之一實例。
圖11展示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一記憶體裝置之一方塊圖。
圖12至圖15展示繪示根據如本文中所揭示之實例之支援庫之可組態的功率模式之一或若干方法之流程圖。
300:記憶體裝置狀態圖
305:閒置狀態/閒置模式
306:啟動模式
310:作用中狀態/作用中模式
312:預充電模式
315:第一低功率模式/斷電(PD)模式
320-a:第一深度睡眠(DS)模式/深度睡眠(DS)位準
320-b:第二深度睡眠(DS)模式/深度睡眠(DS)位準
320-c:第三深度睡眠(DS)模式/深度睡眠(DS)位準
325:作用中斷電模式/作用中斷電
330:存取模式

Claims (35)

  1. 一種用於操作記憶體之方法，其包括：以一第一模式操作一記憶體裝置，該記憶體裝置包括複數個記憶體庫(memory banks)；在以該第一模式操作該記憶體裝置時，接收使該記憶體裝置進入對應於小於該第一模式之該記憶體裝置之功率消耗之一第二模式之一命令；及至少部分地基於接收使該記憶體裝置進入該第二模式之該命令，藉由將該複數個記憶體庫之一第一記憶體庫子集切換至對應於一第一功率消耗位準之一第一低功率模式且將該複數個記憶體庫之一第二記憶體庫子集切換至對應於低於該第一功率消耗位準之一第二功率消耗位準之一第二低功率模式，來將該記憶體裝置切換為該第二模式。
  2. 如請求項1之方法，其進一步包括：在以該第二模式操作該記憶體裝置時，接收將該第一記憶體庫子集自該第一低功率模式切換至該第一模式之一第二命令；及至少部分地基於接收該第二命令，將該第一記憶體庫子集切換出該第一低功率模式。
  3. 如請求項2之方法，其進一步包括：將該第二記憶體庫子集維持於該第二低功率模式中，同時將該第一記憶體庫子集切換出該第一低功率模式。
  4. 如請求項2之方法，其進一步包括：在將該第一記憶體庫子集切換出該第一低功率模式之後，對該第一記憶體庫子集執行一或多個存取操作；及將該第二記憶體庫子集維持於該第二低功率模式中，同時對該第一記憶體庫子集執行該一或多個存取操作。
  5. 如請求項2之方法，其進一步包括：在以該第二模式操作該記憶體裝置時，接收使該記憶體裝置退出該第二模式之一第三命令；及至少部分地基於接收該第三命令，藉由將該第一記憶體庫子集切換出該第一低功率模式且將該第二記憶體庫子集切換出該第二低功率模式，來將該記憶體裝置切換出該第二模式。
  6. 如請求項1之方法，其中該第一低功率模式對應於快於該第二低功率模式之一喚醒時間。
  7. 如請求項1之方法，其進一步包括：接收該第二功率消耗位準之一指示，其中該第二功率消耗位準對應於由該記憶體裝置針對該第二低功率模式所支援之複數個功率消耗位準之一者。
  8. 如請求項1之方法，其進一步包括： 接收指示將該第一低功率模式指派給該第一記憶體庫子集及將該第二低功率模式指派給該第二記憶體庫子集之資訊；及將該指派之一指示寫入至一或多個暫存器。
  9. 如請求項8之方法，其進一步包括：至少部分地基於接收使該記憶體裝置進入該第二模式之該命令，存取該一或多個暫存器；及至少部分地基於該存取來識別該第一記憶體庫子集之該第一低功率模式及該第二記憶體庫子集之該第二低功率模式，其中該將該第一記憶體庫子集切換至該第一低功率模式且將該第二記憶體庫子集切換至該第二低功率模式至少部分地基於該識別。
  10. 如請求項8之方法，其中該指派之該指示包括將該第一記憶體庫子集與該第一低功率模式及該第二記憶體庫子集與該第二低功率模式相關聯之一或多個位元映圖。
  11. 如請求項10之方法，其中該資訊進一步指示與該第二低功率模式相關聯之一功率消耗位準，其進一步包括：將與該第二低功率模式相關聯之該功率消耗位準之一指示寫入至該一或多個暫存器。
  12. 一種用於操作記憶體之方法，其包括：將資訊寫入至一記憶體裝置之一或多個暫存器，該資訊將一第一低 功率模式指派給該記憶體裝置之一第一記憶體庫且將一第二低功率模式指派給該記憶體裝置之一第二記憶體庫；在該記憶體裝置處接收降低該記憶體裝置之一功率消耗位準之一命令；及至少部分地基於接收該命令及該資訊，以該第一低功率模式操作該第一記憶體庫且以該第二低功率模式操作該第二記憶體庫。
  13. 如請求項12之方法，其進一步包括：至少部分地基於接收該命令，讀取該一或多個暫存器；及至少部分地基於讀取該一或多個暫存器，判定以該第一低功率模式操作該第一記憶體庫且以該第二低功率模式操作該第二記憶體庫，其中該操作至少部分地基於該判定。
  14. 如請求項12之方法，其中將該資訊寫入至該一或多個暫存器包括：寫入一第一組值及一第二組值，其中包含於該記憶體裝置中之複數個記憶體庫之各者與至少部分地基於來自該第一組值之一第一值及來自該第二組值之一第二值之一各自組合之一對應低功率模式相關聯。
  15. 如請求項12之方法，其中將該資訊寫入至該一或多個暫存器包括：寫入與該第二低功率模式相關聯之一功率消耗位準之一指示。
  16. 如請求項12之方法，其中將該資訊寫入至該一或多個暫存器包括：針對包含於該記憶體裝置中之複數個記憶體庫之各者，寫入該第一 低功率模式或該第二低功率模式之一各自指示。
  17. 如請求項12之方法，其中將該資訊寫入至該一或多個暫存器包括：針對包含於該記憶體裝置中之複數個記憶體庫之各者，寫入複數個低功率模式之一者之一各自指示，該複數個低功率模式包括該第一低功率模式、具有一第一功率消耗位準之該第二低功率模式及具有一第二功率消耗位準之該第二低功率模式。
  18. 一種用於操作記憶體之方法，其包括：以各自(respective)第一模式操作複數個記憶體庫，其中該複數個記憶體庫在一記憶體裝置內；在以該等各自第一模式操作該複數個記憶體庫時，在該記憶體裝置處接收指示以對應於低於該第一記憶體庫之一各自第一模式之一功率消耗位準之一第二模式操作該複數個記憶體庫之一第一記憶體庫之發信號(signaling)；及至少部分地基於接收該發信號，將該第一記憶體庫自該第一記憶體庫之該各自第一模式切換至該第二模式，同時將該複數個記憶體庫之一第二記憶體庫維持於該第二記憶體庫之一各自第一模式中。
  19. 如請求項18之方法，其中：該第二模式係由該記憶體裝置支援之用於該複數個記憶體庫之複數個低功率模式之一者，該複數個低功率模式之各者對應於一各自功率消耗位準，該各自功率消耗位準低於對應於由該記憶體裝置支援之用於該複數 個記憶體庫之一閒置模式之一功率消耗位準；且該發信號包括來自該複數個低功率模式之一選定低功率模式之一指示，該選定低功率模式係該第二模式。
  20. 如請求項19之方法，其進一步包括：在該記憶體裝置處接收指示以包含於該複數個低功率模式中之一第三模式操作該複數個記憶體庫之一第三記憶體庫的第二發信號；及至少部分地基於接收該第二發信號，將該第三記憶體庫自該第三記憶體庫之一各自第一模式切換至該第三模式，同時將該第一記憶體庫維持於該第二模式中。
  21. 如請求項18之方法，其中該發信號包括特定於該第一記憶體庫之一識別符。
  22. 如請求項18之方法，其中該發信號包括包含該第一記憶體庫之一庫群組之一識別符。
  23. 如請求項18之方法，其中該發信號包括對應於包含該第一記憶體庫之一庫位址之一庫位址範圍之一或多個識別符。
  24. 一種用於操作記憶體之方法，其包括：接收使一記憶體裝置自一第一功率模式進入一降低功率模式之一命令； 至少部分地基於接收該命令，將該記憶體裝置之一第一記憶體庫切換至一第一低功率模式，該第一低功率模式與一第一功率消耗位準相關聯；至少部分地基於接收該命令，將該記憶體裝置之一第二記憶體庫切換至一第二低功率模式，該第二低功率模式與低於該第一功率消耗位準之一第二功率消耗位準相關聯；在該第一記憶體庫處於該第一低功率模式中且該第二記憶體庫處於該第二低功率模式中時，接收與該第一低功率模式相關聯之一退出命令；至少部分地基於接收該退出命令，將該第一記憶體庫切換出該第一低功率模式(out of the first low power mode)，同時將該第二記憶體庫維持於該第二低功率模式中；及在該第二記憶體庫處於該第二低功率模式中時，對該第一記憶體庫執行一存取操作。
  25. 如請求項24之方法，其進一步包括：在將該第一記憶體庫切換出該第一低功率模式之後，接收使該記憶體裝置進入該降低功率模式之一第二命令；及至少部分地基於接收該第二命令，將該第一記憶體庫切換至該第一低功率模式。
  26. 如請求項25之方法，其進一步包括：在該第一記憶體庫處於該第一低功率模式中且該第二記憶體庫處於該第二低功率模式中時，接收使該記憶體裝置退出該降低功率模式之一命 令；及至少部分地基於接收使該記憶體裝置退出該降低功率模式之該命令，將該第一記憶體庫切換出該第一低功率模式且將該第二記憶體庫切換出該第二低功率模式。
  27. 如請求項26之方法，其中至少部分地基於使該記憶體裝置退出該降低功率模式之該命令，在該第二記憶體庫可用於存取之前使該第一記憶體庫可用於存取。
  28. 如請求項24之方法，其進一步包括：在該第一記憶體庫未處於該第一低功率模式中且該第二記憶體庫處於該第二低功率模式中時，接收使該記憶體裝置退出該降低功率模式之一命令；及至少部分地基於接收使該記憶體裝置退出該降低功率模式之該命令，將該第二記憶體庫切換出該第二低功率模式。
  29. 一種記憶體設備，其包括：一記憶體裝置內之複數個記憶體庫，其中該複數個記憶體庫之各記憶體庫支援一存取模式、對應於小於該存取模式之功率消耗之一第一低功率模式及對應於小於該第一低功率模式之功率消耗之一第二低功率模式；及一控制器，其與該複數個記憶體庫耦合且經組態以致使該記憶體設備以包括該存取模式、該第一低功率模式或該第二低功率模式之一者之一 選定模式操作該複數個記憶體庫之至少一個記憶體庫，而無關於(independent of)該複數個記憶體庫之其他記憶體庫是否處於該存取模式、該第一低功率模式或該第二低功率模式中。
  30. 如請求項29之設備，其進一步包括：一或多個暫存器，其經組態以儲存該第一低功率模式給該複數個記憶體庫之一第一子集及該第二低功率模式給該複數個記憶體庫之一第二子集之一指派。
  31. 如請求項30之設備，其中該控制器進一步經組態以致使該設備：至少部分地基於該記憶體裝置接收減小該記憶體裝置之一功率消耗量之一命令，存取該一或多個暫存器；且至少部分地基於存取該一或多個暫存器，以該第一低功率模式操作該複數個記憶體庫之該第一子集且以該第二低功率模式操作該複數個記憶體庫之該第二子集。
  32. 如請求項30之設備，其中：自複數個功率消耗位準當中選擇該第二低功率模式之一功率消耗位準；且該一或多個暫存器進一步經組態以儲存該第二低功率模式之一選定功率消耗位準之一指示。
  33. 如請求項29之設備，其中該控制器進一步經組態以致使該設備： 至少部分地基於該記憶體裝置接收該第一低功率模式之一退出命令，將該複數個記憶體庫之一第一子集切換出該第一低功率模式且將該複數個記憶體庫之一第二子集維持於該第二低功率模式中。
  34. 如請求項29之設備，其中該複數個記憶體庫之各者經組態以當切換出該第一低功率模式時可用於具有一第一延時之存取操作且當切換出該第二低功率模式時可用於具有一第二延時之存取操作，該第一延時短於該第二延時。
  35. 如請求項29之設備，其中該控制器進一步經組態以致使該設備：至少部分地基於該記憶體裝置接收指示該複數個記憶體庫之一第一子集之該第一低功率模式及該複數個記憶體庫之一第二子集之該第二低功率模式，以該第一低功率模式操作該複數個記憶體庫之該第一子集且以該第二低功率模式操作該複數個記憶體庫之該第二子集。
TW109124004A 2019-08-26 2020-07-16 庫之可組態的功率模式 TWI743890B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/551,581 2019-08-26
US16/551,581 US20210064119A1 (en) 2019-08-26 2019-08-26 Bank configurable power modes

Publications (2)

Publication Number Publication Date
TW202109522A TW202109522A (zh) 2021-03-01
TWI743890B true TWI743890B (zh) 2021-10-21

Family

ID=74679753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124004A TWI743890B (zh) 2019-08-26 2020-07-16 庫之可組態的功率模式

Country Status (6)

Country Link
US (1) US20210064119A1 (zh)
EP (1) EP4022611A4 (zh)
JP (1) JP2022545715A (zh)
KR (1) KR20220049590A (zh)
TW (1) TWI743890B (zh)
WO (1) WO2021040969A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11061619B1 (en) * 2020-03-23 2021-07-13 Western Digital Technologies, Inc. Power management for data storage devices implementing non-volatile memory (NVM) sets
US11972140B2 (en) * 2021-04-26 2024-04-30 Apple Inc. Hashing with soft memory folding
US11651802B1 (en) 2021-11-17 2023-05-16 Everspin Technologies, Inc. Systems and methods for dual standby modes in memory
CN114388008B (zh) * 2022-01-14 2023-08-29 长鑫存储技术有限公司 电源控制电路及控制方法
CN114384996B (zh) * 2022-01-14 2023-10-24 长鑫存储技术有限公司 电源控制电路及控制方法
TWI829103B (zh) * 2022-03-02 2024-01-11 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239518A1 (en) * 2004-04-21 2005-10-27 D Agostino Anthony Systems and methods that provide enhanced state machine power management
US9564180B1 (en) * 2016-06-24 2017-02-07 Invecas, Inc. Deep-sleep wake up for a memory device
TW201818254A (zh) * 2016-11-01 2018-05-16 南韓商三星電子股份有限公司 控制多個低功率狀態的方法和記憶體裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038642A (ja) * 2002-07-04 2004-02-05 Renesas Technology Corp マルチプロセッサ
TW200746161A (en) * 2005-12-21 2007-12-16 Nxp Bv Power partitioning memory banks
US20080056051A1 (en) * 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
KR101286643B1 (ko) * 2007-04-05 2013-07-22 삼성전자주식회사 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법
JP2009211550A (ja) * 2008-03-05 2009-09-17 Ricoh Co Ltd 不揮発性メモリ制御装置及びこれを備えた画像処理装置、不揮発性メモリ制御方法。
KR101136984B1 (ko) * 2010-03-29 2012-04-19 에스케이하이닉스 주식회사 전압 공급 제어회로 및 이를 이용한 반도체 장치
US9053812B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
JP2013089030A (ja) * 2011-10-18 2013-05-13 Elpida Memory Inc 情報処理システム、制御システム及び半導体装置
US8503264B1 (en) * 2011-11-18 2013-08-06 Xilinx, Inc. Reducing power consumption in a segmented memory
JP6030987B2 (ja) * 2013-04-02 2016-11-24 ルネサスエレクトロニクス株式会社 メモリ制御回路
KR102193468B1 (ko) * 2014-04-04 2020-12-21 삼성전자주식회사 타이밍 마진을 적응적으로 보정하는 메모리 장치 및 이를 포함하는 집적 회로
JP2016206951A (ja) * 2015-04-22 2016-12-08 富士通株式会社 電子装置及び電子装置の制御方法
US20160343416A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Method of Dynamic Random Access Memory Resource Control
JP2017162315A (ja) * 2016-03-10 2017-09-14 富士通株式会社 情報処理装置、切替制御方法及び切替制御プログラム
US10332582B2 (en) * 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10754414B2 (en) * 2017-09-12 2020-08-25 Ambiq Micro, Inc. Very low power microcontroller system
US11493985B2 (en) * 2019-03-15 2022-11-08 Microsoft Technology Licensing, Llc Selectively controlling memory power for scheduled computations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239518A1 (en) * 2004-04-21 2005-10-27 D Agostino Anthony Systems and methods that provide enhanced state machine power management
US9564180B1 (en) * 2016-06-24 2017-02-07 Invecas, Inc. Deep-sleep wake up for a memory device
TW201818254A (zh) * 2016-11-01 2018-05-16 南韓商三星電子股份有限公司 控制多個低功率狀態的方法和記憶體裝置

Also Published As

Publication number Publication date
WO2021040969A1 (en) 2021-03-04
CN114286973A (zh) 2022-04-05
EP4022611A4 (en) 2022-10-26
EP4022611A1 (en) 2022-07-06
TW202109522A (zh) 2021-03-01
US20210064119A1 (en) 2021-03-04
JP2022545715A (ja) 2022-10-28
KR20220049590A (ko) 2022-04-21

Similar Documents

Publication Publication Date Title
TWI743890B (zh) 庫之可組態的功率模式
TWI742769B (zh) 用於記憶體裝置之電源管理之方法及設備
US11709613B2 (en) Data migration for memory operation
US11960717B2 (en) Techniques for power management using loopback
US11442648B2 (en) Data migration dynamic random access memory
TW202040579A (zh) 用於記憶體裝置之源極線組態
US20220391114A1 (en) Configuring command/address channel for memory
EP3912162A1 (en) Memory system and operations of the same
CN114286973B (zh) 存储体可配置的功率模式
US10908823B2 (en) Data transfer for wear leveling with bank clusters