CN114388008B - 电源控制电路及控制方法 - Google Patents

电源控制电路及控制方法 Download PDF

Info

Publication number
CN114388008B
CN114388008B CN202210041554.0A CN202210041554A CN114388008B CN 114388008 B CN114388008 B CN 114388008B CN 202210041554 A CN202210041554 A CN 202210041554A CN 114388008 B CN114388008 B CN 114388008B
Authority
CN
China
Prior art keywords
power
control module
saving mode
module
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210041554.0A
Other languages
English (en)
Other versions
CN114388008A (zh
Inventor
高恩鹏
尚为兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210041554.0A priority Critical patent/CN114388008B/zh
Publication of CN114388008A publication Critical patent/CN114388008A/zh
Priority to US17/940,723 priority patent/US20230282267A1/en
Application granted granted Critical
Publication of CN114388008B publication Critical patent/CN114388008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本申请提供一种电源控制电路及控制方法，包括：控制模块，用于根据激活指令，控制存储块执行操作；电源管理模块，用于根据时钟使能信号，唤醒所述存储块的本地电源；电源控制模块，耦接于电源管理模块，用于在省电模式下，选择向激活指令对应的存储块的电源管理模块发送时钟使能信号；以及，在非省电模式下，向所有存储块的电源管理模块发送时钟使能信号；其中，所述省电模式表征寄存器的配置满足预定的低频条件。本申请的方案，提高电源唤醒管理的灵活性，改善功耗。

Description

电源控制电路及控制方法
技术领域
本申请涉及存储器技术，尤其涉及一种电源控制电路及控制方法。
背景技术
伴随各种存储器的广泛使用，比如动态随机存取存储器(Dynamic Random AccessMemory，简称DRAM)的使用非常广泛，对存储器产品功耗的要求越来越高。
因此，如何有效改善存储器的功耗成为亟待解决的问题。
发明内容
本申请的实施例提供一种电源控制电路及控制方法，用以改善存储器的功耗。
根据一些实施例，本申请第一方面提供一种电源控制电路，包括：控制模块，用于根据激活指令，控制存储块执行操作；电源管理模块，用于根据时钟使能信号，唤醒所述存储块的本地电源；电源控制模块，耦接于电源管理模块，用于在省电模式下，选择向激活指令对应的存储块的电源管理模块发送时钟使能信号；以及，在非省电模式下，向所有存储块的电源管理模块发送时钟使能信号；其中，所述省电模式表征寄存器的配置满足预定的低频条件。
在一些实施例中，所述低频条件包括寄存器配置为启用16BANK模式。
在一些实施例中，所述低频条件包括寄存器配置为启用动态电压频率调整控制器模式。
在一些实施例中，所述电路还包括：状态确定模块，耦接于所述寄存器和所述电源控制模块，用于根据所述寄存器的配置参数，控制所述电源控制模块切换至所述省电模式或所述非省电模式。
在一些实施例中，所述状态确定模块，用于向所述电源控制模块发送第一信号，以指示所述电源控制模块切换至所述省电模式；或者，向所述电源控制模块发送第二信号，以使所述电源控制模块切换至所述非省电模式。
在一些实施例中，所述状态确定模块，用于从所述寄存器的配置参数中获得时钟频率上限参数；若所述时钟频率上限参数不高于预定的频率上限值，则控制所述电源控制模块切换至所述省电模式。
在一些实施例中，所述激活指令由指令译码控制模块对地址信号译码后，向相应地址的存储块的控制模块输出。
在一些实施例中，在所述省电模式下，所述电源控制模块，通过控制输出时钟使能信号的端口，来选择向激活指令对应的存储块的电源管理模块发送所述时钟使能信号。
在一些实施例中，所述电源控制模块与每个电源管理模块之间设有可控开关；在所述省电模式下，所述电源控制模块，通过控制不同电源管理模块对应的可控开关导通或关断，来选择向所述激活指令对应的存储块的电源管理模块发送所述时钟使能信号。
根据一些实施例，本申请第二方面提供一种电源控制方法，应用于电源控制电路，所述电源控制电路包括控制模块、电源管理模块以及电源控制模块；所述方法包括：所述控制模块根据激活指令，控制存储块执行操作；所述电源管理模块根据时钟使能信号，唤醒所述存储块的本地电源；所述电源控制模块在省电模式下，选择向激活指令对应的存储块的电源管理模块发送时钟使能信号；以及，在非省电模式下，向所有存储块的电源管理模块发送时钟使能信号；其中，所述省电模式表征寄存器的配置满足预定的低频条件。
在一些实施例中，所述低频条件包括寄存器配置为启用16BANK模式。
在一些实施例中，所述低频条件包括寄存器配置为启用动态电压频率调整控制器模式。
在一些实施例中，所述电源控制电路还包括状态确定模块；所述方法还包括：所述状态确定模块根据所述寄存器的配置参数，控制所述电源控制模块切换至所述省电模式或所述非省电模式。
在一些实施例中，所述状态确定模块控制所述电源控制模块切换至省电模式或非省电模式，包括：所述状态确定模块向所述电源控制模块发送第一信号，以指示所述电源控制模块切换至所述省电模式；或者，向所述电源控制模块发送第二信号，以使所述电源控制模块切换至所述非省电模式。
在一些实施例中，所述状态确定模块根据所述寄存器的配置参数，控制所述电源控制模块切换至省电模式，包括：所述状态确定模块从所述寄存器的配置参数中获得时钟频率上限参数；若所述时钟频率上限参数不高于预定的频率上限值，则所述状态确定模块控制所述电源控制模块切换至所述省电模式。
本申请的实施例提供的电源控制电路及控制方法中，电源控制模块基于寄存器的配置，切换至省电模式或非省电模式，可选择向部分存储器或向全部存储块的电源管理模块发送时钟使能信号，以使相应的电源管理模块响应时钟使能信号来唤醒存储块的本地电源，并且控制模块响应激活指令控制存储器执行操作，以实现存储器功能。基于上述电源控制电路，可切换电源管理的模式，在省电模式下只需唤醒被选中的存储块的本地电源，非省电模式下方唤醒所有存储块的本地电源，从而提高电源唤醒管理的灵活性，改善功耗。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请实施例的原理。
图1为一种存储器的电源管理架构示例图；
图2a为本申请一实施例提供的一种电源控制电路的结构示意图；
图2b为省电模式和非省电模式下电源控制电路的工作示例；
图3为本申请一实施例提供的一种电源控制电路的结构示意图；
图4a和图4b为电源控制模块的选择实现方式的示例；
图5为本申请一实施例提供的一种存储设备的结构示意图；
图6为本申请一实施例提供的一种电源控制方法的流程示意图；
图7为本申请一实施例提供的另一种电源控制方法的流程示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
本申请中的用语“包括”和“具有”用以表示开放式的包括在内的意思，并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。此外，附图中的不同元件和区域只是示意性示出，因此本申请不限于附图中示出的尺寸或距离。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
图1为一种存储器的电源管理架构示例图，如图1所示，存储器包括多个存储块，每个存储块中包含多个存储单元，用于存储数据。每个存储块的内部包括存储阵列，先确定存储块，指定该存储块的某行(Row)和某列(Column)，就可以准确地找到某个存储单元。
存储器还包括控制模块，也称为本地控制单元。实际应用中，本地控制单元可对应每个存储块，以根据接收的激活指令(比如，常见的有Act command)控制对应的存储块执行相关操作。此外，存储器还包括电源管理模块，也称为本地电源管理。实际应用中同样的，电源管理模块可对应每个存储块，以对相应存储块的本地电源执行包括但不限于唤醒等管理功能。
结合上述架构举例来说，在一种电源控制方式中，基于时钟使能信号CKE控制各存储块的电源唤醒。比如，当存储器进入预充电断电模式(precharge power down)状态，其中进入该状态由时钟使能信号控制，则响应于此时的时钟使能信号，所有存储块的电源管理模块控制存储块的本地电源进入休眠模式；当存储器退出precharge power down状态，进入percharge idle状态时(同样由时钟使能信号控制)，响应于此时的时钟使能信号，所有存储块的电源管理模块控制存储块的本地电源唤醒。所有存储块的本地电源都被唤醒，进入工作模式，等待接收激活指令(Active指令)的操作。
发现基于上述电源控制方式，即便只有一个存储块被选中，所有存储器的本地电源都会被唤醒，尽管实现IDD2P电流(Maximum Precharge Power-Down Standby Current)的减小，但没有有效减小IDD2N/IDD3N(Maximum Precharge Standby Current/Maximum ActiveStandby Current)的电流。
图2a为本申请一实施例提供的一种电源控制电路的结构示意图。该实施例提供的电源控制电路用以改善存储器的功耗，如图2a所示，该电源控制电路200包括：
控制模块21，用于根据激活指令，控制存储块24执行操作；
电源管理模块22，用于根据时钟使能信号，唤醒存储块24的本地电源；
电源控制模块23，耦接于电源管理模块22，用于在省电模式下，选择向激活指令对应的存储块的电源管理模块发送时钟使能信号；以及，在非省电模式下，向所有存储块的电源管理模块发送时钟使能信号；其中，所述省电模式表征寄存器的配置满足预定的低频条件。
实际应用中，本实施例提供的电源控制电路可应用在各种存储器，作为示例，该电源控制电路可以应用在包括但不限双倍速率同步动态随机存储器(Double Data RageSynchronous Dynamic Random Access Memory，简称DDR SDRAM)等。
其中，低频条件表征存储器的外部系统时钟当前的工作频率较低。其中，所述寄存器为模式寄存器(MODE Register)。实际应用中，为了应用的灵活性，不同的功能、特征和模式等，在DDR芯片上的模式寄存器中通过编程来实现。作为示例，模式寄存器可以分为MR0、MR1、MR2和MR3。MR0用来存储DDR的不同操作模式的数据：比如包括突发长度、读取突发种类、读取潜伏(CAS)长度、测试模式、延迟锁定回路(DLL)复位等。MR1用来存储是否使能DLL、输出驱动长度、额外长度、写电平使能等。MR2用来存储控制更新的特性和CAS写长度。MR3用来控制多用途寄存器(Multi-purpose register，简称MPR)。
在一个示例中，所述低频条件包括寄存器配置为启用16Bank模式。结合实际场景举例，DDR可以支持至少三种Bank-Group模式，比如4Bank模式、8Bank模式和16Bank模式，因而具有灵活的存储库架构，供用户根据其流量模式选择。Bank-Group模式适用于高于3200Mbps的速度，并允许16和32拍的突发长度。8Bank模式支持突发长度为32拍的所有速度，而16Bank模式则支持突发长度为16或32拍的3200Mbps以下的速度。也就是说，当存储器工作在16Bank模式下，则通常能够表示当前系统时钟的频率较低。
在另一个示例中，所述低频条件包括寄存器配置为启用动态电压频率调整控制器模式。结合实际场景举例，动态电压频率调整控制器(dynamic voltage and frequencyscaling core，简称DVFSC)，DDR内部有三组电压，VDD1/VDD2/VDDQ，其中VDD2又分为VDD2H和VDD2L。DVFSC可以基于存储在寄存器中的信息而被启用，适用于在存储器低速工作时将VDD2H和VDDQ切换至更低的0.9V和0.3V电压，以降低功耗。也就是说，DVFSC启用的情况下，同样能够表示当前系统时钟的频率较低。
图2b所示为省电模式和非省电模式下电源控制电路的工作示例。结合场景示例，当系统时钟的频率较低时，时钟周期较长，可包容电源唤醒响应所需的时长。这里所说的电源唤醒响应所需的时长指，自接收到激活指令起，电源控制模块根据该激活指令确定需要唤醒的存储块，以及控制时钟使能信号到达该存储块的电源管理模块，直至该存储块的本地电源被电源管理模块唤醒，这整个过程所需的时长。
本实施例中，当寄存器的配置满足低频条件，则表明系统时钟的频率较低，能够支持选择存储块唤醒所需的时长时，故采用选择唤醒的电源控制策略，即本实施例中所说的省电模式。在选择唤醒的电源控制策略下，电源控制模块只选择激活指令对应的存储块执行电源唤醒，其它未在激活指令被选中存储块，则无需唤醒其本地电源，从而在保证存储器正常工作的同时，有效改善存储器功耗。
同样结合场景示例，当寄存器的配置不满足低频条件，则表明系统时钟的频率较高，时钟周期较短，可能无法支持上述选择存储块唤醒电源的方案。这是因为，为了保证存储器正常工作，通常希望在下一个系统时钟到来之前，完成存储器的电源唤醒工作。则相应的，此种情况下采用全部唤醒的电源控制策略，即本实施例中所说的非省电模式。也就是说，当系统时钟的频率较高时，需保证存储器正常工作，故采用耗时最短的全部唤醒的电源控制策略。在全部唤醒的电源控制策略下，电源控制模块无需确定被选中的存储块，而是直接将时钟使能信号传输给所有存储块的电源管理模块，因此耗时短，能够配合高频率的系统时钟，保证存储器的正常工作。
实际应用中，激活指令可由指令译码控制模块对地址信号译码后，向相应地址的存储块的控制模块输出，用以指示被选中的存储块执行操作，比如包括但不限于读/写。在一个示例中，在激活指令对应的差分时钟信号的上升沿表征被选中的存储块的信息。结合表一所示的激活指令真值表，对该示例进行举例说明。
表一
其中，第一列表示存储器的各指令状态。第二列表示存储块的架构，第三列和DDRCOMMAND PINS表示不同指令状态下的片选信号和各引脚信号，比如，H表示高电平，L表示低电平。
其中，CK_t和CK_c为差分时钟信号，实际应用中，所有地址和控制输入信号均在CK_t的上升沿和CK_c的下降沿的交点处采样。可知，该真值表中，激活指令对应的存储块可以在ACT-1指令下差分时钟信号的下降沿时刻确定。其中，BA0表示存储块0的地址，其它BA1～BA3等类似，BG0和BG1表示存储块组(bank group)的地址。故在一种示例中，可以将该真值表中，存储块的地址与ACT-1指令下差分时钟信号的上升沿对应的R14～R17替换，替换的具体方式不限。按照替换后的真值表，相比于替换之前，可以提前获知激活指令对应的存储块，从而提前电源唤醒的时间，使得省电模式更可靠地适配系统时钟，保证存储器可靠工作，同时还可扩展适合采用省电模式的系统时钟频率。
本实施例中，电源控制模块基于系统时钟的状态，切换至省电模式或非省电模式，可选择向部分存储器或向全部存储块的电源管理模块发送时钟使能信号CKE，以使相应的电源管理模块响应时钟使能信号来唤醒存储块的本地电源，并且控制模块响应激活指令控制存储器执行操作，以实现存储器功能。基于上述电源控制电路，可切换电源管理的模式，在省电模式下只需唤醒被选中的存储块的本地电源，非省电模式下方唤醒所有存储块的本地电源，从而提高电源唤醒管理的灵活性，改善功耗。
在本申请的一些实施例中，如图3所示，图3为本申请一实施例提供的一种电源控制电路的结构示意图，对电源控制模块的模式切换策略进行相关示例，如图3所示，电源控制电路200还包括：状态确定模块31。
在一个示例中，状态确定模块31，耦接于所述寄存器(图中未示出)和电源控制模块23，用于根据所述寄存器的配置参数，控制电源控制模块23切换至所述省电模式或所述非省电模式。
具体的，存储器的工作频率可以通过寄存器的配置参数来确定。举例来说，表二为某存储器的寄存器参数配置表，如表二所示，不同行中给出了存储器在不同处理速度下寄存器的参数，第六列为时钟频率上限参数。
举例来说，假定以系统时钟频率为400MHz作为分界，不高于该分界则采用省电模式，高于该分界则采用非省电模式。则状态确定模块34可从寄存器中读取相关的配置参数，基于配置参数确定存储器当前的工作频率，即系统时钟的频率是否低于400MHz，进而控制电源控制模块切换至省电模式或非省电模式。
作为示例，状态确定模块31，用于从所述寄存器的配置参数中获得时钟频率上限参数；若所述时钟频率上限参数不高于预定的频率上限值，则控制所述电源控制模块切换至所述省电模式。作为另一种示例，基于上述寄存器参数配置表中，读取延迟对应列下的三个设置参数(Set0～Set2)同样可以确定表征时钟频率上限参数。相应的，状态确定模块31，用于从所述寄存器的配置参数中获得读取延迟设置参数；若所述读取延迟设置参数对应的时钟频率上限参数不高于预定的频率上限值，则控制所述电源控制模块切换至所述省电模式。从而基于读取延迟设置参数，控制电源控制模块切换至省电模式或非省电模式。
结合场景示例，当状态确定模块31从所述寄存器的配置参数中获得时钟频率上限参数，确定时钟频率上限参数不高于预定的频率上限值，则控制电源控制模块33切换至省电模式。在省电模式下，电源控制模块23只选择激活指令对应的存储块执行电源唤醒，其它未在激活指令被选中存储块，则无需唤醒其本地电源，从而在保证存储器正常工作的同时，有效改善存储器功耗。当状态确定模块31确定时钟频率上限参数高于预定的频率上限值时，则控制电源控制模块23切换至非省电模式。在非省电模式下，电源控制模块直接将时钟使能信号传输给所有存储块的电源管理模块，因此耗时短，能够配合高频率的系统时钟，保证存储器的正常工作。
在一个示例中，状态确定模块31控制电源控制模块23切换至省电模式或非省电模式的方式为，状态确定模块31向电源控制模块23发送第一信号，以指示电源控制模块23切换至所述省电模式；或者，向电源控制模块23发送第二信号，以使电源控制模块23切换至所述非省电模式。也就是说，第一信号表征省电模式，第二信号表征非省电模式。
在一种方式下，第一信号和第二信号可以由不同端口传输，电源控制模块根据当前接收到该信号的端口是哪个端口来判断当前需切换至的模式。举例来说，假设第一信号和第二信号均为高电平信号，区别在于第一信号经由第一端口接收，第二信号经由第二端口接收。那么，对于电源控制模块，当其第一端口接收到高电平信号，则电源控制模块切换至省电模式；当其第二端口接收到高电平信号，则电源控制模块切换至非省电模式。
在另一种方式下，第一信号和第二信号可以为某端口传输的不同信号，电源控制模块根据当前该端口下接收到的信号是何种信号来判断当前需切换至的模式。举例来说，假设第一信号和第二信号经由第一端口接收，第一信号为高电平信号，第二信号为低电平信号。那么，对于电源控制模块，当其第一端口接收到高电平信号，则电源控制模块切换至省电模式；当其第一端口接收到低电平信号，则电源控制模块切换至非省电模式。
本实施例中，状态确定模块根据寄存器的配置参数，控制电源控制模块切换至省电模式或非省电模式，以使电源控制模块根据当前切换的模式，选择向部分存储器或向全部存储块的电源管理模块发送时钟使能信号，以使相应的电源管理模块响应时钟使能信号来唤醒存储块的本地电源，并且控制模块响应激活指令控制存储器执行操作，以实现存储器功能。基于上述电源控制电路，可切换电源管理的模式，在省电模式下只需唤醒被选中的存储块的本地电源，非省电模式下方唤醒所有存储块的本地电源，从而提高电源唤醒管理的灵活性，改善功耗。
作为示例，图4a和图4b为电源控制模块的选择实现方式的示例。需要说明的是，图中主要以电源控制模块和电源管理模块的连接作为示例进行举例介绍，未在图中示出的模块和结构(比如控制模块)可参照前面的内容。
在电源控制模块处于省电模式时，可选择唤醒被选中的存储块的本地电源。在一个示例中，电源控制模块可以选择向被选中的存储块对应的电源管理模块发送时钟使能信号，以更好适配通常的存储器架构，无需进行过大改动。
结合场景示例，在省电模式下，电源控制模块23选择激活指令对应的存储块24执行电源唤醒，其它未在激活指令被选中的存储块24，则无需唤醒其本地电源，从而在保证存储器正常工作的同时，有效改善存储器功耗。
在一个示例中，在所述省电模式下，电源控制模块23通过控制输出时钟使能信号的端口，来选择向激活指令对应的存储块24的电源管理模块22发送所述时钟使能信号。需要说明的是，图中未示出的结构与前述实施例类似，不再展开说明。
结合图4a举例来说，电源控制模块23具有多个输出端口，包括与各存储块24的电源管理模块22一一对应的输出端口。假设根据激活指令确定存储块1本次被选中，则在省电模式下，电源控制模块23只唤醒存储块1的本地电源。相应的，电源控制模块23通过存储块1的电源管理模块1对应的输出端口1，向存储块1的电源管理模块1传输时钟使能信号，其它电源管理模块对应的输出端口不输出信号。故电源管理模块1响应接收到的时钟使能信号，唤醒存储块1的本地电源。
在另一个示例中，电源控制模块23与每个电源管理模块22之间设有可控开关；在所述省电模式下，电源控制模块23，通过控制不同电源管理模块22对应的可控开关导通或关断，来选择向激活指令对应的存储块24的电源管理模块22发送所述时钟使能信号。
结合图4b举例来说，电源控制模块23与每个存储块24的电源管理模块22之间的路径上，设有可控开关，这些可控开关的状态由电源控制模块23控制。假设根据激活指令确定存储块1本次被选中，则在省电模式下，电源控制模块23只唤醒存储块1的本地电源。相应的，电源控制模块23的输出端口均输出时钟使能信号，但电源控制模块23选择控制存储块1的电源管理模块1对应的可控开关导通，其它电源管理模块对应的可控开关均断开，以实现选择向存储块1的电源管理模块1传输时钟使能信号。故电源管理模块1响应接收到的时钟使能信号，唤醒存储块1的本地电源。
本实施例中，电源控制模块在省电模式下，选择向被选中的存储器的电源管理模块发送时钟使能信号，以使相应的电源管理模块响应时钟使能信号来唤醒存储块的本地电源，并且控制模块响应激活指令控制存储器执行操作，以实现存储器功能。基于上述电源控制电路，可切换电源管理的模式，在省电模式下只需唤醒被选中的存储块的本地电源，从而提高电源唤醒管理的灵活性，改善功耗。
图5为本申请一实施例提供的一种存储设备的结构示意图，如图5所示，该存储设备包括：输入模块71、存储器状态控制模块72、指令译码控制模块73、地址选择模块74以及前述所述的电源控制电路。
其中，输入模块71接收各种指令，比如包括但不限于激活指令、地址和控制输入信号等。存储器状态控制模块72根据存储器的状态输出时钟使能信号CKE。实际应用中，内部时钟信号以及设备输入缓冲器和输出驱动器激活CKE HIGH，而禁用CKE Low。将CKE设为低电平可提供预充电掉电和自刷新操作(所有存储块都处于空闲状态)，或有效掉电(存在存储块处于活动状态)。在整个读写访问过程中，将CKE保持在较高水平。
指令译码控制模块73对输入模块71传输的指令进行解析，向被选中的存储块24的控制模块21发送激活指令。地址选择模块74可基于输入模块71传输的指令和信号确定被选中的存储单元的地址，以激活存储单元的行和列。需要说明的是，图中仅为一种示例，本实施例中各电路的结构和工作原理可参照前述实施例中的相关内容。
以省电模式的场景进行示例，存储器被激活工作时，指令译码控制模块73向电源控制模块23传输激活指令，存储器状态控制模块72向电源控制模块23传输时钟使能信号。省电模式下的电源控制模块23根据激活指令确定被选中的存储块24，向该存储块24的电源管理模块22传输所述时钟使能信号，不唤醒其它存储块24的本地电源。以非省电模式的场景进行示例，存储器被激活工作时，指令译码控制模块73向电源控制模块23传输激活指令，存储器状态控制模块72向电源控制模块23传输时钟使能信号。非省电模式下的电源控制模块23直接向所有存储块24的电源管理模块22传输所述时钟使能信号，以唤醒所有存储块的本地电源。在一个示例中，省电模式/非省电模式可由前述的状态确定模块来确定。
本实施例中，存储设备的电源控制模块可基于系统时钟的状态，切换至省电模式或非省电模式，选择向部分存储器或向全部存储块的电源管理模块发送时钟使能信号，以使相应的电源管理模块响应时钟使能信号来唤醒存储块的本地电源，并且控制模块响应激活指令控制存储器执行操作，以实现存储器功能。基于上述电源控制电路，可切换电源管理的模式，在省电模式下只需唤醒被选中的存储块的本地电源，非省电模式下方唤醒所有存储块的本地电源，从而提高电源唤醒管理的灵活性，改善功耗。
图6为本申请一实施例提供的一种电源控制方法的流程示意图，该电源控制方法应用于如前述任一示例所述的结构，方法包括：
步骤801、控制模块根据激活指令，控制存储块执行操作；
步骤802、电源管理模块根据时钟使能信号，唤醒所述存储块的本地电源；
步骤803、电源控制模块在省电模式下，选择向激活指令对应的存储块的电源管理模块发送时钟使能信号；以及，在非省电模式下，向所有存储块的电源管理模块发送时钟使能信号；其中，所述省电模式表征寄存器的配置满足预定的低频条件。
在一个示例中，所述低频条件包括寄存器配置为启用16BANK模式。在另一个示例中，所述低频条件包括寄存器配置为启用动态电压频率调整控制器模式。
可选的，如图7所示，为了控制电源控制模块的模式切换，所述方法还包括：
步骤901：状态确定模块根据所述寄存器的配置参数，控制所述电源控制模块切换至所述省电模式或所述非省电模式。
在一个示例中，步骤901可以包括：
所述状态确定模块从所述寄存器的配置参数中获得时钟频率上限参数；
若所述时钟频率上限参数不高于预定的频率上限值，则所述状态确定模块控制所述电源控制模块切换至所述省电模式。
再可选的，所述状态确定模块控制所述电源控制模块切换至省电模式或非省电模式，包括：
所述状态确定模块向所述电源控制模块发送第一信号，以指示所述电源控制模块切换至所述省电模式；或者，向所述电源控制模块发送第二信号，以使所述电源控制模块切换至所述非省电模式。
结合场景示例，当状态确定模块确定寄存器的配置满足任一低频条件，比如，配置为16Bank模式或为动态电压频率调整模式或配置参数确定的频率上限不超过预定阈值时，则控制电源控制模块切换至省电模式。在省电模式下，电源控制模块只选择激活指令对应的存储块执行电源唤醒，其它未在激活指令被选中存储块，则无需唤醒其本地电源，从而在保证存储器正常工作的同时，有效改善存储器功耗。当状态确定模块确定寄存器的配置不满足低频条件，比如，配置不为16Bank模式且不为动态电压频率调整模式且配置参数确定的频率上限超过预定阈值时，则控制电源控制模块切换至非省电模式。在非省电模式下，电源控制模块直接将时钟使能信号传输给所有存储块的电源管理模块，因此耗时短，能够配合高频率的系统时钟，保证存储器的正常工作。
在一种方式下，电源控制模块根据当前接收到该信号的端口，判断当前需切换至的模式。在另一种方式下，电源控制模块根据当前接收到的信号电平，判断当前需切换至的模式。
在一个示例中，在所述省电模式下，电源控制模块通过控制输出时钟使能信号的端口，选择向激活指令对应的存储块的电源管理模块发送所述时钟使能信号。
在另一个示例中，在所述省电模式下，电源控制模块通过选择控制不同电源管理模块与电源控制模块之间的可控开关导通或关断，选择向激活指令对应的所述存储块的所述电源管理模块发送所述时钟使能信号。
本实施例中，电源控制模块基于寄存器的配置，切换至省电模式或非省电模式，可选择向部分存储器或向全部存储块的电源管理模块发送时钟使能信号，以使相应的电源管理模块响应时钟使能信号来唤醒存储块的本地电源，并且控制模块响应激活指令控制存储器执行操作，以实现存储器功能。基于上述电源控制电路，可切换电源管理的模式，在省电模式下只需唤醒被选中的存储块的本地电源，非省电模式下方唤醒所有存储块的本地电源，从而提高电源唤醒管理的灵活性，改善功耗。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (15)

1.一种电源控制电路，其特征在于，包括：
控制模块，用于根据激活指令，控制存储块执行操作；
电源管理模块，用于根据时钟使能信号，唤醒所述存储块的本地电源；
电源控制模块，耦接于电源管理模块，用于在省电模式下，选择向激活指令对应的存储块的电源管理模块发送时钟使能信号；以及，在非省电模式下，向所有存储块的电源管理模块发送时钟使能信号；其中，所述省电模式表征寄存器的配置满足预定的低频条件。
2.根据权利要求1所述的电源控制电路，其特征在于，所述低频条件包括寄存器配置为启用16Bank模式。
3.根据权利要求1所述的电源控制电路，其特征在于，所述低频条件包括寄存器配置为启用动态电压频率调整控制器模式。
4.根据权利要求1所述的电源控制电路，其特征在于，所述电路还包括：
状态确定模块，耦接于所述寄存器和所述电源控制模块，用于根据所述寄存器的配置参数，控制所述电源控制模块切换至所述省电模式或所述非省电模式。
5.根据权利要求4所述的电源控制电路，其特征在于，
所述状态确定模块，用于向所述电源控制模块发送第一信号，以指示所述电源控制模块切换至所述省电模式；或者，向所述电源控制模块发送第二信号，以使所述电源控制模块切换至所述非省电模式。
6.根据权利要求4所述的电源控制电路，其特征在于，
所述状态确定模块，用于从所述寄存器的配置参数中获得时钟频率上限参数；若所述时钟频率上限参数不高于预定的频率上限值，则控制所述电源控制模块切换至所述省电模式。
7.根据权利要求1所述的电源控制电路，其特征在于，所述激活指令由指令译码控制模块对地址信号译码后，向相应地址的存储块的控制模块输出。
8.根据权利要求1-7中任一项所述的电源控制电路，其特征在于，在所述省电模式下，所述电源控制模块，通过控制输出时钟使能信号的端口，来选择向激活指令对应的存储块的电源管理模块发送所述时钟使能信号。
9.根据权利要求1-7中任一项所述的电源控制电路，其特征在于，所述电源控制模块与每个电源管理模块之间设有可控开关；
在所述省电模式下，所述电源控制模块，通过控制不同电源管理模块对应的可控开关导通或关断，来选择向所述激活指令对应的存储块的电源管理模块发送所述时钟使能信号。
10.一种电源控制方法，其特征在于，应用于电源控制电路，所述电源控制电路包括控制模块、电源管理模块以及电源控制模块；所述方法包括：
所述控制模块根据激活指令，控制存储块执行操作；
所述电源管理模块根据时钟使能信号，唤醒所述存储块的本地电源；
所述电源控制模块在省电模式下，选择向激活指令对应的存储块的电源管理模块发送时钟使能信号；以及，在非省电模式下，向所有存储块的电源管理模块发送时钟使能信号；其中，所述省电模式表征寄存器的配置满足预定的低频条件。
11.根据权利要求10所述的方法，其特征在于，所述低频条件包括寄存器配置为启用16BANK模式。
12.根据权利要求10所述的方法，其特征在于，所述低频条件包括寄存器配置为启用动态电压频率调整控制器模式。
13.根据权利要求10所述的方法，其特征在于，所述电源控制电路还包括状态确定模块；所述方法还包括：
所述状态确定模块根据所述寄存器的配置参数，控制所述电源控制模块切换至所述省电模式或所述非省电模式。
14.根据权利要求13所述的方法，其特征在于，所述状态确定模块控制所述电源控制模块切换至省电模式或非省电模式，包括：
所述状态确定模块向所述电源控制模块发送第一信号，以指示所述电源控制模块切换至所述省电模式；或者，向所述电源控制模块发送第二信号，以使所述电源控制模块切换至所述非省电模式。
15.根据权利要求13所述的方法，其特征在于，所述状态确定模块根据所述寄存器的配置参数，控制所述电源控制模块切换至省电模式，包括：
所述状态确定模块从所述寄存器的配置参数中获得时钟频率上限参数；
若所述时钟频率上限参数不高于预定的频率上限值，则所述状态确定模块控制所述电源控制模块切换至所述省电模式。
CN202210041554.0A 2022-01-14 2022-01-14 电源控制电路及控制方法 Active CN114388008B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210041554.0A CN114388008B (zh) 2022-01-14 2022-01-14 电源控制电路及控制方法
US17/940,723 US20230282267A1 (en) 2022-01-14 2022-09-08 Power control circuit and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210041554.0A CN114388008B (zh) 2022-01-14 2022-01-14 电源控制电路及控制方法

Publications (2)

Publication Number Publication Date
CN114388008A CN114388008A (zh) 2022-04-22
CN114388008B true CN114388008B (zh) 2023-08-29

Family

ID=81202595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210041554.0A Active CN114388008B (zh) 2022-01-14 2022-01-14 电源控制电路及控制方法

Country Status (2)

Country Link
US (1) US20230282267A1 (zh)
CN (1) CN114388008B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116704944B (zh) * 2022-09-27 2023-12-05 荣耀终端有限公司 一种屏幕亮度调节方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699309A (en) * 1996-05-13 1997-12-16 Motorola, Inc. Method and apparatus for providing user selectable low power and high performance memory access modes
CN104217747A (zh) * 2013-06-03 2014-12-17 北京兆易创新科技股份有限公司 快闪存储器及快闪存储器基准源电路开关方法
CN105607721A (zh) * 2014-11-18 2016-05-25 Hgst荷兰有限公司 用于设备中的电源管理的资源分配和重新分配
CN106294202A (zh) * 2015-06-12 2017-01-04 联想(北京)有限公司 一种数据存储方法和装置
CN108417240A (zh) * 2018-03-05 2018-08-17 睿力集成电路有限公司 存储器的控制电路、存储器及其控制方法
CN109983423A (zh) * 2016-12-28 2019-07-05 英特尔公司 能够从休眠状态执行调度存储器维护的存储器控制器
CN113454723A (zh) * 2021-05-25 2021-09-28 长江存储科技有限责任公司 用于半导体设备中的功率节省的方法和装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110296098A1 (en) * 2010-06-01 2011-12-01 Dell Products L.P. System and Method for Reducing Power Consumption of Memory
WO2012021380A2 (en) * 2010-08-13 2012-02-16 Rambus Inc. Fast-wake memory
JP5653315B2 (ja) * 2011-07-28 2015-01-14 株式会社東芝 情報処理装置
KR102161818B1 (ko) * 2014-11-14 2020-10-06 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
WO2016081192A1 (en) * 2014-11-20 2016-05-26 Rambus Inc. Memory systems and methods for improved power management
US9754655B2 (en) * 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US10347306B2 (en) * 2016-06-21 2019-07-09 Samsung Electronics Co., Ltd. Self-optimized power management for DDR-compatible memory systems
US9564180B1 (en) * 2016-06-24 2017-02-07 Invecas, Inc. Deep-sleep wake up for a memory device
US10345885B2 (en) * 2016-09-27 2019-07-09 Intel Corporation Power control of a memory device through a sideband channel of a memory bus
US20210064119A1 (en) * 2019-08-26 2021-03-04 Micron Technology, Inc. Bank configurable power modes
US11061619B1 (en) * 2020-03-23 2021-07-13 Western Digital Technologies, Inc. Power management for data storage devices implementing non-volatile memory (NVM) sets
US11204833B1 (en) * 2020-06-19 2021-12-21 Western Digital Technologies, Inc. NVM endurance group controller using shared resource architecture
CN114627909A (zh) * 2021-02-05 2022-06-14 台湾积体电路制造股份有限公司 存储器设计中的电源管理的系统和方法
US11868266B2 (en) * 2021-03-11 2024-01-09 Micron Technology, Inc. Bank redistribution based on power consumption
KR20220142781A (ko) * 2021-04-15 2022-10-24 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699309A (en) * 1996-05-13 1997-12-16 Motorola, Inc. Method and apparatus for providing user selectable low power and high performance memory access modes
CN104217747A (zh) * 2013-06-03 2014-12-17 北京兆易创新科技股份有限公司 快闪存储器及快闪存储器基准源电路开关方法
CN105607721A (zh) * 2014-11-18 2016-05-25 Hgst荷兰有限公司 用于设备中的电源管理的资源分配和重新分配
CN106294202A (zh) * 2015-06-12 2017-01-04 联想(北京)有限公司 一种数据存储方法和装置
CN109983423A (zh) * 2016-12-28 2019-07-05 英特尔公司 能够从休眠状态执行调度存储器维护的存储器控制器
CN108417240A (zh) * 2018-03-05 2018-08-17 睿力集成电路有限公司 存储器的控制电路、存储器及其控制方法
CN113454723A (zh) * 2021-05-25 2021-09-28 长江存储科技有限责任公司 用于半导体设备中的功率节省的方法和装置

Also Published As

Publication number Publication date
US20230282267A1 (en) 2023-09-07
CN114388008A (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
US6930949B2 (en) Power savings in active standby mode
US8149644B2 (en) Memory system and method that changes voltage and frequency
US6781911B2 (en) Early power-down digital memory device and method
JP4216457B2 (ja) 半導体記憶装置及び半導体装置
KR100357732B1 (ko) 전력을 적게 소비하는 동기식반도체메모리시스템
US7548468B2 (en) Semiconductor memory and operation method for same
US10510395B2 (en) Protocol for refresh between a memory controller and a memory
US6597615B2 (en) Refresh control for semiconductor memory device
CN114388008B (zh) 电源控制电路及控制方法
JP3725715B2 (ja) クロック同期システム
JP2003131935A (ja) シンクロナスｄｒａｍコントローラおよびその制御方法
US7889570B2 (en) Memory device input buffer, related memory device, controller and system
US20230206986A1 (en) Low power clock injection during idle mode operations
US8675440B2 (en) Method controlling deep power down mode in multi-port semiconductor memory
KR20120098327A (ko) 반도체 메모리 장치
US5812482A (en) Wordline wakeup circuit for use in a pulsed wordline design
JP4703010B2 (ja) 半導体メモリディバイス
US7715264B2 (en) Method and apparatus for selectively disabling termination circuitry
CN114384996B (zh) 电源控制电路及控制方法
JP4834051B2 (ja) 半導体記憶装置及び半導体装置
WO2007089125A1 (en) Portable device and method for controlling deep power down mode of shared memory
JPH08273355A (ja) パワーダウンメモリ制御ユニット
JP2019096370A (ja) 揮発性メモリデバイス及びそのセルフリフレッシュ方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant