JPS63266568A - Ｄｍａコントローラ - Google Patents
ＤｍａコントローラInfo
- Publication number
- JPS63266568A JPS63266568A JP9979187A JP9979187A JPS63266568A JP S63266568 A JPS63266568 A JP S63266568A JP 9979187 A JP9979187 A JP 9979187A JP 9979187 A JP9979187 A JP 9979187A JP S63266568 A JPS63266568 A JP S63266568A
- Authority
- JP
- Japan
- Prior art keywords
- dma controller
- dma
- operation request
- transfer
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、データ転送制御技術さらにはマイクロコン
ピュータシステムに適用して特に有効な技術に関し、例
えば、メモリと周辺装置との間でＣＰＵを介さずにデー
タを転送させるＤＭＡ （ダイレクト・メモリ・アクセ
ス）コントローラに利用して有効な技術に関する。
ピュータシステムに適用して特に有効な技術に関し、例
えば、メモリと周辺装置との間でＣＰＵを介さずにデー
タを転送させるＤＭＡ （ダイレクト・メモリ・アクセ
ス）コントローラに利用して有効な技術に関する。
［従来の技術］
ＤＭＡコントローラを有するシステムにおいては、複数
の周辺装置で一つのＤＭＡコントローラを共用したい場
合がある。その場合、最も一般的な方法は、ＤＭＡ転送
をしたい周辺装置（要求ソース）からＣＰＵ （マイク
ロプロセッサ）に対して割込みをかけ、ＣＰＵが要求元
を判別して割込みコントローラに対しコマンドの発行を
行なう方法である。
の周辺装置で一つのＤＭＡコントローラを共用したい場
合がある。その場合、最も一般的な方法は、ＤＭＡ転送
をしたい周辺装置（要求ソース）からＣＰＵ （マイク
ロプロセッサ）に対して割込みをかけ、ＣＰＵが要求元
を判別して割込みコントローラに対しコマンドの発行を
行なう方法である。
しかしながら、この方法によると、Ｄ Ｍ Ａ転送要求
が発生してから転送を開始するまでにＣＰＵが介入する
ため、オーバヘッドが大きいという欠点がある。
が発生してから転送を開始するまでにＣＰＵが介入する
ため、オーバヘッドが大きいという欠点がある。
また、ＤＭＡコントローラの１つのチャネルを、複数の
周辺装置で共用する他の方法として、シーメンス社製５
Ａ８８２２５８ （ＤＭＡコントローラ）に、インテル
社製１８２５９ （割込みコントローラ）を組み合わせ
た第３図のようなシステムが知られている。このシステ
ムでは、ＤＭＡコントローラが自分からコマンドを取り
に行くことができる機能を有しているため、ある周辺装
置でＤＭＡ転送要因が発生すると、先ず、周辺装置が割
込みコントローラ３に対してＤＭＡ動作要求を発行する
。すると、割込みコントローラ３は、複数の周辺装置か
ら発行されるＤＭＡ動作要求信号を判別して、ＤＭＡコ
ントローラ２に対して動作要求信号を出力するとともに
、予めプログラムされている要求元に対応した割込みベ
クタを発行する。
周辺装置で共用する他の方法として、シーメンス社製５
Ａ８８２２５８ （ＤＭＡコントローラ）に、インテル
社製１８２５９ （割込みコントローラ）を組み合わせ
た第３図のようなシステムが知られている。このシステ
ムでは、ＤＭＡコントローラが自分からコマンドを取り
に行くことができる機能を有しているため、ある周辺装
置でＤＭＡ転送要因が発生すると、先ず、周辺装置が割
込みコントローラ３に対してＤＭＡ動作要求を発行する
。すると、割込みコントローラ３は、複数の周辺装置か
ら発行されるＤＭＡ動作要求信号を判別して、ＤＭＡコ
ントローラ２に対して動作要求信号を出力するとともに
、予めプログラムされている要求元に対応した割込みベ
クタを発行する。
このベクタは、ＤＭＡ転送動作コマンドや転送元、転送
先のアドレスがテーブルの形で格納されたメモリ４上の
参照アドレスを示す。ＤＭＡコントローラ２は、データ
バス１２を介して割込みコントローラ３からベクタを受
取ると、メモリ４上からコマンドと転送情報を読み取り
、実行するようにされている（日経マグロウヒル社発行
、「日経エレクトロニクス、１９８６年２月１０日号」
第２５９頁〜第２７９頁参照）。
先のアドレスがテーブルの形で格納されたメモリ４上の
参照アドレスを示す。ＤＭＡコントローラ２は、データ
バス１２を介して割込みコントローラ３からベクタを受
取ると、メモリ４上からコマンドと転送情報を読み取り
、実行するようにされている（日経マグロウヒル社発行
、「日経エレクトロニクス、１９８６年２月１０日号」
第２５９頁〜第２７９頁参照）。
［発明が解決しようとする問題点］
上記５ＡＢ８２２５８ （ＤＭＡコントローラ）および
１８２５９ （割込みコントローラ）を用いて、ＤＭＡ
コントローラの１つのチャネルを複数のソースで共用す
るシステムを構成すると、構成チップ数が多くなるため
、コストが高くなる。また、ＤＭＡコントローラは、割
込みコントローラを介して、動作要求およびコマンドテ
ーブルのアドレスを受は取るため、ＣＰＵの負担は軽減
されるが動作要求を受は付けてからデータ転送を開始す
るまでの時間が充分に短縮されない。
１８２５９ （割込みコントローラ）を用いて、ＤＭＡ
コントローラの１つのチャネルを複数のソースで共用す
るシステムを構成すると、構成チップ数が多くなるため
、コストが高くなる。また、ＤＭＡコントローラは、割
込みコントローラを介して、動作要求およびコマンドテ
ーブルのアドレスを受は取るため、ＣＰＵの負担は軽減
されるが動作要求を受は付けてからデータ転送を開始す
るまでの時間が充分に短縮されない。
本発明の目的は、１つのＤＭＡコントローラを複数の周
辺装置で共用するシステムにおいて、各要求元への応答
時間を短くし、かつシステム構成の簡略化を図ることに
ある。
辺装置で共用するシステムにおいて、各要求元への応答
時間を短くし、かつシステム構成の簡略化を図ることに
ある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［問題点を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、ＤＭＡコントローラの１チヤネル当りに複数
本の動作要求入力端子を設けるとともに、ＤＭＡコント
ローラ内には上記各動作要求入力端子に対応してそれぞ
れポインタ（レジスタ）を設け、このポインタには、Ｄ
ＭＡ転送コマンドや転送元、転送先の先頭アドレス等の
転送情報がテーブルとして格納されているメモリ上の対
応するアドレス（テーブル参照アドレス）を設定するよ
うにした。
本の動作要求入力端子を設けるとともに、ＤＭＡコント
ローラ内には上記各動作要求入力端子に対応してそれぞ
れポインタ（レジスタ）を設け、このポインタには、Ｄ
ＭＡ転送コマンドや転送元、転送先の先頭アドレス等の
転送情報がテーブルとして格納されているメモリ上の対
応するアドレス（テーブル参照アドレス）を設定するよ
うにした。
［作用］
上記した手段によれば、ＤＭＡコントローラが動作要求
を受は付けると、要求を受は付けた動作要求入力端子に
対応するポインタの内容（テーブル参照アドレス）を出
力し、そのテーブル参照アドレスに基づいて、動作要求
元に対応した転送動作コマンドをメモリ上から読み出し
、ＣＰＵが介在することなく転送動作を実行できるよう
にし。
を受は付けると、要求を受は付けた動作要求入力端子に
対応するポインタの内容（テーブル参照アドレス）を出
力し、そのテーブル参照アドレスに基づいて、動作要求
元に対応した転送動作コマンドをメモリ上から読み出し
、ＣＰＵが介在することなく転送動作を実行できるよう
にし。
これにより、割込みコントローラの不要な簡単なシステ
ム構成で、ＤＭＡコントローラが要求を受は付けてから
データ転送動作を開始するまでの時間すなわちＤＭＡコ
ントローラの応答時間の短縮を図るという上記目的を達
成することができる。
ム構成で、ＤＭＡコントローラが要求を受は付けてから
データ転送動作を開始するまでの時間すなわちＤＭＡコ
ントローラの応答時間の短縮を図るという上記目的を達
成することができる。
［実施例］
第１図に、本発明を適用したＤＭＡコントローラの一実
施例が示されている。
施例が示されている。
この実施例のＤＭＡコントローラは、ＤＭＡコントロー
ラ全体の動作を所定の手順にしたがって制御するシーケ
ンサ２１と、データ転送元や転送先のアドレス発生等を
行なう実行部２２と、コントロールレジスタやステータ
ス・レジスタ等を有し、コントローラの動作モードの決
定等を行なう制御部２３等により構成されている。
ラ全体の動作を所定の手順にしたがって制御するシーケ
ンサ２１と、データ転送元や転送先のアドレス発生等を
行なう実行部２２と、コントロールレジスタやステータ
ス・レジスタ等を有し、コントローラの動作モードの決
定等を行なう制御部２３等により構成されている。
そして、この実施例のＤＭＡコントローラには、４本の
ＤＭＡ動作要求入力端子２４ａ〜２４ｄと、各端子に対
応されたコマンドアドレスレジスタ２５ａ、２５ｂ、２
５ｃ、２５ｄからなるポインタが設けられている。
ＤＭＡ動作要求入力端子２４ａ〜２４ｄと、各端子に対
応されたコマンドアドレスレジスタ２５ａ、２５ｂ、２
５ｃ、２５ｄからなるポインタが設けられている。
動作要求入力端子２４ａ〜２４ｄには、外部の周辺装置
が一対一の対応で接続される。また、コマントアドレス
レジスタ２５ａ〜２５ｄには、ＤＭＡ転送コマンドや転
送元、転送先の先頭アドレス等の転送情報が周辺装置に
対応してテーブルという形で格納さ九たメモリのテーブ
ル参照アドレスが設定される。メモリ上へのコマンドテ
ーブルの形成およびＤＭＡコントローラ内の上記コマン
ドアドレスレジスタへの参照アドレスの設定は、予めマ
イクロプロセッサによって行なわれる。
が一対一の対応で接続される。また、コマントアドレス
レジスタ２５ａ〜２５ｄには、ＤＭＡ転送コマンドや転
送元、転送先の先頭アドレス等の転送情報が周辺装置に
対応してテーブルという形で格納さ九たメモリのテーブ
ル参照アドレスが設定される。メモリ上へのコマンドテ
ーブルの形成およびＤＭＡコントローラ内の上記コマン
ドアドレスレジスタへの参照アドレスの設定は、予めマ
イクロプロセッサによって行なわれる。
第２図には、上記実施例のＤＭＡコントローラを用いて
、複数の周辺装置で１つのチャネルを共用するようにし
たマイクロコンピュータシステムの一例が示されている
。
、複数の周辺装置で１つのチャネルを共用するようにし
たマイクロコンピュータシステムの一例が示されている
。
第２図において、符号１で示されているのがＣＰＵ（マ
イクロプロセッサ）、符号２で示されているのが上記実
施例のＤＭＡコントローラ、符号４で示されているのが
前述したコマンドテーブル等が格納されているメモリで
ある。また、符号５ａ〜５ｄで示されているのは、Ｉ／
○等の周辺装置であり、これらの周辺装置５ａ〜５ｄが
ら上記ＤＭＡコントローラ２のＤＭＡ動作要求入力端子
２４ ａ −２４ｄに対して、ＤＭＡ？ｊＪ作要求信号
ＤＲＥＱが直接入力可能にされている。
イクロプロセッサ）、符号２で示されているのが上記実
施例のＤＭＡコントローラ、符号４で示されているのが
前述したコマンドテーブル等が格納されているメモリで
ある。また、符号５ａ〜５ｄで示されているのは、Ｉ／
○等の周辺装置であり、これらの周辺装置５ａ〜５ｄが
ら上記ＤＭＡコントローラ２のＤＭＡ動作要求入力端子
２４ ａ −２４ｄに対して、ＤＭＡ？ｊＪ作要求信号
ＤＲＥＱが直接入力可能にされている。
このシステムにおいて、各周辺装置５ａ〜５ｄからＤＭ
Ａコントローラ２にＤＭＡ動作要求信号ＤＲＥＱ０〜Ｄ
ＲＥＱ３が入ると、制御部２３によりシーケンサ２１が
起動され、コマンドアドレスレジスタ２５ａ〜２５ｄの
うち、動作要求元に対応したものが１つ選択されてその
内容（参照アドレス）がアドレスバス１１上に出力され
る。そして、データバス１２を介してメモリ４上からコ
マンドおよび転送情報が読み取られ、バスの空サイクル
を利用し、あるいはＣＰＵに対してバスの解放要求を行
なってから、指定されたデータ転送動作が実行される。
Ａコントローラ２にＤＭＡ動作要求信号ＤＲＥＱ０〜Ｄ
ＲＥＱ３が入ると、制御部２３によりシーケンサ２１が
起動され、コマンドアドレスレジスタ２５ａ〜２５ｄの
うち、動作要求元に対応したものが１つ選択されてその
内容（参照アドレス）がアドレスバス１１上に出力され
る。そして、データバス１２を介してメモリ４上からコ
マンドおよび転送情報が読み取られ、バスの空サイクル
を利用し、あるいはＣＰＵに対してバスの解放要求を行
なってから、指定されたデータ転送動作が実行される。
この実施例では、ＤＭＡコントローラに、複数の周辺装
置からの動作要求信号が直接入力されるため、動作要求
元の判定が短時間で実行でき、要求元に対応した動作を
起動するための時間が短縮される。また、コマンドのア
ドレスを、ＤＭＡコントローラ内のコマンドアドレスレ
ジスタに持つているため、コマンドをメモリ上のテーブ
ルから読み込む動作を短い手続で実行することができ、
前述のことと合わせてＤＭＡコントローラの応答時間、
即ち、動作要求を受けてからデータ転送動作を始めるま
での時間が短縮される。
置からの動作要求信号が直接入力されるため、動作要求
元の判定が短時間で実行でき、要求元に対応した動作を
起動するための時間が短縮される。また、コマンドのア
ドレスを、ＤＭＡコントローラ内のコマンドアドレスレ
ジスタに持つているため、コマンドをメモリ上のテーブ
ルから読み込む動作を短い手続で実行することができ、
前述のことと合わせてＤＭＡコントローラの応答時間、
即ち、動作要求を受けてからデータ転送動作を始めるま
での時間が短縮される。
なお、上記実施例では、ＤＭＡコントローラに４個のＤ
ＭＡ動作要求入力端子が設けられているが、端子の数は
４個に限定されるものでない。また、ＤＭＡコントロー
ラ５に用意された複数のチャネルごとに４個その他任意
の数のＤＭＡ動作要求入力端子を設けるようにしてもよ
い。
ＭＡ動作要求入力端子が設けられているが、端子の数は
４個に限定されるものでない。また、ＤＭＡコントロー
ラ５に用意された複数のチャネルごとに４個その他任意
の数のＤＭＡ動作要求入力端子を設けるようにしてもよ
い。
ただし、簡易なマイクロコンピュータシステムでは、Ｄ
ＭＡ転送を必要とする周辺装置が４個以上であることが
多いので、上記実施例のととくＤＡＭ動作要求入力端子
は４本もあれば充分である。
ＭＡ転送を必要とする周辺装置が４個以上であることが
多いので、上記実施例のととくＤＡＭ動作要求入力端子
は４本もあれば充分である。
これによって、ＤＭＡコントローラ自身も簡略化される
。
。
さらに、マイクロプロセッサが介在することなくＤＭＡ
コントローラによるＤＭＡ転送制御が行なえるため、マ
イクロプロセッサの負担が軽減され、システムのスルー
プットが向上する。また、ＤＭＡコントローラ自身がメ
モリ上のコマンドの参照アドレスを知っていて、動作要
求入力端子への要求信号の入力によって直ちに対応する
コマンドをメモリに取りに行くようにされているため、
ベクタを生成する割込みコントローラ等が不要となり、
システムが簡略化される。
コントローラによるＤＭＡ転送制御が行なえるため、マ
イクロプロセッサの負担が軽減され、システムのスルー
プットが向上する。また、ＤＭＡコントローラ自身がメ
モリ上のコマンドの参照アドレスを知っていて、動作要
求入力端子への要求信号の入力によって直ちに対応する
コマンドをメモリに取りに行くようにされているため、
ベクタを生成する割込みコントローラ等が不要となり、
システムが簡略化される。
以上説明したように上記実施例は、ＤＭＡコントローラ
の１チヤネル当りに複数本の動作要求入力端子を設ける
とともに、ＤＭＡコントローラ内には上記各要求入力端
子に対応してそれぞれコマンドアドレスレジスタを設け
、このレジスタには、ＤＭＡ転送コマンドや転送元、転
送先の先頭アドレス等の転送情報がテーブルとして格納
されているメモリ上のテーブル参照アドレスを設定して
おくようにしたので、ＤＭＡコントローラが動作要求を
受は付けると、要求を受は付けた動作要求入力端子に対
応されたコマンドアドレスレジスタの内容を出力し、そ
のテーブル参照アドレスに基づいて動作要求元に対応し
た転送動作コマンドをメモリ上から読み出し、ＣＰＵが
介在することく転送動作が実行されるという作用により
、割込みコントローラを必要としない簡易なシステム構
成で。
の１チヤネル当りに複数本の動作要求入力端子を設ける
とともに、ＤＭＡコントローラ内には上記各要求入力端
子に対応してそれぞれコマンドアドレスレジスタを設け
、このレジスタには、ＤＭＡ転送コマンドや転送元、転
送先の先頭アドレス等の転送情報がテーブルとして格納
されているメモリ上のテーブル参照アドレスを設定して
おくようにしたので、ＤＭＡコントローラが動作要求を
受は付けると、要求を受は付けた動作要求入力端子に対
応されたコマンドアドレスレジスタの内容を出力し、そ
のテーブル参照アドレスに基づいて動作要求元に対応し
た転送動作コマンドをメモリ上から読み出し、ＣＰＵが
介在することく転送動作が実行されるという作用により
、割込みコントローラを必要としない簡易なシステム構
成で。
ＤＭＡコントローラの応答時間の短縮を図ることができ
、これによってシステムのスループットが向上されると
いう効果がある。
、これによってシステムのスループットが向上されると
いう効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、各チャネルごと
に４個のＤＭＡ動作要求入力端子を設ける必要はなく、
複数用意されたチャネルのうち一部についてのみＤＭＡ
動作要求入力端子を設け、他のチャネルについては従来
方式をそのまま適用するようにしてもよい。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、各チャネルごと
に４個のＤＭＡ動作要求入力端子を設ける必要はなく、
複数用意されたチャネルのうち一部についてのみＤＭＡ
動作要求入力端子を設け、他のチャネルについては従来
方式をそのまま適用するようにしてもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロプロセッサ
と別個のＬＳＩチップとして構成されるＤＭＡコントロ
ーラに適用したものについて説明したが、この発明はそ
れに限定されるものでなく、ＤＭＡコントローラを内蔵
したシングルチップマイコンその他のデータ処理装置一
般に利用することができる。
をその背景となった利用分野であるマイクロプロセッサ
と別個のＬＳＩチップとして構成されるＤＭＡコントロ
ーラに適用したものについて説明したが、この発明はそ
れに限定されるものでなく、ＤＭＡコントローラを内蔵
したシングルチップマイコンその他のデータ処理装置一
般に利用することができる。
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
一つのＤＭＡコントローラを複数の周辺装置で共用する
システムを構成する場合に、割込みコントローラの不要
な簡単なシステム構成で、ＤＭＡコントローラが要求を
受は付けてからデータ転送動作を開始するまでの時間す
なわちＤＭＡコントローラの応答時間の短縮を図るとと
もに、ＣＰＵが介在することなく転送動作を実行できる
ようにしてＣＰＵの負担を軽減し、これによって、シス
テムのスループットを向上させることができる。
システムを構成する場合に、割込みコントローラの不要
な簡単なシステム構成で、ＤＭＡコントローラが要求を
受は付けてからデータ転送動作を開始するまでの時間す
なわちＤＭＡコントローラの応答時間の短縮を図るとと
もに、ＣＰＵが介在することなく転送動作を実行できる
ようにしてＣＰＵの負担を軽減し、これによって、シス
テムのスループットを向上させることができる。
第１図は、本発明に係るＤＭＡコントローラの一実施例
を示すブロック図、 第２図は、上記実施例のＤＭＡコントローラを用いたマ
イクロコンピュータシステムの構成例を示すブロック図
、 第３図は、ＤＭＡコントローラの１つのチャネルを複数
の周辺装置で共用する従来のマイクロコンビ・ユータシ
ステムの一例を示すブロック図である。 １・・・・ＣＰＵ （マイクロプロセッサ）、２・・・
・ＤＭＡコントローラ、４・・・・メモリ、５ａ〜５ｄ
・・・・周辺装置、１１・・・・アドレスバス、１２・
・・・データバス、２１・・・・シーケンサ、２２・・
・・実行部、２３・・・・制御部、２４ａ〜２４ｄ・・
・・ＤＭＡ動作要求入力端子、２５ａ〜２５ｄ・・・°
ポインタ（コマンドアドレスレジスタ）、ＤＲＥＱ・・
・・ＤＭＡ動作要求信号。 第 １ 図 第 ２ 図
を示すブロック図、 第２図は、上記実施例のＤＭＡコントローラを用いたマ
イクロコンピュータシステムの構成例を示すブロック図
、 第３図は、ＤＭＡコントローラの１つのチャネルを複数
の周辺装置で共用する従来のマイクロコンビ・ユータシ
ステムの一例を示すブロック図である。 １・・・・ＣＰＵ （マイクロプロセッサ）、２・・・
・ＤＭＡコントローラ、４・・・・メモリ、５ａ〜５ｄ
・・・・周辺装置、１１・・・・アドレスバス、１２・
・・・データバス、２１・・・・シーケンサ、２２・・
・・実行部、２３・・・・制御部、２４ａ〜２４ｄ・・
・・ＤＭＡ動作要求入力端子、２５ａ〜２５ｄ・・・°
ポインタ（コマンドアドレスレジスタ）、ＤＲＥＱ・・
・・ＤＭＡ動作要求信号。 第 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、１つのチャネルつき複数の動作要求入力端子が設け
られ、動作要求元の装置に応じた異なるデータ転送動作
が実行可能に構成されてなることを特徴とするデータ転
送制御装置。 ２、上記複数の動作要求入力端子の各々に対応してポイ
ンタがそれぞれ設けられ、上記動作要求入力端子からの
入力に基づいて、上記ポインタによって示されるメモリ
上のアドレスから実行すべき動作要求に対応した転送動
作コマンドを読み取り、実行するように構成されてなる
ことを特徴とする特許請求の範囲第１項記載のデータ転
送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099791A JP2619385B2 (ja) | 1987-04-24 | 1987-04-24 | Ｄｍａコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099791A JP2619385B2 (ja) | 1987-04-24 | 1987-04-24 | Ｄｍａコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63266568A true JPS63266568A (ja) | 1988-11-02 |
| JP2619385B2 JP2619385B2 (ja) | 1997-06-11 |
Family
ID=14256743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099791A Expired - Fee Related JP2619385B2 (ja) | 1987-04-24 | 1987-04-24 | Ｄｍａコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619385B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111782154A (zh) * | 2020-07-13 | 2020-10-16 | 北京四季豆信息技术有限公司 | 数据搬移方法、装置及系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6087050U (ja) * | 1983-11-16 | 1985-06-15 | 三菱電機株式会社 | デ−タ転送制御装置 |
-
1987
- 1987-04-24 JP JP62099791A patent/JP2619385B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6087050U (ja) * | 1983-11-16 | 1985-06-15 | 三菱電機株式会社 | デ−タ転送制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111782154A (zh) * | 2020-07-13 | 2020-10-16 | 北京四季豆信息技术有限公司 | 数据搬移方法、装置及系统 |
| CN111782154B (zh) * | 2020-07-13 | 2023-07-04 | 芯象半导体科技(北京)有限公司 | 数据搬移方法、装置及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2619385B2 (ja) | 1997-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192442B1 (en) | Interrupt controller | |
| JPS63266568A (ja) | Ｄｍａコントローラ | |
| JP2723970B2 (ja) | データ転送制御装置 | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JPH06110828A (ja) | メモリ制御装置 | |
| JPS63182764A (ja) | 記憶装置制御方式 | |
| JPH01266651A (ja) | 半導体メモリ装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS6337418B2 (ja) | ||
| JPH04267455A (ja) | マイクロコンピュータシステム | |
| JPS6214866B2 (ja) | ||
| JPS61233860A (ja) | デ−タ転送方式 | |
| JPS62224849A (ja) | デ−タ処理システム | |
| JPH02280257A (ja) | Ｄｍａ制御回路 | |
| JPS62175852A (ja) | レジスタアクセス装置 | |
| JPH03160546A (ja) | バスコンバート方式のコンピュータシステム | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPH05181739A (ja) | メモリ・アクセス制御装置 | |
| JPS63174133A (ja) | 割込み制御装置 | |
| JPH03113555A (ja) | バスリピータ装置 | |
| JPH01126749A (ja) | 周辺機器データ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |