JPH01185755A - バス獲得方式 - Google Patents

バス獲得方式

Info

Publication number
JPH01185755A
JPH01185755A JP1027488A JP1027488A JPH01185755A JP H01185755 A JPH01185755 A JP H01185755A JP 1027488 A JP1027488 A JP 1027488A JP 1027488 A JP1027488 A JP 1027488A JP H01185755 A JPH01185755 A JP H01185755A
Authority
JP
Japan
Prior art keywords
bus
user system
control device
user
storage circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1027488A
Other languages
English (en)
Inventor
Tsuneo Fujiwara
藤原 常雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1027488A priority Critical patent/JPH01185755A/ja
Publication of JPH01185755A publication Critical patent/JPH01185755A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報通信分野に利用される。
本発明は、情報処理装置におけるバス獲得方式一つのバ
スに複数のユーザシステムが接続され、そのバスの使用
をバス制御装置により行うバス獲得方式において、 前記ユーザシステムがバス使用のバスリクエスト信号を
前記バス制御装置に対して出力する際に、同時に、使用
期間等のバス使用条件を示すデータを出力し、前記バス
制御装置はこのデータを記憶回路に記憶しておく、そし
て前記ユーザシステムがバスリクエスト信号を送出後す
ぐにバスアク/リッジ信号が返送されてこない場合に、
前記記憶回路の内容を読み出しバス使用状況を知ること
ができるようにすることにより、 ユーザシステムにおける処理の効率化を図ったものであ
る。
〔従来の技術〕
一つのバスに複数のバス使用者(ユーザシステム)が接
続されていて、バス使用要求が複数のユーザシステムか
らあった場合、ユーザシステムの中から一つを選んで、
そのユーザシステムにバス使用を許可するという制御が
必要となるが、従来は以下のように行われていた。
バスシステム内にバスを制御するバス制御装置を設け、
そのバス制御装置に対し各ユーザシステムは、バス使用
を要求するためのバスリクエスト信号を論理「1」 (
有意レベル)とし、前記バス制御装置はバス使用の許可
を与えるためのパスアクノリッジ信号を論理「1」とし
て、バス使用が使用可能なユーザシステムに対して知ら
せる。前記バス制御装置は、複数のユーザシステムがバ
スリクエスト信号を論理「1」とすると、あらかじめ定
められた優先順位の順に従い、バスリクエスト信号を論
理「1」とした中から最も優先順位の高いユーザシステ
ムに対して、バスアクノリッジ信号を論理「1」として
バス使用権を与えていた。
また、一つのユーザシステムがバス使用中に、他の複数
のユーザシステムがバスリクエスト信号を論理「1」と
すると、その中で最も優先順位の高いユーザシステムに
対しパスアクノリッジ信号を論理「1」にする準備をし
、バスを使用していたユーザシステムがバス使用を終了
すると、パスアクノリッジ信号を次のユーザシステムに
対し論理「1」にして、バスの使用権を与えていた。
〔発明が解決しようとする問題点〕
前述した従来のバス獲得方式では、一つのユーザシステ
ムがバスを使用中に他のユーザシステムがバスを使用し
たい場合、現在のバス使用の状況カバスを使用したいユ
ーザシステムはわかラス、アクノリッジ信号が論理「1
」になるまでひたすら待つことになり、その間そのユー
ザシステムでは他になにもすることもできないので、効
率的な処理ができない欠点があった。
本発明の目的は、前記の欠点を除去することにより、ユ
ーザシステムがバス使用の状況を知ることができ、ユー
ザシステムが処理を効率的に行うことができるバス獲得
方式を提供することにある。
〔問題点を解決するための手段〕
本発明は、一つのバスに接続された複数のユーザシステ
ムと、前記バスの使用を制御するバス制御装置とを備え
たバス獲得方式において、各ユーザシステムと前記バス
制御装置間にそれぞれデータの転送を行う連絡用バスを
設け、前記連絡用バスを通して前記ユーザシステムから
前記バス制御装置に対して転送されるデータを記憶する
記憶回路を前記バス制御装置内に設け、前記各ユーザシ
ステム内に前記記憶回路に対して前記データの書き込み
および読み出しを行う手段を設けたことを特徴とする。
〔作用〕
ユーザシステムは、バスリクエスト信号をバス制御装置
へ出力する際に、同時に、連絡用バスを介して使用期間
等のバス使用条件のデータを送出する。バス制御装置は
このバス使用条件データをその記憶回路に記憶する。そ
して前記ユーザシステムはバスリクエスト信号を送出後
すぐにパスアクノリッジ信号が得られない場合に、前記
連絡用バスを介して前記記憶回路に記憶されたデータを
読み出し、バスの使用状況を把握する。
従って、前記ユーザシステムは、バス使用状況に応じて
、例えばなかなかパスアクノリッジ信号が得られない状
況のときには、自システム内での処理を実行するなど、
処理の効率化を図ることが可能となる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
図は本発明の一実施例を示すブロック構成図である。本
実施例は、一つのバス41に接続された二つのユーザシ
ステム20および30と、バス41の使用を制御するバ
ス制御装置10とを備えたバス獲得方式において、各ユ
ーザシステム20および30とバス制御装置10間にそ
れぞれデータの転送を行う連絡用バス24および34を
設け、バス制御装置10内に連路用バス24および34
を通してユーザシステム20および30からバス制御装
置10に対して転送されるデータを記憶する記憶回路1
1を設け、ユーザシステム20および30内に、それぞ
れ記憶回路11へバス使用条件データの書き込みおよび
読み出しを行う手段としての書込み読出し手段21およ
び31を設けたものである。
本発明の特徴は、図において、連絡用バス23および3
3と、記憶回路11と、書込み読出し手段21および3
1とを設けたことにある。
次に、本実施例の動作について説明する。
各ユーザシステム20および30は、バス41を使用し
たい場合、バス制御装置10に対してバスリクエスト信
号22および32を論理「1」 (有意レベル)とし、
同時に連絡用バス24および34を用いて、バス使用期
間等のバス使用条件をバス制御装置10内の記憶回路1
1に対し書込み読出し手段21および31により書き込
む。このとき、ユーザシステム20の要求が受けつけら
れ、バスアクノリッジ信号23が論理「1」になったと
しよう。
ユーザシステム30は、バスリクエスト信号32を論理
「1」にしたにもかかわらず、パスアクノリッジ信号3
3が論理「1」にならないため、他のニーサシステム2
0がバス41を使用していることを知ると、連絡用バス
34を使用してバス41の使用状況をその書込み読出し
手段31によりバス制御装置10内の記憶回路11から
読み出す。そして、ユーザシステム20がバス41を使
用中で使用期間がどれくらいであるか等の状況を知る。
ユーザシステム30はその状況をもとに、ユーザシステ
ム30内の自システムの処理を行うなど、処理の効率向
上を図る。
〔発明の効果〕
以上説明したように、本発明は、一つのバスに接続され
る複数のユーザシステムとバス制御装置との間に、デー
タを転送する連絡用バスと、各ユーザがバス使用を行う
場合に各ユーザからバスの使用条件が書き込まれる記憶
回路をバス制御装置内に有することにより、 一つのユーザシステムがバスを使用している場合に、他
のユーザシステムがバスを使用するため待っているとき
に、バスの使用状況を前記バス制御装置内の前記記憶回
路から読み出すことにより、バス使用状況を知ることが
可能となり、待つ期間が長い場合、ユーザシステム内の
自システムの処理を進めることにより効率的に処理を行
える効果がある。
【図面の簡単な説明】
図は本発明の一実施例を示すブロック構成図。 10・・・バス制御装置、11・・・記憶回路、20.
30・・・ユーザシステム、21.31・・・書込み読
出し手段、22.32・・・バスリクエスト信号、23
.33・・・パスアクノリッジ信号、24.34・・・
連絡用バス、41・・・バス。

Claims (1)

  1. 【特許請求の範囲】 1、一つのバス(41)に接続された複数のユーザシス
    テム(20、30)と、前記バスの使用を制御するバス
    制御装置(10)とを備えたバス獲得方式において、 各ユーザシステムと前記バス制御装置間にそれぞれデー
    タの転送を行う連絡用バス(23、33)を設け、 前記連絡用バスを通して前記ユーザシステムから前記バ
    ス制御装置に対して転送されるデータを記憶する記憶回
    路(11)を前記バス制御装置内に設け、 前記各ユーザシステム内に前記記憶回路に対して前記デ
    ータの書き込みおよび読み出しを行う手段を設けた ことを特徴とするバス獲得方式。
JP1027488A 1988-01-20 1988-01-20 バス獲得方式 Pending JPH01185755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1027488A JPH01185755A (ja) 1988-01-20 1988-01-20 バス獲得方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1027488A JPH01185755A (ja) 1988-01-20 1988-01-20 バス獲得方式

Publications (1)

Publication Number Publication Date
JPH01185755A true JPH01185755A (ja) 1989-07-25

Family

ID=11745735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1027488A Pending JPH01185755A (ja) 1988-01-20 1988-01-20 バス獲得方式

Country Status (1)

Country Link
JP (1) JPH01185755A (ja)

Similar Documents

Publication Publication Date Title
US5432915A (en) Interprocessor communication system in an information processing system enabling communication between execution processor units during communication between other processor units
US20020091957A1 (en) Multiprocessor array
JPH01185755A (ja) バス獲得方式
JP2619385B2 (ja) Dmaコントローラ
JPH069036B2 (ja) 入出力制御装置
JPH04106651A (ja) システムバスの制御装置
JPH04225458A (ja) コンピュータ
JPS6097457A (ja) バス制御方式
JPS59231952A (ja) マルチプロセツサ間通信制御方式
JP2803270B2 (ja) Scsiホストアダプタ回路
JPH02201559A (ja) 階層化メモリ制御装置
JPH04359353A (ja) バス制御装置
JPH09274601A (ja) バス制御回路
JPS6143369A (ja) マルチプロセツサシステム
JPS61190669A (ja) テレメ−タリング装置
JPS60146354A (ja) 情報処理方式
JPH08221106A (ja) プログラマブルコントローラ
JPS60118967A (ja) マルチプロセツサシステム
JPS61153750A (ja) 共通バス制御方式
JPH1115721A (ja) ファイルサーバシステム
JPH0522938B2 (ja)
JPH03164851A (ja) データ処理装置
JPH0128971B2 (ja)
JPH0754504B2 (ja) 双方向バスのデ−タ転送制御方法
JPH01180059A (ja) 情報処理装置