JPH09274601A - バス制御回路 - Google Patents

Abstract

(57)【要約】 【課題】バスマスタが現在のバススレーブの状態を認識
することにより、同一のバススレーブを連続してアクセ
スしないようにすることで、無駄なウェイトをなくしシ
ステムを高速化する。 【解決手段】各バススレーブの内部処理状態を、各バス
マスタが取り込み、バスマスタがアクセスしようとして
いるバススレーブが内部処理中ですぐに命令を実行する
ことができない場合には、バス調停回路に送るバスリク
エスト信号を一時的に停止することにより、バス使用許
可を得るバスマスタは、常にすぐ命令を実行できるバス
スレーブをアクセスするように構成されており、無駄な
ウェイトをなくすことができ、システム全体を高速化で
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バス制御回路に関
し、特に、複数のバスマスタ及び複数のバススレーブが
１組のバスを共有するシステムのバス制御回路におい
て、複数のバスマスタからのバス使用要求に対してある
１つのバスマスタへバス使用許可を与えるバス使用権の
管理方式に関する。

【０００２】

【従来の技術】従来、この種のバス制御回路は、例えば
特開昭６３−８９９５６号公報に示されるように、バス
制御回路において、各バスマスタに予め決められたバス
使用優先順位に基づいて優先順位の高いバスマスタから
バス使用許可を得るようになっていた。なお、上記特開
昭６３−８９９５６号公報には、ライトデータの取り込
み時間が異なる複数のスレーブが接続されていても、ラ
イトアクセス中にバスアービトレーションを行うことが
でき、バスの有効利用を図るようにしたマスタ・スレー
ブ方式のアクセス制御方式が提案されている。

【０００３】図４は、従来のバス制御回路の一例を示す
ブロック図である。

【０００４】アドレスバス３０１は、システムにおいて
データを転送する場合に相手先を特定するためのアドレ
スを伝えるためのバスであり、データバス３０２は、デ
ータを転送するためのバスである。また複数のバスマス
タ３０３、３０４、３０５は、システムがデータ転送を
行う場合に転送を制御する側の装置（ＣＰＵ等）であ
り、複数のバススレーブ３０６、３０７はバスマスタ３
０３、３０４、３０５からの制御命令により、データを
出力する又は取り込む装置（メモリ等）である。そして
バスマスタ３０３からバスマスタ３０４、３０５に出力
されるリクエスト信号３０８は、バスマスタ３０３がバ
スを使用することをバスマスタ３０４、３０５へ伝える
ための信号であり、バスマスタ３０４からバスマスタ３
０５に出力されるリクエスト信号３０９は、バスマスタ
３０４がバスを使用することをバスマスタ３０５に伝え
るための信号である。

【０００５】バスマスタ３０３、３０４、３０５のバス
を使用する優先順位は、予め決定されており、例えばバ
スマスタ３０３が１番優先順位が高く、次がバスマスタ
３０４、最後がバスマスタ３０５の順序となっている。

【０００６】バスマスタ３０３がバスを使用する場合に
は、リクスエト信号３０８を出力することで、バスマス
タ３０４、３０５は、自分よりも優先順位の高いバスマ
スタ３０３がバスを使用すると判断し、バスマスタ３０
４、３０５は、アドレスバス３０１及びデータバス３０
２を使用する命令を実行することがないように制御を行
う。

【０００７】バスマスタ３０４も、同様にリクエスト信
号３０９を出力すると、バスマスタ３０５は自分よりも
優先順位の高いバスマスタ３０４がバスを使用すると判
断し、アドレスバス３０１、データバス３０２を使用す
る命令を実行しないように制御を行う。

【０００８】このような制御により、複数のバスマスタ
３０３、３０４、３０５が、１組のアドレスバス３０１
及びデータバス３０２を共有している。

【０００９】また、システム全体の処理を高速化するた
め、例えばバスマスタ３０３側からバススレーブ３０６
側へデータを送信する場合（ライトアクセス時）、バス
マスタ３０３がバススレーブ３０６に対してアドレスデ
ータの送信が終了した時点で、バスマスタ３０３は自分
のバス使用動作を終了し、リクエスト信号３０８によっ
てバス使用終了を通知する。その際、バスマスタ３０３
は、例えばバススレーブ３０６からの送信データの取り
込み完了を示す応答信号を受け取ることを待つことな
く、バス使用終了を通知する。

【００１０】リクエスト信号３０８を入力した、次の優
先順位のバスマスタ３０４は、バスマスタ３０３のバス
使用が終了したことで、バス使用要求がある場合、この
バスマスタ３０４によるバス使用動作が開始することに
なる。

【００１１】一方、バスマスタ３０３がバススレーブ３
０６側からデータを受信するような処理を行う場合には
（リードアクセス時）、バススレーブ３０６側でのデー
タ送信の準備が完了するまで待つ必要があるため、バス
スレーブ３０６側からのデータを受信した時点で、バス
マスタ３０３はバス使用動作を終了し、リクエスト信号
３０８によってバス使用終了を通知する。その結果、リ
クエスト信号３０８を入力したバスマスタ３０４は、バ
スマスタ３０３のバス使用が終了したことで、バスマス
タ３０４によるバス使用動作が開始することになる。

【００１２】

【発明が解決しようとする課題】上記した従来のバス制
御方式の問題点は、２つ以上のバスマスタが連続して同
一のバススレーブに対してデータの送受信の動作を行う
場合、システムとしての処理が遅くなるということであ
る。このシステムの性能低下は、最初のバスマスタがバ
ススレーブに対してデータ送信を行う場合に顕著であ
る。

【００１３】すなわち、バスマスタがバススレーブに対
してデータ送信処理を行い応答を待たずにバス使用権を
放棄して、次バス使用権を獲得したバスマスタが、同一
のバススレーブに対してデータ送信処理を行った場合、
最初のバスマスタからのデータ送信処理をこのバススレ
ーブが未だ処理完了しない状態で、同一のバススレーブ
に対して続けてライトアクセスを行うことになり、バス
スレーブの処理待ちが発生し、結局、システムとしての
処理性能が低下することになる。

【００１４】従って、本発明は、上記事情に鑑みて為さ
れたものであって、その目的は、あるバスマスタがバス
スレーブに対してデータを送信する処理を行った場合
に、バススレーブ側での処理状況を監視し、処理作業開
始可能なバススレーブにアクセスをしようとするバスマ
スタの中で一番優先順位の高いバスマスタが次のバス使
用を行うよう制御することで、バススレーブ処理待ちの
時間をなくし、システム全体の処理を高速化するように
したバス制御回路を提供することを目的とする。

【００１５】

【課題を解決するための手段】前記目的を達成するた
め、本発明のバス制御回路は、複数のバスマスタと一又
は複数のバススレーブがバスを介して接続されてなるバ
スの制御方式において、前記バスマスタからバス使用要
求信号（「バスリクエスト信号」という）を入力した際
に、これらのバス使用要求を調停して、一のバスマスタ
に対してバス使用許可信号を出力するバス調停手段を備
え、前記バスマスタは、前記バススレーブの現在の処理
状態を所定のバスを介して監視する手段を備え、アクセ
ス対象のバススレーブが内部処理中であることを検知し
た際、バスリクエスト信号の出力を一時インアクティブ
とし、前記所定のバスを介して前記内部処理中のバスス
レーブが使用可能状態であることを検出した際に再び前
記バスリクエスト信号をアクティブとすることを特徴と
する。

【００１６】本発明に係るバス制御回路は、好ましく
は、アドレスバス及びデータバスを備えてなるシステム
において、データを転送する際にアドレスを出力しデー
タ送信受信の処理を開始する回路であるバスマスタと、
データを転送する際に、前記バスマスタからの命令によ
ってデータを受信し内部で処理を行うか、または内部で
処理を行いデータを送信する回路であるバススレーブ
と、を複数備え、前記バスマスタから前記バススレーブ
へのデータ送信の際には、前記バスマスタがデータを前
記バススレーブに受け渡した時点で前記バススレーブ側
の処理の終了を待たずに次のバスマスタの処理を開始す
るバス制御回路において、前記バススレーブの現在の処
理状態を各バスマスタに伝えるための専用バスと、前記
各バスマスタがバスを使用しデータ転送を行うことを要
求する信号であるバスリクエスト信号を入力し、ある１
つのバスマスタに対してバス使用許可信号を出力するバ
ス調停回路と、を備え、前記各バスマスタが、スレーブ
バスから前記各バススレーブが内部処理を実行している
かどうかの状態を取り込む手段を有することを特徴とす
る。

【００１７】さらに、本発明に係るバス制御回路におい
ては、前記バスマスタが、アクセス対象のバススレーブ
が内部処理中の場合、そのバスリクエスト信号の出力を
一時停止し、前記バススレーブが使用可能となってから
再びバスリクエスト信号を出力することを特徴とする。

【００１８】本発明においては、複数のバスマスタがバ
ススレーブをアクセスしている場合に、各々のバススレ
ーブの内部処理状態を検出可能とすることで、常に空い
ている内部処理を行っていないバススレーブをアクセス
することができ、バススレーブアクセス処理終了待ちを
なくし、システムの処理速度を上げることができる。

【００１９】

【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。

【００２０】図１は、本発明の実施の形態を示す図であ
り、全体構成をブロック図にて示したものである。

【００２１】図１を参照して、アドレスバス１は、シス
テムでバスマスタがアクセスを要求するバススレーブを
特定するためのアドレスを送るためのバスであり、デー
タバス２は、各々のバスマスタとバススレーブの間でデ
ータを送信、受信するためのバスである。スレーブバス
３は、バススレーブの状態をバスマスタに伝えるための
バスである。

【００２２】バスマスタ１１、１２、１３は、バスを使
用するための要求を出す回路であり、バススレーブ２
１、２２、２３は、バスマスタ１１、１２、１３の要求
に対するアクセス先でありデータを受信または送信し、
またデータを内部にて処理する回路である。バス調停回
路３１は、バスマスタ１１、１２、１３からのバス使用
要求に対し、一番優先順位の高いバスマスタに対して使
用許可を与えるための回路である。

【００２３】バスマスタ１１、１２、１３は、バス使用
要求をそれぞれバスリクエスト信号４１、４２、４３を
介してバス調停回路３１に伝え、バス調停回路３１は、
バス使用許可／不許可の判断結果をバス使用許可信号５
１、５２、５３を介してバスマスタ１１、１２、１３へ
それぞれ通知する。

【００２４】バスマスタ１１、１２、１３は、スレーブ
状態入力信号６１、６２、６３を介してスレーブバス３
からバススレーブ２１、２２、２３のそれぞれの内部処
理状態を取り込む。

【００２５】一方、バススレーブ２１、２２、２３は、
スレーブ状態出力信号７１、７２、７３を介してバスス
レーブ２１、２２、２３の内部処理状態をスレーブバス
３に送出する。

【００２６】バスの使用を認可されたバスマスタ１１、
１２、１３は、アクセスするアドレスをバスマスタアド
レス出力信号８１、８２、８３を介してアドレスバス１
へ送出し、バススレーブ２１、２２、２３は、バススレ
ーブアドレス入力信号９１、９２、９３を介してアドレ
スバス１からアドレスを受け取る。

【００２７】バスマスタ１１、１２、１３はそれぞれ、
バスマスタデータ入出力信号１０１、１０２、１０３を
介してデータバス２とデータの受け渡しを行い、バスス
レーブ２１、２２、２３はそれぞれ、バススレーブデー
タ入力信号１１１、１１２、１１３を介してデータバス
２とデータの受け渡しを行う。

【００２８】図２に、本発明の実施例として、上記した
実施の形態におけるバスマスタの内部構成の詳細を説明
する。図１に示したバスマスタ１１〜１３はいずれも基
本的に同一の構成を含むものとし、説明の重複を回避す
るため、以下では、図２に示したバスマスタ１１につい
て説明する。

【００２９】図２を参照して、バスマスタ１１は、外部
のバススレーブ２１、２２、２３のいずれかをアクセス
する場合に、アクセス要求とアクセス先のバススレーブ
を判断する外部アクセス要求回路２０１と、外部アクセ
ス要求回路２０１からのアクセス先情報と、バス調停回
路３１から出力されたバス使用許可信号５１と、を入力
する外部アクセス制御回路２０４と、スレーブ状態入力
信号６１を介してスレーブバス３からのスレーブ状態を
入力し使用中のバススレーブを判断する使用中バススレ
ーブ判定回路２０２と、外部アクセス要求回路２０１か
らの出力と、使用中バススレーブ判定回路２０２の判断
結果から、バスマスタ１１がアクセスしようとしている
バススレーブが使用可能な場合に、バスリクエスト４１
を調停回路３１へ出力するバスリクエスト生成回路２０
３と、を具備している。

【００３０】外部アクセス制御回路２０４は、バス調停
回路３１からのバス使用許可信号５１を受け、バスマス
タアドレス出力信号８１およびバスマスタデータ入出力
信号１０１を介して外部へのアクセスを行う。

【００３１】なお、前述したように、図１に示した他の
バスマスタ１２、１３も、図２に示したバスマスタ１１
と同様、上記した外部アクセス要求回路２０１、使用中
バススレーブ判定回路２０２、バスリクエスト生成回路
２０３、及び外部アクセス制御回路２０４を備えている
ものとする。

【００３２】本発明の実施例では、バス使用優先順位
は、バスマスタ１１が一番高く、次がバスマスタ１２、
最後がバスマスタ１３の順序であるものとする。

【００３３】図３は、本発明の実施例を説明するための
タイミング波形図である。図１、及び図３を参照して、
本発明の実施例の動作について以下に詳細に説明する。

【００３４】ここで、バスマスタ１１、バスマスタ１
２、バスマスタ１３がいずれもバスを使用する要求を出
しているものとし、例えばバスマスタ１１はバススレー
ブ２１に対して書き込みを行う（データを送信する）命
令、バスマスタ１２はバススレーブ２１に対して書き込
みを行う命令、バスマスタ１３はバススレーブ２３から
読み込みを行う（データを受信する）命令、を実行しよ
うとしているものとする。

【００３５】最初、バススレーブ２１、２２、２３は、
いずれも内部処理を行っておらず、バススレーブ２１、
２２、２３は全て命令の受付が可能な状態にある。そし
て、バススレーブ２１、２２、２３は自分の内部処理状
態をスレーブ状態出力信号７１、７２、７３を介してス
レーブバス３に出力する。すなわち、図３を参照して、
バススレーブ２１、２２、２３のスレーブ状態出力信号
７１、７２、７３はいずれもＨｉｇｈレベルとされてい
る。

【００３６】バスマスタ１１、１２、１３は、スレーブ
状態入力信号６１、６２、６３によりスレーブバス３か
ら各バススレーブの現在の内部処理状態を取り込む。

【００３７】バスマスタ１１では、使用中バススレーブ
判定回路２０２がスレーブ状態入力信号６１を入力し
て、各スレーブの現在の内部処理状態を検出する。ま
た、外部アクセス要求回路２０１が、現在アクセスしよ
うとしているバススレーブの番号を判断し、この番号情
報をバスリクエスト生成回路２０３へ渡す。バスリクエ
スト生成回路２０３は、アクセスしようとしているバス
スレーブ２１が使用可能であるため、バスリクエスト信
号４１をバス調停回路３１に送出する。図３を参照し
て、バスマスタ１１のバスリクエスト信号４１はＨｉｇ
ｈレベルからＬｏｗレベル（アクティブ状態）に遷移す
る。

【００３８】同様にして、バスマスタ１２は、アクセス
しようとしているバススレーブ２１が使用可能であるた
めバスリクエスト信号４２をバス調停回路３１に送出
し、バスマスタ１３はアクセスしようとしているバスス
レーブ２３が使用可能であるためバスリクエスト信号４
３をバス調停回路３１に送出する。図３を参照して、バ
スリクエスト信号４２、４３もＬｏｗレベル（アクティ
ブ状態）に遷移している。

【００３９】バスリクエスト信号４１、４２、４３を入
力したバス調停回路３１は、バスリクエスト信号を出力
しているもののうち最もバス使用優先順位が高いバスマ
スタ（この場合バスマスタ１１）にバス使用許可を与え
るべく、バス使用許可信号５１を出力する。すなわち、
図３を参照して、バスマスタ１１に対するバス使用許可
信号５１のみがＨｉｇｈレベルからＬｏｗレベル（アク
ティブ状態）に遷移する。

【００４０】バス調停回路３１からのバス使用許可信号
５１により、バス使用権を獲得したバスマスタ１１は、
アドレスバス１、データバス２にアドレス及びデータを
送出してバススレーブ２１へのアクセスを開始する（図
３のアドレスバス１のタイミング波形中のバスマスタ１
１参照）。その際、バスマスタ１１のアクセスは書き込
み命令であるため、バススレーブ２１にデータを渡す
と、バススレーブ２１の動作完了（データの受信処理）
を待たずに、ライトアクセスを終了する。

【００４１】バススレーブ２１は、バスマスタ１１から
送出されたデータを受信し、その内部処理を開始する
と、バススレーブ２１はスレーブ状態出力７１により、
現在他の命令を受け付けないことをスレーブバス３に出
力する。すなわち、図３を参照して、バススレーブ２１
から出力されるスレーブ状態出力７１はＨｉｇｈレベル
からＬｏｗレベルに設定される。

【００４２】バスマスタ１１、１２、１３は、スレーブ
状態入力６１、６２、６３から現在のバススレーブ２
１、２２、２３の状態を取り込む。

【００４３】バスマスタ１２においては、外部アクセス
回路２０１が、バスマスタ１２がバススレーブ２１をア
クセスしようとしていること（すなわちバスアスタ１２
がバススレーブ２１へ書き込みを行う命令を実行しよう
としている）を検出し、バスリクエスト生成回路２０３
へ伝え、バスリクエスト生成回路２０３はバスリクエス
ト信号４２の出力を一時中断する。すなわち図３に示す
ように、これまでアサートされていたバスマスタ１２に
よるバスリクエスト信号４２は、スレーブ状態出力７１
のＨｉｇｈレベルからＬｏｗレベルへの変化を受けてＨ
ｉｇｈレベル（インアクティブ）とされる。

【００４４】この時点で、バス調停回路３１には、バス
マスタ１３によるバスリクエスト信号４３だけが入力さ
れることになり、バス調停回路３１はバスマスタ１３に
対してバス使用許可信号５３を出力する。図３を参照し
て、バス使用許可信号５３がＬｏｗレベルとされる。

【００４５】バスマスタ１３は、バスマスタ１１がバス
使用を終了するのを待ち、バスマスタ１１がバスを解放
すると、バスマスタ１３のバスアクセスを開始し、バス
スレーブ２３に対してアドレスとバススレーブ２３から
の読み出し命令であることを伝える。

【００４６】バスマスタ１３の命令は読み出しの命令で
あるため、バススレーブ２３がデータを出力するまでバ
スは解放されない。ここで、バススレーブ２１の内部処
理が終了した場合、バススレーブ２１はバススレーブ状
態信号７１の出力を停止し、各バスマスタに対して命令
受け付け可能となったことを知らせる。すなわち、バス
スレーブ状態信号７１は再びＨｉｇｈレベルとなる。

【００４７】バスマスタ１２は、バススレーブ状態入力
６２によって自分がアクセスしようとしているバススレ
ーブ２１が命令を受付可能となったことを識別すると、
バスリクエスト生成回路２０３は、バスリクエスト信号
４２をふたたび出力する。

【００４８】バス調停回路３１は、最後にバスマスタ１
２に対してバス使用許可信号５２を出力し、バスマスタ
１２はバスマスタ１３のバス解放を待ち、バスマスタ１
２はバススレーブ２１に対して書き込み命令を実行す
る。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
バススレーブ内部処理待ちの時間をなくし、システムの
処理速度を上げ、このためシステム性能を向上させるこ
とができるという効果を有する。

【００５０】これは、本発明においては、バススレーブ
の内部処理状態を監視することで、常にアクセス可能な
バススレーブへアクセスすることができるようにしたこ
とによる。

【図面の簡単な説明】

【図１】本発明のバス制御回路の一実施形態を示すブロ
ック図である。

【図２】本発明のバス制御回路におけるバスマスタの一
実施例を示すブロック図である。

【図３】本発明のバス制御回路の一実施例の動作を示す
タイムチャートである。

【図４】従来のバス制御回路を示すブロック図である。

【符号の説明】

１ アドレスバス ２ データバス ３ スレーブバス １１、１２、１３ バスマスタ ２１、２２、２３ バススレーブ ３１ バス調停回路 ４１、４２、４３ バスリクエスト信号 ５１、５２、５３ バス使用許可信号 ６１、６２、６３ スレーブ状態入力信号 ７１、７２、７３ スレーブ状態出力信号 ８１、８２、８３ バスマスタアドレス出力信号 ９１、９２、９３ バススレーブアドレス入力信号 １０１、１０２、１０３ バスマスタデータ入出力信号 １１１、１１２、１１３ バススレーブデータ入出力信
号 ２０１ 外部アクセス要求回路 ２０２ 使用中バススレーブ判定回路 ２０３ バスリクエスト生成回路 ２０４ 外部アクセス制御回路 ３０１ アドレスバス ３０２ データバス ３０３、３０４、３０５ バスマスタ ３０６、３０７ バススレーブ ３０８、３０９ リクエスト信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】複数のバスマスタと一又は複数のバススレ
   ーブがバスを介して接続されてなるバスの制御方式にお
   いて、 前記バスマスタからバス使用要求信号（「バスリクエス
   ト信号」という）を入力した際に、これらのバス使用要
   求を調停して、一のバスマスタに対してバス使用許可信
   号を出力するバス調停手段を備え、 前記バスマスタは、前記バススレーブの現在の処理状態
   を所定のバスを介して監視する手段を備え、アクセス対
   象のバススレーブが内部処理中であることを検知した
   際、バスリクエスト信号の出力を一時インアクティブと
   し、前記所定のバスを介して前記内部処理中のバススレ
   ーブが使用可能状態であることを検出した際に再び前記
   バスリクエスト信号をアクティブとすることを特徴とす
   るバス制御回路。
2. 【請求項２】アドレスバス及びデータバスを備えてなる
   システムにおいて、 データを転送する際にアドレスを出力しデータ送信受信
   の処理を開始する回路であるバスマスタと、データを転
   送する際に、前記バスマスタからの命令によってデータ
   を受信し内部で処理を行うか、または内部で処理を行い
   データを送信する回路であるバススレーブと、を複数備
   え、 前記バスマスタから前記バススレーブへのデータ送信の
   際には、前記バスマスタがデータを前記バススレーブに
   受け渡した時点で前記バススレーブ側の処理の終了を待
   たずに次のバスマスタの処理を開始するバス制御回路に
   おいて、 前記バススレーブの現在の処理状態を各バスマスタに伝
   えるための専用バスと、 前記各バスマスタがバスを使用しデータ転送を行うこと
   を要求する信号であるバスリクエスト信号を入力し、あ
   る１つのバスマスタに対してバス使用許可信号を出力す
   るバス調停回路と、を備え、 前記各バスマスタが、スレーブバスから前記各バススレ
   ーブが内部処理を実行しているかどうかの状態を取り込
   む手段を有することを特徴とするバス制御回路。
3. 【請求項３】前記バスマスタが、アクセス対象のバスス
   レーブが現在データ転送可能な状態であるかどうかを判
   断する手段を有することを特徴とする請求項２記載のバ
   ス制御回路。
4. 【請求項４】前記バスマスタが、アクセス対象のバスス
   レーブが内部処理中の場合、そのバスリクエスト信号の
   出力を一時停止し、前記バススレーブが使用可能となっ
   てから再びバスリクエスト信号を出力することを特徴と
   する請求項２又は請求項３記載のバス制御回路。