KR900008238Y1 - 메모리용량 확장회로 - Google Patents

메모리용량 확장회로 Download PDF

Info

Publication number
KR900008238Y1
KR900008238Y1 KR2019860019492U KR860019492U KR900008238Y1 KR 900008238 Y1 KR900008238 Y1 KR 900008238Y1 KR 2019860019492 U KR2019860019492 U KR 2019860019492U KR 860019492 U KR860019492 U KR 860019492U KR 900008238 Y1 KR900008238 Y1 KR 900008238Y1
Authority
KR
South Korea
Prior art keywords
output
selector
microprocessor
input
data
Prior art date
Application number
KR2019860019492U
Other languages
English (en)
Other versions
KR880013091U (ko
Inventor
정우섭
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860019492U priority Critical patent/KR900008238Y1/ko
Publication of KR880013091U publication Critical patent/KR880013091U/ko
Application granted granted Critical
Publication of KR900008238Y1 publication Critical patent/KR900008238Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

메모리용량 확장회로
제 1 도는 본 고안의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이크로프로세서 2 : 1 of 8 디코더
3 : 뱅크 레지스터 4 : 셀렉터
ND1, ND2: 낸드게이트
[산업상의 이용분야]
본 고안은 마이크로프레세서가 억세스할 수 있는 메모리용량이 한정되어 있던 것을 보다 확장시켜 사용할수 있도록 된 메모리용량 확장회로에 관한 것이다.
일반적으로 어드레스라인이 16개로 설정된 마이크로프로세서가 억세스할 수 있는 메모리용량은 216=64K-BYTE(1K-BYTE=1024 BIT)로 한정되어 있기 때문에 프로그램을 실행시키는데 필요한 정보나 데이터를 사용할 수 있는 메모리용량이 한정되게 되고, 그에 따라 여러기능을 갖춘 마이크로컴퓨터를 구현하는데는 많은 어려움이 뒤따랐다. 따라서 다양한 기능을 갖추고 소프트웨어가 풍부한 마이크로컴퓨터를 제작하기 위해서는 많은 정보와 데이터등을 저장해 놓을 수 있는 용량이 큰 메모리와 함께 상기 메모리에 저장시켜 놓았던 정보오 데이터등을 억세스할 수 있는 어드레스라인이 많이 필요하게 되었는데, 종래에는 이를 위하여 어드레스버스를 늘린다든가 또는 비싼메모리 IC등을 사용하여 왔기 때문에 제조원가가 상승하게 된다는 문제가 있었다.
[고안의 목적]
본 고안은 상기한 점을 감안해서 안출된 것으로, 마이크로프로세서가 사용할 수 있는 어드레스라인이 예컨대 16라인(A0∼A15)인 경우 최상위비트인 A15를 스위칭시켜 주는 회로를 부가 설치해 줌으로써 마이크로프로세서의 어드레스라인을 확장시켜 주지 않더라도 어드레스라인을 19라인(A0∼A18)까지 확장시켜 사용할 수 있는 바, 즉 메모리용량을 219=512K-BYTE까지 확장시켜 사용할 수 있게 됨에 따라 종래의 64K보다 8배나 많은 메모리를 억세스할 수 있도록 된 메모리용량 확장회로를 제공하고자 함에 그 목적이 있다.
[고안의 구성]
상기 목적을 달성하기 위한 본 고안은, 마이크로프로세서(1)의 입출력요청단(IORQ)과 머신싸이클단(M1)이 각 이네이블단자(EN2, EN1)에 연결되면서 상기 마이크로프로세서(1)의 어드레스라인(A2∼A4)을 통해 입력되는 신호를 디코드하는 1 of 8 디코더(2)와, 이 1 of 8 디코더(2)에 의해 디코드된 신호중 선택된 신호가 스트로브단자(STR)에 인가됨과 더불어 상기 마이크로프로세서(1)로부터 데이터라인(D0∼D3)을 통해 출력되는 데이터신호가 데이터신호입력단자(B0∼B3)에 입력되는 뱅크 레지스터(3), 한쪽 입력단에 상기 마이크로프로세서(1)의 메모리요청단(MREQ)으로부터의 출력이 인가되면서 다른쪽 입력단에 전원전위(Vcc)가 인가되는 낸드게이트(ND1), 한쪽 입력단에 상기 마이크로프로세서(1)의 최상위비트의 어드레스라인(A15)으로부터의 출력데이터가 인가되면서 다른쪽 입력단에 상기 낸드게이트(ND1)의 출력이 인가되는 낸드게이트(ND2) 및, 이 낸드게이트(ND2)의 출력이 선택단자 (SEL)로 인가됨과 더불어 상기 뱅크 레지스터(3)의 출력데이터가 제 1 선택부(X)에 인가되면서 접지전위가 제 2 선택부(Y)로 인가되는 셀렉터(4)로 구성되어 어드레스라인중 최상위 어드레스라인을 스위칭시켜 억세스할 메모리용량을 확장시킬 수 있도록 된 메모링용량 확장회로.
[실시예]
이하, 예시도면을 참조해서 본 고안에 따른 1실시예를 상세히 설명한다.
제 1 도는 본 고안의 회로도를 나타낸 것으로, 여기서 A0부터 A14까지의 어드레스라인은 종래와 같이 사용하도록 된 것이고, 어드레스라인(A10∼A15)중 최상위비트의 어드레스라인(A15)은 낸드게이트(ND2)의 스위칭동작에 의해 2가지 상태의 어드레스를 제어할 수 있도록 된 것이다. 즉, 어드레스라인(A15)의 데이터가 "1"인 경우 낸드게이트(ND2)에서 "0"이 출력되도록 하고, 상기 어드레스라인(A15)의 데이터가 "0"인 경우 낸드게이트(ND2)에서 "1"이 출력되도록 마이크로프로세서(1)의 메모리요청단(MREQ)을 통해 낸드게이트(ND1)를 제어하게 되면, 상기 낸드게이트(ND2)의 출력이 "1"인 경우 셀렉터(4)가 제 1선택부(X)로 입력되는 데이터를 어드레스라인(A15∼A18)으로 송출하게 되고, 상기 낸드게이트(ND2)의 출력이 "0"인 경우 상기 셀렉터(4)가 접지측에 연결되어 있는 제 2 선택부(Y)쪽의 "0"데이터들을 어드레스라인(A15∼A18)으로 송출하도록 된 것이다.
이와 같이 된 구성에서 1 of 8 디코더(2)는 마이크로프로세서(1)의 어드레스라인(A2∼A4)을 통해 입력되는 신호를 디코드한 다음 그 출력가운데 선택된 신호를 뱅크 레지스터(3)의 스트로브단자(STR)로 입력시켜 줌으로써 상기 뱅크 레지스터(3)를 스트로브시킨다. 이와 같이 1 of 8 디코더(2)로부터 입력되는 스트로브신호에 따라 뱅크 레지스터(3)는 마이크로프로세서(1)로부터 데이터라인(D0∼D3)을 통해 데이터신호입력단자(B0∼B3)로 입력되는 데이터신호를 셀럭터(4)의 제 1 선택부(X)로 송출하게 된다.
여기서 낸드게이트(ND2)에서 "1"이 출력되어 셀렉터(4)의 선택단자(SEL)에 인가되며, 셀렉터(4)는 뱅크레지스터(3)로부터 제 1선택부(X)로 입력된 데이터신호를 어드레스라인(A15∼A18)으로 송출하고, 반면 낸드게이트(ND2)에서 "0"이 출력되어 셀렉터(4)의 선택단자(SEL)에 인가되면, 셀렉터(4)는 접지측에 연결된 제 2 선택부(Y)의 "0"신호를 어드레스라인(A15∼A18)으로 송출하게 된다. 즉, 이때의 셀렉터(4)의 선택동작은 상기한 바와같이 선택단자(SEL)로 입력되는 선택신호가 "1"인 경우 제 1 선택부(X)를 선택하도록 되어 있고, 그 선택 신호가 "0"인 경우 제 2 선택부(Y)를 선택하게 된다. 따라서 셀렉터(4)가 제 2 선택부(Y)를 선택한 경우 어드레스라인(A15∼A18)으로 "0"이 송출되므로 모든 어드레스라인(A0∼A18)을 통해 억세스할 수 있는 범위는 "0000H"부터 "7FFFH"까지 사용가능하게 되고, 또한 셀렉터(4)가 제 1선택부(X)를 선택한 경우 어드레스라인(A15∼A18)으로는 "1000"부터 "1111"까지의 데이터가 송출되므로 모든 어드레스라인(A0∼A18)을 통해 억세스할 수 있는 범위는 "08000H"부터 "7FFFFH"까지 사용할 수 있게 된다. 여기서 각 어드레스의 우측에 첨가된 문자 H는 그 어드레스가 16진수로 되어 있음을 나타내는 것이다.
이와 같이 본 고안에서는 마이크로프로세서(1)의 어드레스단자(A0∼A15)중 최상위비트인 어드레스단자(A15)로 "1"이 송출되는 경우 마이크로프로세서(1)의 어드레스라인(A2∼A4)을 통해 송출되는 어드레스를 디코드하여 뱅크 레지스터(3)를 스트로브시키고, 그에 따라 마이크로프로세서(1)의 데이터라인(D0∼D3)을 통해 송출되는 데이터가 뱅크 레지스터(3)와 셀렉터(4)의 제 1 선택부(X)를 차례로 거쳐 송출되므로 모든 어드레스라인(A0∼A18)을 통해 억세스할 수 있는 어드레스범위가 "00000H"부터 "7FFFFH"가 된다. 이때의 뱅크 레지스터(3)의 출력에 따른 메모리 억세스범위를 표시하면 다음 표 1과 같다.
[표 1]
즉, 뱅크 레지스터(3)의 출력값이 "OH"인 경우에는 어드레스라인(A15)의 값이 "0"으로 되기 때문에 셀렉터(4)가 제 2 선택부(Y)를 선택한 경우의 어드레스억세스범위(00000H∼07FFFH)까지 마이크로프로세서(1)가 억세스할 수 있고, 뱅크 레지스터(3)의 출력값이 "1H"부터 "FH"까지의 경우에는 어드레스라인(A15)의 값이 "1"로 되기 때문에 셀렉터(4)가 제 1 선택부(X)를 선택한 경우의 어드레스범위(08000H∼7FFFFH)까지 마이크로 프로세서(1)가 억세스할 수 있게 된다.
[고안의 효과]
상기한 바와 같이 본 고안에 의하면, 종래에는 마이크로프로세서(1)가 예컨대 16개의 어드레스라인을 사용하여 64K-BYTE까지의 메모리용량을 억세스할 수 있었던 것을 본 고안에서는 16개의 어드레스라인중 최상위비트의 어드레스라인을 스위칭시켜 3개의 상위 어드레스라인을 추가 구성할 수 있도록 함으로써 이러한 간단한 구조의 추가에 의해 종래보다 8배나 많은 512K-BYTE까지의 메모리용량을 확장시켜 사용할 수 있게 됨으로써 보다 많은 프로그램을 갖출 수 있게 된다.

Claims (1)

  1. 마이크로프로세서(1)의 입출력요청단(IORQ)과 머신싸이클단(M1)이 각 이네이블단자(EN2, EN1)에 연결되면서 상기 마이크로프로세서(1)의 어드레스라인(A2∼A4)을 통해 입력되는 신호를 디코드하는 1 of 8 디코더(2)와, 이 1 of 8 디코더(2)에 의해 디코드된 신호중 선택된 신호가 스트로브단자(STR)에 인가됨과 더불어 상기 마이크로프로세서(1)로부터 데이터라인(D0∼D3)을 통해 출력되는 데이터신호가 데이터신호입력단자(B0∼B3)에 입력되는 뱅크 레지스터(3), 한쪽 입력단에 상기 마이크로프로세서(1)의 메모리요청단(MREQ)으로부터의 출력이 인가되면서 다른쪽 입력단에 전원전위(Vcc)가 인가되는 낸드게이트(ND1), 한쪽 입력단에 상기 마이크로프로세서(1)의 최상위비트의 어드레스라인(A15)으로부터의 출력데이터가 인가되면서 다른쪽 입력단에 상기 낸드게이트(ND1)의 출력이 인가되는 낸드게이트(ND2) 및, 이 낸드게이트(ND1)의 출력이 선택단자(SEL)로 인가됨과 더불어 상기 뱅크 레지스터(3)의 출력데이터가 제 1 선택부(X)에 인가되면서 접지전위가 제 2 선택부(Y)로 인가되는 셀렉터(4)로 구성되어 어드레스라인중 최상위 어드레스라인을 스위칭시켜 억세스할 메모리용량을 확장시킬 수 있도록 된 것을 특징으로 하는 메모리용량 확장회로.
KR2019860019492U 1986-12-06 1986-12-06 메모리용량 확장회로 KR900008238Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860019492U KR900008238Y1 (ko) 1986-12-06 1986-12-06 메모리용량 확장회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860019492U KR900008238Y1 (ko) 1986-12-06 1986-12-06 메모리용량 확장회로

Publications (2)

Publication Number Publication Date
KR880013091U KR880013091U (ko) 1988-08-29
KR900008238Y1 true KR900008238Y1 (ko) 1990-09-10

Family

ID=19257733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860019492U KR900008238Y1 (ko) 1986-12-06 1986-12-06 메모리용량 확장회로

Country Status (1)

Country Link
KR (1) KR900008238Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462100B1 (ko) * 1997-11-06 2005-04-06 삼성전자주식회사 시리얼 어드레스에 의한 액세스기능을 갖는 불휘발성 메모리장치
KR100455158B1 (ko) * 2002-09-24 2004-11-06 엘지전자 주식회사 메모리 인터페이스 장치

Also Published As

Publication number Publication date
KR880013091U (ko) 1988-08-29

Similar Documents

Publication Publication Date Title
US5335331A (en) Microcomputer using specific instruction bit and mode switch signal for distinguishing and executing different groups of instructions in plural operating modes
KR870011614A (ko) 메모리 카트리지
US5019970A (en) IC card
KR890002469B1 (ko) 마이크로컴퓨터의 기억 페이징 시스템
KR920006615B1 (ko) 다이렉트 맵핑 방식과 뱅크 맵핑 방식으로 동작이 가능한 정보처리장치 및 맵핑 전환방법
US4918586A (en) Extended memory device with instruction read from first control store containing information for accessing second control store
KR900008238Y1 (ko) 메모리용량 확장회로
KR950014554B1 (ko) 데이터기억장치
EP0660242B1 (en) Data processing system having a function of changing a bus width
US4388707A (en) Memory selecting system
KR880002303Y1 (ko) 확장 메모리 뱅크 선택회로
JPH07334420A (ja) 拡張メモリ制御回路
KR910004585Y1 (ko) 가변성 어드레스를 가지는 디코딩회로
KR0122740Y1 (ko) 메모리 영역 선택회로
KR850000978Y1 (ko) 마이크로 프로세서의 순차가변 메모리 지정회로
JP2720401B2 (ja) 命令メモリ範囲の拡張装置
KR850000710B1 (ko) 일정번지수 영역을 공통으로 사용하는 다수 메모리뱅크 시스템
JPH0562786B2 (ko)
JP3315145B2 (ja) マイクロプロセッサシステムにおけるメモリアドレス割付け方式
KR900009212Y1 (ko) 어드레스 제어장치
KR890003234Y1 (ko) 다이나믹램의 타입에 따른 메모리뱅크 선택변환회로
JP2680013B2 (ja) プログラマブルコントローラの外部入出力制御回路
US4486825A (en) Circuit arrangement for extended addressing of a microprocessor system
JPS60229152A (ja) メモリ装置
JPS60114954A (ja) 超小形計算機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000830

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee