JPS62171031A - フア−ムウエア保護装置 - Google Patents
フア−ムウエア保護装置Info
- Publication number
- JPS62171031A JPS62171031A JP61013126A JP1312686A JPS62171031A JP S62171031 A JPS62171031 A JP S62171031A JP 61013126 A JP61013126 A JP 61013126A JP 1312686 A JP1312686 A JP 1312686A JP S62171031 A JPS62171031 A JP S62171031A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- circuit
- ciphering
- cpu
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 2
- 230000004913 activation Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野−1
本発明は、ファームウェア保護装置に閃する。
従来、ソフトウェア盗用に対する防衛方式としては下記
の2方式が有る6 第1の方式は、プログラム及びデータには手を加えず、
そのプログラム及びデータに対して、パスワード等を割
当られた入あるいは装置のみに対しアクセス許可をする
ことにより、不正アクセスかr、の防止をシステム側で
実施する方式である。。
の2方式が有る6 第1の方式は、プログラム及びデータには手を加えず、
そのプログラム及びデータに対して、パスワード等を割
当られた入あるいは装置のみに対しアクセス許可をする
ことにより、不正アクセスかr、の防止をシステム側で
実施する方式である。。
、第2の方式は、プログラム及びデータそのものを暗号
1ヒすることにより第3者がらの盗用を防止する方式で
ある。。
1ヒすることにより第3者がらの盗用を防止する方式で
ある。。
上述した従来のファームウェア保護装置では、第1の方
式はプログラム及びデータに対するアクセスの防止であ
り、プログラムそのものの盗用の防止には何んら効果が
ない。
式はプログラム及びデータに対するアクセスの防止であ
り、プログラムそのものの盗用の防止には何んら効果が
ない。
第2の方式はプログラム及び各種データに対して暗号化
する方式であるが、プログラム及び各種データに対して
暗号化を行う為、プログラム及びデータの入出力に関す
るすべての場所に、暗号化回路を装備する必要が有り、
入出力装置自体が複雑なものになり、従って、入出力装
置自体が高価になるという問題点がある。
する方式であるが、プログラム及び各種データに対して
暗号化を行う為、プログラム及びデータの入出力に関す
るすべての場所に、暗号化回路を装備する必要が有り、
入出力装置自体が複雑なものになり、従って、入出力装
置自体が高価になるという問題点がある。
本発明の目的は、複雑な入出力回路を必要とぜずかつプ
ログラムの盗用を防止できるファームウェア保護装置を
提供することにある。
ログラムの盗用を防止できるファームウェア保護装置を
提供することにある。
本発明のファームウェア保護装置は、少くとも1個の中
央処理装置と、暗号化されたプログラムを格納したリー
ドオンリーメモリとランダムアクセスメモリとから成る
主記憶部と、前記中央処理装置からの指示に応じてセッ
トされ命令暗号複号信号が入力した時前記リードオンリ
ーメモリから読出された前記プログラムの暗号復号化を
行う命令暗号復号回路と、前記中央処理装置からの指示
に応じてセットされ前記命令暗号複号信号を出力する命
令暗号キー回路とを含んで構成される。
央処理装置と、暗号化されたプログラムを格納したリー
ドオンリーメモリとランダムアクセスメモリとから成る
主記憶部と、前記中央処理装置からの指示に応じてセッ
トされ命令暗号複号信号が入力した時前記リードオンリ
ーメモリから読出された前記プログラムの暗号復号化を
行う命令暗号復号回路と、前記中央処理装置からの指示
に応じてセットされ前記命令暗号複号信号を出力する命
令暗号キー回路とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例のブロック図である。
@1図におい°C11は中央処理装置(以下、CP L
lと記す)、2は主記憶部(以下、MMと記す)3はM
M 2におけるう〉′ダムアクセスメモリ(以T’、
1’lAMと記す)、4はファームウェアとしてのリー
ドオンリー、メモリ(以下、ROMと記す)、5は命令
暗号復号回路、6は命令暗号キー回路、7はデータバス
、8は命令フェッチ制御線、9は命令暗号キー回路制御
線、10は命令暗号復号回路起動線である。
lと記す)、2は主記憶部(以下、MMと記す)3はM
M 2におけるう〉′ダムアクセスメモリ(以T’、
1’lAMと記す)、4はファームウェアとしてのリー
ドオンリー、メモリ(以下、ROMと記す)、5は命令
暗号復号回路、6は命令暗号キー回路、7はデータバス
、8は命令フェッチ制御線、9は命令暗号キー回路制御
線、10は命令暗号復号回路起動線である。
プログラムを実行する時は、CPU 1がMM2から1
命令をフェッチし、て実行するが、RAM3からCP
U 1に入力する命令については何もせず、FS OM
/1からCP U 1に入力する命令について、CP
UIから命令フェッチ制御線8を経由して命令フェッチ
制御信号が命令暗号復号回路5に供給され、命令暗号復
号回路5がセットされる。
命令をフェッチし、て実行するが、RAM3からCP
U 1に入力する命令については何もせず、FS OM
/1からCP U 1に入力する命令について、CP
UIから命令フェッチ制御線8を経由して命令フェッチ
制御信号が命令暗号復号回路5に供給され、命令暗号復
号回路5がセットされる。
同時に、CPU lから命令暗号キー回路制御線9を経
由して命令暗号キー回路制御信号が命令暗号キー回路6
に供給され、命令暗号キー回路6がセットされる。
由して命令暗号キー回路制御信号が命令暗号キー回路6
に供給され、命令暗号キー回路6がセットされる。
次に、命令暗号キー回路6は、命令がROM4から命令
暗号復号回路5に入力するごとに命令暗号復号回路5に
命令暗号復号回路起動線10を経由して命令暗号複号信
号を供給し、命令暗号復号回路5は暗号化されたプログ
ラムを復号化し、データバス7を介してCPU1に供給
する。
暗号復号回路5に入力するごとに命令暗号復号回路5に
命令暗号復号回路起動線10を経由して命令暗号複号信
号を供給し、命令暗号復号回路5は暗号化されたプログ
ラムを復号化し、データバス7を介してCPU1に供給
する。
c p u iは入力された命令を実行する。
以−E説明したように本発明のファームウェア保護装置
は、ファームウェアをそのままコピーし、盗用したとし
ても他のCPUにおいては命令暗号復号回路、命令暗号
キー回路、及びそれらを制御する制御線が無い為(仮に
、有ったとしても、命令暗号キーが異なる為)、命令を
正しく実行することが不可能になるので、従来のように
入出力回路を複雑にすることなくファームウェアの盗用
を防止することができるという効果がある。
は、ファームウェアをそのままコピーし、盗用したとし
ても他のCPUにおいては命令暗号復号回路、命令暗号
キー回路、及びそれらを制御する制御線が無い為(仮に
、有ったとしても、命令暗号キーが異なる為)、命令を
正しく実行することが不可能になるので、従来のように
入出力回路を複雑にすることなくファームウェアの盗用
を防止することができるという効果がある。
第1図は本発明の一実施例のブロック図である。
1・・・CPU、2・・・MM、3・・・RAM、4・
・・ROM、5・・・命令暗号復号回路、6・・・命令
暗号キー回路、7・・・データバス、8・・・命令フェ
ッチ制御線、9・・・命令暗号キー回路制御線、10・
・・命令暗号復号回路起動線。
・・ROM、5・・・命令暗号復号回路、6・・・命令
暗号キー回路、7・・・データバス、8・・・命令フェ
ッチ制御線、9・・・命令暗号キー回路制御線、10・
・・命令暗号復号回路起動線。
Claims (1)
- 少くとも1個の中央処理装置と、暗号化されたプログラ
ムを格納したリードオンリーメモリとランダムアクセス
メモリとから成る主記憶部と、前記中央処理装置からの
指示に応じてセットされ命令暗号復号信号が入力した時
前記リードオンリーメモリから読出された前記プログラ
ムの暗号復号化を行う命令暗号復号回路と、前記中央処
理装置からの指示に応じてセットされ前記命令暗号複号
信号を出力する命令暗号キー回路とを含むことを特徴と
するファームウェア保護装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61013126A JPS62171031A (ja) | 1986-01-23 | 1986-01-23 | フア−ムウエア保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61013126A JPS62171031A (ja) | 1986-01-23 | 1986-01-23 | フア−ムウエア保護装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62171031A true JPS62171031A (ja) | 1987-07-28 |
Family
ID=11824465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61013126A Pending JPS62171031A (ja) | 1986-01-23 | 1986-01-23 | フア−ムウエア保護装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62171031A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5632024A (en) * | 1993-06-08 | 1997-05-20 | Hitachi, Ltd. | Microcomputer executing compressed program and generating compressed branch addresses |
-
1986
- 1986-01-23 JP JP61013126A patent/JPS62171031A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5632024A (en) * | 1993-06-08 | 1997-05-20 | Hitachi, Ltd. | Microcomputer executing compressed program and generating compressed branch addresses |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100319677B1 (ko) | 메모리액세스제어회로 | |
EP0583140B1 (en) | System for seamless processing of encrypted and non-encrypted data and instructions | |
US7392415B2 (en) | Sleep protection | |
KR930008041B1 (ko) | 마이크로 콘트롤러 | |
US7673152B2 (en) | Microprocessor with program and data protection function under multi-task environment | |
JPH08305558A (ja) | 暗号化プログラム演算装置 | |
JP5616528B2 (ja) | ソフトウェアの完全性を保証するためのプロセッサにより実施される方法 | |
US20080301440A1 (en) | Updateable Secure Kernel Extensions | |
KR20010023731A (ko) | 탬퍼방지 방법 및 장치 | |
JPS63124151A (ja) | 論理的に安全なプロセツサ・システム | |
JPH09259045A (ja) | メモリカードのセキュリティシステム装置及びそのメモリカード | |
JPH0713873A (ja) | チップ・カードのキーを保護する装置 | |
US20050015611A1 (en) | Trusted peripheral mechanism | |
US11748493B2 (en) | Secure asset management system | |
JP2006107274A (ja) | ハッシュ関数演算システム、暗号化システムおよび不正解析・改竄防止システム | |
JP2564593B2 (ja) | プログラムを機密保護し且つ機密保護されたプログラムを保全制御する方法 | |
JPH08185361A (ja) | 半導体集積回路装置 | |
US6675297B1 (en) | Method and apparatus for generating and using a tamper-resistant encryption key | |
JPS62171031A (ja) | フア−ムウエア保護装置 | |
JP2002244757A (ja) | 半導体回路 | |
US20240259177A1 (en) | Enhanced cryptography systems and methods | |
JPS61168061A (ja) | デ−タ保護方式 | |
JPS5848298A (ja) | 情報処理装置 | |
JPH04287124A (ja) | 計算機システムにおけるソフトウェア無断使用禁止方法およびその装置 | |
JPH0844553A (ja) | 公開部分と非公開部分を有するソフトウェアを複数ユーザに使用させるシステム |