JPH01123343A - シングルチップ・マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、１度だけデータ書込可能のＰＲＯＭを内蔵し
たシングルチップ・マイクロコンピュータに関して、特
にそのデータの読み出しを禁止する事を可能にしたＰＲ
ＯＭ内蔵シングルチップ・マイクロコンピュータに関す
る。 〔従来の技術〕 データを書込み可能なＲＯＭを一般にＰＲＯＭと呼ぶが
、ＰＲＯＭの中には、書込みデータを消去可能なもの（
以後、ＥＰＲＯＭと呼ぶ）と、１度だけ書込み可能なも
の（以後、ＯｎｅＴｉｍｅＰＲＯＭ：ＯＴＰと呼ぶ）が
あり、これらのＰＲＯＭに対してデータを書込んだり、
読み込んだりする装置を総称してＰＲＯＭライタと呼ぶ
。ＥＰＲＯＭは、ＢＰＲＯＭ消去器を用いて、ＬＳＩパ
ッケージの石英ガラス上から紫外線を当てることによっ
て、ＬＳＩ内に書込んだデータを消去することが可能で
ある。これに対してＯＴＰはＬＳＩパッケージ上に石英
ガラスを持たないため、−旦書込まれたデータは消去す
ることができない。 この為、ＯＴＰを内蔵するシングルチップ°マイクロコ
ンピュータの場合、テスト用のＰＲＯＭｍを持ち、ここ
に書込んだデータを読み込むことによって、ＯＴＰにデ
ータが正常に書込まれたかを確認するのが一般である。 まず、通常のＰＲＯＭへのデータの書込みと読み出しの
処理について、第３図を用いながら説明する。第３図の
全体の構成要素としては、−度だ°け書込みの可能なＯ
ＴＰ　１０１内蔵のシングルチップ・マイクロコンピュ
ータ１２０と、この０ＴＰＩＯＩにデータを書込あるい
は読み出しを行なうＰＲＯＭライタ１００からなる。ま
ず、０ＴＰ１０１内ｉシングルチツプ・マイクロコンピ
ュータの方の構成要素としては、ＰＲＯＭ制御回路１０
７、データバッファ１０３、テスト用Ｐ：ＲＯＭ１０５
、ＰＩＲＯＭ、１０６、バッファ１０８、マイクロ・プ
ロセッサ１０９と各々の構成要素を結ぶデータバスと制
御信号が挙げられる。アドレスバスや周辺Ｉ１０、ＲＡ
Ｍ等は本特許に関係しないのでここでは省略する。また
、ＰＲＯＭライタ１００の方は、ＯＴＰ内蔵°シングル
チップ・マイクロコンピュータ１２０にデータの書込み
をする為に、ＰＲＯＭ用データバス１０２、ＰＲＯＭ用
リード信号１００−１、ＰＲＯＭモード信号１００−２
を構成要素の一部として内蔵している。 その他のＰＲＯＭライタ１００の構成要素に関してはこ
こでは省く。 次に、各構成要素の持つ機能について説明する。 ＰＲＯＭライタ１００は、ＰＲＯＭ用リード信号１ｏｏ
−ｉをアクティブ・ハイにすることによってＰＲＯＭか
らデ”−夕を読み出し、インアクティブ・ロウにするこ
とによってＰＲＯＭへデータを書込むことを制御する。 データはＰＲＯＭ用データバス１０２を介して送受信さ
れる。 −−Ａ、ＯＴＰ内蔵シングルチップ・マイクロコンピュ
ータ１２０は、ＰＲＯＭライタ１００から送信されるＰ
ＲＯＭ用リード信号１００−１がインアクティブ・ｐつ
の場合、ＰＲＯＭライタ１００から受信したデータを各
メモリ部に書込むことを可能とする。以下にその処理を
述べる。ＰＲＯＭリード信号１００−１がインアクティ
ブ・ロウの場合、データバッファ１０３は、ＰＲＯＭラ
イタ１００からＰＲＯＭ用データバス１０２を介してデ
ータを取込む。ＰＲＯＭライタ１００は、送信したデー
タをどのメモリ部に書込むかを指示するＰＲＯＭモード
信号１００−２を送信する。 ＰＲＯＭ制御回路１０７はＰＲＯＭ（−−ド信号１００
−２を受信すると、データバッファ１０３にデータをデ
ータバスに出力する指示を行なう信号１０７−１を送信
し、同時にＰＲＯＭモード信号１００−２が指示するデ
ータを書込むメモリ部がＰＲＯＭＩ　０６の場合は信号
１０７−２を、テスト用ＰＲＯＭの場合１０７−３を送
信する。このＰＲＯＭ制御回路１０７から送信される信
号が信号１０７−２の場合テスト用ＰＲＯＭＩ　０５が
、信号１０７−３）場合ＰＲＯＭＩ　Ｏ６が、データバ
ス上のデータを取込み始める。 マタ、ＯＴＰ内蔵シングルチップ・マイクロコンピュー
タ１２０は、ＰＲＯＭライタ１００から送信されるＰＲ
ＯＭ用リード信号１００−１がアクティブ・ハイの場合
、各メモリ部のデータを出力してＰＲＯＭライタ１００
に送信することを可能とする。以下にその処理を述べる
。ＰＲＯＭライタ１００から送信されるＰＲＯＭ用リー
ド信号１００−１がアクティブ・ハイの場合、データバ
ッファ１０３は、ＰＲＯＭ制御回路１０７からデータバ
スのデータを取込む指示を行なう信号１０７−１が送信
されてくるのを待つ。ＰＲＯＭライタ１００は、ＰＲＯ
Ｍ用リード信号１０〇−１がアクティブ・ハイの場合、
データを読み込むメモリ部を指示する為に、ＰＲＯＭモ
ード信号１００−２をＰＲＯＭ制御回路１０７に送信す
る。 ＰＲＯＭ制御回路１０７は、ＰＩＲＯＭモード信号１０
０−２を受信すると、前記データを読み出すメモリ部の
指示がテスト用ＰＲＯＭＩ　Ｏ５の場合信号１０７−２
を、ＰＲＯＭＩ　Ｏ６の場合信号１、０７−３を出力す
る。このＰＲＯＭ制御回路１０７から送信される信号が
信号１０７−２０場合テスト用ＰＲＯＭＩ　Ｏ５が、信
号１０７−３の場合ＰＲＯＭＩ　Ｏ６が、夫々のメモリ
部のデータをデータバス上に出力し始める。ＰＲＯＭ制
御回路１０７は、同時にデータをデータバスから取込む
指示を行なう信号１０７−１をデータバッファ１０３に
送信し、これを待っていたデータバッファ１０３はデー
タバス上のデータを取込み始める。 また、信号１０７−４がアクティブ状態になり、バッフ
ァ１０８がアクティブ状態になるのは、ＯＴＰ内蔵シン
グルチップ・マイクロコンピュータ１２０がマイクロコ
ンピュータとして動作するときに、マイクロプロセッサ
１０９からＰＲＯＭをアクセスするときのみである。 以上の様に、従来のＰＲＯＭ内蔵シングルチップ・マイ
クロコンピュータでは、自由にＰＲＯＭの内容を読み出
すことが可能になっている。 〔解決しようとしている問題点〕 従来のＰＲＯＭ内蔵シングルチップ・マイクロコンピュ
ータでは、ＰＲＯＭ内蔵シングルチップ・マイクロコン
ピュータからＰＲＯＭを抜き取ってＰＲＯＭライタにか
けることによって、その内容を読み出すことができる為
、そのＰＲＯＭ内蔵シングルチップ・マイクロコンピュ
ータを搭載した製品のコピーが容易に作ることが可能と
なり、著作権を侵害されるという問題点を有する。本発
明は、製品に搭載するＰＲＯＭ内蔵シングルチップ・マ
イクロコンピュータの、ＰＲＯＭに書込まれた内容を読
み出せないようにする手段を用意することによって、上
記の様な問題点を解決するものである。 〔発明（公案）の従来技術に対する相違点

〔問題点を解決する手段〕

本発明は、テスト用ＰＲＯＭを備えたデータの書込みを
１度だけ許すＰＲＯＭ内蔵シングルチップ・マイクロコ
ンピュータに於いて、ＰＲＯＭに書かれたデータの読み
出しを許可したり、禁止したりすることを可能にする為
に、テスト用ＰＲＯＭの一部に読み出しを制御する情報
記憶部を設け、前記情報記憶部に特定のデータを書込む
手段と、書込まれた特定のデータに応じて、前記情報記
憶部から出力する信号を操作する事によって、ＰＲＯＭ
に書かれたデータの読み出し許可したり、禁止したりす
る事を可能にする回路を有し、ＰＲＯＭからの読み出し
を制御する事を可能とする手段を有する。 〔実施例−１〕 実施例−１は、テスト用ＰＲＯＭを備えた１度だけ書込
みを許すＰＲＯＭ内蔵シングルチップ・マイクロコンピ
ュータに於いて、読み出しを制御する情報記憶部を備え
、ある特定のデータを前記情報記憶部に与えることによ
って、以降、ＯＴＰからの読み出しを禁止することを可
能とする読み出し制御部を有したＰＲＯＭ内蔵シングル
チップ・マイクロコンピュータに関する。 実施例−１について第１図を参照しながら説明する。実
施例−１の構成要素としては、従来例で示したＯＴＰ内
蔵シングルチップ・マイクロコンピュータの構成要素に
加えて、テスト用ＰＲＯＭ１０５の１部を用いた読み出
し制御部１０５−１と、ＰＲＯＭ制御回路１０７から出
力される読み出し制御信号１１０と、読み出し制御部１
０５−１から出力さｈる読み出し許可信号１１１と、前
記読み出し許可信号１１１とＰＲＯＭ用リード信号１０
０−１との間で論理積を取るＡＮＤゲート１０４を持つ
。 次に実施例−１の処理の流れを説明する。実施例−１の
ＰＲＯＭライタ１００は、データバッファ１０３に対し
て、ＰＲＯＭ用リード信号ｌｏ　Ｏ−ｚをアクティブ・
ハイに設定するによってデータを読み込む指示を、イン
アクティブ・ロウにすることによって書込む指示を行い
、ＰＲＯＭモード信号１００−２を出力することによっ
てデータを書込むメモリ部、あるいはデータを読み出す
メモリ部を指示する。データはＰＲＯＭ用データバス１
２０を介して送受信される。 一方、ＯＴＰ内蔵シングルチップ・マイクロコンピュー
タ１２０側では、ＡＮＤゲート１０４がＰＲＯＭ用リー
ド信号１００−１と、読み出し制御部１０５−１から出
力される読み出し許可信号１１１との論理積を取る。読
み出し制御部１０５−１の初期状態は読み出し許可信号
１１１はアクティブ・ハイになっている為、ＡＮＤゲー
ト１０４から出力される信号は、ＰＲＯＭリード信号１
００−１によって決定される。 ＯＴ　Ｐ　内＆シングルチップ・マイクロコンピュータ
１２０は、ＰＲＯＭライタ１００から送信されるＰＲＯ
Ｍ用リード信号１００−１がインアクティブ・ロウで、
読み出し許可信号１１１がアクティブ・ハイである場合
、ＰＲＯＭライタ１００から受信したデータを各メモリ
部に書込むことを可能とする。以下にその処理を述べる
。 ＰＲＯＭライタ１００はＰＲＯＭ用リード信号１００−
１をインアクティブ・ロウで出力すると同時に、ＰＲＯ
Ｍ用データバス１０２を介してＰＲＯＭに書込むデータ
をデータバッファ１０３に送信し、また、送信したデー
タをどのメモリ部に書込むかを指示する為のＰＲＯＭモ
ード信号１００−２をＰＲＯＭ制御回路１０７に送信す
る。 ＰＲＯＭライタ１００から送信されるＰＲＯＭ用リード
信号１００−１がインアクティブ・ロウで、ＡＮＤゲー
ト１０４から出力される信号がインアクティブ・ロウに
なる場合、データバッファ１０３は、ＰＲＯＭライタ１
００から送信されたデータを、ＰＲＯＭ用データバス１
０２を介して取込む。ＰＲＯＭ制御回路１０７は、ＰＲ
ＯＭ用モオード信号１０’Ｏ−２を受信すると、受信し
たＰＲＯＭ用モオード信号１００−２が指示するデータ
を書込むメモリ部がテスト用ＰＲＯＭ１０５の場合は信
号１０７−２を、ＰＲＯＭ１０６の場合は１０７−３を
、読み出し制御部１０５−１の場合は読み出し制御信号
１１０を送信し、同時に、データバッファ１０３にデー
タの出力を指示する信号１０７−１を送信する。データ
バッファ１０３は信号１０７−１を受信すると、ＰＲＯ
Ｍライタ１００からＰ’ＲＯＭ用データバス１０２を介
して受信したデータをデータバスへ出力する。次に、Ｐ
ＲＯＭ制御回路１０７が信号１０７−２を送信するとテ
スト用ＰＲＯＭＩ　Ｏ５が、信号１０７−３を送信する
とＰＲＯＭＩ　Ｏ６が、読み出し制御信号１１０を送信
すると読み出し制御部１０５−１が、データバス上のデ
ータを取込み始める。 また、ＯＴＰ内蔵シングルチップ・マイクロコンピュー
タ１２０は、ＰＲＯＭライタ１００から送信されるＰＲ
ＯＭ用リオード信号１００−１がアクティブ・ハイで、
読み出し許可信号１１１がアクティブ・ハイである場合
、各メモリ部のデータを出力してＰＲＯＭライタ１００
に送信することを可能とする。以下にその処理を述べる
。ＰＲ○Ｍライ？１００から送信されるＰＲＯＭ用リー
ド信号１００−１がアクティブ・ハイで、ＡＮＤゲート
１０４から出力される信号がアクティブ・ハイの場合、
データバッファ１０３はＰＲＯＭ制御回路１０７から送
信される信号１０７−１を待つ。ＰＲＯＭライタ１００
は同時に、データをどのメモリ部から読み出すかを指示
する為のＰＲＯＭモード信号１００−２をＰＲＯＭ制御
回路１０７に送信する。ＰＲＯＭ制御回路１０７は、受
信したデータを読み出すメモリ部を指示するＰＲＯＭモ
ード信号１００−２の内容がテスト用ＰＲＯＭＩ　Ｏ５
の場合は信号１０７−２を、ＰＲＯＭ１０６の場合は１
０７−３を、読み出し制御部１０５−１の場合は読み出
し制御信号１１０を送信する。次に、ＰＲＯＭ制御回路
１０７が信号１０７−２を送信するとテスト用Ｐ’ＲＯ
ＭＩ　０５が、信号１０７−３を送信するとＰＲＯＭＩ
　０６が、読み出し制御信号１１０を送信すると読み出
し制御部１０５−１が、データバス上にデータを出力し
始める。ＰＲＯＭ制御回路１０７は同時に信号１０７−
１をデータバッファ１０３に送信し、これによってデー
タバッファ１０３はデータバス上のデータを取込んで、
畜える。続いてデータバッファ１０３が一杯になると、
ＰＲＯＭライタ１００がデータバッファ１０３の取込ん
だデータをＰＲＯＭ用データバス１０２を介して取込む
。 以上の処理は、ＰＲＯＭ内蔵シングルチップ・マイクロ
コンピュータ１２０の読み出し許可信号１１１が初期状
態のアクティブ・ハイの場合に行なわれる、ＰＲＯＭラ
イタ１００との間のデータの書込みと読み出し処理であ
る。ところで、上記読み出し許可信号１１１が初期状態
のアクティブ・ナイの場合、読み出し制御部１０５−１
に、前記読み出し制御信号１１０と、データバス上のあ
る特定のデータを与えると、読み出し制御部１０５−１
は読み出し許可信号１１１をインアクティブ・ロウに固
定する。読抱出し許可信号１１１がインアクティブ・ロ
ウになると、以降、ＰＲＯＭライタ１００は、ＰＲＯＭ
用リード信号１００−１をアクティブ・ハイを送信して
も、ＡＮＤゲート１０４から出力される信号は常にイン
アクティブ・ロウになるため、ＯＴＰ　１０１からテー
トを読み出すことが不可能となる。 以上の処理から、本実施例−１では、読み出し制御部１
０５−１に特定のデータを与え、読み出し制御信号１１
１をインアクティブ・ロウにすることによって、ＡＮＤ
ゲート１０４から出力される信号を常にインアクティブ
・ロウにし、以降のＯＴＰ　１０１のデータを読み出し
禁止状態にすることが可能となる。 〔実施例−２〕 実施例−２は、ある特定のデータを読み出し制御部に与
えることによって、読み出しを制御する情報記憶部と、
前記情報記憶部から出力される信号によってＯＴＰの読
み出し、また、再度禁止したり許可したりすることを可
能とする回路を備えた、読み出し制御部を有するＰＲＯ
Ｍ内蔵シングルチップ・マイクロコンピュータに関する
。 実施例−２について第２図を参照しながら説明する。実
施例−２の構成要素としては、従来例で示した○ＴＰ内
蔵シングルチップ・マイクロコンピュータの構成要素に
加えて、テスト用ＰＲＯＭ１０５の１部を用いた読み出
し制御部１０５−１と、ＰＲＯＭ制御回路１０７から出
力される読み出し制御信号１１０と、読み出し制御部１
０５−１から出力される読み出し識別信号２０３と２０
４を持つ。更に、前記読み出し識別信号２０３と２０４
の排他的否定論理和を取るＸＮＯＲゲート２０２と、Ｘ
ＮＯＲゲート２０２の出力する信号２０５とＰＲＯＭ用
リード信号１００−１との間で論理積を取るＡＮＤゲー
ト２０１を持つ。読み出し認識信号２０３と２０４は初
期状態では双方共アクティブ・ハイの状態に設定しであ
る。 次に実施例−２の処理の流りを説明する。実施例−２の
ＰＲＯＭライタ１００は、データバッファ１０３に対し
て、ＰＲＯＭ用リード信号１００−２をアクティブ・ハ
イにすることによってＯＴＰ　１０１のデータを読み出
す指示を、インアクティブ・ロウにすることによって０
ＴＰ１０１にデータを書込む指示を行い、ＰＲＯＭモー
ド信号１００−２を出力することによってデータを書込
むメモリ部、あるいはデータを読み出すメモリ部を指示
する。データはＰＲＯＭ用データバス１０２を介して送
受信される。 一方、ＯＴＰ内蔵シングルチップ・マイクロコンピュー
タ１２０の側のＸＮＯＲゲート２０２は、読み出し認識
信号２０３と２０４の双方が一致する場合にアクティブ
・ハイの信号を出力し、双方の信号が一致しない場合、
インアクティブ・ロウの信号を出力する。ＡＮＤゲート
２０１はＰＲＯＭ用リード信号１００−１とＸＮＯＲゲ
ート２０２から出力される信号２０５の両方がアクティ
ブ・ハイの場合、アクティブ・ハイの信号を出力し、そ
れ以外はインアクティブ・ロウの信号を出力する。また
、読み出し認識信号２０３と２０４は初期状態では双方
共アクティブ・ハイの状態に設定しである為、ＸＮＯＲ
ゲート２０２から出力される信号２０５はアクティブ・
ハイになっている。従って、ＡＮＤゲート２０１から出
力される信号２０６は、ＰＲＯＭ用リード信号１００−
１がアクティブ・ハイの場合はアク゛ティフ・ハイに、
インアクティブ・四つの場合はインアクティブ・ロウに
なる。 以下に、ＸＮＯＲゲート２０２から出力される信号２０
５がアクティブ・ハイの場合について、その処理を述べ
る。ＰＲＯＭライタ１００はＰＲＯＭ用リード信号１０
０−１をインアクティブ・ロウで出力すると同時に、Ｐ
ＲＯＭ用データバス１０２を介して、ＰＲＯＭに書込む
データをデータバッファ１０３に送信し、また、送信し
たデータをどのメモリ部に書込むかを指示する為のＰＲ
ＯＭモード信号１００−２をＰＩＲＯＭ制御回路１０７
に送信する。信号２０５がアクティブ・ハイの場合、Ｐ
ＲＯＭライタ１００が書込み指示の為にＰＲＯＭ用リー
ド信号１００−１をインアクティブ・ロウにすると、Ａ
ＮＤゲート２０１から出力される信号２０６もインアク
ティブ・四つになり、データバッファ１０３は、ＰＲＯ
Ｍ用データバス１０２を介してＰＲＯＭライタ１００か
ら送信されたデータを取込み始める。ＰＲＯＭ制御回路
１０７は、ＰＲＯＭ用モード信号１００−２を受信する
と、受信したＰＲＯＭ用モード信号１００−２が指示す
るデータを書込むメモリ部がテスト用ＰＲＯＭＩ　Ｏ５
の場合は信号１０７−２を、ＰＲＯＭＩ　Ｏ６の場合は
１０７−．３を、読み出し制御部１０５−１の場合は読
み出し制御信号１１０を送信し、同時にデータバッファ
１０３にデータの出力を指示する信号１０７−１を送信
する。データバッファ１０３は信号１０７−１を受信す
ると、ＰＲＯＭライタ１００からＰＲＯＭ用データバス
１０２を介して受信したデータをデータバスへ出力する
。次に、ＰＲＯＭ制御回路１０７が信号１０７＝２を送
信するとテスト用ＰＲＯＭ、１０５が、信号１０７−３
を送信するとＰＲＯＭ１０６が、読み出し制御信号１１
０を送信すると読み出し制御部１０５−１が、データバ
ス上、のデータを取込み始める。続いてＰＲＯＭライタ
１００が、データバッファ１０３が取込んだデータをＰ
ＲＯＭ用データバス１０２を介して取込み始める。 一方、ＰＲＯＭライタ１００が読み出し指示の為にＰＲ
ＯＭ用リード信号１００−１をアクティブ・ハイにする
と、ＡＮＤゲート２０１から出力される信号２０６もア
クティブ・ノ１イとなり、データバッファ１０３は、Ｐ
ＲＯＭ制御回路１０７から送信される信号１０７−１．
を待つ。ＰＲＯＭライタ１００はＰＲＯＭ用リード信号
１００−１を出力すると同時に、データをどのメモリ部
から読み出すかを指示する為のＰＲＯＭモード信号１０
０−２をＰＲＯＭ制御回路１０７に送信する。ＰＲＯＭ
制御回路１０７は、受信したデータを読み出すメモリ部
を指示するＰＲＯＭモード信号１００−２の内容がテス
ト用ＰＲＯＭ１０５の場合は信号１０７−２を、ＰＲＯ
Ｍ１０６の場合は１０７−３を、読み出し制御部１０５
−１の場合は読み出し制御信号１１０を送信する。次に
、ＰＲＯＭ制御回路１０７が信号１０７−２を送信する
とテスト用ＰＲＯＭＩ　Ｏ５が、信号１０７−３を送信
するとＰＲＯＭＩ　０６が、読み出し制御信号１１０を
送信すると読み出し制御部１０５−１が、データバス上
にデータを出力し始める。ＰＲＯＭ制御回路１０７は同
時に信号１０７−１をデータバッファ１０３に送信し、
これによってデータバッファ１０３はデータバス上のデ
ータを取込んで、蓄える。続いてデータバッファ１０３
が一杯になると、ＰＲＯＭライタ１００がデータバッフ
ァ１０３の取込んだデータをＰＲＯＭ用データバス１０
２を介して取込む。 以上の様に、読み出し認識信号２０３と２０４は初期状
態では双方共アクティブ・）Ｓイの状態に設定してあり
、ＸＮＯＲゲート２０２から出力される信号２０５が常
にアクティブ・ハイの場合、ＡＮＤゲオート２０１から
出力される信号２０６の状態が、ＰＲＯＭライタ１００
から出力されるＰＲＯＭ用リード信号１００−１によっ
て決定するため、ＰＲＯＭライタ１００は、ＯＴＰ　１
０１へのデータの書込みと読み出しの両方の処理が可能
である。 ところで、読み出し認識信号２０３と２０４は初期状態
では双方共アクティブ・ノ・イの状態に設定しであるた
め、ＸＮＯＲゲート２０２から出力される信号２０５が
常にアクティブ・ノ・イの状態にあるが、ＸＮＯＲゲー
ト２０２から出力される信号２０５をインアクティブ・
ロウあるいはアクティブ・ハイに切換える場合、以下の
処理を行なう。まず、読み出し識別信号２０３と２０４
の２つの信号がアクティブ・ハイで一致している場合、
ＸＮＯＲゲート２０２から出力される信号２０５はアク
ティブ・ハイの状態にあるので、ＰＲＯＭライタ１００
はＯＴＰ　１０１への書込みと読み出しが可能になる。 この様な場合に、前記読以出し制御信号１１０を受信し
た読み出し制御部１０５−１がデータバス上のデータを
取込み、この取込んだデータがある特定のデータであっ
た場合、読み出し制御部１０５−１は読み出し識別信号
２０３をインアクティブ・ロウに固定し、読み出し識別
信号２０３と２０４の２つの信号を不一致の状態にする
。これによって、ＸＮＯＲゲート２０２から出力される
信号２０５はインアクティブ・ロウになり、ＡＮＤゲー
ト２０１から出力される信号２０６は、ＰＲＯＭ用リー
ド信号１０〇−１の出力状態がアクティブ・ハイかイン
アクティブ・ロウかに拘らず、常にインアクティブ・ロ
ウ状態となり、ＰＲＯＭライタ１００は０ＴＰ１０１か
らの書込みのみが可能で、読み出しが不可能の状態にな
る。しかし、前記読み出し識別信号２０３と２０４の２
つの信号が不一致になって、ＰＲＯＭライタ１００が、
ＯＴＰ　１０１の読み出し不可能の状態にある場合に、
前記同様に読み出し制御信号１１０の受信によって、読
み出し制御部１０５−１が取込んだデータがある特定の
データであるという条件を満たすと、次に読み出し識別
信号２０４をインアクティブ・ロウに反転させ、先に反
転させた読み出し識別信号２０３とインアクティブ・ロ
ウで一致する状態にする。これによって、ＸＮＯＲゲー
ト２０２から出力される信号２０５はアクティブ・ハイ
の状態になり、ＰＲＯＭライタ１００は○ＴＰＩＯＩか
らの読み出しがまた可能となる 以上の処理から、本実施例〜２では、読み出し制御部１
０５−１に特定のデータを与えることによって、ＸＮＯ
Ｒゲート２０２から出力する信号２０５をアクティブ・
ハイからインアクティブ・ロウに切り換えることを可能
にし、以降の０ＴＰ１０１のデータの読み出し禁止状態
にすることができる。また、再度読み出し制御部１０５
−１に特定のデータを与えることによって、ＸＮＯＲゲ
ート２０２から出力する信号２０５を、もう−度インア
クティブ・ロウからアクティブ・ハイに切換えることが
可能となり、これによって、以降のＯＴＰ　１０１のデ
ータの読み出しを許可状態にすることが可能となる。

【図面の簡単な説明】

第１図は本発明の実施例−１を、第２図は実施例−２を
、第３図は従来例を示す図である。 １００・・・・・・ＰＲＯＭライタ、１００−１・・・
・・・ＰＲＯＭ用リード信号、１００−２・・・・・・
ＰＲＯＭモード信号、１０１・・・・・・ＯＴＰ、１０
２・・・・・・ＰＲ○Ｍデータバス、１０３・・・・・
・データバッファ、１０４・・・・・・ＡＮＤゲート、
１０５・・・・・・テスト用ＰＲＯＭ、１０５−１・・
・・・・読み出し制御部、１０６・・・・・・ＰＲＯＭ
、１０７・・・・・・従来例のＰＲＯＭ制御回路、１０
７°・・・・・・実施例−１及び実施例−２７７）ＰＲ
ＯＭ制御回路、１０８・・・・・・バッファ、１０９・
・・・・・マイクロプロセッサ、１１０・・・・・・読
み出し制御信号、１１１・・・・・・読み出し許可信号
、１０７−１，１０７−２，１０７−３，１０７−４・
・・・・・ＰＲＯＭ制御部から出力される書込み／読み
出し信号、１２０・・・・・・ＯＴＰ内蔵シングルチッ
プ・マイクロコンピュータ、２０１・・・・・・ＡＮＤ
ゲート、２０２・・−−−−ＸＮＯＲゲート、２０３゜
２０４・・・・・・読み出し認識信号、２０５・・・・
・・ＸＮＯＲゲートから出力される信号、２０６・・・
・・・ＡＮＤゲートから出力される信号。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. データの書込を１度だけ許すプログラマブル・リード・
   オンリー・メモリ（以下、ＰＲＯＭと称する）と、ＰＲ
   ＯＭへの書込みあるいは読み出し機能を予めテストする
   テスト用ＰＲＯＭを備えたＰＲＯＭ内蔵のシングルチッ
   プ・マイクロコンピュータにおいて、前記テスト用ＰＲ
   ＯＭの内部に読み出しを制御する情報記憶部を設け、前
   記情報記憶部に特定のデータを書込む手段と、書込まれ
   た特定のデータに応じて、前記情報記憶部から出力する
   信号を操作する事によって、ＰＲＯＭに書かれたデータ
   の読み出しを許可したり、禁止したりする事を可能にす
   る回路を有し、ＰＲＯＭからの読み出し制御する事を可
   能とすることを特徴とするシングルチップ・マイクロコ
   ンピュータ。