CN1182912A - 用可编程非易失半导体储器加戴的微机和数据读出测法 - Google Patents
用可编程非易失半导体储器加戴的微机和数据读出测法 Download PDFInfo
- Publication number
- CN1182912A CN1182912A CN97122742A CN97122742A CN1182912A CN 1182912 A CN1182912 A CN 1182912A CN 97122742 A CN97122742 A CN 97122742A CN 97122742 A CN97122742 A CN 97122742A CN 1182912 A CN1182912 A CN 1182912A
- Authority
- CN
- China
- Prior art keywords
- data
- reading
- prom
- microcomputer
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title description 4
- 230000006870 function Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 abstract description 36
- 238000010586 diagram Methods 0.000 description 12
- 238000003860 storage Methods 0.000 description 8
- 230000005055 memory storage Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 239000004615 ingredient Substances 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
- G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
在正常模式下引入用PROM装载的微机数据读出测试方法,设置微机的操作模式为缺少ROM模式。在缺少ROM模式下设置扩展功能,扩展地址到外部扩展的区域。设置微机为正常操作模式,在此基础上CPU取出事先提供给外部扩展区域的可应用的地址的诸指令,以从PROM中读取数据。计算读出数据和结束读出测试。
Description
本发明是关于具有由外部设备加载的半导体芯片和包括CPU(中央处理单元),ROM(只读存储器),RAM(随机取存存储器),定时器,串连输入/输出,A/D转换器等等的单片微机。特别是,本发明是关于用PROM(可编程非易失半导体存储器)加载的微机和PROM数据测试读出操作的方法。
通常,已经要求微机测试为其操作特别是为关于存储器的数据读出操作而加载的CPU。日本专利平-公开说明书62-98437已经公开了能完成这样测试的这类微机的一实例。图1的结构图示出了通常微机的基本结构。在该图中,微机1由CPU3,PROM4,测试ROM4T,操作模式控制电路5等等组成,这些微机组成部分通过在同时用地址输入/输出端8,数据输入/输出端9和操作模式设置端11连接微机1的地址总线6和数据总线7相互连接。这里,测试ROM4T存储着测试微机1的诸指令。近而,操作模式控制电路5具有转换正常操作模式到测试模式和正相反的功能。
依照微机1,在指示操作模式控制电路5是在正常操作模式下的第一操作模式下,CPU3是准备从PROM4提取诸指令和执行这些获得的指令。另一方面,当操作模式控制电路5被转换到第二操作模式,即测试模式时,通过具有给操作模式设置端11的信号以便测试CPU3的数据读出操作,CPU3准备从测试ROM4T中取出诸指令并完成这些指令。结论是,依照这特定的测试方法,通过使微机1设置为测试模式以完成存储在测试ROM内的测试指令来引入CPU3的数据读出操作的测试。
作为通常的微机,在测试模式下,通过读出和处理存储在测试ROM4T的数据而引入数据读出操作的测试。然而,以这样的方式,CPU3在测试模式下不能存取PROM4。因此,这就不可能执行从PROM4的数据的数据读出操作。虽然CPU3在正常操作模式下能够获得存取PROM4,PROM4在测试状态下是在取消状态,它指明,PROM4没有存储器区域用于存储测试指令。结果是,PROM4的数据的数据读出测试是不可能的。由此,依照通常的微机,在正常的操作模式下,即当微机被正常使用的操作模式下及在PROM在正常情况下被使用的存储器区域内,实践数据读出测试是不可能的。这样,这里存在着值得注意的问题,确定微机的可靠性是困难的。
本发明的目标是提供在正常操作模式下能引导PROM的数据的读出操作的微机和提出相应的数据读出测试方法。
依照本发明的一个方面,具有CPU,PROM,转换正常操作模式为缺少ROM模式或正相反的操作模式控制电路和外部扩展功能的所提供的的微机具有:从外部扩展区域取出指令的取出装置;依照由上述取出装置取出的诸指令从PROM读取数据的读出装置。
依照本发明的另一方面,具有CPU,PROM,转换正常操作模式到缺少ROM模式正相反的操作模式控制电路和可取出指令的RAM的配置的微机具有从可取出指令的RAM取出诸指令的取出装置;依照由取出装置取出的诸指令从PROM中读出数据的读取装置。
依照本发明的另一方面,具有CPU,PROM和转换正常操作模式为缺少ROM模式或正相反的操作模式控制电路的配置的微机包括:从PROM读取数据的读出装置,具有缺少ROM模式设置装置的读取装置,地址指定装置,结果输出装置,从PROM读取数据的数据读取装置,输出读取数据的数据输出装置和地址比较装置。
作为依本发明的微机的数据读出测试方法的一特点,该测试方法包括:设置微机的操作模式为缺少ROM模式的模式设置步骤,在缺少ROM模式下从CPU的外部取出指令的取出步骤;设置外部扩展功能和扩展地址到外部的扩展区域的地址扩展步骤;设置微机为正常操作模式和事先执行提供的诸指令到外部扩展区域以从PROM中读出数据的数据读出步骤;和计算读出数据的计算步骤。
考虑到依本发明的微机的数据读出测试方法的另一特点,该测试方法包括:设置微机的操作模式为缺少ROM模式的模式设置步骤;在缺少ROM模式下从CPU的外部取出诸指令,和为从PROM中读取数据而转送诸指令到可取出指令的RAM和地址扩展到可取出指令的RAM的存储区域的地址的扩展步骤;设置微机为正常操作模式,和CPU从可取出指令的RAM中取出诸指令以从PROM中读取数据的数据读出步骤;计算读出数据的计算步骤。
作为依本发明的微机的数据读出测试方法的另一个特点,该数据读出测试方法包括:设置微机的操作模式为缺少ROM模式的模式设置步骤;为在缺少ROM模式下从PROM中读取数据而从CPU的外部取出诸指令的取出步骤;设置微机的操作模式为正常操作模式的模式设置步骤;执行取出的指令以从PROM中读取数据的数据读取步骤;和计算读取数据的计算步骤。
通过结合附图详细地阅读说明书,本发明的上述的和进一步的目标和新颖的特点将会更明显,应当明确地理解,然而,附图仅用于图示的目的而并不企图定义和限制本发明。
图1是通常微机一例的框图;
图2是本发明第一实施例相应的微机的框图;
图3是CPU内部结构的框图;
图4是描述微机正常操作模式的图;
图5是描述微机外部扩展功能的图;
图6是描述微机的缺少ROM模式的图;
图7是示出本发明的第一实施例的原理装置的图;
图8的流程图示出了本发明第一实施例的测试处理;
图9是对应本发明的第二实施例的微机的框图;
图10是示出本发明第二实施例的原理装置的图;
图11的流程图示出了本发明第二实施例的测试处理;
图12是对应本发明第三实施例的微机的框图;
图13是示出本发明第三实施例的原理装置的图;
图14的流程图示出了本发明第三实施例的测试处理;和
图15示出了本发明的操作定时图。
通过描述本发明的优选的实施例,并参照附图,用PROM装载的本发明的微机和相应的数据读出操作的测试方法将变得十分明显。
参照图2将给出本发明第一实施例的描述,图2示出了第一实施例的微机1的方框结构,在该图中,示出连接LSI测试器的微机1。将在以后详细地说明LSI测试器。微机1由CPU3,PROM4,控制微机操作模式的操作模式控制电路5和外部扩展功能设置寄存器5a和通过地址总线6和数据总线7所连到的地址输入/输出端8,数据输入/输出端9和结果输出端10组成。进而,外部扩展功能设置寄存器5a具有被连接的操作模式控制端11和重置端12,和CPU3具有被连接的时钟输入端13和14。近而,为方便起见,PROM4具有被分配的地址A至B。
图3的框图示出了CPU3的内部结构。该CPU3包括指定地址的HL寄存器18,指定地址的程序计数器19,指令存储寄存器20,指令译码器21和数据存储寄存器22,CPU3的这些组成部分通过地址总线6和数据总线7相互连接。每当一指令被完成时,存储在程序计数器19内的地址被增加一个地址。HL寄存器18能指定地址。
参看图4或图5描述微机1的操作模式。微机1由包括正常操作模式和缺少ROM操作模式的两个操作模式组成。通过输入到操作模式控制端11的信号可以从微机1的外面控制该操作模式。图4描述了正常的操作模式。例如,当微机1的CPU3存取地址(A+1)时,它就从PROM4的地址(A+1)取出指令。近而,图6是解释缺少ROM模式的图。对微机1的外部,这里装备着具有被指定的PROM4相同的地址A至B的外部存储器30。例如,当微机1的CPU3在缺少ROM模式下取存地址(A+1)时,CPU3就从微机1的外存储器30的地址址(A+1)取出指令。图5是描述外部扩展功能的图。提供的外部扩展区域是由地址C至D定义的,当设置外部扩展功能设置寄存器5a和使CPU3存取外部扩展区域时,将取出外部存储器30的地址C至D的诸指令而不管操作模式。
参看图7,10A是从外部扩展区域取出指令的装置。从外部扩展区域取出指令的取出装置10A包括缺少ROM模式设置装置101,外部扩展功能设置装置102,和分枝地址到外部扩展区域的地址扩展装置103。在从微机1的外部提供信号到操作模式设置装置11以后,缺少ROM模式设置装置101从微机1的外部给出信号到重置端12以重置微机1和使微机1设置缺少ROM模式。外部扩展功能设置装置102从微机1的外部取出诸指令以写值到外部扩展功能寄存器和设置外部扩展功能。扩展地址到外部扩展区域的地址扩展装置103从微机1外部取出诸指令以分枝地址到外部扩展区域。
另一方面,10B是从PROM中读出数据的装置。从PROM读取数据的装置是10B,从PROM读取数据的该读取装置10B是包括地址指定装置104,结果输出装置105,正常操作模式设置装置106,从PROM读取数据的读取装置107,输出读取数据的数据输出装置108,地址比较装置109组成。地址指定装置104从微机1的外部取出诸指令,和存储PROM的地址区域的头地址和结束地址到指定的区域。结果输出装置105从微机1的外部取出诸指令和设置输出读取数据到结果输出端10的端口。正常操作模式设置装置106从微机1的外部提供信号到操作模式设置端11以设置微机1为正常操作模式。从PROM读取数据的读取装置107从外部扩展区域读取诸指令,和从已经被设置的PROM4读取数据。输出读数据的数据输出装置108从微机1的外部取出指令和从结果输出端10输出读取的数据。地址比较装置109比较读出的地址和被设置的结束地址。当比较的结果是两地址一致时,操作结束,当读取地址较小时,地址将被增大,操作返回到PROM数据读取装置107的控制,当读取地址较大时,操作也结束。
其次,将描述依照具有上述结构的PROM4的数据读出的测试操作。当参看图2时,和微机相连的LSI测试器2由在测试微机1时存储要被使用的诸指令的存储器15,比较微机1的输出数据和确定通过或失效的期待值的比较器16,和给出控制微机1信号的驱动器17组成。微机1的地址总线6和数据总线7通过地址输入/输出端8和数据输入/输出端9连接到LSI测试器2的存储器15。依此,当它在缺少ROM模式下或当CPU3存取外部扩展区域时,LSI测试器2的存储器15将成为从其中取出诸指令的外部存储器。微机1的输出端1D连接到LSI测试器2的比较器16。通过比较微机1的结果输出端10的输出数据和期待值可以确定通过或失效。操作模式控制端11,重置端12和时钟输入端13和14连接到LSI测试器2的驱动器17。因此,设置操作模式,重置,和设置微机1的操作速度都可能从LSI测试器2完成。
在LSI测试器的存储器15内,这里预先提供了如下的指令。从地址A到地址B。
(指令1)设置结果输出端的指令。
(指令2)指定PROM4的头地址和结束地址的指令。
(指令3)设置外部扩展功能的指令。
(指令4)扩大外部扩展区域地址C到D的指令。
(指令5)从PROM4读取数据的指令。
(指令6)从结果输出端输出读取数据的指令。
(指令7)比较读出地址和PROM的结束地址的指令。
(指令8)增大地址的指令。
LSI测试器2的存储器15事先提供有上述的指令,当它在图8所示的测试操作流程图中被指出时,缺少ROM模式设置装置101给出信号到操作模式设置端11和重置信号到重置端12以设置微机1为缺少ROM模式(步S701和S702)。在缺少ROM模式下,CPU在地址A之外从LSI测试器的存储器15中取出诸指令。因此,地址指令装置104,结果输出装置105,外部扩展功能设置装置102和从外部扩展区域取出指令的取出装置103能够取出事先提供给存储器的诸指令1,2,3和4。然后CPU3执行取出的指令。作为结果,被读取的存储器区域的头地址和结束地址被分别地设置,使得头地址变为地址A和结束地址变为地址B(步S703)。进而,输出结果的端口被设置为结果输出端11(步S704)。更进一步,在外部扩展功能被设置后(步S705),诸地址被扩大到外部扩展区域(步S706)。
正常操作模式设置装置106从LSI测试器2的驱动器17给出信号到微机1以设置微机1的操作模式为正常操作模式(步S707)。由于地址被分枝到外部扩展的区域,从PROM读取数据的读取装置107,输出读取数据的数据输出装置108和地址比较装置109能够取出事先提供给存储器15的地址C至D的诸指令5,6,7和8。进而,由于它是在正常的操作模式,在执行指令5时,读出微机1的PROM存储区域的A地址的数据(步S708)。输出读取数据的数据输出装置108输出数据到结果输出端11。LSI测试器2的比较器16比较读取的数据和期待值。然后,当两个相互一致时,步骤进行到下面的指令。另一方面,当读取的数据和期待值并不相互一致时,测试结束(步S709)。随后,依照从存储器15取出的指令7,地址比较装置109比较读取地址和结束地址B。当读取地址和结束地址相互一致或大于结束地址B时,测试结束。当读取地址小于结束地址B时,读取地址被增大,和步骤返回到步S709(步S710和步S711)。
例如,在PROM4具有存储容量为32千字节的情况下,头地址为000H,结束地址为7FFFH,扩展区域的头地址为8000H和扩展区域的结束地址是BFFFH,LSI测试器2的存储器15具有如下事先提供的诸指令。从地址000H到地址7FFFH:
(指令1)设置输出结果到结果输出端11的端口。
(指令2)设置HL寄存器18为000H,和BC寄存器22为7FFFH。
(指令3)设置外部扩展功能寄存器以设置外部扩展模式。
(指令4)设置程序计数器19为8000H。在地址8000H之外:
(指令5)按HL寄存器18设置的地址读取数据。
(指令6)从结果输出端11输出读取的数据。
(指令7)比较HL寄存器18的数据和BC寄存器22的数据。
(指令8)增加HL寄存器18的数据一个地址。
提供的LSI测试器2的存储器15事先装有上述诸指令,在步S708,被设置在HL寄存器18的000H地址的数据被读出。由于微机是在正常操作模式下,PROM4的地址000H的数据被读出。进而,在步S710,设置在HL寄存器18内的000H和设置在BC寄存器内的7FFFH加以比较。由于HLLBC,HL寄存器18被为0001H,步骤返回到步S708。步S708至S709被重复直至HL寄存器18变为7FFFH,和HL寄存器18变为7FFFH时,测试结束。
通过能够在正常操作模式下取出诸指令的外部扩展区域内存储从PROM中读取数据的诸指令,引入在正常操作模式下PROM数据的读出测试是可能的。
现在,参看图9将描述本发明的第二实施例。在该图中,和图2示出的等同部分使用同样的标号,在这个特定的实施例中,该微机1的特征是,没有设置外部扩展功能设置寄存器5a和在微机1内配备有可取出指令的RAM23。进而,如图10所示,第二个实施例由从可取出指令的RAM中的取出诸指令的取出装置20A而不是从第一实施例中的外部扩展区域中取出诸指令的取出装置10A组成。这就是说,从可取出指令的RAM取出诸指令的取出装置20A包括缺少ROM设置装置101,把从PROM中读出数据的诸指令传送到可取出指令的RAM的存储器区域的传送装置202,和扩展地址到可取出指令的RAM的存储区域的地址扩展装置203。存储诸指令到可取出诸指令的RAM的存储装置202从微机1的外部取出诸指令,和传送从PROM4读取数据的诸指令到可取出指令的RAM。扩展地址到可取出指令的RAM的存储器区域的地址扩展装置203从微机1的外面取出诸指令,以分枝地址到可取出指令的RAM的存储器区域。
参照附图将详细地描述依本发明第二实施例的从PROM4中读出数据的操作。首先LSI测试器2的存储器15具有如下被事先装入的指令。
(指令1)设置结果输出端口的指令。
(指令2)传送下面的诸指令21,22,23和24到可取出指令的RAM。
(指令21)从PROM4中读取数据的指令。
(指令22)从结果输出端口输出读取数据的指令。
(指令23)比较读取地址和PROM结束地址的指令。
(指令24)增大地址的指令。
(指令3)指定PROM4的头地址和结束地址的指令。
(指令4)扩展地址到可取出指令的RAM的存储器区域。
图11是依照第二实施例的读取操作的流程图。由于步S1001和S1002的操作与第一实施例的步S701和S702的步的操作相同。省略对步S1001和S1002的解释。结果是,传送从PROM读出数据的诸指令到可取出指令的RAM的传送装置完成从LSI测试器2的存储器15中取出的指令3以传送诸指令21,22,23和24到可取出指令的RAM(步S1004)。其次,扩展诸地址到可取出指令的RAM的地址区域的地址扩展装置203从LSI测试器的存储器15中取出指令4以设置地址到地址C(步S1006)。
正常操作模式设置装置106使驱动器17给出信号到微机11的操作模式控制端11,以设置微机1为正常操作模式(步S1007)。此后,微机1的CPU3在操作模式下完成存储在可取出指令的RAM内存储的诸指令21,22,23和24。进而,由于S1008,S1009,S1010和S1011的操作步与图8第一实施例的步S708,S709,S710和S711的步相同,省略步S1008,S1009,S1010和S1011的描述。
例如,可以假定,PROM具有存储器容量32千字节,头地址是地址0000H和它的结束地址是7FFFH。进而,可以假定,可取出指令的RAM具有一千字节的存储容量,和头地址是8000H,和结束地址是地址83FFH,和微机1的CPU具有能指示间接地址指定象HL寄存器18的ZW寄存器。LSI测试器2的存储器15配置有超出地址1FFFH之外的从PROM4读出数据的如下指令。超出地址1FFFH:
(指令21)读出由HL寄存器指定的地址的数据。
(指令22)从结果输出端11输出读取的数据。
(指令23)比较HL寄存器和BC寄存器。
(指令24)增加HL寄存器1H。下述的指令在超出地址0000H以外被提供。
(指令1)设置输出结果到结果输出端11的端口。
(指令2)设置1FFFH到HL寄存器,8000H到HL寄存器和传送由HL寄存器指定地址的内容到由2W寄存器指定的地址的内容。在传送后,HL寄存器和ZW寄存器分别增加。当指令21至24被传递后,操作结束。
(指令3)设置0000H到HL寄存器,和7FFFH到BC寄存器。
(指令4)设置程序计数器为8000H。
指令2是传送从PROM中读取数据的指令到可取出指令的RAM23的指令。为了开始,指令21存储在存储器的地址被设置在HL寄存器中。进而,传送的地址设置在ZW寄存器中。其次,由HL寄存器指定的地址的内容例如被传送到A寄存器,A寄存器的内容被传送到由ZW寄存器指定的地址。通过上述的方法,这就可能传送从PROM读取数据的诸指令到可取出指令的RAM。然后,当存储在可取出指令的RAM的诸指令在正常的操作模式下被执行时,就可能从PROM4中读取数据。由于它和第一实施例的情况相同,所以省略从PROM4读取数据的实例的操作。
图12是本发明第三实施例的框图。由于诸部分和上述指明的实施例等同,相同的标号被使用。在该实施例的微机1的特征在于,没有外部扩展功能设置寄存器和可取出指令的RAM。进而,参看图13,很明显的是,本发明的第三实施例的特征在于这样的事实,微机1仅与在正常模式下从PROM中读取数据的读取装置307操作。首先,从PROM读取数据的读取装置307在缺少ROM的模式下从微机1的CPU的外部取出诸指令。然后,数据读取装置307从微机1的外部提供信号到操作模式控制端口以设置微机1为正常操作模式。由于使CPU完成取出的指令,读出PROM的数据。此后,数据读取装置307从微机1的外部发信号到操作模式控制端以设置微机1为缺少ROM模式。
现参看图14描述第三实施例的从PROM中的数据的读取操作。LSI测试器2的存储器15事先配有如下的诸指令。
(指令1)设置结果输出端的指令。
(指令2)指定PROM4的头地址和结束地址的指令。
(指令3)从PROM4读取数据的指令。
(指令4)从结果输出端输出读取数据的指令。
(指令5)比较读取地址和PROM结束地址的指令。
(指令6)增加地址的指令。
由于图14所示的步S1301,S1302,S303和S1304的操作与图8所示的步S701,S702,S703,S704的操作相同,省略对步S1301,S1302,S1303和S1304的解释。从PROM读取数据的读取装置307从LSI测试器2的存储器15取出指令3(步S1305),在此之后,读取装置307使LSI测试器2的驱动器17给出信号到微机1的操作模式控制端11以设置微机1为正常操作模式(步S1306)。通过在正常操作模式下执行取出的诸指令可以从PROM4中读取数据(步S1307)。通过LSI测试器2的驱动器17给微机1的操作模式控制端11信号,该操作读下面的指令,该驱动器设置微机1为缺少ROM模式(步S1308)。进而,由于步S1309,S1310和S1311的操作与图8示出的步S709,S710和S711相同,可以省略步S1309,S1310和S1311的解释。
例如,可以假设,PROM4具有32千字节的存储容量,头地址为地址0000H,结束地址为地址7FFFH,因此,LSI测试器2的存储器15具有如下事先提供的诸指令。
(指令1)设置结果输出端到结果输出端11
(指令2)设置0000H给HL寄存器,和7FFFH给BC寄存器。
(指令3)读取由HL寄存器18指令地址的数据
(指令4)从结果输出端11输出读取的数据。
(指令5)比较HL寄存器和BC寄存器。
(指令6)增加HL寄存器1H。
通过缺少ROM模式设置装置101设置为缺少ROM模式的微机1的CPU3从LSI测试器2的存储器15中取出上述指令。从PROM读取数据的读取装置307在缺少ROM模式下从LSI测试器2的存储器15中取出指令3。当参看图15时,微机1的CPU3的诸指令包括指令取出(i1)指令解码(i2)和指令执行(i3),在重置微机1到取出指令3的时间开始之前,时钟数被计算。例如,在指令3的指令取出(i1)是在从置计算的时钟数(n-2)时被完成,微机1的操作模式在时钟数(n-1)时被设置为正常操作模式。然后,依照在时钟n执行指令(i3),读出PROM4中的数据。
如上所述,依照本发明,微机的操作模式被设置为缺少ROM模式,在此模式下CPU从外面取出诸指令,或在使诸指令已被传送到在微机内的可取出指令的RAM内后取出诸指令,和进而,外部存储器的诸指令具有和要被取出的PROM有相同的地址,在PROM的地址上微机的操作模式被设置为正常的操作模式和在PROM地址下诸指令被完成使PROM的数据被读出和被计算。这就可能在当微机正常使用的同样操作模式下在通常使用的PROM存储区域内测试读出的数据。这样导致改进微机1的可靠性,质量和在发货检查时的低下的检测率。
当描述本发明的优选的实施例时使用了特定的术语,这样的描述仅出于图示的目的,应当理解,在不脱离随后权利要求的精神和范围内可做各种变化和修改。
Claims (8)
1、具有CPU,PROM,和转换正常操作模式为缺少ROM模式和相反的转换模式和外部扩展功能的操作模式控制电路的微机具有:
从外部扩展区域取出诸指令的取出装置;和
依照上述取出装置取出的诸指令从PROM中读出数据的读取装置。
2、权利要求1的微机,其中:
从外部扩展区域取出诸指令的所说取出装置包括缺少ROM模式设置装置,外部扩展功能设置装置,扩展地址到外部扩展区域的地址扩展装置,和
从PROM读取数据的所说读取装置包括地址指定装置,结果输出装置,正常操作模式设置装置,从PROM读取数据的数据读取装置,输出读取数据的数据输出装置和地址比较装置。
3、具有CPU,PROM,转换缺少ROM模式为正常操作模式或相反和外部扩展功能的微机的数据读出和测试方法包括:
设置微机的操作模式为缺少ROM模式的模式设置步骤;
在缺少ROM模式下从CPU的外部取出指令的的取出步骤;
设置外部扩展功能和扩展地址到外部扩展区域的地址扩展步骤;
设置微机为正常操作模式,执行事先提供给外部扩展区域的诸指令以从PROM中读取数据的数据读取步骤;和
计算读取数据的计算步骤。
4、具有CPU,PROM,转换正常操作模式为缺少ROM模式和正相反和可取出指令的RAM的微机包括:
从可取出指令的RAM取出诸指令的取出装置;和
依照上述的取出装置取出的诸指令从PROM中读取数据的读出装置。
5、权利要求4的微机,其中:
从可取出指令的RAM取出诸指令的所说取出装置包括缺少ROM模式设置装置,传送从PROM中读取数据的诸指令到可以取出指令的RAM的传送装置;扩展地址到可取出指令的RAM的存储器区域的地址扩展装置,和
从PROM读取数据的所说读取装置包括地址指定装置,结果输出装置,正常操作模式设置装置,从PROM读取数据的数据读取装置,输出读取数据的数据输出装置和地址比较装置。
6、具有CPU,PROM,转换缺少ROM模式为正常操作模式和正相反的操作模式控制电路和可取出指令的RAM的数据读出测试方法包括:
设置微机的操作模式为缺少ROM模式的模式设置步骤;
在缺少ROM模式下从CPU的外部取出指令,传送从PROM读出数据的指令到可取出指令的RAM,扩展地址到可取出指令的RAM的地址扩展步骤;
设置微机在正常的操作模式并在此模式下CPU从可取出指令的RAM中取出指令以从PROM中读出数据的数据读出步骤;和
计算读出数据的计算步骤。
7、具有CPU,PROM,和转换正常操作模式为缺少ROM模式和正相反的微机包括:
从PROM中读取数据的读取装置,该读取装置具有缺少ROM模式设置装置,地址指定装置,结果输出装置,从PROM中读取数据的数据读出装置,输出读取数据的数据输出装置和地址比较装置。
8、具有CPU,PROM,转换缺少ROM模式为正常操作模式和正相反的操作模式控制电路的数据读出测试方法包括:
设置微机操作模式为缺少ROM模式的模式设置步骤;
从CPU的外部取出诸指令以在缺少ROM模式下从PROM中读取数据的取出步骤;
设置微机的操作模式为正常操作模式的模式设置步骤;
执行取出的指令以从PROM中读出数据的数据读出步骤;和
计算读取数据的计算步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP272058/96 | 1996-10-15 | ||
JP8272058A JPH10116263A (ja) | 1996-10-15 | 1996-10-15 | マイクロコンピュータとそのデータ読み出し試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1182912A true CN1182912A (zh) | 1998-05-27 |
Family
ID=17508522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97122742A Pending CN1182912A (zh) | 1996-10-15 | 1997-10-15 | 用可编程非易失半导体储器加戴的微机和数据读出测法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5905907A (zh) |
EP (1) | EP0837395A3 (zh) |
JP (1) | JPH10116263A (zh) |
KR (1) | KR100297224B1 (zh) |
CN (1) | CN1182912A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100294927B1 (ko) * | 1998-08-29 | 2001-07-12 | 윤종용 | 점진적인 삼차원 메쉬 정보의 부호화 방법 및 그 장치 |
US20030031235A1 (en) * | 2001-07-18 | 2003-02-13 | Cyberlane Inc. | PCMCIA CDMA data modem with test code selection switch |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1540923A (en) * | 1975-12-01 | 1979-02-21 | Intel Corp | Programmable single chip mos computer |
JPS57137952A (en) * | 1981-02-20 | 1982-08-25 | Hitachi Ltd | Microcomputer |
US4797808A (en) * | 1981-06-22 | 1989-01-10 | Texas Instruments Incorporated | Microcomputer with self-test of macrocode |
JPS6298437A (ja) * | 1985-10-24 | 1987-05-07 | Oki Electric Ind Co Ltd | マイクロコンピユ−タ |
JPH01123343A (ja) * | 1987-11-06 | 1989-05-16 | Nec Corp | シングルチップ・マイクロコンピュータ |
US5307464A (en) * | 1989-12-07 | 1994-04-26 | Hitachi, Ltd. | Microprocessor and method for setting up its peripheral functions |
JPH06348490A (ja) * | 1993-06-08 | 1994-12-22 | Hitachi Ltd | 演算処理方法、及びマイクロコンピュータ |
US5754764A (en) * | 1994-02-22 | 1998-05-19 | National Semiconductor Corp. | Combination of input output circuitry and local area network systems |
-
1996
- 1996-10-15 JP JP8272058A patent/JPH10116263A/ja active Pending
-
1997
- 1997-10-14 EP EP97117770A patent/EP0837395A3/en not_active Withdrawn
- 1997-10-15 CN CN97122742A patent/CN1182912A/zh active Pending
- 1997-10-15 US US08/950,597 patent/US5905907A/en not_active Expired - Fee Related
- 1997-10-15 KR KR1019970052736A patent/KR100297224B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5905907A (en) | 1999-05-18 |
KR19980032849A (ko) | 1998-07-25 |
EP0837395A2 (en) | 1998-04-22 |
EP0837395A3 (en) | 2000-05-10 |
JPH10116263A (ja) | 1998-05-06 |
KR100297224B1 (ko) | 2001-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9971647B2 (en) | Apparatus and method for programming ECC-enabled NAND flash memory | |
US7490177B2 (en) | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture | |
US9652252B1 (en) | System and method for power based selection of boot images | |
KR100774598B1 (ko) | 순차 접근 메모리에 저장된 부트 코드를 통한 컴퓨터 시스템의 초기화 | |
EP0657818A1 (en) | Non-volatile memory chip enable signal encoding method and system | |
JPH07141247A (ja) | 不揮発性半導体メモリ装置のデータ処理能力を増大する方法 | |
CN1842716A (zh) | 测试装置及测试方法 | |
US8996788B2 (en) | Configurable flash interface | |
JPH08305605A (ja) | 拡張検査ベクトル記憶部を用いた走査検査方法および装置 | |
CN1637737A (zh) | 具有配置初始化功能的内电路配置结构 | |
KR20130136004A (ko) | 메모리 시스템 및 메모리를 위한 모듈러 커맨드 스트럭처 | |
TWI587302B (zh) | 記憶體編程方法以及記憶體裝置 | |
CA2276673A1 (en) | Digital circuit using memory for monitoring signals for occurrences of predefined breakpoint conditions | |
CN1182912A (zh) | 用可编程非易失半导体储器加戴的微机和数据读出测法 | |
CN1637736A (zh) | 具有非挥发性配置储存装置的内电路配置结构 | |
CN1794205A (zh) | 用于文件信息写处理的方法和程序 | |
US20200388346A1 (en) | Testing read-only memory using memory built-in self-test controller | |
CN1206145A (zh) | 带有流水线处理电路的信号处理器及其方法 | |
JP2001209463A (ja) | リセット後にデータ処理システムを構成するための方法および装置 | |
CN1811734A (zh) | 与填写中的快取线平行使用的可存取缓冲区及其控制方法 | |
CN1802569A (zh) | 图案产生器以及测试装置 | |
CN105825890A (zh) | 存储器编程方法以及存储器装置 | |
CN1667545A (zh) | 具检测基本输入输出系统状态的工作时钟设定方法及装置 | |
CN1639690A (zh) | 半导体装置 | |
JPS59111538A (ja) | マイクロプログラム制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
AD01 | Patent right deemed abandoned | ||
C20 | Patent right or utility model deemed to be abandoned or is abandoned |