JP4414087B2 - 読取り同時書込み操作のためのフラッシュ・メモリ分割 - Google Patents
読取り同時書込み操作のためのフラッシュ・メモリ分割 Download PDFInfo
- Publication number
- JP4414087B2 JP4414087B2 JP2000527946A JP2000527946A JP4414087B2 JP 4414087 B2 JP4414087 B2 JP 4414087B2 JP 2000527946 A JP2000527946 A JP 2000527946A JP 2000527946 A JP2000527946 A JP 2000527946A JP 4414087 B2 JP4414087 B2 JP 4414087B2
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- sense amplifiers
- memory device
- partition
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
(発明の分野)
本発明はフラッシュ・メモリに関し、より詳細には、フラッシュ・メモリの分割に関する。
【0002】
(背景)
フラッシュ・メモリ・デバイスは、1度に1バイトずつではなくブロックで消去したり書き込んだりすることのできる特別なタイプのEEPROMである。フラッシュ・メモリのいくつかのアプリケーションは、セルラ電話の埋め込み型制御コードおよび制御データを含み、それにより、セルラ電話は必要な場合に容易に更新することができる。フラッシュ・メモリはモデム内でも使用されることがある。というのは、それにより、新しいプロトコルが標準化したときにモデム製造業者がその新しいプロトコルをサポートすることができるからである。フラッシュ・メモリはさらにコンピュータ内で使用されて、更新される可能性のあるベーシック・インプット/アウトプット・システム(BIOS)を提供する。その他の使用法も、当業者には周知である。
【0003】
図1に、従来技術のフラッシュ・メモリ・デバイス100の1つを示す。データが書き込まれるメモリ110は、それに関連するXデコーダ160およびYデコーダ180を有する。Xデコーダ160およびYデコーダ180は、メモリの行および列へのアドレスを指定する。ユーザ・インタフェース120は、フラッシュ・メモリ・デバイス100を制御する。ユーザ・インタフェース120は、メモリ110へのアクセスを制御する処理装置とインタフェースする。状態レジスタ130は、メモリ110の現在の状態、すなわち書込み、読取り、または消去を記憶する。処理装置は、ユーザ・インタフェース120からフラッシュ・メモリの状態を知る。
【0004】
センス増幅器140は、メモリ110に関連付けられる。従来技術の一実施態様では、センス増幅器は、メモリ110に対する書込みおよび読取りのための信号を増幅するのに使用される。16の入出力(I/O)に分割された行に対して、各I/Oに1つずつ、16個のセンス増幅器140が、書込みおよび読取りのために使用される。さらに電荷ポンプ150がフラッシュ・メモリ100に含まれる。電荷ポンプ150は、メモリ110に対する読取り、書込み、および消去に必要な電圧レベルを供給するのに使用される。一般に、従来技術のフラッシュ・メモリ・デバイスにおける消去と書込みは、メモリ110のサブセットからなるブロックとしてなされる。回路のセットは1つであり、それによりユーザは、フラッシュ・メモリの1つのブロックに書き込む間、同時にフラッシュ・メモリの別のブロックを消去したり読み取ったりすることができない。
【0005】
同時操作は、フラッシュ・メモリ・ブロックの消去時間(一般に250〜500ミリ秒)によって制約を受けるいくつかのアプリケーションにおいて望まれる。例えばセルラ電話は、フラッシュ・メモリから直接、コードを実行する。別々のメモリ・ブロックを消去して、同時にデータ記憶のための空間を取り戻すことができれば有利である。
【0006】
この問題に対する従来技術の解決法の1つは、複数のフラッシュ・メモリ・デバイスを備えることである。その場合、他のデバイスを消去している間にあるデバイスに書き込むことができる。これには多くの欠点がある。複数のデバイスはより多くのスペースをとる。複数のデバイスがあるために、ハードウェアが重複する。さらに、複数のフラッシュ・メモリ・デバイスの使用により、より多くのコストがかかり、電力使用が増大し、システム全体の信頼性が低下する可能性がある。
【0007】
(発明の概要)
本発明は、読取り同時書込み操作を可能にするためのフラッシュ・メモリ・デバイスの分割に関する。フラッシュ・メモリ・デバイスは複数のパーティションを含み、各パーティションは他のパーティションと同時に、読み取られ、書き込まれ、あるいは消去されることができる。
【0008】
本発明の他の特徴および利点は、添付の図面および後続の詳細な説明から明らかになるであろう。
【0009】
本発明は、添付の図面の図に限定的なものではなく例として示す。図中、同じ参照番号は同様の要素を指す。
【0010】
(詳細な説明)
読取り同時書込み操作のためにフラッシュ・メモリを分割する方法および装置について説明する。本発明によって意図する利点は、単一のフラッシュ・メモリ・デバイス上での同時読取り、および/または書込み、および/または消去の操作を可能にすることである。本発明によって意図する別の利点は、フラッシュ・メモリ・デバイス上に記憶されたコードを、コードが実行されている間に更新できるようにすることである。
【0011】
図2に、複数に分割されたフラッシュ・メモリ・デバイスを示す。パーティションA210、B215、C225、D220、E230、・・・n−1 235、n235を示す。各パーティションは、物理的に分離したデバイスとしてフラッシュ・メモリ・デバイスに形成される。一実施形態の場合、各パーティションは異なる物理平面上に実装される。各パーティション210、215、220、225、225、230、235、240は、XデコーダおよびYセレクタを関連付けている。各YセレクタはYデコーダ240に結合され、このYデコーダはYセレクタを制御する。代替実施形態の場合、複数のYデコーダ240がシステム内に存在してもよい。XデコーダおよびYセレクタは、読取り、書込み、または消去を含むアクセス用に、フラッシュ・メモリ200内の特定領域を選択できるようにする。複数のXセレクタおよびYデコーダを有することにより、フラッシュ・メモリの複数のサブセクションに同時アクセスすることができる。例えば、パーティションAを消去するのと同時に、パーティションBを読み取り、パーティションCに書き込むことができる。各パーティションは1つまたは複数のブロックを含むことができ、これらは別々に消去することができる。したがって、例えば、パーティションB内のメモリ・ブロックが消去される間にパーティションA内のメモリに書き込むことができる。
【0012】
ユーザ・インタフェース250は、ユーザがフラッシュ・メモリ200へのアクセスを制御できるようにする。一実施形態の場合、ユーザ・インタフェース250はフラッシュ・メモリ自体の一部である。代替実施形態の場合、ユーザ・インタフェース250は別々のチップ上に位置する。インタフェースは、それぞれの書込み並列操作を制御するのに使用されるいくつかの状態機械を含む。したがって、2つの並列書込み操作があり得る場合には(例えばデータ・ブロックに書き込みながらコードを更新するなど)、2つの状態機械がある。3つの並列書込み操作があり得る場合には、3つの状態機械が含まれる。これらの状態機械は、「 」というタイトルの同時出願の関連出願第 号に、より詳細に記載されている。
【0013】
状態レジスタは、ユーザ・インタフェース250に結合される。状態レジスタ260は、各パーティションの状態を示す。n個のパーティションがあり、かつ、一実施形態の場合、n個の状態レジスタ260がある。各パーティションの状態は、次のうちのどれかである。すなわち、アイドル、読取り中、書込み中、または消去中である。
【0014】
センス増幅器270もまた、ユーザ・インタフェース250に結合される。センス増幅器は、読取り、書込み、消去の操作において使用される。一実施形態の場合、センス増幅器270の数は次のように決定される。16ビット幅のフラッシュ・メモリの場合、16個のセンス増幅器270がそれぞれの並列に実行できる操作に対して必要である。したがって、例えば、第1のパーティションが読み取られる間に第2のパーティションに書き込まれる場合、32個のセンス増幅器270が必要である。例えば、2つのパーティションが並列に読み取られる場合、32個のセンス増幅器270が読取りに必要である。センス増幅器270の数は、フラッシュ・メモリの出力行の幅のファクター(X)を掛けた並列実行可能操作(Y)の数である。一実施形態の場合、3つのパーティションのフラッシュ・メモリ、例えば、1つのパーティションが読み取られ、別のパーティションに書き込まれ、第3のパーティションが消去されるフラッシュ・メモリは、3X個のセンス増幅器270を使用する。消去に使用されるセンス増幅器270は、総消去時間に対する非常に小さい割合を使用する。同様に、書込みに使用されるセンス増幅器270も、総書込時間に対して小さい割合を使用する。したがって、一実施形態の場合、単一のセンス増幅器270が、並列実行可能な書込み操作の各々および並列実行可能な消去操作の各々に使用される。センス増幅器270は、各ビットが書き込まれるときにそれを検査するのに使用される。
【0015】
さらに、冗長列アクセスなどの他の操作のために、冗長センス増幅器270を含めることもできる。一実施形態の場合、各並列読取および/または書込みに対して、2つの冗長センス増幅器270がセンス増幅器ブロック270内に含まれる。
【0016】
さらに、電荷ポンプ280が回路内に含まれる。電荷ポンプ280は、読取り、書込み、および消去用の電圧レベルを設定するのに使用される。一実施形態の場合、消去に使用される電圧レベルは、約−10ボルトである。一実施形態の場合、読取りおよび書込みに使用される電圧レベルは、約7ボルトである。一実施形態の場合、パーティションへの並列アクセスを可能にする複数のリード線を有する単一の電荷ポンプ280が使用される。あるいは、複数の別々の電荷ポンプ280を使用して、異なるパーティションに同時にアクセスするのに必要な電圧レベルを供給することもできる。電荷ポンプ280は、各パーティションのYセレクタに結合されて、読取り、書込み、または消去に適したレベルまで電圧レベルを上げる。
【0017】
図2に示す複数分割されたフラッシュ・メモリは、いくつかの目的に使用することができる。パーティションの数は、フラッシュ・メモリの機能に依存する。例えば、3つに分割されたフラッシュ・メモリ・デバイスを図3に示す。
【0018】
3つに分割されたフラッシュ・メモリ・デバイスを使用する一例は、以下の通りである。第1のパーティションは、データを記憶するのに使用することができる。第2のパーティションは、コードを記憶するのに使用することができ、このコードは、フラッシュ・メモリ・デバイスを含む装置によって実行される。第3のパーティションは、コードの更新を可能にするために使用することができる。したがって、例えば、更新によってコードが変更される場合、新しいコードが第3のパーティションに書き込まれ、同時に第2のパーティション内の元のコードも実行する。新しいコードが書き込まれて検査された後で、第3のパーティションは、コード用に使用されるパーティションとなることができる。したがって、継ぎ目のないフラッシュ・メモリ・デバイスの更新が可能である。3つに分割されたフラッシュ・メモリ・デバイスの別の例は、第1のパーティションからコードを実行させながら第2のパーティション内でデータを更新するものである。したがって、例えば、コードの実行がデータの更新をもたらす場合、これを継ぎ目なく達成することができる。
【0019】
図3に、3つに分割されたフラッシュ・メモリ・デバイスの一実施形態を示す。パーティションA310、パーティションB315、パーティションC320はそれぞれ、関連するXデコーダおよびYセレクタを有し、別々にアクセスすることができる。図3に示す配置は、フラッシュ・メモリ・デバイスの実際の配置の一実施形態に対応する。Xデコーダ307と、Yセレクタ309および312は、パーティションA305、310に関連付けられる。一実施形態の場合、パーティションA310は、Yセレクタ309、312によって半分に分割される。パーティションA310の分割は配置の目的であり、パーティションAの第1の部分310がパーティションBと整列し、パーティションAのもう一方の部分305がパーティションCと整列するようにするためである。一実施形態の場合、パーティションA310の分割は、読取速度に対する性能を最適化する。Yセレクタ309および312は、Yデコーダ325に結合される。さらに、状態レジスタ335もパーティションAに関連付けられる。状態レジスタ335は、パーティションAの状態、すなわちアイドル、それへの書込み中、それからの読取り中、または消去中を示す。同様に、パーティションBに対しても、Xデコーダ317、Yセレクタ319、状態レジスタ340がある。パーティションCもまた、Xデコーダ323、Yセレクタ322、状態レジスタ345を含む。一実施形態の場合、単一のユーザ・インタフェース330が、各パーティションに対する状態レジスタ335、340、345に結合される。
【0020】
センス増幅器350は、すべてのパーティションをサポートする。一実施形態の場合、センス増幅器の数は18個である。16個のセンス増幅器350が、パーティションのうちの1つへの読取り操作に使用される。1つのセンス増幅器が、パーティションのうちの1つからの並列書込み操作に使用される。インタフェースは、各並列書込み操作を制御するいくつかの状態機械を含む。したがって、2つの並列書込み操作があり得る場合(2つのパーティションに同時に書き込む場合)、2つの状態機械がある。
【0021】
電荷ポンプ360の数もまた、並列操作の数と並ぶ。別の実施形態の場合、単一の電荷ポンプ360への接続の数は、並列操作の数と等しい。これらの接続の各々は、異なる電圧レベルに保持することができ、複数の操作が異なる電圧レベルを利用することが可能である。一実施形態の場合、別々の接続が各パーティションに関連するデコーダに結合される。したがって、第1の接続は第1のパーティションに結合され、第2の接続は第2のパーティションに結合されるといったようになる。したがって、各接続は、パーティション上で実行できる各操作に対応する様々な電圧レベルを出力する。別の実施形態の場合、第1の接続は、書込用の第1の電圧レベルを出力し、第2の接続は、読取用の第2の電圧レベルを出力し、第3の接続は、消去用の第3の電圧レベルを出力する。この例では、スイッチが、実行されようとする操作に対して、適したパーティションを適した接続に結合する。
【0022】
図4に、フラッシュ・メモリ・デバイスを使用するセルラ電話の一例を示す。セルラ電話410は、フラッシュ・メモリ・デバイス430を含む。フラッシュ・メモリ・デバイス430をセルラ電話上に示すが、一般にフラッシュ・メモリ・デバイス430は、セルラ電話410の本体内のレセプタクル中に収容されることを理解されたい。
【0023】
図示のセルラ電話410はアクティブである。すなわち、これはコードを実行している。現在アクティブであるコードを含むパーティション460が実行されている。このようなコードの使用は、当技術分野で周知である。別のパーティション450は、ダイヤリング・データまたは音声データを含む。例えば、セル電話410は、ダイヤリング・ディレクタまたは類似のデータをデータ・パーティション450中に含むことができる。第3のパーティション470は、外部からの新しいコード440を受け取っている。一実施形態の場合、第3のパーティションは、リモートで更新することができる。したがって、セルラ電話がアクティブである間、コード・パーティション460中のコードを実行することができると同時に、新しいコード440が新規コード・パーティション470に書き込まれ、ダイヤリング・データを呼び出すのにデータ・パーティション450が使用される。このようにして、セルラ電話は、そのコードの継ぎ目ない更新と、セルラ電話の平行した更新および使用を可能にする。このような継ぎ目のないコード更新の他の応用も、同様に実施することができる。
【0024】
前述の明細書において、本発明についてその具体的な実施形態に関連して説明した。しかし、本発明のより広い趣旨および範囲を逸脱することなく、それに様々な修正および変更を加えることができることは明白であろう。したがって、本明細書および図面は、限定的ではなく例示的なものとして見なされるべきである。本発明は、このような実施形態および例によって限定されるように解釈されてはならず、前掲の特許請求の範囲に従って解釈されるべきである。
【図面の簡単な説明】
【図1】 従来技術のフラッシュ・メモリ・デバイスを示す図である。
【図2】 複数分割されたフラッシュ・メモリ・デバイスの一実施形態を示す図である。
【図3】 3つに分割されたフラッシュ・メモリ・デバイスの一実施形態を示す図である。
【図4】 フラッシュ・メモリ・デバイスを使用するセルラ電話の一例を示す図である。
Claims (2)
- フラッシュ・メモリ・デバイスであって、
同時に書き込まれ、読み取られ、又は消去されることができる複数のパーティションにして、異なる物理平面に実装の複数のパーティションを備え;
書き込み、読み取りおよび消去のための電圧を出力する電荷ポンプを備え;
2以上の書込みを並列操作可能とすべく、フラッシュ・メモリ・デバイスでサポートされる書込み並列操作の2以上の数に対応する数の状態機械を含むインタフェースを備え;
複数のセンス増幅器を備え、これらの複数のセンス増幅器には、(i) 同時実行可能な各読取り操作のための第1の複数のセンス増幅器として、フラッシュ・メモリ・デバイスの出力行のビット幅に、可能な並列操作の数を掛けて得られる値と同数のセンス増幅器と、(ii)同時実行可能な消去および書込み操作のための少なくとも1つのセンス増幅器とが含まれ、読み取り用に使用されるセンス増幅器の数は、書き込みと消去用に使用されるセンス増幅器の数とは異なる
ことを特徴とするフラッシュ・メモリ・デバイス。 - バスを備え;
前記バスに結合された処理装置を備え;
前記バスに結合され、前記処理装置によってアクセス可能なフラッシュ・メモリ・デバイスを有するメモリを備え、前記フラッシュ・メモリ・デバイスには、異なる物理平面に実装の複数のパーティションであって、別々に読取り可能、書込み可能、消去可能である複数のパーティションと、2以上の書込みを並列操作可能とすべく、前記フラッシュ・メモリ・デバイスでサポートされる書込み並列操作の2以上の数に対応する数の状態機械を含むインタフェースとが含まれ;
複数のセンス増幅器を備え、これらの複数のセンス増幅器には(i) 同時実行可能な各読取り操作のための第1の複数のセンス増幅器として、前記フラッシュ・メモリ・デバイスの出力行のビット幅に、可能な並列操作の数を掛けて得られる値と同数のセンス増幅器と、(ii)同時実行可能な消去および書込み操作のための少なくとも1つのセンス増幅器とが含まれ、読み取り用に使用されるセンス増幅器の数は、書き込みと消去用に使用されるセンス増幅器の数とは異なる
ことを特徴とするシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/002,649 US6088264A (en) | 1998-01-05 | 1998-01-05 | Flash memory partitioning for read-while-write operation |
US09/002,649 | 1998-01-05 | ||
PCT/US1998/025217 WO1999035650A1 (en) | 1998-01-05 | 1998-11-24 | Flash memory partitioning for read-while-write operation |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002501276A JP2002501276A (ja) | 2002-01-15 |
JP2002501276A5 JP2002501276A5 (ja) | 2006-01-19 |
JP4414087B2 true JP4414087B2 (ja) | 2010-02-10 |
Family
ID=21701801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000527946A Expired - Fee Related JP4414087B2 (ja) | 1998-01-05 | 1998-11-24 | 読取り同時書込み操作のためのフラッシュ・メモリ分割 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6088264A (ja) |
JP (1) | JP4414087B2 (ja) |
KR (1) | KR100388949B1 (ja) |
AU (1) | AU1536899A (ja) |
DE (1) | DE19882933B4 (ja) |
GB (1) | GB2347767B (ja) |
HK (1) | HK1027206A1 (ja) |
TW (1) | TW455911B (ja) |
WO (1) | WO1999035650A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10002671B2 (en) | 2016-09-15 | 2018-06-19 | Toshiba Memory Corporation | Semiconductor memory device |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6345000B1 (en) | 1997-04-16 | 2002-02-05 | Sandisk Corporation | Flash memory permitting simultaneous read/write and erase operations in a single memory array |
US6591327B1 (en) * | 1999-06-22 | 2003-07-08 | Silicon Storage Technology, Inc. | Flash memory with alterable erase sector size |
EP1073064A1 (en) | 1999-07-30 | 2001-01-31 | STMicroelectronics S.r.l. | Non-volatile memory with the functional capability of simultaneous modification of the contents and burst mode read or page mode read |
US6407949B1 (en) | 1999-12-17 | 2002-06-18 | Qualcomm, Incorporated | Mobile communication device having integrated embedded flash and SRAM memory |
US6662263B1 (en) | 2000-03-03 | 2003-12-09 | Multi Level Memory Technology | Sectorless flash memory architecture |
US6240040B1 (en) * | 2000-03-15 | 2001-05-29 | Advanced Micro Devices, Inc. | Multiple bank simultaneous operation for a flash memory |
US6851026B1 (en) * | 2000-07-28 | 2005-02-01 | Micron Technology, Inc. | Synchronous flash memory with concurrent write and read operation |
FR2809223A1 (fr) * | 2000-05-17 | 2001-11-23 | Schlumberger Systems & Service | Effacement d'eeprom en temps masque |
US6772273B1 (en) | 2000-06-29 | 2004-08-03 | Intel Corporation | Block-level read while write method and apparatus |
US6748482B1 (en) | 2000-09-27 | 2004-06-08 | Intel Corporation | Multiple non-contiguous block erase in flash memory |
ES2260102T3 (es) * | 2000-10-16 | 2006-11-01 | Stmicroelectronics S.R.L. | Dispositvo de control para vehiculo a motor. |
US6931498B2 (en) * | 2001-04-03 | 2005-08-16 | Intel Corporation | Status register architecture for flexible read-while-write device |
US6584034B1 (en) * | 2001-04-23 | 2003-06-24 | Aplus Flash Technology Inc. | Flash memory array structure suitable for multiple simultaneous operations |
US7062616B2 (en) * | 2001-06-12 | 2006-06-13 | Intel Corporation | Implementing a dual partition flash with suspend/resume capabilities |
JP3827540B2 (ja) * | 2001-06-28 | 2006-09-27 | シャープ株式会社 | 不揮発性半導体記憶装置および情報機器 |
US6628563B1 (en) | 2001-07-09 | 2003-09-30 | Aplus Flash Technology, Inc. | Flash memory array for multiple simultaneous operations |
US6614685B2 (en) | 2001-08-09 | 2003-09-02 | Multi Level Memory Technology | Flash memory array partitioning architectures |
US6781914B2 (en) | 2001-08-23 | 2004-08-24 | Winbond Electronics Corp. | Flash memory having a flexible bank partition |
US7177197B2 (en) * | 2001-09-17 | 2007-02-13 | Sandisk Corporation | Latched programming of memory and method |
US6741502B1 (en) * | 2001-09-17 | 2004-05-25 | Sandisk Corporation | Background operation for memory cells |
US7562208B1 (en) * | 2002-02-07 | 2009-07-14 | Network Appliance, Inc. | Method and system to quarantine system software and configuration |
EP1376608A1 (fr) * | 2002-06-28 | 2004-01-02 | Cp8 | Procédé d'écriture dans une mémoire non volatile et système pour la mise en oeuvre d'un tel procédé |
JP4101583B2 (ja) * | 2002-08-08 | 2008-06-18 | 富士通株式会社 | 消去動作時間を短縮したフラッシュメモリ |
CN100433194C (zh) * | 2002-12-10 | 2008-11-12 | 华邦电子股份有限公司 | 具有弹性排区分区的闪存及形成方法 |
KR101107288B1 (ko) * | 2003-12-17 | 2012-01-20 | 엘지전자 주식회사 | 다중 분할된 플래시 메모리 장치 및 분할된 메모리에데이터를 저장하기 위한 이중 저널링 저장방법 |
US7388789B2 (en) | 2005-08-31 | 2008-06-17 | Micron Technology | NAND memory device and programming methods |
US7292473B2 (en) * | 2005-09-07 | 2007-11-06 | Freescale Semiconductor, Inc. | Method and apparatus for programming/erasing a non-volatile memory |
US7652922B2 (en) | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
US7562180B2 (en) | 2006-03-28 | 2009-07-14 | Nokia Corporation | Method and device for reduced read latency of non-volatile memory |
US7573744B2 (en) * | 2006-09-29 | 2009-08-11 | Kabushiki Kaisha Toshiba | Semiconductor memory device having different capacity areas |
JP4996277B2 (ja) * | 2007-02-09 | 2012-08-08 | 株式会社東芝 | 半導体記憶システム |
US7613051B2 (en) * | 2007-03-14 | 2009-11-03 | Apple Inc. | Interleaving charge pumps for programmable memories |
EP2248130A1 (en) * | 2008-02-19 | 2010-11-10 | Rambus Inc. | Multi-bank flash memory architecture with assignable resources |
EP2559036A1 (en) | 2010-04-15 | 2013-02-20 | Ramot at Tel-Aviv University Ltd. | Multiple programming of flash memory without erase |
WO2011132245A1 (ja) * | 2010-04-19 | 2011-10-27 | パナソニック株式会社 | コンテンツ受信端末、エキスポート再生方法、および記録媒体 |
KR20120015725A (ko) | 2010-08-13 | 2012-02-22 | 삼성전자주식회사 | 전압 제어 방법 및 이를 이용한 메모리 장치 |
US9496046B1 (en) | 2015-08-14 | 2016-11-15 | Integrated Silicon Solution, Inc. | High speed sequential read method for flash memory |
KR102425259B1 (ko) | 2015-11-27 | 2022-07-27 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치, 반도체 장치 및 반도체 장치의 동작 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245572A (en) * | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
US5361227A (en) * | 1991-12-19 | 1994-11-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
KR960000619B1 (ko) * | 1991-12-27 | 1996-01-10 | 후지쓰 가부시끼가이샤 | 일괄소거형의 불휘발성 반도체 기억장치 및 그의 구동제어회로 |
JP2865469B2 (ja) * | 1992-01-24 | 1999-03-08 | 三菱電機株式会社 | 半導体メモリ装置 |
JPH05303897A (ja) * | 1992-04-24 | 1993-11-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP3105092B2 (ja) * | 1992-10-06 | 2000-10-30 | 株式会社東芝 | 半導体メモリ装置 |
TW235363B (ja) * | 1993-01-25 | 1994-12-01 | Hitachi Seisakusyo Kk | |
US5483486A (en) * | 1994-10-19 | 1996-01-09 | Intel Corporation | Charge pump circuit for providing multiple output voltages for flash memory |
JPH08263361A (ja) * | 1995-03-23 | 1996-10-11 | Mitsubishi Electric Corp | フラッシュメモリカード |
EP0745995B1 (en) * | 1995-05-05 | 2001-04-11 | STMicroelectronics S.r.l. | Nonvolatile, in particular flash-EEPROM, memory device |
DE69514502T2 (de) * | 1995-05-05 | 2000-08-03 | St Microelectronics Srl | Nichtflüchtige Speicheranordnung mit Sektoren, deren Grösse und Anzahl bestimmbar sind |
JP3153730B2 (ja) * | 1995-05-16 | 2001-04-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5815434A (en) * | 1995-09-29 | 1998-09-29 | Intel Corporation | Multiple writes per a single erase for a nonvolatile memory |
US5796657A (en) * | 1996-03-29 | 1998-08-18 | Aplus Integrated Circuits, Inc. | Flash memory with flexible erasing size from multi-byte to multi-block |
US5732030A (en) * | 1996-06-25 | 1998-03-24 | Texas Instruments Incorporated | Method and system for reduced column redundancy using a dual column select |
US5867430A (en) * | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
US5917744A (en) * | 1997-12-18 | 1999-06-29 | Siemens Aktiengesellschaft | Semiconductor memory having hierarchical bit line architecture with interleaved master bitlines |
-
1998
- 1998-01-05 US US09/002,649 patent/US6088264A/en not_active Expired - Lifetime
- 1998-11-24 AU AU15368/99A patent/AU1536899A/en not_active Abandoned
- 1998-11-24 WO PCT/US1998/025217 patent/WO1999035650A1/en active IP Right Grant
- 1998-11-24 DE DE19882933T patent/DE19882933B4/de not_active Expired - Fee Related
- 1998-11-24 JP JP2000527946A patent/JP4414087B2/ja not_active Expired - Fee Related
- 1998-11-24 KR KR10-2000-7007439A patent/KR100388949B1/ko not_active IP Right Cessation
- 1998-11-24 GB GB0014299A patent/GB2347767B/en not_active Expired - Fee Related
-
1999
- 1999-01-04 TW TW088100018A patent/TW455911B/zh not_active IP Right Cessation
-
2000
- 2000-10-09 HK HK00106372A patent/HK1027206A1/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10002671B2 (en) | 2016-09-15 | 2018-06-19 | Toshiba Memory Corporation | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
DE19882933B4 (de) | 2006-05-18 |
HK1027206A1 (en) | 2001-01-05 |
KR20010024835A (ko) | 2001-03-26 |
JP2002501276A (ja) | 2002-01-15 |
TW455911B (en) | 2001-09-21 |
GB2347767A (en) | 2000-09-13 |
KR100388949B1 (ko) | 2003-06-25 |
WO1999035650A1 (en) | 1999-07-15 |
US6088264A (en) | 2000-07-11 |
AU1536899A (en) | 1999-07-26 |
DE19882933T1 (de) | 2001-01-18 |
GB2347767B (en) | 2002-03-27 |
GB0014299D0 (en) | 2000-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4414087B2 (ja) | 読取り同時書込み操作のためのフラッシュ・メモリ分割 | |
KR100755111B1 (ko) | 컨트롤러, 메모리 카드 및 그 제어 방법 | |
US6134151A (en) | Space management for managing high capacity nonvolatile memory | |
US6262918B1 (en) | Space management for managing high capacity nonvolatile memory | |
US5371876A (en) | Computer system with a paged non-volatile memory | |
TWI391936B (zh) | 記憶體裝置架構以及操作 | |
US8301829B2 (en) | Flash memory device and flash memory system including buffer memory | |
US7177186B2 (en) | High bandwidth datapath load and test of multi-level memory cells | |
JP3892851B2 (ja) | メモリカード及び半導体装置 | |
US7773420B2 (en) | Memory card system including NAND flash memory and SRAM/NOR flash memory, and data storage method thereof | |
US6917543B2 (en) | Flash memory for improving write access time | |
JP2008527586A (ja) | オンチップデータのグループ化および整列 | |
US7426605B2 (en) | Method and apparatus for optimizing flash device erase distribution | |
AU2271301A (en) | Mobile communication device having integrated embedded flash and sram memory | |
KR102385569B1 (ko) | 메모리 장치 | |
US8706949B2 (en) | Monolithic read-while-write flash memory device | |
US20050038955A1 (en) | Flash ROM content updating method and system | |
JP2003067244A (ja) | 不揮発性記憶装置及びその制御方法 | |
US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
US20010042155A1 (en) | Instruction memory circuit | |
US20020021591A1 (en) | Plural line buffer type memory LSI | |
KR100586031B1 (ko) | 비휘발성 메모리를 이용한 실시간 데이터베이스 운용방법 | |
US20160062886A1 (en) | Method, device and system for data processing | |
KR100259073B1 (ko) | 플래쉬 메모리의 오류 처리 장치 | |
KR101107288B1 (ko) | 다중 분할된 플래시 메모리 장치 및 분할된 메모리에데이터를 저장하기 위한 이중 저널링 저장방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081022 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081029 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081125 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |