JPWO2004092962A1 - 半導体装置、リセット制御システム及びメモリリセット方法 - Google Patents
半導体装置、リセット制御システム及びメモリリセット方法 Download PDFInfo
- Publication number
- JPWO2004092962A1 JPWO2004092962A1 JP2004570906A JP2004570906A JPWO2004092962A1 JP WO2004092962 A1 JPWO2004092962 A1 JP WO2004092962A1 JP 2004570906 A JP2004570906 A JP 2004570906A JP 2004570906 A JP2004570906 A JP 2004570906A JP WO2004092962 A1 JPWO2004092962 A1 JP WO2004092962A1
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- nonvolatile memory
- semiconductor device
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
Abstract
不揮発性メモリを搭載した半導体装置において、外部からリセット信号が供給されても、不揮発性メモリからのＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている間は、不揮発性メモリにリセット信号を供給しないリセット入力制御回路を設ける。リセット入力制御回路により、不揮発性メモリが消去処理を行なっている間リセットされることがなくなるため、不揮発性メモリの過消去を防止することができる。
Description
本発明は、電気的に消去及び書き込み可能な不揮発性メモリを搭載した半導体装置に関する。
不揮発性メモリは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の電源バックアップが必要な半導体メモリとは異なり、電源を切ってもデータが消えないメモリである。近年、不揮発性メモリ、特に、フラッシュＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などは、その特性により、携帯電話やＨＤＤなどに幅広く使用され、その用途が広がっている。
不揮発性メモリのメモリセルのゲートは、コントロールゲートとフローティングゲートの２層構造となっている。フローティングゲートに電子を注入することでデータの書き込みがなされ、フローティングゲートから電子を抜き取ることでデータの消去がなされる。消去のための電荷の抜き取りは、具体的には、フローティングゲートに負の電荷を注入した後にコントロールゲートに負の電荷を印加することで行われる。このデータ消去処理中にリセットが入ると強制的にデータ消去処理が中断されるため、不揮発性メモリのアドレスが変化してしまい、不揮発性メモリのメモリセルの一部が過消去になってしまうという問題が生じる。そのため、不揮発性メモリにおいては、消去中のリセットを禁止している。
図１は、特開平５−３４１８８４号公報に記載される揮発性メモリを搭載した従来の電子機器である。従来の電子機器には、マイクロコンピュータと不揮発性メモリＥＥＰＲＯＭ３１とが搭載されとともに、リセット入力制御回路４０が搭載される。リセット入力制御回路４０は、マイクロコンピュータ４０の不用意なリセットの基づいてＥＥＰＲＯＭ３１に誤ったデータが書き込まれたり、ＥＥＰＲＯＭ３１が誤ってデータを消去したりするのを防止するために設けられている。即ち、リセット入力制御回路４０は、ＥＥＰＲＯＭ３１が選択されていることを示すチップセレクト信号Ｓｃｓが活性化されている場合には、マイクロコンピュータ３１をリセットするリセットスイッチ４１が押圧された場合でもマイクロコンピュータ３１のリセット端子３０ｒｓにはリセット信号を供給しない。
しかしながら、図１に示される従来の電子機器においては、リセットが禁止されるのは、ＥＥＰＲＯＭ３１が選択されていないときである。従って、ＥＥＰＲＯＭ３１が選択され消去処理を行なっているときに、ＥＥＰＲＯＭ３１に誤ったリセットが入力されることを防止することができない。
図２は、特開平９−２８８５３０号公報に記載されるフラッシュＲＯＭを搭載した従来の情報処理装置である。従来の情報処理装置には、ＣＰＵ１とフラッシュＲＯＭ４とが搭載されるとともに、リセット遅延回路８が搭載される。ＣＰＵ１は、リセット入力がされたか否かを監視し、リセット入力を検出した場合にはフラッシュＲＯＭの消去処理を中止する。リセット遅延回路８は、リセット信号を遅延させてＣＰＵ１に供給するため、ＣＰＵ１は実際のリセット動作を開始する前に、遅延時間を消去処理を中止するための時間として確保することができる。
しかしながら、図２に示される従来の情報処理装置においては、ＣＰＵがリセット入力を認識した場合にフラッシュＲＯＭの消去処理を中止する構成になっているので、消去処理を中断することができない自動消去（所定範囲に存在するセルを自動的に消去する）には適用できない。また、ＣＰＵがリセット入力を常に監視しなければならず、その負担は非常に大きなものとなる。
このように従来技術においては、フラッシュＲＯＭの消去処理中において、フラッシュＲＯＭへのリセット入力を効果的に防止することができない。特に、フラッシュＲＯＭが内蔵される電子機器などにおいては、フラッシュＲＯＭのリセット信号とＣＰＵのリセット信号とを兼ねる仕様になっている場合が多い。そのため、フラッシュＲＯＭは、ＣＰＵに対するリセット信号を自己に対するリセット信号と間違えて、消去中にリセット処理を行なってしまう可能性が大きい。このように、消去中にリセットされたフラッシュＲＯＭは過消去を起こして再書き込みができなくなってしまい、電子機器は不良のフラッシュＲＯＭを内蔵することになり電子機器の故障につながる。
不揮発性メモリのメモリセルのゲートは、コントロールゲートとフローティングゲートの２層構造となっている。フローティングゲートに電子を注入することでデータの書き込みがなされ、フローティングゲートから電子を抜き取ることでデータの消去がなされる。消去のための電荷の抜き取りは、具体的には、フローティングゲートに負の電荷を注入した後にコントロールゲートに負の電荷を印加することで行われる。このデータ消去処理中にリセットが入ると強制的にデータ消去処理が中断されるため、不揮発性メモリのアドレスが変化してしまい、不揮発性メモリのメモリセルの一部が過消去になってしまうという問題が生じる。そのため、不揮発性メモリにおいては、消去中のリセットを禁止している。
図１は、特開平５−３４１８８４号公報に記載される揮発性メモリを搭載した従来の電子機器である。従来の電子機器には、マイクロコンピュータと不揮発性メモリＥＥＰＲＯＭ３１とが搭載されとともに、リセット入力制御回路４０が搭載される。リセット入力制御回路４０は、マイクロコンピュータ４０の不用意なリセットの基づいてＥＥＰＲＯＭ３１に誤ったデータが書き込まれたり、ＥＥＰＲＯＭ３１が誤ってデータを消去したりするのを防止するために設けられている。即ち、リセット入力制御回路４０は、ＥＥＰＲＯＭ３１が選択されていることを示すチップセレクト信号Ｓｃｓが活性化されている場合には、マイクロコンピュータ３１をリセットするリセットスイッチ４１が押圧された場合でもマイクロコンピュータ３１のリセット端子３０ｒｓにはリセット信号を供給しない。
しかしながら、図１に示される従来の電子機器においては、リセットが禁止されるのは、ＥＥＰＲＯＭ３１が選択されていないときである。従って、ＥＥＰＲＯＭ３１が選択され消去処理を行なっているときに、ＥＥＰＲＯＭ３１に誤ったリセットが入力されることを防止することができない。
図２は、特開平９−２８８５３０号公報に記載されるフラッシュＲＯＭを搭載した従来の情報処理装置である。従来の情報処理装置には、ＣＰＵ１とフラッシュＲＯＭ４とが搭載されるとともに、リセット遅延回路８が搭載される。ＣＰＵ１は、リセット入力がされたか否かを監視し、リセット入力を検出した場合にはフラッシュＲＯＭの消去処理を中止する。リセット遅延回路８は、リセット信号を遅延させてＣＰＵ１に供給するため、ＣＰＵ１は実際のリセット動作を開始する前に、遅延時間を消去処理を中止するための時間として確保することができる。
しかしながら、図２に示される従来の情報処理装置においては、ＣＰＵがリセット入力を認識した場合にフラッシュＲＯＭの消去処理を中止する構成になっているので、消去処理を中断することができない自動消去（所定範囲に存在するセルを自動的に消去する）には適用できない。また、ＣＰＵがリセット入力を常に監視しなければならず、その負担は非常に大きなものとなる。
このように従来技術においては、フラッシュＲＯＭの消去処理中において、フラッシュＲＯＭへのリセット入力を効果的に防止することができない。特に、フラッシュＲＯＭが内蔵される電子機器などにおいては、フラッシュＲＯＭのリセット信号とＣＰＵのリセット信号とを兼ねる仕様になっている場合が多い。そのため、フラッシュＲＯＭは、ＣＰＵに対するリセット信号を自己に対するリセット信号と間違えて、消去中にリセット処理を行なってしまう可能性が大きい。このように、消去中にリセットされたフラッシュＲＯＭは過消去を起こして再書き込みができなくなってしまい、電子機器は不良のフラッシュＲＯＭを内蔵することになり電子機器の故障につながる。
上記課題を解決するために、本発明は、不揮発性メモリと、前記不揮発性メモリにリセット信号を供給するリセット入力制御回路とを備え、前記リセット入力制御回路は、前記不揮発性メモリが出力するビジー信号が活性化されている場合には、該不揮発性メモリにリセット信号を供給しないことを特徴とする半導体装置を提供する。
図３に、本発明の原理図を示す。
本発明における半導体装置１は、不揮発性メモリ４が消去処理を行なっている場合にはリセット信号ＲＳＴＥＸを供給しないように構成される。
半導体装置１は、外部リセット端子２、リセット入力制御回路３、不揮発性メモリ４，コマンド制御回路５とで構成される。
リセット入力制御回路３は、外部リセット端子２からリセット信号を受信して、リセット信号ＲＳＴＥＸを不揮発性メモリ４に供給する。
不揮発性メモリ４は、リセット入力制御回路３からのリセット信号に基づいてリセットを行なう。また、不揮発性メモリ４は、ＢＵＳＹ／ＲＥＡＤＹ信号をリセット入力制御回路３に供給する。ＢＵＳＹ／ＲＥＡＤＹ信号は、不揮発性メモリ４が動作中に活性化される信号であり、例えば、消去処理が行なわれている場合には活性化される。
リセット入力制御回路３は、不揮発性メモリ４からのＢＵＳＹ／ＲＥＡＤＹ信号を受け取る。リセット入力制御回路３は、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている場合には、外部リセット端子２からリセット信号ＲＳＴＥＸを受信しても、リセット信号ＲＳＴＥＸを不揮発性メモリ４には供給しない。
コマンド制御回路５は、コマンドアドレスとコマンドデータとを受け取り、コマンドを確定する回路である。例えば、故障などが原因で、不揮発性メモリ４からのＢＵＳＹ／ＲＥＡＤＹ信号が活性化し続け、不揮発性メモリ４をリセット処理できない状態が継続してしまう場合が生じ得る。そのような場合に、コマンド制御回路５からリセットを指示するコマンド信号をリセット入力制御回路３に供給することで、リセット入力制御回路３の不揮発性メモリ４にリセット信号を供給しない状態を強制的に解除し、不揮発性メモリ４をリセットする。
図４は、本発明の半導体装置の第１のタイミングチャートを示す。ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている間は、外部リセット端子２にリセット信号が供給されても、フラッシュメモリ４へのリセットはリセット入力制御回路３に無効化され、フラッシュメモリ４に対してリセット処理は行なわれない。
図５は、本発明の半導体装置の第２のタイミングチャートを示す。図５のタイミングチャートは、図４に示すタイミングチャートにコマンド制御回路５の処理を追加したものである。
図４のタイミングチャートと同様に、外部リセット端子２にリセット信号が供給されても、フラッシュメモリ４へのリセットはリセット入力制御回路３に無効化され、フラッシュメモリ４に対してリセット処理は行なわれない。しかしながら、外部リセット端子２にリセット信号が供給されてから所定時間経過した場合には、リセットを指示するコマンドアドレスとコマンドデータとがコマンド制御回路５に供給される。コマンド制御回路５は、コマンドアドレスとコマンドデータとに基づいてリセットを指示するコマンド信号を生成し、リセット入力制御回路３に供給する。リセット入力制御回路３はコマンド信号に基づいてリセット信号ＲＳＴＥＸをフラッシュメモリ４に供給し、フラッシュメモリ４はリセットされる。このように、強制的にリセットするためのコマンド信号を発生させることで、フラッシュメモリ４がリセットされない状態が継続するのを防止することができる。
本発明に係る半導体装置によれば、以下の効果を得ることができる。
（１）フラッシュメモリの消去動作中のリセットが禁止され、フラッシュメモリの過消去が防止される。
（２）フラッシュメモリの既存の制御信号を利用するので、簡易な回路構成でフラッシュメモリの消去動作中のリセットを禁止することができる。
（３）消去動作中のリセットが禁止されたフラッシュメモリを強制的にリセットする手段を備えるため、フラッシュメモリの故障等によりリセットできない状態が継続するのを防止することができる。
図３に、本発明の原理図を示す。
本発明における半導体装置１は、不揮発性メモリ４が消去処理を行なっている場合にはリセット信号ＲＳＴＥＸを供給しないように構成される。
半導体装置１は、外部リセット端子２、リセット入力制御回路３、不揮発性メモリ４，コマンド制御回路５とで構成される。
リセット入力制御回路３は、外部リセット端子２からリセット信号を受信して、リセット信号ＲＳＴＥＸを不揮発性メモリ４に供給する。
不揮発性メモリ４は、リセット入力制御回路３からのリセット信号に基づいてリセットを行なう。また、不揮発性メモリ４は、ＢＵＳＹ／ＲＥＡＤＹ信号をリセット入力制御回路３に供給する。ＢＵＳＹ／ＲＥＡＤＹ信号は、不揮発性メモリ４が動作中に活性化される信号であり、例えば、消去処理が行なわれている場合には活性化される。
リセット入力制御回路３は、不揮発性メモリ４からのＢＵＳＹ／ＲＥＡＤＹ信号を受け取る。リセット入力制御回路３は、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている場合には、外部リセット端子２からリセット信号ＲＳＴＥＸを受信しても、リセット信号ＲＳＴＥＸを不揮発性メモリ４には供給しない。
コマンド制御回路５は、コマンドアドレスとコマンドデータとを受け取り、コマンドを確定する回路である。例えば、故障などが原因で、不揮発性メモリ４からのＢＵＳＹ／ＲＥＡＤＹ信号が活性化し続け、不揮発性メモリ４をリセット処理できない状態が継続してしまう場合が生じ得る。そのような場合に、コマンド制御回路５からリセットを指示するコマンド信号をリセット入力制御回路３に供給することで、リセット入力制御回路３の不揮発性メモリ４にリセット信号を供給しない状態を強制的に解除し、不揮発性メモリ４をリセットする。
図４は、本発明の半導体装置の第１のタイミングチャートを示す。ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている間は、外部リセット端子２にリセット信号が供給されても、フラッシュメモリ４へのリセットはリセット入力制御回路３に無効化され、フラッシュメモリ４に対してリセット処理は行なわれない。
図５は、本発明の半導体装置の第２のタイミングチャートを示す。図５のタイミングチャートは、図４に示すタイミングチャートにコマンド制御回路５の処理を追加したものである。
図４のタイミングチャートと同様に、外部リセット端子２にリセット信号が供給されても、フラッシュメモリ４へのリセットはリセット入力制御回路３に無効化され、フラッシュメモリ４に対してリセット処理は行なわれない。しかしながら、外部リセット端子２にリセット信号が供給されてから所定時間経過した場合には、リセットを指示するコマンドアドレスとコマンドデータとがコマンド制御回路５に供給される。コマンド制御回路５は、コマンドアドレスとコマンドデータとに基づいてリセットを指示するコマンド信号を生成し、リセット入力制御回路３に供給する。リセット入力制御回路３はコマンド信号に基づいてリセット信号ＲＳＴＥＸをフラッシュメモリ４に供給し、フラッシュメモリ４はリセットされる。このように、強制的にリセットするためのコマンド信号を発生させることで、フラッシュメモリ４がリセットされない状態が継続するのを防止することができる。
本発明に係る半導体装置によれば、以下の効果を得ることができる。
（１）フラッシュメモリの消去動作中のリセットが禁止され、フラッシュメモリの過消去が防止される。
（２）フラッシュメモリの既存の制御信号を利用するので、簡易な回路構成でフラッシュメモリの消去動作中のリセットを禁止することができる。
（３）消去動作中のリセットが禁止されたフラッシュメモリを強制的にリセットする手段を備えるため、フラッシュメモリの故障等によりリセットできない状態が継続するのを防止することができる。
図１は、従来の電子機器を示す図である。
図２は、従来の情報処理装置を示す図である。
図３は、本発明の原理図を示す図である。
図４は、本発明の半導体装置の第１のタイミングチャートを示す図である。
図５は、本発明の半導体装置の第２のタイミングチャートを示す図である。
図６は、本発明の第１実施例を示す図である。
図７は、リセット入力制御回路の第一例を示す図である。
図８は、コマンド制御回路の一例を示す図である。
図９は、本発明の第２実施例を示す図である。
図１０は、外付けタイマ回路を備えた半導体装置を示す図である。
図１１は、リセット入力制御回路の第二例を示す図である。
図２は、従来の情報処理装置を示す図である。
図３は、本発明の原理図を示す図である。
図４は、本発明の半導体装置の第１のタイミングチャートを示す図である。
図５は、本発明の半導体装置の第２のタイミングチャートを示す図である。
図６は、本発明の第１実施例を示す図である。
図７は、リセット入力制御回路の第一例を示す図である。
図８は、コマンド制御回路の一例を示す図である。
図９は、本発明の第２実施例を示す図である。
図１０は、外付けタイマ回路を備えた半導体装置を示す図である。
図１１は、リセット入力制御回路の第二例を示す図である。
［本発明の第１実施例］
図６に、本発明の第１実施例を示す。
本発明の第１実施例における半導体装置６は、フラッシュＲＯＭ１４が消去処理を行なっている場合にはリセット信号をフラッシュＲＯＭ１４に供給しないように構成される。
半導体装置６は、外部リセット端子７、リセット入力制御回路８、コマンド制御回路１０、タイマー１１、ＣＰＵ１２，フラッシュＩ／Ｆ１３（インターフェイス）、及びフラッシュＲＯＭ１４とで構成される。
リセット入力制御回路８は、外部リセット端子７から外部からリセット信号を受信して、外部リセット信号ＲＳＴＥＸをクロック回路９に供給する。
クロック回路９は、リセット入力制御回路８からの外部リセット信号ＲＳＴＥＸをクロック信号に同期させて内部リセット信号ＲＳＴＩＸとして，フラッシュＲＯＭ１４を含む内部回路に供給する。
フラッシュＩ／Ｆ１３は、アドレスバス及びデータバスとフラッシュＲＯＭ１４との間に配置され、フラッシュＲＯＭ１４にアドレス又はデータを供給し、フラッシュＲＯＭ１４からのデータをデータバスに送出する。
ＣＰＵ１２は、半導体装置４全体を制御する。ＣＰＵ１２は、フラッシュＲＯＭ１４に書き込みアドレス及び書き込みデータを供給して、フラッシュＲＯＭ１４へのデータ書き込みを制御する。また、ＣＰＵ１２は、フラッシュＲＯＭ１４に読み出しアドレスを供給し、フラッシュＲＯＭ１４からのデータ読み出しを制御する。
フラッシュＲＯＭ１４は、クロック回路９からの内部リセット信号ＲＳＴＩＸに基づいてリセットされる。また、フラッシュＲＯＭ１４は、ＢＵＳＹ／ＲＥＡＤＹ信号をリセット入力制御回路３とタイマ回路１１とに供給する。
リセット入力制御回路８は、フラッシュＲＯＭ１４から供給されるＢＵＳＹ／ＲＥＡＤＹ信号を監視する。リセット入力制御回路８は、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている間は外部リセット端子７からリセット信号が供給されても、クロック回路９には外部リセット信号ＲＳＴＥＸを供給しないように構成されている。このように、リセット入力制御回路８を設けることで、フラッシュＲＯＭ１４の消去動作中にリセットされるのを防止することができる。
しかしながら、故障等により、いつまでもＢＵＳＹ／ＲＥＡＤＹ信号が活性化され続け不活性化されないという事態も生じ得る。このような場合には、リセットが必要なのにリセットすることができず、半導体装置の無反応状態が継続する。本発明はこのような事態を回避するために、以下の２つの手段を備える。
第１の手段は、タイマ回路１１である。タイマ回路１１を設けて、所定時間経過した場合には強制的にリセットを行なう。
第２の手段は、コマンド制御回路１０である。コマンド制御回路１０を設けて、リセットを行なうよう指示するコマンドを供給することで、強制的にリセットを行なう。
図７に、リセット入力制御回路の第一例を示す。
図７のリセット入力制御回路８には、外部リセット端子７からのリセット信号と、フラッシュＲＯＭ１４からのＢＵＳＹ／ＲＥＡＤＹ信号と、タイマ回路１１からのＴＩＭＥＯＵＴ信号と、コマンド制御回路１０からのＣＯＭＭＡＮＤ信号とが供給される。
リセット入力制御回路８は、ＢＵＳＹ／ＲＥＡＤＹ信号、ＴＩＭＥＯＵＴ信号及びコマンド信号の何れもが活性化されていない場合（Ｌレベル信号である場合）には、外部からのリセット信号に応答して、外部リセット信号ＲＳＴＥＸを活性化させて、Ｌレベルとする（本発明の第１実施例は、リセット信号をネガティブアクティブとしているので、活性化信号はＬレベルとなる）。
ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されてＨレベルとなり、ＴＩＭＥＯＵＴ信号及びコマンド信号が活性化されていない場合（Ｌレベル信号である場合）には、リセット入力制御回路８は、外部リセット信号ＲＳＴＥＸを活性化させないで、Ｈレベルのままとする。
ここで、ＴＩＭＥＯＵＴ信号又はＣＯＭＭＡＮＤ信号の何れかが活性化されてＨレベルとなった場合には、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されてＨレベルにあることにかかわらず、外部リセット信号ＲＳＴＥＸを活性化してＬレベルとする。
このように、リセット入力制御回路８は、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている場合には外部リセット信号ＲＳＴＥＸを活性化しないが、ＴＩＭＥＯＵＴ信号又はＣＯＭＭＡＮＤ信号の何れかが活性化されると、外部リセット信号ＲＳＴＥＸを活性化する構成となっている。
前述した第１の手段を説明する。
故障等によりリセットすることができない状態を回避するための第１の手段であるタイマ回路１１は、フラッシュＲＯＭ１４から供給されるＢＵＳＹ／ＲＥＡＤＹ信号が活性化されると起動され、内部クロックのカウントを開始する。カウント値が所定値以上になると、リセット入力制御回路８に、ＴＩＭＥＯＶＥＲ信号を供給する。所定値には、例えば、フラッシュＲＯＭ内の特定ブロックを消去するのに必要とされる時間などが設定され、消去処理が終了した頃を見計らってリセット処理を開始するように構成される。リセット入力制御回路８は、ＴＩＭＥＯＶＥＲ信号が供給されると、今まで停止していた外部リセット信号ＲＳＴＸのクロック回路９への供給を開始する。クロック回路９は、内部リセット信号ＲＳＴＩＸをフラッシュＲＯＭ１４に供給し、内部リセット信号ＲＳＴＩＸに基づいてフラッシュＲＯＭ１４に対するリセット処理が開始される。このように、タイマ回路１１によって強制的にリセットが行われるため、フラッシュＲＯＭ１４をリセットすることができないという事態を回避することができる。
なお、マイコンなどにおいては通常回路内部にタイマ回路を備えているので、このような既存のタイマ回路を利用することで、新たにタイマ回路を設けることなく第１の手段を備えることができる。
前述した第２の手段を説明する。
前述したリセットすることができない状態を回避するための第２の手段であるコマンド制御回路１０は、アドレスバス及びデータバスに接続される。コマンド制御回路１０には、ＣＰＵ１２から、アドレスバス及びデータバスを介して、リセットを指示するコマンドアドレスとコマンドデータとが供給される。コマンド制御回路１０は、コマンドアドレスとコマンドデータとをデコードし、リセット入力制御回路８にリセットを開始すべきことを指示するコマンド信号を出力する。
図８に、コマンド制御回路の一例を示す。
図８のコマンド制御回路１０は、リセットを指示するコマンドが３回供給されリセットすることが確実になった場合に、コマンド信号を活性化させて、コマンド信号をリセット入力制御回路８に供給するように構成される。図８に示すコマンド制御回路１０においては、コマンドを３回供給することでコマンドを確定させているが、３回に限られず、コマンドを確定できる回数であればよい。
コマンド制御回路１０は、チップイネーブル信号ＣＥＸとライトイネーブル信号ＷＥＸとが供給されるオア回路２１と、コマンドアドレスが供給されるアドレスデコーダとコマンドデータが供給されるコマンドデコーダとの対が３個１５〜２０と、各対の出力に配置されるアンド回路２２〜２４と、オア回路２１の出力信号でラッチ動作を行なう第１から第５のラッチ回路群２５〜２９と、ＢＵＳＹ／ＲＥＡＤＹ信号をラッチする第６のラッチ回路群３０と、第１から第５のラッチ群間に配置されるアンド回路３１〜３２とで構成される。
複数のラッチ群２５〜２９は、チップイネーブル信号ＣＥＸ又はライトイネーブル信号ＷＥＸの何れもが活性化されＨレベルとなった時点で、前段のラッチ回路に信号をラッチする。そして、チップイネーブル信号ＣＥＸ及びライトイネーブル信号ＷＥＸの何れかもが非活性化されＬレベルとなった時点で、前段のラッチ回路にラッチされた信号を後段のラッチ回路にラッチする。
第１のコマンドアドレスと第１のコマンドデータとが第１アドレスデコーダ１５と第１デコーダデコーダ１６とに供給され、それぞれデコードされて、アンド回路２２に供給される。第１のコマンドアドレスと第１のコマンドデータとが、コマンド制御回路１０が予定する内容である場合には、即ち、リセットを指示するコマンドである場合には、アンド回路２２はＨレベルである第１の信号を出力する。
その後、第１の信号は、第１のラッチ回路群２５に供給される。
第２のコマンドアドレスと第２のコマンドデータとが第２アドレスデコーダ１７と第２デコーダデコーダ１８とに供給され、それぞれデコードされて、アンド回路２３に供給される。第２のコマンドアドレスと第２のコマンドデータとが、コマンド制御回路１０が予定する内容である場合には、即ち、リセットを指示するコマンドである場合には、アンド回路２３はＨレベルである第２の信号を出力する。
その後、第２の信号は、第３のラッチ回路群２７に供給される。
第２の信号が第３のラッチ回路群２７にラッチされると、第１のラッチ回路群２５にラッチされた第１の信号は第２のラッチ回路群２６にラッチされる。
第３のコマンドアドレスと第３のコマンドデータとが第３アドレスデコーダ１９と第３デコーダデコーダ２０とに供給され、それぞれデコードされて、アンド回路２４に供給される。第３のコマンドアドレスと第３のコマンドデータとが、コマンド制御回路１０が予定する内容である場合には、即ち、リセットを指示するコマンドである場合には、アンド回路２４はＨレベルである第３の信号を出力する。
その後、第３の信号は、第５のラッチ回路群２９に供給される。
第３の信号が第５のラッチ回路群２９にラッチされると、第２のラッチ回路群２６にラッチされた第１の信号と第３のラッチ回路群２７にラッチされた第２の信号とをアンド回路３１がアンド処理した第４の信号が、第４のラッチ回路群２８にラッチされる。
第５のラッチ回路群２９にラッチされた第３の信号と第４のラッチ回路群２８にラッチされた第４の信号とがアンド回路３２に供給され、第５の信号を出力する。
このように、アンド回路３１、３２によって、▲１▼第１のコマンドアドレス及び第２のコマンドデータと、▲２▼第２のコマンドアドレス及び第２のコマンドデータと、▲３▼第３のコマンドアドレス及び第３のコマンドデータという３つの情報のアンド処理がなされる。第５の信号は、▲１▼、▲２▼及び▲３▼が一致しているか否かを示し、一致している場合にはＨレベルとなり、一致していない場合にはＬレベルとなる。
３つのコマンドの一致を示すＨレベルの第５の信号により、ＢＵＳＹ／ＲＥＡＤＹ信号は第６のラッチ回路群３０に供給され、コマンド信号として、コマンド制御回路１０から出力される。
第１の手段であるタイマ回路１１が出力するＴＩＭＥＯＶＥＲ信号と、第２の手段であるコマンド制御回路１９が出力するコマンド信号とは、図７に示すようにリセット入力制御回路８に供給される。リセット入力制御回路８は、ＴＩＭＥＯＶＥＲ信号又はコマンド信号の何れかが活性化されると、外部リセット信号ＲＳＴＥＸを活性化して、クロック回路９に供給する。クロック回路９は外部リセット信号ＲＳＴＥＸに基づいて内部リセット信号ＲＳＴＩＸを生成し、フラッシュＲＯＭ１４に供給する。フラッシュＲＯＭ１４は、内部リセット信号ＲＳＴＩＸに基づいてリセットされる。
図９に、本発明の第２実施例を示す。
本発明の第２実施例における半導体装置３１は、本発明の第１実施例と同様に、フラッシュＲＯＭ４７が消去処理を行なっている場合にはリセット信号をフラッシュＲＯＭ４７に供給しないように構成される。
本発明の第２実施例における半導体装置３１が、本発明の第１実施例における半導体装置６と異なる点は、半導体装置内部にタイマ回路とコマンド制御回路とを備えておらず、図９に記載されていない外付けタイマ回路を備えている点である。本発明の第２実施例における半導体装置３１のフラッシュＲＯＭ４７は、外部から直接制御されるモードに設定される。そのため、リセットすることができない状態を回避するための手段として、半導体装置の内部のＣＰＵによって制御されるタイマ回路とコマンド制御回路とを使用することができない。そこで、リセットすることができない状態を回避するための手段として、半導体装置の外部から制御することができる外付けタイマ回路を備えている。
半導体装置３１は、外部アドレス端子３２、外部データ端子３３、チップイネーブル端子／ＣＥ３４、ライトイネーブル端子／ＷＥ３５、リードイネーブル端子／ＯＥ３６、バイト設定端子／ＢＹＴＥ３７、外部リセット端子／ＲＳＴＥ３８、モード２端子ＭＤ３９、ポート制御回路４０〜４２、クロック回路４３、モード回路４４、ＣＰＵ４５、フラッシュＩ／Ｆ４６、及びフラッシュＲＯＭ４７とで構成される。
外部アドレス端子３２には、外部からアドレスが供給され、供給されたアドレスはポート制御回路４０を介して内部回路に供給される。
外部データ端子３３には、外部からデータが供給され、供給されたデータはポート制御回路４１を介して内部回路に供給される。また、外部データ端子３３には、内部回路からのデータがポート制御回路４１を介して供給され、供給されたデータを外部に出力する。
チップイネーブル端子／ＣＥ３４には、外部からチップイネーブル信号が供給され、供給されたチップイネーブル信号はポート制御回路４２を介して内部回路に供給される。
ライトイネーブル端子／ＷＥ３５には、外部からライトイネーブル信号が供給され、供給されたライトイネーブル信号はポート制御回路４２を介して内部回路に供給される。
リードイネーブル端子／ＯＥ３６には、リードイネーブル信号が外部から供給され、供給されたリードイネーブル信号はポート制御回路４２を介して内部回路に供給される。
バイト設定端子／ＢＹＴＥ３７には、データ幅を示すバイト設定信号が供給され、供給されたバイト設定信号はポート制御回路４２を介して内部回路に供給される。バイト設定信号によって、例えば、データ幅を１６ビット幅又は８ビット幅に切り替えることができる。
外部リセット端子／ＲＳＴＥ３８には、外部からリセット信号が供給され、供給されたリセット信号は、リセット入力制御回路４８及びクロック回路４３を介して内部回路に供給される。
リセット入力制御回路４８は、本発明の第１実施例におけるリセット入力制御回路と同じ機能を有する。即ち、フラッシュＲＯＭ４７から出力されるＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている間に外部リセット端子／ＲＳＴＥからリセット信号が供給されても、クロック回路９にはリセット信号を供給しないように構成される。
クロック回路４３は、図６に示されるクロック回路９と同じ機能を有するものであり、外部リセット信号を内部クロックに同期させた内部リセット信号を生成して内部回路に供給する。
モード２端子ＭＤ３９には、モード設定信号が供給され、供給されたモード回路４４を介して内部回路に供給される。モード設定信号によってフラッシュＲＯＭ４７の制御方法を指定することができる。例えば、フラッシュ単体モード又はワンチップモードを切り替えて設定することができる。フラッシュ単体モードが設定されると、外部から直接フラッシュＲＯＭを制御することができる。即ち、半導体装置（又はチップ）内のアドレスバス及びデータバスがＣＰＵ４５等から開放され、外部アドレス端子及び外部データ端子に書込アドレス及び書込データを指定してフラッシュＲＯＭ４７に直接データを書き込むことができ、外部端子に読出アドレスを指定してフラッシュＲＯＭ４７から直接データを読み出すことができる。フラッシュ単体モードは、フラッシュＲＯＭ４７の試験を行なう場合や、システムを立ち上げ前にシステム動作時に必要な情報やプログラムなどをフラッシュＲＯＭ４７に書き込む場合などに使用される。ワンチップモードが設定されると、フラッシュＲＯＭ４７は半導体装置（又はチップ）内のＣＰＵによって制御され、外部からフラッシュＲＯＭ４７を制御することはできない。即ち、ＣＰＵからのデータ書込コマンドに基づいてフラッシュＲＯＭ４７へのデータの書き込みが行なわれ、ＣＰＵからのデータ読出コマンドに基づいてフラッシュＲＯＭ４７からのデータの読み出しが行われる。第２実施例における半導体装置３１においては、モード設定信号としてフラッシュ単体モードが設定されている。そのため、フラッシュＲＯＭ４７はＣＰＵ４５によって制御されず、外部アドレス端子３２及び外部データ端子からの信号で制御される。
フラッシュＩ／Ｆ４６は、フラッシュＲＯＭ４７と内部回路の他の構成要素とをインターフェイスするものである。
フラッシュＲＯＭ４７は、モード設定信号としてフラッシュ単体モードが設定されているので、フラッシュＩ／Ｆ４６は、外部アドレス端子３２と外部データ端子３３からの入力をスルーさせて直接フラッシュＲＯＭ４７に供給し、フラッシュＲＯＭ４７からの出力をスルーさせて外部データ端子３３へと供給する。
このように、本発明の第２実施例における半導体装置３１のフラッシュＲＯＭ４７は、外部から直接制御されるため、フラッシュＲＯＭ４７のリセットを制御すつための手段として、ＣＰＵ４５によって制御される半導体装置内のタイマ回路を使用することができない。フラッシュＲＯＭ４７のリセットの制御も外部から行なう必要がある。そのため、本発明の第２実施例における半導体装置３１は、図１０に示す外付けタイマ回路を備える。
図１０は、外付けタイマ回路を備えた半導体装置４８を示す。
図１０においては、図９に示す半導体装置３１に外付けタイマ回路が配設される。
図１０に示す外付けタイマ回路４９には、半導体装置３１に内蔵されたフラッシュＲＯＭ４７から出力されるＢＵＳＹ／ＲＥＡＤＹ信号が供給される。ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されると、外付けタイマ回路４９は起動し、カウントを開始する。所定値までカウントすると、ＴＩＭＥＯＵＴ信号を活性化させて半導体装置３１内のリセット入力制御回路４９に供給する。所定値には、例えば、フラッシュＲＯＭ内の特定ブロックを消去するのに必要とする時間などが設定され、消去処理が終了した頃を見計らってリセット処理を開始するように構成される。
図１１に、リセット制御入力回路の第二例を示す。
図１１に示すリセット制御入力回路５０は、本発明の第２実施例のリセット制御入力回路である。
図１１に示すリセット制御入力回路５０は、本発明の第１の実施例における半導体装置６のリセット制御入力回路８とほぼ同じ構成を有するが、コマンド信号が供給されない点で相違する。前述したように、フラッシュＲＯＭ４７が外部から直接制御されるモードに設定されているので、ＣＰＵで制御されるコマンド制御回路を使用することができないためにコマンド信号は供給されない。
リセット入力制御回路５０は、ＢＵＳＹ／ＲＥＡＤＹ信号及びＴＩＭＥＯＵＴ信号の何れもが活性化されていない場合（Ｌレベル信号である場合）には、外部からのリセット信号に応答して、外部リセット信号ＲＳＴＥＸを活性化させて、Ｌレベルとし、クロック回路４３に供給する。
ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されてＨレベルとなり、ＴＩＭＥＯＵＴ信号が活性化されていない場合（Ｌレベル信号である場合）には、リセット入力制御回路５０は、外部リセット信号ＲＳＴＥＸを活性化させないで、Ｈレベルのままクロック回路４３に供給する。
ここで、ＴＩＭＥＯＵＴ信号が活性化されてＨレベルとなった場合には、活性化されてＨレベルにあるＢＵＳＹ／ＲＥＡＤＹ信号にかかわらず、リセット入力制御回路４８は、外部リセット信号ＲＳＴＥＸを活性化させてＬレベルとし、クロック回路４３に供給する。
このように、リセット入力制御回路５０は、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている場合には外部リセット信号ＲＳＴＥＸを活性化させないが、ＴＩＭＥＯＵＴ信号が活性化されると、外部リセット信号ＲＳＴＥＸを活性化させる構成となっている。
なお、本発明の第２実施例における半導体装置３１には、フラッシュ単体モードが設定されることを想定した。しかしながら、半導体装置３１の内部に、本発明の第１実施例における半導体装置６に内蔵されるタイマ回路及びコマンド制御回路を配置させることで、フラッシュ単体モード及びワンチップモードを切り替えて設定することができるようになる。
図６に、本発明の第１実施例を示す。
本発明の第１実施例における半導体装置６は、フラッシュＲＯＭ１４が消去処理を行なっている場合にはリセット信号をフラッシュＲＯＭ１４に供給しないように構成される。
半導体装置６は、外部リセット端子７、リセット入力制御回路８、コマンド制御回路１０、タイマー１１、ＣＰＵ１２，フラッシュＩ／Ｆ１３（インターフェイス）、及びフラッシュＲＯＭ１４とで構成される。
リセット入力制御回路８は、外部リセット端子７から外部からリセット信号を受信して、外部リセット信号ＲＳＴＥＸをクロック回路９に供給する。
クロック回路９は、リセット入力制御回路８からの外部リセット信号ＲＳＴＥＸをクロック信号に同期させて内部リセット信号ＲＳＴＩＸとして，フラッシュＲＯＭ１４を含む内部回路に供給する。
フラッシュＩ／Ｆ１３は、アドレスバス及びデータバスとフラッシュＲＯＭ１４との間に配置され、フラッシュＲＯＭ１４にアドレス又はデータを供給し、フラッシュＲＯＭ１４からのデータをデータバスに送出する。
ＣＰＵ１２は、半導体装置４全体を制御する。ＣＰＵ１２は、フラッシュＲＯＭ１４に書き込みアドレス及び書き込みデータを供給して、フラッシュＲＯＭ１４へのデータ書き込みを制御する。また、ＣＰＵ１２は、フラッシュＲＯＭ１４に読み出しアドレスを供給し、フラッシュＲＯＭ１４からのデータ読み出しを制御する。
フラッシュＲＯＭ１４は、クロック回路９からの内部リセット信号ＲＳＴＩＸに基づいてリセットされる。また、フラッシュＲＯＭ１４は、ＢＵＳＹ／ＲＥＡＤＹ信号をリセット入力制御回路３とタイマ回路１１とに供給する。
リセット入力制御回路８は、フラッシュＲＯＭ１４から供給されるＢＵＳＹ／ＲＥＡＤＹ信号を監視する。リセット入力制御回路８は、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている間は外部リセット端子７からリセット信号が供給されても、クロック回路９には外部リセット信号ＲＳＴＥＸを供給しないように構成されている。このように、リセット入力制御回路８を設けることで、フラッシュＲＯＭ１４の消去動作中にリセットされるのを防止することができる。
しかしながら、故障等により、いつまでもＢＵＳＹ／ＲＥＡＤＹ信号が活性化され続け不活性化されないという事態も生じ得る。このような場合には、リセットが必要なのにリセットすることができず、半導体装置の無反応状態が継続する。本発明はこのような事態を回避するために、以下の２つの手段を備える。
第１の手段は、タイマ回路１１である。タイマ回路１１を設けて、所定時間経過した場合には強制的にリセットを行なう。
第２の手段は、コマンド制御回路１０である。コマンド制御回路１０を設けて、リセットを行なうよう指示するコマンドを供給することで、強制的にリセットを行なう。
図７に、リセット入力制御回路の第一例を示す。
図７のリセット入力制御回路８には、外部リセット端子７からのリセット信号と、フラッシュＲＯＭ１４からのＢＵＳＹ／ＲＥＡＤＹ信号と、タイマ回路１１からのＴＩＭＥＯＵＴ信号と、コマンド制御回路１０からのＣＯＭＭＡＮＤ信号とが供給される。
リセット入力制御回路８は、ＢＵＳＹ／ＲＥＡＤＹ信号、ＴＩＭＥＯＵＴ信号及びコマンド信号の何れもが活性化されていない場合（Ｌレベル信号である場合）には、外部からのリセット信号に応答して、外部リセット信号ＲＳＴＥＸを活性化させて、Ｌレベルとする（本発明の第１実施例は、リセット信号をネガティブアクティブとしているので、活性化信号はＬレベルとなる）。
ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されてＨレベルとなり、ＴＩＭＥＯＵＴ信号及びコマンド信号が活性化されていない場合（Ｌレベル信号である場合）には、リセット入力制御回路８は、外部リセット信号ＲＳＴＥＸを活性化させないで、Ｈレベルのままとする。
ここで、ＴＩＭＥＯＵＴ信号又はＣＯＭＭＡＮＤ信号の何れかが活性化されてＨレベルとなった場合には、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されてＨレベルにあることにかかわらず、外部リセット信号ＲＳＴＥＸを活性化してＬレベルとする。
このように、リセット入力制御回路８は、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている場合には外部リセット信号ＲＳＴＥＸを活性化しないが、ＴＩＭＥＯＵＴ信号又はＣＯＭＭＡＮＤ信号の何れかが活性化されると、外部リセット信号ＲＳＴＥＸを活性化する構成となっている。
前述した第１の手段を説明する。
故障等によりリセットすることができない状態を回避するための第１の手段であるタイマ回路１１は、フラッシュＲＯＭ１４から供給されるＢＵＳＹ／ＲＥＡＤＹ信号が活性化されると起動され、内部クロックのカウントを開始する。カウント値が所定値以上になると、リセット入力制御回路８に、ＴＩＭＥＯＶＥＲ信号を供給する。所定値には、例えば、フラッシュＲＯＭ内の特定ブロックを消去するのに必要とされる時間などが設定され、消去処理が終了した頃を見計らってリセット処理を開始するように構成される。リセット入力制御回路８は、ＴＩＭＥＯＶＥＲ信号が供給されると、今まで停止していた外部リセット信号ＲＳＴＸのクロック回路９への供給を開始する。クロック回路９は、内部リセット信号ＲＳＴＩＸをフラッシュＲＯＭ１４に供給し、内部リセット信号ＲＳＴＩＸに基づいてフラッシュＲＯＭ１４に対するリセット処理が開始される。このように、タイマ回路１１によって強制的にリセットが行われるため、フラッシュＲＯＭ１４をリセットすることができないという事態を回避することができる。
なお、マイコンなどにおいては通常回路内部にタイマ回路を備えているので、このような既存のタイマ回路を利用することで、新たにタイマ回路を設けることなく第１の手段を備えることができる。
前述した第２の手段を説明する。
前述したリセットすることができない状態を回避するための第２の手段であるコマンド制御回路１０は、アドレスバス及びデータバスに接続される。コマンド制御回路１０には、ＣＰＵ１２から、アドレスバス及びデータバスを介して、リセットを指示するコマンドアドレスとコマンドデータとが供給される。コマンド制御回路１０は、コマンドアドレスとコマンドデータとをデコードし、リセット入力制御回路８にリセットを開始すべきことを指示するコマンド信号を出力する。
図８に、コマンド制御回路の一例を示す。
図８のコマンド制御回路１０は、リセットを指示するコマンドが３回供給されリセットすることが確実になった場合に、コマンド信号を活性化させて、コマンド信号をリセット入力制御回路８に供給するように構成される。図８に示すコマンド制御回路１０においては、コマンドを３回供給することでコマンドを確定させているが、３回に限られず、コマンドを確定できる回数であればよい。
コマンド制御回路１０は、チップイネーブル信号ＣＥＸとライトイネーブル信号ＷＥＸとが供給されるオア回路２１と、コマンドアドレスが供給されるアドレスデコーダとコマンドデータが供給されるコマンドデコーダとの対が３個１５〜２０と、各対の出力に配置されるアンド回路２２〜２４と、オア回路２１の出力信号でラッチ動作を行なう第１から第５のラッチ回路群２５〜２９と、ＢＵＳＹ／ＲＥＡＤＹ信号をラッチする第６のラッチ回路群３０と、第１から第５のラッチ群間に配置されるアンド回路３１〜３２とで構成される。
複数のラッチ群２５〜２９は、チップイネーブル信号ＣＥＸ又はライトイネーブル信号ＷＥＸの何れもが活性化されＨレベルとなった時点で、前段のラッチ回路に信号をラッチする。そして、チップイネーブル信号ＣＥＸ及びライトイネーブル信号ＷＥＸの何れかもが非活性化されＬレベルとなった時点で、前段のラッチ回路にラッチされた信号を後段のラッチ回路にラッチする。
第１のコマンドアドレスと第１のコマンドデータとが第１アドレスデコーダ１５と第１デコーダデコーダ１６とに供給され、それぞれデコードされて、アンド回路２２に供給される。第１のコマンドアドレスと第１のコマンドデータとが、コマンド制御回路１０が予定する内容である場合には、即ち、リセットを指示するコマンドである場合には、アンド回路２２はＨレベルである第１の信号を出力する。
その後、第１の信号は、第１のラッチ回路群２５に供給される。
第２のコマンドアドレスと第２のコマンドデータとが第２アドレスデコーダ１７と第２デコーダデコーダ１８とに供給され、それぞれデコードされて、アンド回路２３に供給される。第２のコマンドアドレスと第２のコマンドデータとが、コマンド制御回路１０が予定する内容である場合には、即ち、リセットを指示するコマンドである場合には、アンド回路２３はＨレベルである第２の信号を出力する。
その後、第２の信号は、第３のラッチ回路群２７に供給される。
第２の信号が第３のラッチ回路群２７にラッチされると、第１のラッチ回路群２５にラッチされた第１の信号は第２のラッチ回路群２６にラッチされる。
第３のコマンドアドレスと第３のコマンドデータとが第３アドレスデコーダ１９と第３デコーダデコーダ２０とに供給され、それぞれデコードされて、アンド回路２４に供給される。第３のコマンドアドレスと第３のコマンドデータとが、コマンド制御回路１０が予定する内容である場合には、即ち、リセットを指示するコマンドである場合には、アンド回路２４はＨレベルである第３の信号を出力する。
その後、第３の信号は、第５のラッチ回路群２９に供給される。
第３の信号が第５のラッチ回路群２９にラッチされると、第２のラッチ回路群２６にラッチされた第１の信号と第３のラッチ回路群２７にラッチされた第２の信号とをアンド回路３１がアンド処理した第４の信号が、第４のラッチ回路群２８にラッチされる。
第５のラッチ回路群２９にラッチされた第３の信号と第４のラッチ回路群２８にラッチされた第４の信号とがアンド回路３２に供給され、第５の信号を出力する。
このように、アンド回路３１、３２によって、▲１▼第１のコマンドアドレス及び第２のコマンドデータと、▲２▼第２のコマンドアドレス及び第２のコマンドデータと、▲３▼第３のコマンドアドレス及び第３のコマンドデータという３つの情報のアンド処理がなされる。第５の信号は、▲１▼、▲２▼及び▲３▼が一致しているか否かを示し、一致している場合にはＨレベルとなり、一致していない場合にはＬレベルとなる。
３つのコマンドの一致を示すＨレベルの第５の信号により、ＢＵＳＹ／ＲＥＡＤＹ信号は第６のラッチ回路群３０に供給され、コマンド信号として、コマンド制御回路１０から出力される。
第１の手段であるタイマ回路１１が出力するＴＩＭＥＯＶＥＲ信号と、第２の手段であるコマンド制御回路１９が出力するコマンド信号とは、図７に示すようにリセット入力制御回路８に供給される。リセット入力制御回路８は、ＴＩＭＥＯＶＥＲ信号又はコマンド信号の何れかが活性化されると、外部リセット信号ＲＳＴＥＸを活性化して、クロック回路９に供給する。クロック回路９は外部リセット信号ＲＳＴＥＸに基づいて内部リセット信号ＲＳＴＩＸを生成し、フラッシュＲＯＭ１４に供給する。フラッシュＲＯＭ１４は、内部リセット信号ＲＳＴＩＸに基づいてリセットされる。
図９に、本発明の第２実施例を示す。
本発明の第２実施例における半導体装置３１は、本発明の第１実施例と同様に、フラッシュＲＯＭ４７が消去処理を行なっている場合にはリセット信号をフラッシュＲＯＭ４７に供給しないように構成される。
本発明の第２実施例における半導体装置３１が、本発明の第１実施例における半導体装置６と異なる点は、半導体装置内部にタイマ回路とコマンド制御回路とを備えておらず、図９に記載されていない外付けタイマ回路を備えている点である。本発明の第２実施例における半導体装置３１のフラッシュＲＯＭ４７は、外部から直接制御されるモードに設定される。そのため、リセットすることができない状態を回避するための手段として、半導体装置の内部のＣＰＵによって制御されるタイマ回路とコマンド制御回路とを使用することができない。そこで、リセットすることができない状態を回避するための手段として、半導体装置の外部から制御することができる外付けタイマ回路を備えている。
半導体装置３１は、外部アドレス端子３２、外部データ端子３３、チップイネーブル端子／ＣＥ３４、ライトイネーブル端子／ＷＥ３５、リードイネーブル端子／ＯＥ３６、バイト設定端子／ＢＹＴＥ３７、外部リセット端子／ＲＳＴＥ３８、モード２端子ＭＤ３９、ポート制御回路４０〜４２、クロック回路４３、モード回路４４、ＣＰＵ４５、フラッシュＩ／Ｆ４６、及びフラッシュＲＯＭ４７とで構成される。
外部アドレス端子３２には、外部からアドレスが供給され、供給されたアドレスはポート制御回路４０を介して内部回路に供給される。
外部データ端子３３には、外部からデータが供給され、供給されたデータはポート制御回路４１を介して内部回路に供給される。また、外部データ端子３３には、内部回路からのデータがポート制御回路４１を介して供給され、供給されたデータを外部に出力する。
チップイネーブル端子／ＣＥ３４には、外部からチップイネーブル信号が供給され、供給されたチップイネーブル信号はポート制御回路４２を介して内部回路に供給される。
ライトイネーブル端子／ＷＥ３５には、外部からライトイネーブル信号が供給され、供給されたライトイネーブル信号はポート制御回路４２を介して内部回路に供給される。
リードイネーブル端子／ＯＥ３６には、リードイネーブル信号が外部から供給され、供給されたリードイネーブル信号はポート制御回路４２を介して内部回路に供給される。
バイト設定端子／ＢＹＴＥ３７には、データ幅を示すバイト設定信号が供給され、供給されたバイト設定信号はポート制御回路４２を介して内部回路に供給される。バイト設定信号によって、例えば、データ幅を１６ビット幅又は８ビット幅に切り替えることができる。
外部リセット端子／ＲＳＴＥ３８には、外部からリセット信号が供給され、供給されたリセット信号は、リセット入力制御回路４８及びクロック回路４３を介して内部回路に供給される。
リセット入力制御回路４８は、本発明の第１実施例におけるリセット入力制御回路と同じ機能を有する。即ち、フラッシュＲＯＭ４７から出力されるＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている間に外部リセット端子／ＲＳＴＥからリセット信号が供給されても、クロック回路９にはリセット信号を供給しないように構成される。
クロック回路４３は、図６に示されるクロック回路９と同じ機能を有するものであり、外部リセット信号を内部クロックに同期させた内部リセット信号を生成して内部回路に供給する。
モード２端子ＭＤ３９には、モード設定信号が供給され、供給されたモード回路４４を介して内部回路に供給される。モード設定信号によってフラッシュＲＯＭ４７の制御方法を指定することができる。例えば、フラッシュ単体モード又はワンチップモードを切り替えて設定することができる。フラッシュ単体モードが設定されると、外部から直接フラッシュＲＯＭを制御することができる。即ち、半導体装置（又はチップ）内のアドレスバス及びデータバスがＣＰＵ４５等から開放され、外部アドレス端子及び外部データ端子に書込アドレス及び書込データを指定してフラッシュＲＯＭ４７に直接データを書き込むことができ、外部端子に読出アドレスを指定してフラッシュＲＯＭ４７から直接データを読み出すことができる。フラッシュ単体モードは、フラッシュＲＯＭ４７の試験を行なう場合や、システムを立ち上げ前にシステム動作時に必要な情報やプログラムなどをフラッシュＲＯＭ４７に書き込む場合などに使用される。ワンチップモードが設定されると、フラッシュＲＯＭ４７は半導体装置（又はチップ）内のＣＰＵによって制御され、外部からフラッシュＲＯＭ４７を制御することはできない。即ち、ＣＰＵからのデータ書込コマンドに基づいてフラッシュＲＯＭ４７へのデータの書き込みが行なわれ、ＣＰＵからのデータ読出コマンドに基づいてフラッシュＲＯＭ４７からのデータの読み出しが行われる。第２実施例における半導体装置３１においては、モード設定信号としてフラッシュ単体モードが設定されている。そのため、フラッシュＲＯＭ４７はＣＰＵ４５によって制御されず、外部アドレス端子３２及び外部データ端子からの信号で制御される。
フラッシュＩ／Ｆ４６は、フラッシュＲＯＭ４７と内部回路の他の構成要素とをインターフェイスするものである。
フラッシュＲＯＭ４７は、モード設定信号としてフラッシュ単体モードが設定されているので、フラッシュＩ／Ｆ４６は、外部アドレス端子３２と外部データ端子３３からの入力をスルーさせて直接フラッシュＲＯＭ４７に供給し、フラッシュＲＯＭ４７からの出力をスルーさせて外部データ端子３３へと供給する。
このように、本発明の第２実施例における半導体装置３１のフラッシュＲＯＭ４７は、外部から直接制御されるため、フラッシュＲＯＭ４７のリセットを制御すつための手段として、ＣＰＵ４５によって制御される半導体装置内のタイマ回路を使用することができない。フラッシュＲＯＭ４７のリセットの制御も外部から行なう必要がある。そのため、本発明の第２実施例における半導体装置３１は、図１０に示す外付けタイマ回路を備える。
図１０は、外付けタイマ回路を備えた半導体装置４８を示す。
図１０においては、図９に示す半導体装置３１に外付けタイマ回路が配設される。
図１０に示す外付けタイマ回路４９には、半導体装置３１に内蔵されたフラッシュＲＯＭ４７から出力されるＢＵＳＹ／ＲＥＡＤＹ信号が供給される。ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されると、外付けタイマ回路４９は起動し、カウントを開始する。所定値までカウントすると、ＴＩＭＥＯＵＴ信号を活性化させて半導体装置３１内のリセット入力制御回路４９に供給する。所定値には、例えば、フラッシュＲＯＭ内の特定ブロックを消去するのに必要とする時間などが設定され、消去処理が終了した頃を見計らってリセット処理を開始するように構成される。
図１１に、リセット制御入力回路の第二例を示す。
図１１に示すリセット制御入力回路５０は、本発明の第２実施例のリセット制御入力回路である。
図１１に示すリセット制御入力回路５０は、本発明の第１の実施例における半導体装置６のリセット制御入力回路８とほぼ同じ構成を有するが、コマンド信号が供給されない点で相違する。前述したように、フラッシュＲＯＭ４７が外部から直接制御されるモードに設定されているので、ＣＰＵで制御されるコマンド制御回路を使用することができないためにコマンド信号は供給されない。
リセット入力制御回路５０は、ＢＵＳＹ／ＲＥＡＤＹ信号及びＴＩＭＥＯＵＴ信号の何れもが活性化されていない場合（Ｌレベル信号である場合）には、外部からのリセット信号に応答して、外部リセット信号ＲＳＴＥＸを活性化させて、Ｌレベルとし、クロック回路４３に供給する。
ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されてＨレベルとなり、ＴＩＭＥＯＵＴ信号が活性化されていない場合（Ｌレベル信号である場合）には、リセット入力制御回路５０は、外部リセット信号ＲＳＴＥＸを活性化させないで、Ｈレベルのままクロック回路４３に供給する。
ここで、ＴＩＭＥＯＵＴ信号が活性化されてＨレベルとなった場合には、活性化されてＨレベルにあるＢＵＳＹ／ＲＥＡＤＹ信号にかかわらず、リセット入力制御回路４８は、外部リセット信号ＲＳＴＥＸを活性化させてＬレベルとし、クロック回路４３に供給する。
このように、リセット入力制御回路５０は、ＢＵＳＹ／ＲＥＡＤＹ信号が活性化されている場合には外部リセット信号ＲＳＴＥＸを活性化させないが、ＴＩＭＥＯＵＴ信号が活性化されると、外部リセット信号ＲＳＴＥＸを活性化させる構成となっている。
なお、本発明の第２実施例における半導体装置３１には、フラッシュ単体モードが設定されることを想定した。しかしながら、半導体装置３１の内部に、本発明の第１実施例における半導体装置６に内蔵されるタイマ回路及びコマンド制御回路を配置させることで、フラッシュ単体モード及びワンチップモードを切り替えて設定することができるようになる。
本発明に係る半導体装置によれば、以下の効果を得ることができる。
（１）フラッシュメモリの消去動作中のリセットが禁止され、フラッシュメモリの過消去が防止される。
（２）フラッシュメモリの既存の制御信号を利用するので、簡易な回路構成でフラッシュメモリの消去動作中のリセットを禁止することができる。
（３）消去動作中のリセットが禁止されたフラッシュメモリを強制的にリセットする手段を備えるため、フラッシュメモリの故障等によりリセットできない状態が継続するのを防止することができる。
（４）外部から制御を行なうフラッシュ単体モード及び内部から制御を行なうワンチップモードの双方に対応して、フラッシュＲＯＭの消去動作中のリセットを禁止及びフラッシュＲＯＭのリセットができない状態の継続防止を行なうことができるため、従来の使い勝手の良さを維持することができる。
上記の効果を奏するため、本発明は、不揮発性メモリ、特にフラッシュＲＯＭを搭載したマイコンなどに効果的に適用できる。
（１）フラッシュメモリの消去動作中のリセットが禁止され、フラッシュメモリの過消去が防止される。
（２）フラッシュメモリの既存の制御信号を利用するので、簡易な回路構成でフラッシュメモリの消去動作中のリセットを禁止することができる。
（３）消去動作中のリセットが禁止されたフラッシュメモリを強制的にリセットする手段を備えるため、フラッシュメモリの故障等によりリセットできない状態が継続するのを防止することができる。
（４）外部から制御を行なうフラッシュ単体モード及び内部から制御を行なうワンチップモードの双方に対応して、フラッシュＲＯＭの消去動作中のリセットを禁止及びフラッシュＲＯＭのリセットができない状態の継続防止を行なうことができるため、従来の使い勝手の良さを維持することができる。
上記の効果を奏するため、本発明は、不揮発性メモリ、特にフラッシュＲＯＭを搭載したマイコンなどに効果的に適用できる。
【特許請求の範囲】
【請求項１】
不揮発性メモリと、
前記不揮発性メモリにリセット信号を供給するリセット入力制御回路と、
を備え、
前記リセット入力制御回路は、
前記不揮発性メモリが出力するビジー信号が活性化されている場合には、該不揮発性メモリにリセット信号を供給しないこと
を特徴とする半導体装置。
【請求項２】
リセットを指示するコマンド信号を前記リセット入力制御回路に供給するコマンド制御回路を備えること
を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ビジー信号に基づいて起動し、所定数カウントした後にリセットを指示するタイムオーバー信号を前記リセット入力制御回路に出力するタイマ回路を備えること
を特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記リセット入力制御回路は、
前記コマンド信号が入力された場合には、前記ビジー信号が活性化されているか否かに関わらず、前記リセット信号を前記不揮発性メモリに出力すること
を特徴とする請求項２に記載の半導体装置。
【請求項５】
前記不揮発性メモリの制御方法を設定できる外部端子を備えること
を特徴とする請求項１、請求項２、請求項３又は請求項４に記載の半導体装置。
【請求項６】
ＣＰＵと、
不揮発性メモリと、
前記不揮発性メモリにリセット信号を供給するリセット入力制御ユニットと、
を備え、
前記リセット入力制御ユニットは、
前記不揮発性メモリが出力するビジー信号が不活性化されている場合には、該不揮発性メモリにリセット信号を供給し、
前記不揮発性メモリが出力するビジー信号が活性化されている場合には、該不揮発性メモリにリセット信号を供給しないこと
を特徴とするリセット制御システム。
【請求項７】
リセットを指示するコマンド信号を前記リセット入力制御ユニットに供給するコマンド制御ユニットを備えること
を特徴とする請求項６に記載のリセット制御システム。
【請求項８】
前記ビジー信号に基づいて起動し、所定数カウントした後にリセットを指示するタイムオーバー信号を前記リセット入力制御ユニットに出力するタイマユニットを備えること
を特徴とする請求項６又は請求項７に記載のリセット制御システム。
【請求項９】
半導体装置に内蔵された不揮発性メモリをリセットするメモリリセット方法において、
前記半導体装置の外部からリセット信号が供給され、
前記不揮発性メモリからのビジー信号の不活性化状態を検知して前記リセット信号を該不揮発性メモリに供給し、
前記不揮発性メモリからのビジー信号の活性化状態を検知して前記リセット信号を該不揮発性メモリに前記リセット信号を供給しないこと
を特徴とするメモリリセット方法。
【請求項１０】
前記不揮発性メモリが出力するビジー信号が活性化されている場合に、リセットを指示する指示基づいて前記不揮発性メモリを強制的にリセットすること
を特徴とする請求項９に記載のメモリリセット方法。
【請求項１】
不揮発性メモリと、
前記不揮発性メモリにリセット信号を供給するリセット入力制御回路と、
を備え、
前記リセット入力制御回路は、
前記不揮発性メモリが出力するビジー信号が活性化されている場合には、該不揮発性メモリにリセット信号を供給しないこと
を特徴とする半導体装置。
【請求項２】
リセットを指示するコマンド信号を前記リセット入力制御回路に供給するコマンド制御回路を備えること
を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ビジー信号に基づいて起動し、所定数カウントした後にリセットを指示するタイムオーバー信号を前記リセット入力制御回路に出力するタイマ回路を備えること
を特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記リセット入力制御回路は、
前記コマンド信号が入力された場合には、前記ビジー信号が活性化されているか否かに関わらず、前記リセット信号を前記不揮発性メモリに出力すること
を特徴とする請求項２に記載の半導体装置。
【請求項５】
前記不揮発性メモリの制御方法を設定できる外部端子を備えること
を特徴とする請求項１、請求項２、請求項３又は請求項４に記載の半導体装置。
【請求項６】
ＣＰＵと、
不揮発性メモリと、
前記不揮発性メモリにリセット信号を供給するリセット入力制御ユニットと、
を備え、
前記リセット入力制御ユニットは、
前記不揮発性メモリが出力するビジー信号が不活性化されている場合には、該不揮発性メモリにリセット信号を供給し、
前記不揮発性メモリが出力するビジー信号が活性化されている場合には、該不揮発性メモリにリセット信号を供給しないこと
を特徴とするリセット制御システム。
【請求項７】
リセットを指示するコマンド信号を前記リセット入力制御ユニットに供給するコマンド制御ユニットを備えること
を特徴とする請求項６に記載のリセット制御システム。
【請求項８】
前記ビジー信号に基づいて起動し、所定数カウントした後にリセットを指示するタイムオーバー信号を前記リセット入力制御ユニットに出力するタイマユニットを備えること
を特徴とする請求項６又は請求項７に記載のリセット制御システム。
【請求項９】
半導体装置に内蔵された不揮発性メモリをリセットするメモリリセット方法において、
前記半導体装置の外部からリセット信号が供給され、
前記不揮発性メモリからのビジー信号の不活性化状態を検知して前記リセット信号を該不揮発性メモリに供給し、
前記不揮発性メモリからのビジー信号の活性化状態を検知して前記リセット信号を該不揮発性メモリに前記リセット信号を供給しないこと
を特徴とするメモリリセット方法。
【請求項１０】
前記不揮発性メモリが出力するビジー信号が活性化されている場合に、リセットを指示する指示基づいて前記不揮発性メモリを強制的にリセットすること
を特徴とする請求項９に記載のメモリリセット方法。
Claims (18)
- 不揮発性メモリと、
前記不揮発性メモリにリセット信号を供給するリセット入力制御回路と、
を備え、
前記リセット入力制御回路は、
前記不揮発性メモリが出力するビジー信号が活性化されている場合には、該不揮発性メモリにリセット信号を供給しないこと
を特徴とする半導体装置。 - リセットを指示するコマンド信号を前記リセット入力制御回路に供給するコマンド制御回路を備えること
を特徴とする請求項１に記載の半導体装置。 - 前記コマンド制御回路は、
リセットを指示するデータを複数回受信したときに、前記コマンド信号を出力すること
を特徴とする請求項２に記載の半導体装置。 - 前記ビジー信号に基づいて起動し、所定数カウントした後にリセットを指示するタイムオーバー信号を前記リセット入力制御回路に出力するタイマ回路を備えること
を特徴とする請求項１、請求項２又は請求項３に記載の半導体装置。 - 前記タイマ回路は、外付けであること
を特徴とする請求項４に記載の半導体装置。 - 前記リセット入力制御回路は、
前記コマンド信号が入力された場合には、前記ビジー信号が活性化されているか否かに関わらず、前記リセット信号を前記不揮発性メモリに出力すること
を特徴とする請求項２又は請求項３に記載の半導体装置。 - 前記タイマ回路は、
前記タイムオーバ信号が入力された場合には、前記ビジー信号が活性化されているか否かに関わらず、前記リセット信号を前記不揮発性メモリに出力すること
を特徴とする請求項４又は請求項５に記載の半導体装置。 - 前記不揮発性メモリの制御方法を設定できる外部端子を備えること
を特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６又は請求項７に記載の半導体装置。 - 前記半導体装置は、
第１のモードと第２のモードとを設定でき、
前記第１のモードが設定されている場合には、前記不揮発性メモリは前記半導体装置の内部で制御され、
前記第２のモードが設定されている場合には、前記不揮発性メモリは前記半導体装置の外部から制御されること
を特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７又は請求項８に記載の半導体装置。 - 前記リセット信号を内部クロックに同期させるクロック回路を備えること
請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８又は請求項９に記載の半導体装置。 - 前記ビジー信号は、前記不揮発性メモリの消去処理の開始に応答して活性化されること
を特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８、請求項９又請求項１０に記載の半導体装置。 - ＣＰＵと、
不揮発性メモリと、
前記不揮発性メモリにリセット信号を供給するリセット入力制御ユニットと、
を備え、
前記リセット入力制御ユニットは、
前記不揮発性メモリが出力するビジー信号が不活性化されている場合には、該不揮発性メモリにリセット信号を供給し、
前記不揮発性メモリが出力するビジー信号が活性化されている場合には、該不揮発性メモリにリセット信号を供給しないこと
を特徴とするリセット制御システム。 - リセットを指示するコマンド信号を前記リセット入力制御ユニットに供給するコマンド制御ユニットを備えること
を特徴とする請求項１２に記載のリセット制御システム。 - 前記ビジー信号に基づいて起動し、所定数カウントした後にリセットを指示するタイムオーバー信号を前記リセット入力制御ユニットに出力するタイマユニットを備えること
を特徴とする請求項１２又は請求項１３に記載のリセット制御システム。 - 前記不揮発性メモリの制御方法を設定できる外部端子を備えること
を特徴とする請求項１２、請求項１３又は請求項１４に記載のリセット制御システム。 - 前記リセット制御システムは、
第１のモードと第２のモードとを設定でき、
前記第１のモードが設定されている場合には、前記不揮発性メモリは前記ＣＰＵによって制御され、
前記第２のモードが設定されている場合には、前記不揮発性メモリはの外部から制御されること
を特徴とする請求項１２、請求項１３、請求項１４又は請求項１５に記載のリセット制御システム。 - 半導体装置に内蔵された不揮発性メモリをリセットするメモリリセット方法において、
前記半導体装置の外部からリセット信号が供給され、
前記不揮発性メモリからのビジー信号の不活性化状態を検知して前記リセット信号を該不揮発性メモリに供給し、
前記不揮発性メモリからのビジー信号の活性化状態を検知して前記リセット信号を該不揮発性メモリに前記リセット信号を供給しないこと
を特徴とするメモリリセット方法。 - 前記不揮発性メモリが出力するビジー信号が活性化されている場合に、リセットを指示する指示基づいて前記不揮発性メモリを強制的にリセットすること
を特徴とする請求項１１に記載のメモリリセット方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/004946 WO2004092962A1 (ja) | 2003-04-17 | 2003-04-17 | 半導体装置、リセット制御システム及びメモリリセット方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2004092962A1 true JPWO2004092962A1 (ja) | 2006-07-06 |
Family
ID=33193257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004570906A Pending JPWO2004092962A1 (ja) | 2003-04-17 | 2003-04-17 | 半導体装置、リセット制御システム及びメモリリセット方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060083059A1 (ja) |
| JP (1) | JPWO2004092962A1 (ja) |
| CN (1) | CN1764909A (ja) |
| AU (1) | AU2003231363A1 (ja) |
| WO (1) | WO2004092962A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4863865B2 (ja) * | 2006-12-28 | 2012-01-25 | 富士通株式会社 | 情報処理装置，記憶部誤書込み防止方法，および情報処理システム |
| GB2469264A (en) * | 2009-04-03 | 2010-10-13 | Nokia Corp | Hardware reset circuit for mobile phones with a first state that blocks the reset signal and second state that allows the reset |
| JP5633545B2 (ja) * | 2012-09-19 | 2014-12-03 | Tdk株式会社 | フラッシュメモリシステム、及び電源供給制御方法 |
| US11243831B2 (en) * | 2019-07-15 | 2022-02-08 | Micron Technology, Inc. | Reset and replay of memory sub-system controller in a memory sub-system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2723885B2 (ja) * | 1985-10-02 | 1998-03-09 | 株式会社日立製作所 | 半導体集積回路 |
| JPH0823788B2 (ja) * | 1987-09-18 | 1996-03-06 | 富士通株式会社 | リセット制御装置 |
| US4870686A (en) * | 1987-10-19 | 1989-09-26 | Motorola, Inc. | Method for entering digit sequences by voice command |
| JP2595277B2 (ja) * | 1988-01-12 | 1997-04-02 | 株式会社日立製作所 | メモリ管理装置 |
| US5448261A (en) * | 1992-06-12 | 1995-09-05 | Sanyo Electric Co., Ltd. | Cursor control device |
| JP3056131B2 (ja) * | 1997-06-25 | 2000-06-26 | 日本電気アイシーマイコンシステム株式会社 | システムのリセット方式 |
| US6438710B1 (en) * | 1999-08-31 | 2002-08-20 | Rockwell Electronic Commerce Corp. | Circuit and method for improving memory integrity in a microprocessor based application |
| WO2001061503A1 (en) * | 2000-02-16 | 2001-08-23 | Fujitsu Limited | Nonvolatile memory |
| JP4043703B2 (ja) * | 2000-09-04 | 2008-02-06 | 株式会社ルネサステクノロジ | 半導体装置、マイクロコンピュータ、及びフラッシュメモリ |
-
2003
- 2003-04-17 CN CN03826324.6A patent/CN1764909A/zh active Pending
- 2003-04-17 WO PCT/JP2003/004946 patent/WO2004092962A1/ja active Application Filing
- 2003-04-17 AU AU2003231363A patent/AU2003231363A1/en not_active Abandoned
- 2003-04-17 JP JP2004570906A patent/JPWO2004092962A1/ja active Pending
-
2005
- 2005-10-14 US US11/249,453 patent/US20060083059A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1764909A (zh) | 2006-04-26 |
| US20060083059A1 (en) | 2006-04-20 |
| WO2004092962A1 (ja) | 2004-10-28 |
| AU2003231363A1 (en) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664077B2 (en) | Nonvolatile semiconductor memory device which performs improved erase operation | |
| US7164610B2 (en) | Microcomputer having a flush memory that can be temporarily interrupted during an erase process | |
| US7821837B2 (en) | Reprogrammable nonvolatile memory devices and methods | |
| US7774536B2 (en) | Power up initialization for memory | |
| EP0961283A2 (en) | Memory circuit | |
| KR20120092561A (ko) | 인터럽트 가능한 낸드 플래시 메모리 | |
| JP6055113B2 (ja) | メモリデバイスにおける自動バックグラウンド動作のホスト制御有効化 | |
| JP2000509875A (ja) | 不揮発性メモリ・システム内でのプログラミング電圧保護 | |
| US6189070B1 (en) | Apparatus and method for suspending operation to read code in a nonvolatile writable semiconductor memory | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
| JP6444475B1 (ja) | 半導体記憶装置 | |
| US20060083059A1 (en) | Semiconductor device, reset control system and memory reset method | |
| KR100621637B1 (ko) | 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 | |
| JP2009237602A (ja) | メモリシステム | |
| JPH103434A (ja) | 半導体ディスク装置及びその書き込み方式 | |
| KR20060008876A (ko) | 반도체 장치, 리셋 제어 시스템 및 메모리 리셋 방법 | |
| JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 | |
| TWI713039B (zh) | 半導體存儲裝置及快閃記憶體運行方法 | |
| JPH11242889A (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
| JP3408286B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2000276347A (ja) | 携帯電子機器 | |
| JP2003100087A (ja) | 不揮発性半導体記憶装置 | |
| JP2003100089A (ja) | 不揮発性半導体記憶装置 | |
| JP2008210409A (ja) | フラッシュメモリを有する電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |