CN114664353A - 非易失存储介质的低成本实现结构、控制方法、芯片及电子设备 - Google Patents
非易失存储介质的低成本实现结构、控制方法、芯片及电子设备 Download PDFInfo
- Publication number
- CN114664353A CN114664353A CN202111675557.1A CN202111675557A CN114664353A CN 114664353 A CN114664353 A CN 114664353A CN 202111675557 A CN202111675557 A CN 202111675557A CN 114664353 A CN114664353 A CN 114664353A
- Authority
- CN
- China
- Prior art keywords
- low
- storage medium
- read
- nonvolatile storage
- time programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Abstract
本发明提供了一种非易失存储介质的低成本实现结构、控制方法、芯片及电子设备。其中低成本实现结构包括若干一次性可编程存储器、状态控制器、行地址解码器和列地址解码器。通过本技术方案，能够不依赖传统的FTP单元，由一次性可编程存储器实现有限次编辑(Few Time Programmable，FTP)功能，适用于擦写次数较少的应用场景，可靠性高，兼容普通技术工艺，具有可推广价值。
Description
技术领域
本发明涉及芯片制备技术领域，具体地，公开了一种非易失存储介质的低成本实现结构、控制方法、芯片及电子设备。
背景技术
在非易失存储介质领域中，存在有OTP(One Time Programable)，FTP(Few TimeProgramable)，MTP(Multi Time Programable)，EEPROM/Flash(可擦写次数达10万次)等多种存储形式。其中传统的FTP结构往往采用浮栅结构进行设计，该种设计需要用到高压电路，具有结构复杂，读写电路面积巨大，重新擦除速度极慢的应用痛点。
而在实际应用过程中，虽然很多客户都有对FTP的需求，但实际能提供可靠FTP单元的供应商很少。此外，在诸如密钥，控制器个性化设置等应用场景中，用户对于存储器的实际擦写次数的需求往往在10次左右的区间内，针对这类应用场景更是迫切需要一种简单易用并且可靠的FTP实现方案。
发明内容
为了解决现有技术中存在的上述问题，本发明提供一种非易失存储介质的低成本实现结构、控制方法、芯片及电子设备。
在本申请的第一方面提供了一种非易失存储介质的低成本实现结构该种低成本实现结构包括：
若干一次性可编程存储器，全体一次性可编程存储器组成一次性可编程存储器阵列；
状态控制器，连接一次性可编程存储器阵列，用于根据接收到的指令对一次性可编程存储器阵列进行刷新操作和/或重写操作；
行地址解码器和列地址解码器，分别连接状态控制器和一次性可编程存储器阵列，用于根据刷新操作和/或重写操作对一次性可编程存储器阵列中的对应区域进行读写操作；
其中，低成本实现结构的可擦写次数与一次性可编程存储器阵列所包含的一次性可编程存储器的数量相关。
在上述第一方面的一种可能的实现中，一次性可编程存储器阵列包括若干存储介质区域和跳转控制区域；
跳转控制区域用于决定当次读写操作对应的存储介质区域。
在上述第一方面的一种可能的实现中，在一次性可编程存储器阵列处于上电状态时，需要通过状态控制器执行刷新操作；
在刷新操作的过程中，通过读取地址位0上的若干项一次性可编程存储数据以决定对应区域。
在上述第一方面的一种可能的实现中，在刷新操作执行完成的情况下，针对对应区域进行读写操作。
在上述第一方面的一种可能的实现中，在通过读取地址位0上的若干项一次性可编程存储数据以决定对应区域的过程中，对应区域指向前次上电过程中读写操作指向的对应区域。
在上述第一方面的一种可能的实现中，在状态控制器根据接收到的指令进行重写操作的情况下，通过对地址位0上的若干项一次性可编程存储数据进行修改，以选择未读写的对应区域进行读写操作；
其中，未读写的对应区域区别于重写操作执行前的全部已经历读写操作的对应区域。
本申请的第二方面提供了一种非易失存储介质的控制方法，应用于前述第一方面提供的非易失存储介质的低成本实现结构中，控制方法包括：
在一次性可编程存储器阵列处于上电状态时，通过状态控制器执行刷新操作；
在刷新操作的过程中，通过读取地址位0上的若干项一次性可编程存储数据以决定对应区域。
本申请的第二方面还提供了另一种非易失存储介质的控制方法，应用于前述第一方面提供的非易失存储介质的低成本实现结构中，控制方法包括：在状态控制器进行重写操作的情况下，通过对地址位0上的若干项一次性可编程存储数据进行修改，以选择未读写的对应区域进行读写操作；
其中，未读写的对应区域区别于重写操作执行前的全部已经历读写操作的对应区域。
本申请的第三方面提供了一种芯片，该种芯片搭载了前述第一方面提供的非易失存储介质的低成本实现结构。
本申请的第四方面提供了一种电子设备，该种电子设备通过电子芯片搭载了前述第一方面提供的非易失存储介质的低成本实现结构。
与现有技术相比，本申请具有如下的有益效果：
通过本申请提出的技术方案，能够不依赖传统的FTP单元，由一次性可编程存储器实现有限次编辑(Few Time Programmable，FTP)功能。通过本申请提出的技术方案，在一次性可编程存储器阵列的实现过程中能够兼容普通工艺，不需要高压器件，制备工艺更为便捷；在单元数小于4K的情况下，本申请提供的技术方案所占用的芯片面积要远远小于同等单元数的传统FTP架构。由于本技术方案不依赖于传统FTP单元，采用一次性可编程存储器阵列几乎没有可靠性的问题，同时擦写操作所需时间也能够实现大大的缩短，具有可推广价值。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1根据本申请实施例，示出了一种非易失存储介质的低成本实现结构的结构示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少区域地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
针对现有技术中迫切需要一种简单易用并且可靠的FTP实现方案的痛点，本申请提供了一种非易失存储介质的低成本实现结构、控制方法、芯片及电子设备。通过本申请提供的技术方案，能够不依赖传统的FTP单元，由一次性可编程存储器实现有限次编辑(FewTime Programmable，FTP)功能，适用于擦写次数较少的应用场景，可靠性高，兼容普通技术工艺，具有可推广价值。以下将结合实施例对本申请提供的技术方案进行阐释和说明。
具体地，在本申请的一些实施例中，提供了一种非易失存储介质的低成本实现结构，该种低成本实现结构包括：
若干一次性可编程存储器，全体一次性可编程存储器组成一次性可编程存储器阵列；
状态控制器，连接一次性可编程存储器阵列，用于根据接收到的指令对一次性可编程存储器阵列进行刷新操作和/或重写操作；
行地址解码器和列地址解码器，分别连接状态控制器和一次性可编程存储器阵列，用于根据刷新操作和/或重写操作对一次性可编程存储器阵列中的对应区域进行读写操作；
其中，低成本实现结构的可擦写次数与一次性可编程存储器阵列所包含的一次性可编程存储器的数量相关。
可以理解的是，通常的FTP单元采用浮栅的方式，优缺点都很明显：优点是单元面积小，可擦写次数多，缺点是工艺复杂，可靠性低，需要高压进行擦写。而在本申请提出的技术方案中，可以采用eFUSE bitcell这种非常成熟的一次性可编程存储器，其和普通CMOS工艺完全兼容，可靠性高，擦写不需要高压。虽然单个一次性可编程存储器的面积比通常的FTP单元大，但对于单元数小于4K的情况下，因为少了产生高压器件,模块整体面积反而会更小。另外，通常FTP的擦写需要把所有单元的数据都清除掉，耗时在毫秒量级，而在本申请提出的技术方案中，擦写过程只是写一位eFUSE单元，时间在微秒量级，可以缩短上百倍。
在本申请的一些实施例中，进一步地，一次性可编程存储器阵列包括若干存储介质区域和跳转控制区域；
跳转控制区域用于决定当次读写操作对应的存储介质区域。
在本申请的一些实施例中，进一步地，在一次性可编程存储器阵列处于上电状态时，需要通过状态控制器执行刷新操作；
在刷新操作的过程中，通过读取地址位0上的若干项一次性可编程存储数据以决定对应区域。
在本申请的一些实施例中，进一步地，在刷新操作执行完成的情况下，针对对应区域进行读写操作。
在本申请的一些实施例中，进一步地，在通过读取地址位0上的若干项一次性可编程存储数据以决定对应区域的过程中，对应区域指向前次上电过程中读写操作指向的对应区域。
在本申请的一些实施例中，进一步地，在状态控制器根据接收到的指令进行重写操作的情况下，通过对地址位0上的若干项一次性可编程存储数据进行修改，以选择未读写的对应区域进行读写操作；
其中，未读写的对应区域区别于重写操作执行前的全部已经历读写操作的对应区域。
以下将结合具体实施例对本技术方案做出进一步阐释和说明：
于具体实施例中，图1示出了一种非易失存储介质的低成本实现结构的结构示意，该种结构基于eFUSE阵列得以实现，其中eFUSE属于一次性可编程存储器。
于上述实施例中，在每次eFUSE上电后进行的操作和/或写操作之前，需要通过状态控制器对于eFUSE阵列执行一次刷新操作。在刷新模式下，可以将地址位‘0’对应的4位eFUSE数据读出以决定当前要读写的page；于上述刷新操作后，便可在当前page执行普通的eFUSE读写操作。
于上述实施例中，若需要执行重写操作，则需要通过状态控制器进行进入ERASE模式，此时将地址位‘0’上的数据左移一位，末位补‘1’，并重新将地址‘0’的4位eFUSE数据读出，当前可操作的page就会顺移到下一个page；可以理解的是，接下来的读写操作都会顺应至基于下一个page。
于上述实施例中，可以理解的是，在执行重写操作的过程中，一个地址位‘0’上的4位eFUSE数据和选择哪一个PAGE存在一一对应关系。也就是说在重写操作中，既可操作从前一PAGE顺移至下一PAGE，也可以跳转别的PAGE，只要地址位‘0’上的4位eFUSE数据能准确对应出来即可。
可以理解的是，如图1所示的非易失存储介质的低成本实现结构只能实现4次可擦写的FTP，在本申请的其他实施例中，可以通过增加page的数目同时增加第一页的eFUSE位数来实现更多次擦写。
在本申请的一些实施例中，还提供了一种非易失存储介质的控制方法，应用于前述第一方面提供的非易失存储介质的低成本实现结构中，控制方法包括：
在一次性可编程存储器阵列处于上电状态时，通过状态控制器执行刷新操作；
在刷新操作的过程中，通过读取地址位0上的若干项一次性可编程存储数据以决定对应区域。
在本申请的一些实施例中，还提供了另一种非易失存储介质的控制方法，应用于前述实施例提供的非易失存储介质的低成本实现结构中，控制方法包括：在状态控制器进行重写操作的情况下，通过对地址位0上的若干项一次性可编程存储数据进行修改，以选择未读写的对应区域进行读写操作；
其中，未读写的对应区域区别于重写操作执行前的全部已经历读写操作的对应区域。
可以理解的是，上述应用于非易失存储介质的控制方法的具体功能步骤已于前述实施例中提供对应的阐释和说明，在此不做限定。
在本申请的一些实施例中，还提供了一种芯片，该种芯片搭载了前述第一方面提供的非易失存储介质的低成本实现结构。
在本申请的一些实施例中，还提供了一种电子设备，该种电子设备通过电子芯片搭载了前述第一方面提供的非易失存储介质的低成本实现结构。
可以理解的是，本申请技术方案的各个方面可以实现为系统、方法或程序产品。因此，本申请技术方案的各个方面可以具体实现为以下形式，即完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“平台”。
尽管本实施例未详尽地列举其他具体的实施方式，但在一些可能的实施方式中，本申请技术方案说明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当程序产品在终端设备上运行时，程序代码用于使终端设备执行本申请技术方案中图像拼接方法区域中描述的根据本申请技术方案各种实施例中实施方式的步骤。
综上所述，通过本申请提出的技术方案，能够不依赖传统的FTP单元，由一次性可编程存储器实现有限次编辑(Few Time Programmable，FTP)功能。通过本申请提出的技术方案，在一次性可编程存储器阵列的实现过程中能够兼容普通工艺，不需要高压器件，制备工艺更为便捷；在单元数小于4K的情况下，本申请提供的技术方案所占用的芯片面积要远远小于同等单元数的传统FTP架构。由于本技术方案不依赖于传统FTP单元，采用一次性可编程存储器阵列几乎没有可靠性的问题，同时擦写操作所需时间也能够实现大大的缩短，具有可推广价值。
上述描述仅是对本申请技术方案较佳实施例的描述，并非对本申请技术方案范围的任何限定，本申请技术方案领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种非易失存储介质的低成本实现结构，其特征在于，所述低成本实现结构包括：
若干一次性可编程存储器，全体所述一次性可编程存储器组成所述一次性可编程存储器阵列；
状态控制器，连接所述一次性可编程存储器阵列，用于根据接收到的指令对所述一次性可编程存储器阵列进行刷新操作和/或重写操作；
行地址解码器和列地址解码器，分别连接所述状态控制器和所述一次性可编程存储器阵列，用于根据所述刷新操作和/或所述重写操作对所述一次性可编程存储器阵列中的对应区域进行读写操作；
其中，所述低成本实现结构的可擦写次数与所述一次性可编程存储器阵列所包含的所述一次性可编程存储器的数量相关。
2.如权利要求1所述的非易失存储介质的低成本实现结构，其特征在于，所述一次性可编程存储器阵列包括若干存储介质区域和跳转控制区域；
所述跳转控制区域用于决定当次读写操作对应的所述存储介质区域。
3.如权利要求1所述的非易失存储介质的低成本实现结构，其特征在于，在所述一次性可编程存储器阵列处于上电状态时，需要通过所述状态控制器执行所述刷新操作；
在所述刷新操作的过程中，通过读取地址位0上的若干项一次性可编程存储数据以决定所述对应区域。
4.如权利要求3所述的非易失存储介质的低成本实现结构，其特征在于，在所述刷新操作执行完成的情况下，针对所述对应区域进行所述读写操作。
5.如权利要求3所述的非易失存储介质的低成本实现结构，其特征在于，在通过读取所述地址位0上的若干项所述一次性可编程存储数据以决定所述对应区域的过程中，所述对应区域指向前次上电过程中所述读写操作指向的所述对应区域。
6.如权利要求1所述的非易失存储介质的低成本实现结构，其特征在于，在所述状态控制器根据接收到的所述指令进行所述重写操作的情况下，通过对所述地址位0上的若干项一次性可编程存储数据进行修改，以选择未读写的所述对应区域进行所述读写操作；
其中，未读写的所述对应区域区别于所述重写操作执行前的全部已经历所述读写操作的所述对应区域。
7.一种非易失存储介质的控制方法，其特征在于，应用于所述权利要求1至6中任意一项所述的非易失存储介质的低成本实现结构，所述控制方法包括：
在所述一次性可编程存储器阵列处于上电状态时，通过所述状态控制器执行所述刷新操作；
在所述刷新操作的过程中，通过读取地址位0上的若干项一次性可编程存储数据以决定所述对应区域。
8.一种非易失存储介质的控制方法，其特征在于，应用于所述权利要求1至6中任意一项所述的非易失存储介质的低成本实现结构，所述控制方法包括：在所述状态控制器进行所述重写操作的情况下，通过对所述地址位0上的若干项一次性可编程存储数据进行修改，以选择未读写的所述对应区域进行所述读写操作；
其中，未读写的所述对应区域区别于所述重写操作执行前的全部已经历所述读写操作的所述对应区域。
9.一种芯片，其特征在于，所述芯片搭载了如权利要求1至6中任意一项所述的非易失存储介质的低成本实现结构。
10.一种电子设备，其特征在于，所述电子设备通过电子芯片搭载了如权利要求1至6中任意一项所述的非易失存储介质的低成本实现结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111675557.1A CN114664353A (zh) | 2021-12-31 | 2021-12-31 | 非易失存储介质的低成本实现结构、控制方法、芯片及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111675557.1A CN114664353A (zh) | 2021-12-31 | 2021-12-31 | 非易失存储介质的低成本实现结构、控制方法、芯片及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114664353A true CN114664353A (zh) | 2022-06-24 |
Family
ID=82026458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111675557.1A Pending CN114664353A (zh) | 2021-12-31 | 2021-12-31 | 非易失存储介质的低成本实现结构、控制方法、芯片及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114664353A (zh) |
-
2021
- 2021-12-31 CN CN202111675557.1A patent/CN114664353A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101595528B (zh) | 存储器装置架构和操作 | |
| EP2033195B1 (en) | Apparatus and method for reduced peak power consumption during common operation of multi-nand flash memory devices | |
| CN111009269B (zh) | 用于存储及写入存储器操作参数的多重参数代码的设备及方法 | |
| KR101423612B1 (ko) | 불휘발성 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템 | |
| US8433980B2 (en) | Fast, low-power reading of data in a flash memory | |
| US6108236A (en) | Smart card comprising integrated circuitry including EPROM and error check and correction system | |
| US20060143370A1 (en) | Nonvolatile memory and memory card | |
| US20140325118A1 (en) | Data writing method, memory controller and memory storage apparatus | |
| CN102737720B (zh) | 抑制快闪存储器响应外部命令时漏电的方法与装置 | |
| JP2006338370A (ja) | メモリシステム | |
| JP2001250388A (ja) | 消去動作情報を記憶する不揮発性メモリ | |
| JP2007294039A (ja) | 不揮発性半導体記憶装置 | |
| JP2019121414A (ja) | 半導体記憶装置 | |
| KR102272248B1 (ko) | 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법 | |
| KR960005355B1 (ko) | 불휘발성 반도체기억장치 및 이를 이용한 기억시스템 | |
| CN108376551B (zh) | 存储装置及对其数据进行刷新的方法 | |
| EP3057100B1 (en) | Memory device and operating method of same | |
| US8275934B2 (en) | Nonvolatile memory device and cache read method using the same | |
| JP2004103197A (ja) | オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ及びその形成方法とプログラム方法 | |
| JPS6022438B2 (ja) | 不揮発性メモリのリフレッシュ方式 | |
| KR100430608B1 (ko) | 반도체기억장치 | |
| KR100953062B1 (ko) | 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 | |
| JP4442771B2 (ja) | 記憶装置及びコントローラ | |
| US6327186B1 (en) | Non-volatile semiconductor memory including memory cells having different charge exchange capability | |
| CN114664353A (zh) | 非易失存储介质的低成本实现结构、控制方法、芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |