KR100587549B1 - 불휘발성 반도체 기억 장치 - Google Patents

불휘발성 반도체 기억 장치 Download PDF

Info

Publication number
KR100587549B1
KR100587549B1 KR1020000076977A KR20000076977A KR100587549B1 KR 100587549 B1 KR100587549 B1 KR 100587549B1 KR 1020000076977 A KR1020000076977 A KR 1020000076977A KR 20000076977 A KR20000076977 A KR 20000076977A KR 100587549 B1 KR100587549 B1 KR 100587549B1
Authority
KR
South Korea
Prior art keywords
block
information
protection
nonvolatile memory
storage area
Prior art date
Application number
KR1020000076977A
Other languages
English (en)
Other versions
KR20010106086A (ko
Inventor
가와마타준야
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20010106086A publication Critical patent/KR20010106086A/ko
Application granted granted Critical
Publication of KR100587549B1 publication Critical patent/KR100587549B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 메모리 칩 면적을 증대시키지 않고 작은 블럭마다 보호를 걸고, 또한 히든 블럭을 접근하는 히든 모드일 때에는 어드레스를 입력하지 않고서 히든 블럭의 메모리 셀의 접근을 행할 수 있는 불휘발성 반도체 기억 장치를 제공하는 것을 목적으로 한다.
전기적으로 재기록 가능한 불휘발성 반도체 기억 장치에 있어서, 보호 정보를 기억하는 K개의 불휘발성 기억 소자와, 보호 상태를 기억하는 불휘발성 기억 소자와, 2K개 이하의 블럭으로 논리적으로 분할된 기억 영역을 가지며, 상기 K개의 불휘발성 기억 소자 및 상기 보호 상태를 기억하는 불휘발성 기억 소자에 기억되어 있는 정보에 기초하여 상기 논리적으로 분할된 기억 영역내의 연속하는 상기 블럭으로의 정보 기록을 방지하도록 구성한다.

Description

불휘발성 반도체 기억 장치{NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래의 플래시 메모리의 개략 구성을 도시한 도면.
도 2는 종래의 보호 방법의 일례를 도시한 도면.
도 3은 본 발명의 플래시 메모리의 일 실시예의 개략 구성을 도시한 도면.
도 4는 본 발명의 제1 실시예를 도시한 도면.
도 5는 본 발명의 제2 실시예를 도시한 도면.
도 6a 및 도 6b는 본 발명의 제3 실시예를 도시한 도면.
도 7a 및 도 7b는 본 발명의 제4 실시예를 도시한 도면.
도 8a 및 도 8b는 본 발명의 제5 실시예를 도시한 도면.
도 9a 및 도 9b는 본 발명의 제6 실시예를 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 플래시 메모리
101 : 주기억 영역
101-1∼101-n : 64k 바이트의 소거 단위(블럭)
102, 103 : X 디코더
104 : 히든 블럭
105 : 히든 블럭용 X 디코더
106-1∼106-4 : Y 디코더
110 : 어드레스 버퍼
111 : 블럭 선택 디코더
112 : X 프리디코더
113 : 히든 블럭용 X 디코더
114 : 보호 상태 기억 소자군
115 : 프로그램 전압 발생 회로
116 : 감지 증폭기와 입출력 버퍼
201-1∼201-4 : 불휘발성 기억 소자
202 : 판정 회로
401 : 2 비트의 불휘발성 기억 소자
402 : 1 비트의 불휘발성 기억 소자
501 : 2 비트의 불휘발성 기억 소자
502 : 제어 회로
601∼608 : 비트
611∼618 : 디코더
620 : 디코더
621 : 3 비트의 불휘발성 기억 소자
본 발명은 오류 기록 등에 따른 데이터의 파괴를 방지하는 보호 기능을 갖는 불휘발성 반도체 기억 장치에 관한 것이다.
플래시 메모리는 종래부터 오류 기록 등에 따른 데이터의 파괴를 방지하는 보호 기능을 갖고 있다. 통상 플래시 메모리내의 메모리 셀 어레이는 블럭이라 불리는 소거 단위로 분할되며, 이 최소 단위마다 보호가 행해지고 있다. 블럭의 크기는 64k 바이트인 경우가 많다. 더욱 작은 단위로 보호를 행하기 위해서 블럭의 크기를 작게 하는 요구가 있다. 그러나, 블럭은 메모리 칩내에서 물리적으로 분리되어 형성되기 때문에, 블럭의 크기를 너무 작게 하면, 칩 사이즈가 증대한다. 블럭의 크기가 64k 바이트인 경우에는, 4M 비트의 메모리는 8 블럭을 가지며, 8M 비트의 메모리는 16 블럭을 갖는다. 플래시 메모리는 블럭수와 같은 수의 보호 정보를 기억하는 불휘발성 소자를 가지며, 이 불휘발성 소자를 사용하여 블럭마다 보호를 행한다.
한편, 최근에는 플래시 메모리의 대용량화가 진행되어 32M 비트나 64M 비트의 메모리가 개발되고 있다. 이러한 대용량 메모리를 64k 바이트의 블럭으로 분할하면, 64M 비트의 메모리에서는, 블럭 수는 128개가 된다. 따라서, 메모리내의 블럭수의 증가에 따라 보호 정보를 기억하는 불휘발성 소자도 동시에 필요하게 되어 칩 사이즈가 증대한다. 그래서, 큰 메모리에서는, 복수의 블럭을 일괄해서 보호를 걺으로써 보호 정보를 기억하는 불휘발성 소자의 수를 줄이고, 이것에 의해 칩 사이즈를 줄이는 방법이 채용되고 있다.
또한, 플래시 메모리에는 주기억 영역 이외에 제품 정보 등의 정보를 기억하는 기억 영역이 설치되어 있는 것이 있다. 이것을 히든 블럭이라고 부른다. 히든 블럭은 통상 일단 보호를 건 상태라고 하면, 해제할 수 없도록 되어 있다. 히든 블럭의 사이즈는 플래시 메모리의 형식에 따라 다르고, 예컨대 512 바이트에서 64k 바이트이다.
플래시 메모리에 프로그램을 행하는 경우에는, 플래시 메모리에 프로그램이 행해지기 전에 우선 프로그램을 행하는 블럭의 보호 상태를 기억 소자로부터 판독한다. 그리고, 보호해야 할 블럭인 경우에는 프로그램 전압을 발생하지 않도록 하여 보호를 행한다.
도 1은 종래의 플래시 메모리의 개략적인 구성을 도시한 도면이다. 플래시 메모리(100)는 주로 주기억 영역(101), 히든 블럭(104), Y 디코더(106-1∼106-4), 어드레스 버퍼(110), 블럭 선택 디코더(111), X 프리디코더(112), 히든 블럭용 X 디코더(113), 보호 상태 기억 소자군(114), 프로그램 전압 발생 회로(115) 및 감지 증폭기와 입출력 버퍼(116)를 갖는다. 주기억 영역(101)은 64k 바이트의 소거 단위(블럭: 101-1∼101-n)와, X 디코더(102, 103)를 갖는다. 히든 블럭에는 히든 블럭용 X 디코더(105)가 설치되어 있다.
플래시 메모리로부터 데이터를 판독하는 경우에는, 우선 어드레스 버퍼(110)에 어드레스가 입력된다. 어드레스 버퍼(110)는 입력된 어드레스에 따라 블럭 선택 디코더(111)에 블럭 어드레스를 보낸다. 더욱이 블럭 선택 디코더(111)가 출력하는 블럭 선택 신호와, 어드레스 버퍼로부터 보내어지는 로우 어드레스를 X 프리디코더(112)가 디코드하여 출력을 X 디코더(102, 103)로 보낸다. 그리고, X 디코더(102, 103)에 의해 메모리 셀의 1개의 워드선이 선택된다. 다음에, 블럭 선택 신호와 열 어드레스에 의해 Y 디코더(106-1∼106-4)가 비트선을 선택한다. 이것에 의해, 선택된 메모리 셀에 기억되어 있는 데이터가 데이터 버스선으로 보내어지고, 감지 증폭기와 입출력 버퍼(116)를 통해 출력 데이터로서 출력된다.
플래시 메모리에 데이터를 기억하는 경우에는, 즉 프로그램을 행하는 경우에는 프로그램 실행 명령이 입력된다. 프로그램 실행 명령이 입력되면, 우선 최초로 프로그램해야 할 셀이 있는 블럭에 대해서, 보호 상태 기억 소자에 기억된 정보가 검사된다. 보호 상태 기억 소자에 기억된 정보가 비보호(보호를 요하지 않는 상태)를 나타내는 경우에는, 전술한 판독시와 동일한 방법으로 어드레스 입력에 따라서 선택된 셀에 대하여, 프로그램 전압 발생 회로를 통해 입력 데이터에 따른 프로그램 전압을 공급하여 프로그램을 행하여 입력 데이터를 기억한다. 한편, 보호 상태 기억 소자에 기억된 정보가 보호(보호를 요하는 상태)를 나타내는 경우에는, 프로그램 전압 발생 회로를 활성화하지 않음으로써 프로그램 전압을 발생시키지 않는다. 이 경우에도, 전술한 판독시와 동일한 방법으로 어드레스 입력에 따라 셀이 선택되고 있지만, 프로그램 전압이 발생하지 않기 때문에, 선택된 셀에 대하여 프로그램이 행해지지 않는다.
한편, 히든 블럭에 대하여 판독 또는 프로그램을 행하는 경우에는, 히든 블럭 접근 명령(123)이 히든 블럭용 X 프리디코더(113) 및 보호 상태 기억 소자군(114)중의 히든 블럭용 기억 소자에 대하여 입력된다. 그 후에는 히든 블럭 용 X 디코더(105)를 통해 히든 블럭내의 워드선이 선택되고, 전술한 주기억 영역(101)중의 메모리 셀에 행해진 것과 마찬가지로 히든 블럭내의 메모리 셀에 대하여 판독 또는 프로그램이 행해진다.
최근, 플래시 메모리의 기억 용량이 증가함으로써 복수의 블럭에 대하여 일괄하여 보호를 행하는 방법이 많이 행해지게 되었다. 이것에 의해, 보호를 행하는 데이터의 단위는 예컨대 256k 바이트와 같은 큰 사이즈가 되어 왔다. 그러나, 보호를 걸어야 할 데이터의 양은 256k 바이트와 같은 큰 값이 되는 경우가 적기 때문에, 보호를 건 영역의 대부분이 사용되지 않은 채로 남게 된다. 예컨대, 보호를 행해야 할 데이터의 양이 100k 바이트의 경우에는, 나머지 156k 바이트의 데이터 영역에 대해서는 데이터가 기억되지 않고서 남는다.
히든 블럭의 접근을 행하는 히든 모드의 경우에는, 히든 블럭은 예컨대 하나의 영역밖에 없기 때문에 여러 바이트의 데이터를 기록한 후에 보호를 행하면, 히든 블럭의 나머지 영역은 사용할 수 없다. 그래서, 최근에는 전에 기록된 영역의 데이터를 파괴하지 않고, 그 나머지 영역에 데이터를 더 기록하고 싶다고 하는 요구가 높아져 왔다.
이것을 가능하게 하는 가장 간단한 방법은 보호를 행하는 단위인 블럭의 크기를 작게 하는 것이지만, 이것은, 전술과 같이 메모리 칩 사이즈의 증대를 초래한다.
더욱이, 히든 블럭에 대한 접근은 주기억 영역과 비교하면, 한정된 소영역의 접근이기 때문에, 어드레스의 입력 없이 접근을 행하고 싶다고 하는 요구도 있다. 그러나, 현재에는 어드레스를 입력하여 히든 블럭의 메모리 셀을 선택할 필요가 있다.
본 발명은 전술한 문제점을 해결한, 메모리 칩 면적을 증대시키지 않고 작은 블럭마다 보호를 걸고, 또한 히든 블럭을 접근하는 히든 모드일 때에는 어드레스를 입력하지 않고서 히든 블럭의 메모리 셀의 접근을 행할 수 있는 불휘발성 반도체 기억 장치를 제공하는 것이다.
청구범위 제1항은 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치에 있어서, 보호 정보를 기억하는 K개의 불휘발성 기억 소자와,
보호 상태를 기억하는 불휘발성 기억 소자와,
2K개 이하의 블럭으로 논리적으로 분할된 기억 영역을 가지며,
상기 K개의 불휘발성 기억 소자 및 상기 보호 상태를 기억하는 불휘발성 기억 소자에 기억되어 있는 정보에 기초하여, 상기 논리적으로 분할된 기억 영역내의 연속하는 상기 블럭으로의 정보의 기록을 방지하는 것을 특징으로 한다.
또한, 청구범위 제2항은 청구범위 제1항에 기재한 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치에 있어서, 상기 보호 정보를 기억하는 K개의 불휘발성 기억 소자에 기억되어 있는 정보는, 기록을 방지하는 상기 논리적으로 분할된 기억 영역내의 연속하는 상기 블럭의 최후 블럭을 나타내는 정보인 것을 특징으로 한다.
더욱이, 청구범위 제3항은 청구범위 제2항에 기재한 전기적으로 재기록 가능 한 불휘발성 반도체 기억 장치에 있어서, 상기 기억 영역의 선두인 상기 블럭에서부터, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 의해 표시되는 상기 최후 블럭으로의 기록이 방지되고, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 의해 표시되는 상기 최후 블럭의 다음 블럭에서부터 차례로 정보의 기록을 행하는 것을 특징으로 한다.
청구범위 제1항 또는, 제2항 또는, 제3항에 따르면, 논리적으로 최초의 블럭에서부터 기록이 행해지고, 그 후 보호가 행해지면, 보호 정보를 기억하는 K개의 불휘발성 기억 소자에는 정보의 기록이 행해진 최후 블럭을 나타내는 정보가 기억되고, 또한 보호 상태를 기억하는 불휘발성 기억 소자에는 보호가 행해지고 있는 것을 나타내는 정보가 기록된다. 이것에 의해, 그 후에 기록을 행할 때에는 항상 보호 정보를 기억하는 K개의 불휘발성 기억 소자에 기록된 정보가 나타내는 최후 블럭의 다음 블럭에서부터 기록이 행해지기 때문에, 전에 기록된 정보를 파괴하는 일이 없다.
청구범위 제4항은 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치에 있어서, 보호 정보를 기억하는 K개의 불휘발성 기억 소자와,
2K개 이하의 블럭으로 논리적으로 분할된 기억 영역을 가지며,
상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 기초하여, 상기 논리적으로 분할된 기억 영역내의 연속하는 상기 블럭으로의 정보의 기록의 방지를 해제하는 것을 특징으로 한다.
청구범위 제5항은 청구범위 제4항에 기재한 전기적으로 재기록 가능한 불휘 발성 반도체 기억 장치에 있어서, 상기 보호 정보를 기억하는 K개의 불휘발성 기억 소자에 기억되어 있는 정보는 기록의 방지를 해제하는 상기 논리적으로 분할된 기억 영역내의 연속하는 상기 블럭의 선두 블럭을 나타내는 정보인 것을 특징으로 한다.
청구범위 제6항은 청구범위 제5항에 기재한 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치에 있어서, 상기 기억 영역의 선두인 상기 블럭에서부터, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 의해 표시되는 상기 선두 블럭 직전의 상기 블럭으로의 기록이 방지되고, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 의해 표시되는 상기 선두 블럭에서부터 차례로 정보의 기록을 행하는 것을 특징으로 한다.
청구범위 제4항 또는, 제5항 또는, 제6항에 따르면, 항상 보호가 행해지고, 정보를 기록할 때에는 보호 정보를 기억하는 K개의 불휘발성 기억 소자에 기억된 보호를 해제할 수 있는 최초의 블럭을 나타내는 정보에 표시된 블럭에서부터, 기록 보호가 해제되고, 기록이 행해진다. 정보를 기록한 후, 정보가 기록된 최후 블럭의 다음 블럭을 나타내는 정보가 보호 정보를 기억하는 K개의 불휘발성 기억 소자에 기억된다. 이것에 의해, 정보를 기록할 때에, 전에 기록된 정보를 파괴하는 일이 없다.
청구범위 제7항은 청구범위 제1항 내지 제6항에 기재한 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치에 있어서, 상기 기억 영역은 주기억 영역인 것을 특징으로 한다.
청구범위 제7항에 따르면, 본 발명에 따른 보호를 메모리의 주기억 영역에 대하여 행할 수 있다.
청구범위 제8항은 청구범위 제1항 내지 제6항에 기재한 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치에 있어서, 상기 기억 영역은 주기억 영역 이외의 기억 영역인 것을 특징으로 한다.
청구범위 제8항에 따르면, 본 발명에 따른 보호를 메모리의 주기억 영역 이외의 기억 영역에 대하여 행할 수 있다.
청구범위 제9항은 청구범위 제8항에 기재한 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치에 있어서, 특정 명령에 따라 상기 주기억 영역 이외의 기억 영역에 대하여 접근을 행하는 상태가 되면, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 기초한 특정 블럭이 접근되는 것을 특징으로 한다.
청구범위 제9항에 따르면, 외부로부터 어드레스를 입력하지 않고 상기 주기억 영역 이외의 기억 영역에 대하여 접근이 가능해진다.
청구범위 제10항은 청구범위 제8항에 기재한 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치에 있어서, 판독 모드의 경우에는, 기록이 방지되어 있는 블럭의 선두 블럭에서부터 최후 블럭까지 기억되어 있는 정보를 차례로 판독하고, 기록 모드의 경우에는, 기록이 방지되어 있지 않은 블럭의 선두 블럭에서부터 차례로 정보를 기록하는 것을 특징으로 한다.
청구범위 제10항에 따르면, 외부로부터 어드레스를 입력하지 않고 상기 주기억 영역 이외의 기억 영역에 대하여, 순차적으로 연속하여 접근이 가능해진다.
본 발명에 따른 보호의 이해를 용이하게 하기 위해 종래의 보호 동작에 대해서 우선 최초로 설명한다. 도 2는 종래의 보호 방법의 일례를 도시한 도면이다. 도 2에 있어서 도 1과 동일 번호의 구성 요소는 동일한 구성 요소를 나타낸다. 도 2는 도 1에 도시된 플래시 메모리에 대한 보호 방법을 나타낸다. 도 1의 보호 상태 기억 소자군(114)은 도 2에 도시된 바와 같이, 보호를 행하는 블럭마다 보호의 상태를 기억하는 불휘발성 기억 소자(201-1∼201-4)를 가지며, 또한 판정 회로(202)를 갖는다. 또한, 불휘발성 기억 소자(201-1∼201-4) 및 블럭(101-1∼101-4)의 상부에 첨부된 번호 (1 내지 4)는 블럭 어드레스를 나타내는 것으로 한다.
도 2의 (A)는 블럭(101-1∼101-4)에 어떤 데이터도 기억되어 있지 않고 또한 보호도 행해져 있지 않은 상태를 나타내고, 이 상태에서, 블럭 어드레스(2)의 블럭에 64k 바이트의 데이터를 기록하는 경우를 나타낸다.
프로그램을 행할 때에는 우선 최초로 보호 상태 기억 소자군(114)중의 블럭 어드레스(2)의 불휘발성 기억 소자(201-2)에 기억된 정보가 판독된다. 여기서, 불휘발성 기억 소자(201-2)에 기억된 정보가 "0"이면, 블럭 어드레스(2)의 블럭은 비보호 상태이고, 또한, "1"이면, 보호 상태이다. 도 2의 (A)의 경우에는, 불휘발성 기억 소자(201-2)로부터 "0"이 판독되기 때문에, 블럭(2)는 비보호 상태이다. 따라서, 프로그램 전압 발생 회로(115)에 의해 프로그램 전압이 발생된다. 도 1에서 설명한 것과 동일한 방법으로 입력되는 어드레스에 의해 블럭(2)가 선택되어 64k 바이트의 입력 데이터는 블럭(2)에 기록된다. 그리고, 보호 상태 기억 소자군(114)중의 불휘발성 기억 소자(201-2)에는 보호 상태를 나타내는 "1"이 기록된다.
다음에, 도 2의 (B)는 도 2의 (A)에 있어서 이미 데이터가 기록되고 또한 보호되어 있는 블럭(2)에 대하여, 데이터를 더 기록하는 경우를 나타낸다. (A)와 마찬가지로 우선 최초로 보호 상태 기억 소자군(114)중의 블럭 어드레스(2)의 불휘발성 기억 소자(201-2)에 기억된 정보가 판독된다. 이 경우에는, 불휘발성 기억 소자(201-2)로부터 "1"이 판독되기 때문에, 블럭(2)는 보호 상태이다. 따라서, 프로그램 전압 발생 회로(115)에 의해 프로그램 전압이 발생되지 않고 또한 데이터 입력 회로(116)가 활성화되지 않는다. 따라서, 도 1에서 설명한 바와 같이 외부로부터 어드레스가 입력되어도 데이터는 기록되지 않는다.
도 2의 (B)는, 블럭(2)는 보호되어 있는 상태로 블럭(4)에 대하여, 64k 바이트의 데이터를 기록하는 경우를 나타낸다. 이 경우에는, 도 2의 (A)에 도시된 바와 같이, 블럭(4)에 대하여 데이터가 기록되고, 그 후에, 보호 상태 기억 소자군(114)의 불휘발성 기억 소자(201-4)에 "1"이 기록된다.
도 3은 본 발명에 따른 플래시 메모리의 일 실시예의 개략 구성을 도시한다. 도 3에 있어서 도 1과 동일 번호의 구성 요소는 동일한 구성 요소를 나타낸다. 도 3과 도 1의 차이는, 도 1에 있어서는 보호 상태 기억 소자군(114)으로부터 프로그램 전압 발생 회로(115)에 대하여, 제어 신호가 접속되어 있지만, 도 3에 있어서는 보호 상태 기억 소자군(114)의 출력이 Y 디코더(106-1∼106-4)에 접속되어 있는 것이다. 이것에 의해, 보호를 행하는 블럭에 대해서는 디코더가 선택되지 않도록 하여 데이터의 기록을 방지함으로써 보호를 행한다.
이하에, 도 3에 도시된 개략 구성의 플래시 메모리에 대한 본 발명의 실시예 를 설명한다.
도 4는 본 발명의 제1 실시예를 도시한다. 본 실시예는 본 발명에 따른 보호의 동작을 나타낸다. 본 실시예에서는, 64k 바이트의 블럭(1 부터 4)은 논리적으로 연속하고 있다고 한다. 즉, 블럭 어드레스(1), (2), (3) 및 (4)는 논리적으로 연속하고 있다. 또한, 도 2에 도시한 것과 마찬가지로 64k 바이트의 블럭마다 보호를 행한다. 도 4의 (A)에 도시된 보호 상태 기억 소자군(114)은 어떤 블럭까지 프로그램되었는지를 나타내는 2 비트의 불휘발성 기억 소자(401)와, 한 번이라도 프로그램이 행해졌는지의 여부를 나타내는 1 비트의 불휘발성 기억 소자(402)를 갖는다. 불휘발성 기억 소자(402)에는 한 번도 프로그램이 행해지고 있지 않은 경우에는 "0"이 기억되고, 한 번이라도 프로그램이 행해진 경우에는, "1"이 기억된다.
도 4의 (A)는 블럭(101-1∼101-4)에 어떤 데이터도 기억되어 있지 않고 또한 보호도 행해져 있지 않은 상태를 나타내고, 이 상태에서, 블럭에 64k 바이트의 데이터를 기록하는 경우를 나타낸다. 프로그램을 행하는 경우에는, 우선 최초로 보호 상태 기억 소자군(114)중의 불휘발성 기억 소자(402)에 기억된 정보가 판독된다. 이 경우에는, 불휘발성 기억 소자(402)로부터 "0"이 판독되기 때문에, 한 번도 프로그램이 행해지고 있지 않은 것을 나타낸다. 또한, 보호 상태 기억 소자군(114)의 불휘발성 기억 소자(402)에는 블럭(1)을 나타내는 값 (0, 0)이 기억되어 있다. 따라서, 디코더(106-1)는 자동적으로 블럭(1)을 선택한다. 이 경우, 외부로부터 입력되는 어드레스로 블럭을 선택하는 것도 가능하다. 그리고, 64k 바이트의 데이터가 블럭(1)에 기록되는, 또한, 불휘발성 기억 소자(402)에는 프로그램이 행해진 것을 나타내는 "1"이 기억된다. 이 경우, 기록된 최후 블럭은 (1)이기 때문에, 불휘발성 기억 소자(401)는 블럭(1)을 나타내는 (0, 0)의 상태이다. 여기서, 불휘발성 기억 소자(401)에 기억된 정보가 (0, 0)일 때는 블럭(1), (0, 1)일 때는 블럭(2), (1, 1)일 때는 블럭(3) 및 (1, 0)일 때는 블럭(4)를 나타내는 것으로 한다.
다음에, 도 4의 (B)는 블럭(1)에 데이터가 기록되고, 또한 블럭(1)이 보호된 상태로 2개의 블럭에 걸친 80k 바이트의 데이터를 기억하는 경우를 나타낸다. 불휘발성 기억 소자(401)는 블럭(1)까지 보호되어 있는 것을 나타내는 (0, 0)이 기억되어 있고, 또한, 불휘발성 기억 소자(402)에는 프로그램이 행해진 것을 나타내는 "1"이 기억되어 있다. 따라서, 프로그램이 행해지면, 블럭(1)은 선택되지 않고 블럭(2)에서 블럭(3)에 걸쳐 80k 바이트의 데이터가 기록된다. 데이터의 기록일 때에는 도 3에 도시된 프로그램 전압 발생 회로(115)는 프로그램 전압을 발생하고, 선택된 블럭(2 및 3)에 데이터가 기록된다. 그러나, 디코더(106-1)는 선택되지 않기 때문에 블럭(1)로 잘못하여 데이터가 기록되는 일은 없다. 블럭(3)까지 기록한 후에 불휘발성 기억 소자(401)는 블럭(3)까지 보호되어 있는 것을 나타내는 (1, 1)이 기억된다.
다음에 도 4의 (B)는 블럭(3)까지 데이터가 기록되고 또한 보호되어 있을 때에, 64k 바이트의 데이터를 더 기억하는 경우를 나타낸다. 불휘발성 기억 소자(401)는 블럭(3)까지 보호되어 있는 것을 나타내는 (1, 1)이 기억되어 있기 때문에, 전술한 도 4의 (B)와 마찬가지로 블럭(1 에서 3)은 선택되지 않고, 블럭(4)에 대하여 64k 바이트의 데이터가 기록된다.
이상과 같이, 불휘발성 기억 소자(401)에 의해, 전에 기록된 데이터의 최후의 블럭을 순차적으로 기억하면서, 그 최후 블럭의 다음 블럭에서부터 데이터를 기억하기 때문에 이미 기록된 데이터가 파괴되는 일이 없다.
다음에 본 발명의 제2 실시예를 설명한다. 도 5는 본 발명의 제2 실시예를 나타내는 도면이다. 본 실시예에서의 초기 상태에서는 예컨대 제조시부터 전블럭은 보호된 상태라 한다. 또한, 도 5의 (A)에 도시된 보호 상태 기억 소자군(114)은 어떤 블럭에서부터 프로그램 가능한지를 나타내는 2 비트의 불휘발성 기억 소자(501)와, 불휘발성 기억 소자(501) 및 플래시 메모리 외부로부터 입력되는 보호 해제 명령을 입력으로 하는 제어 회로(502)를 갖는다.
본 실시예에서는, 프로그램을 행하기 위해서는 보호 상태의 일시 해제 명령을 입력한다. 이 보호 상태의 일시 해제 명령이 입력될 때까지는 가령 프로그램을 행하는 상태로 되어 있어도 모든 디코더(106-1∼106-4)는 활성화되지 않으며, 보호 상태는 해제되지 않는다.
보호 상태의 일시 해제 명령이 입력되면, 불휘발성 기억 소자(501)에 기억한 정보로 표시되는 블럭에서부터, 메모리의 최후 블럭까지의 보호 상태가 해제된다.
도 5의 (A)는 블럭(101-1∼101-4)에 어떤 데이터도 기억되어 있지 않고, 이 상태에서, 블럭에 64k 바이트의 데이터를 기록하는 경우를 나타낸다. 이 경우에는 불휘발성 기억 소자(501)에 기억한 정보는 (0, 0)이기 때문에, 보호 상태의 일시 해제 명령이 입력되면, 블럭(1)에서 최후까지의 블럭의 보호가 해제된다. 그리고, 블럭(1)에 64k 바이트의 데이터가 기억된다. 그 후, 불휘발성 기억 소자(501)에는 데이터가 기록된 블럭(1)의 다음 블럭(2)을 나타내는 정보 (0, 1)이 기억된다. 그리고, 보호 상태의 일시 해제 명령을 정지하면, 다시 메모리의 전블럭이 보호된다.
다음에, 도 5의 (B)는 블럭(1)에 데이터가 기억된 상태로 80k 바이트의 데이터를 더 기억하는 경우를 나타낸다. 전술한 도 5의 (A)와 마찬가지로 프로그램을 행할 때에는 보호 상태의 일시 해제 명령이 입력되면, 불휘발성 기억 소자(501)에는 블럭(2)을 나타내는 정보 (0, 1)이 기억되어 있기 때문에, 블럭(2)에서부터 최후까지의 블럭의 보호가 해제된다. 이것에 의해, 블럭(2)에서부터 블럭(3)에 걸쳐 80k 바이트의 데이터가 기억된다. 따라서, 블럭(1)의 디코더(106-1)는 활성화되지 않기 때문에, 잘못하여 블럭(1)에 데이터가 기록되는 일은 없다. 그리고, 데이터는 블럭(3)까지 기록되었기 때문에, 불휘발성 기억 소자(501)에는 데이터가 기록된 블럭(3)의 다음 블럭(4)을 나타내는 정보 (1, 0)이 기억된다. 그리고, 보호 상태의 일시 해제 명령을 정지하면, 다시 메모리의 전블럭이 보호된다.
도 5의 (B)는 64k 바이트의 데이터를 더 기억하는 경우를 나타낸다. 이 경우는 전술한 도 5의 (B)와 마찬가지로 블럭(4)의 보호 상태만이 해제되고, 64k 바이트의 데이터가 블럭(4)에 기억되며, 블럭(1 에서 3)은 잘못하여 기록되는 일은 없다.
다음에 본 발명의 제3 실시예를 설명한다. 도 6은 본 발명의 제3 실시예를 나타내는 도면이다. 본 실시예는 히든 블럭에 대한 보호를 행하는 것이다. 히든 블럭은 비트(601∼608), 디코더(611∼618)에 의해 구성된다. 히든 블럭은 사이즈가 작기 때문에, 전술한 실시예의 보호 단위인 블럭에 해당하는 것은 1 비트(바이트 단위의 메모리의 경우는 1 바이트, 또한, 워드 단위의 메모리의 경우는 1 워드)이다. 본 실시예에서는 보호의 단위는 1 비트로 한다.
도 6의 (A)는 히든 블럭에 프로그램을 행하는 경우를 나타낸다. 도 6의 (A)에 도시된 도 3의 히든 블럭용 보호 상태 기억 소자군(114)은 어떤 비트까지 프로그램되었는지를 나타내는 3 비트의 불휘발성 기억 소자(621)와, 불휘발성 기억 소자(621) 및 외부로부터 입력되는 프로그램 모드 명령을 디코드하는 디코더(620)를 갖는다.
히든 블럭은 도 3에 도시된 히든 블럭 접근 명령(123)을 입력함으로써 접근이 가능해진다. 이 상태를 히든 모드라고 부른다.
히든 모드로 프로그램을 행하기 위해서는 우선 최초로 히든 블럭용 보호 상태 기억 소자군(114)내의 불휘발성 기억 소자(621)의 내용이 판독되어 프로그램 모드와 불휘발성 기억 소자(621)의 출력을 디코더(620)에 의해 디코드하여 불휘발성 기억 소자(621)의 내용이 나타내는 다음 비트에서부터 프로그램을 행한다.
도 6의 (A)의 경우에는, 비트(603)까지 이미 프로그램되어 불휘발성 기억 소자(621)에는 비트(603)를 나타내는 값 ( 0, 1, 1)이 기억되어 있고, 이 상태에서 데이터를 더 프로그램하는 경우를 나타낸다. 이 경우에는 불휘발성 기억 소자(621)가 나타내는 비트(603)의 다음 비트(604)에서부터 프로그램이 행해지고, 도 4에 도시된 실시예에서 설명한 것과 마찬가지로 비트(601∼603)에 대한 디코더(611∼613)가 활성화되는 일은 없기 때문에, 잘못하여 데이터가 기록되는 일이 없다.
도 6의 (B)는 히든 블럭으로부터의 데이터의 판독 동작을 나타낸다. 전술과 같이, 히든 블럭은 도 3에 도시된 히든 블럭 접근 명령(123)을 입력함으로써 접근이 가능해지고, 외부로부터 어드레스를 입력하지 않아도 자동적으로 불휘발성 기억 소자(621)에 나타내는 비트의 데이터가 판독된다. 이 경우는 항상 마지막으로 기록된 비트의 데이터가 판독된다.
다음에 본 발명의 제4 실시예를 설명한다. 도 7은 본 발명의 제4 실시예를 나타내는 도면이다. 본 실시예는 히든 블럭에 대한 별도의 보호를 행하는 것이다.
도 7의 (A)는 히든 블럭에 프로그램을 행하는 경우를 나타낸다. 도 7의 (A)에 도시되는 도 3에서 도시한 히든 블럭용 보호 상태 기억 소자군(114)은 어떤 비트에서부터 프로그램이 가능한지를 나타내는 3 비트의 불휘발성 기억 소자(621)와, 불휘발성 기억 소자(621) 및 외부로부터 입력되는 프로그램 모드 명령 및 보호 일시 해제 명령을 디코드하는 디코더(620)를 갖는다.
히든 모드로 프로그램을 행하기 위해서는 우선 최초로 히든 블럭용 보호 상태 기억 소자군(114)내의 불휘발성 기억 소자(621)의 내용이 판독되어 보호 일시 해제 명령과 프로그램 모드와 불휘발성 기억 소자(621)의 출력을 디코더(620)에 의해 디코드하여 불휘발성 기억 소자(621)의 내용이 나타내는 비트에서부터 프로그램을 행한다.
도 7의 (A)의 경우에는, 비트(603)까지 이미 프로그램되어 불휘발성 기억 소자(621)에는 비트(603)의 다음 비트를 나타내는 값 (1, 1, 1)이 기억되어 있고, 이 상태에서 데이터를 더 프로그램하는 경우를 나타낸다. 이 경우에는 불휘발성 기억 소자(621)가 나타내는 비트(604)에서부터 프로그램이 행해지고, 도 5에 도시된 실 시예에서 설명한 것과 마찬가지로 비트(604∼608)에 대한 디코더(614∼618)가 활성화되고, 비트(601∼603)에 대한 디코더(611∼613)가 활성화되는 일은 없기 때문에, 잘못하여 데이터가 기록되는 일이 없다.
도 7의 (B)는 히든 블럭에서부터의 데이터의 판독 동작을 나타낸다. 전술과 같이, 히든 블럭은 도 3에 도시된 히든 블럭 접근 명령(123)을 입력함으로써 접근이 가능해지고, 외부로부터 어드레스를 입력하지 않아도 자동적으로 불휘발성 기억 소자(621)에 나타내는 비트의 하나 전의 비트의 데이터가 판독된다. 이 경우는 항상 마지막으로 기록된 비트의 데이터가 판독된다.
다음에 본 발명의 제5 실시예를 설명한다. 도 8은 플래시 메모리가 직렬 접근 포트를 갖는 경우의 보호의 동작을 나타낸다. 도 8은 도 6에서 도시한 제3 실시예와 같이, 도 3의 히든 블럭용 보호 상태 기억 소자군(114)은 어떤 비트까지 프로그램되었는지를 나타내는 3 비트의 불휘발성 기억 소자(621)와, 불휘발성 기억 소자(621) 및 외부로부터 입력되는 프로그램 모드 명령을 디코드하는 디코더(620)를 갖는다. 도 6에서 도시한 제3 실시예에 있어서는, 프로그램 및 판독이 비트 단위로밖에 행해지지 않는다. 그러나, 본 실시예는 연속하여 프로그램 및 판독이 가능하기 때문에 복수의 비트에 대하여 프로그램 및 판독이 가능하다.
도 8의 (A)의 경우에는, 비트(603)까지 이미 프로그램되어 불휘발성 기억 소자(621)에는 비트(603)를 나타내는 값 (0, 1, 1)이 기억되어 있고, 이 상태에서 데이터를 수 비트(바이트 단위의 메모리의 경우는 수 바이트, 또한, 워드 단위의 메모리의 경우는 수 워드) 더 프로그램하는 경우를 나타낸다. 이 경우에는 불휘발성 기억 소자(621)가 나타내는 비트(603)의 다음 비트(604)에서부터 연속하여 프로그램이 행해지고, 도 6에 도시된 실시예에서 설명한 것과 마찬가지로 비트(601∼602)에 대한 디코더(611∼612)가 활성화되는 일은 없기 때문에, 잘못하여 데이터가 기록되는 일이 없다. 그리고, 4개째 영역의 비트(601)에서부터 차례로 메모리 셀이 선택되도록 디코더(614∼618)를 제어하여 순차적으로 데이터가 기록된다.
도 8의 (B)는 히든 블럭에서부터의 데이터의 판독 동작을 나타낸다. 전술과 같이, 히든 블럭은 도 3에 도시된 히든 블럭 접근 명령(123)을 입력함으로써 접근이 가능해지고, 외부로부터 어드레스를 입력하지 않아도 자동적으로 선두 어드레스에서부터 불휘발성 기억 소자(621)에 나타내는 최종 영역 비트의 데이터까지가 순차적으로 판독된다. 이상 설명한 바와 같이, 히든 모드에서는, 외부로부터 어드레스를 입력할 필요가 없다.
다음에 본 발명의 제6 실시예를 설명한다. 도 9는 플래시 메모리가 직렬 접근 포트를 갖는 경우의 보호 동작을 나타낸다. 도 9는 본 발명의 제6 실시예를 나타내는 도면이다. 본 실시예는 히든 블럭에 대한 별도의 보호를 행하는 것이다. 도 9는 도 7에서 도시한 제4 실시예와 마찬가지로 도 3의 히든 블럭용 보호 상태 기억 소자군(114)은 어떤 비트에서부터 프로그램이 가능한지를 나타내는 3 비트의 불휘발성 기억 소자(621)와, 불휘발성 기억 소자(621) 및 외부로부터 입력되는 프로그램 모드 명령과 보호 일시 해제 명령을 디코드하는 디코더(620)를 갖는다.
도 7에서 도시한 제4 실시예에 있어서는, 프로그램 및 판독이 비트 단위로밖에 행해지지 않는다. 그러나, 본 실시예는 연속하여 프로그램 및 판독이 가능하기 때문에 복수의 비트에 대하여 프로그램 및 판독이 가능하다.
도 9의 (A)의 경우에는, 비트(603)까지 이미 프로그램되어 불휘발성 기억 소자(621)에는 비트(603)의 다음 비트를 나타내는 값 (1, 1, 1)이 기억되어 있고, 이 상태에서 데이터를 수 비트(바이트 단위의 메모리의 경우는 수 바이트, 또한, 워드 단위의 메모리의 경우는 수 워드) 더 프로그램하는 경우를 나타낸다. 이 경우에는 불휘발성 기억 소자(621)가 나타내는 비트(604)에서부터 프로그램이 행해지고, 도 7에 도시된 실시예에서 설명한 것과 마찬가지로 비트(604∼608)에 대한 디코더(614∼618)가 활성화되고, 비트(601∼603)에 대한 디코더(611∼613)가 활성화되는 일은 없기 때문에, 잘못하여 데이터가 기록되는 일이 없다.
도 9의 (B)는 히든 블럭에서부터의 데이터의 판독 동작을 나타낸다. 전술과 같이, 히든 블럭은 도 3에 도시된 히든 블럭 접근 명령(123)을 입력함으로써 접근이 가능해지고, 외부로부터 어드레스를 입력하지 않아도 자동적으로 선두 어드레스에서부터 불휘발성 기억 소자(621)에 나타내는 선두 영역 비트 직전의 데이터까지가 순차적으로 판독된다. 이상 설명한 바와 같이, 히든 모드에서는 외부로부터 어드레스를 입력할 필요가 없다.
이상, 본 발명에 의해, 메모리의 주기억 영역을 논리적으로 분할하고, 순차적으로 보호를 행함으로써 작은 블럭마다 보호를 행하고 또한 보호용 불휘발성 소자를 줄일 수 있기 때문에 메모리 칩 면적을 증대시키지 않고 또한 히든 블럭을 접근하는 히든 모드일 때에는 어드레스를 입력하지 않고서 히든 블럭의 메모리 셀의 접근을 행할 수 있는 불휘발성 반도체 기억 장치를 제공할 수 있다.

Claims (10)

  1. 보호 정보를 기억하는 K개의 불휘발성 기억 소자와,
    보호 상태를 기억하는 불휘발성 기억 소자와,
    2K개 이하의 블럭으로 논리적으로 분할된 기억 영역을 가지며,
    상기 K개의 불휘발성 기억 소자 및 상기 보호 상태를 기억하는 불휘발성 기억 소자에 기억되어 있는 정보에 기초하여, 상기 논리적으로 분할된 기억 영역내의 연속하는 상기 블럭으로의 정보의 기록을 방지하는 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치.
  2. 제1항에 있어서, 상기 보호 정보를 기억하는 K개의 불휘발성 기억 소자에 기억되어 있는 정보는, 기록을 방지하는 상기 논리적으로 분할된 기억 영역내의 연속하는 상기 블럭의 최후 블럭을 나타내는 정보인 것인 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치.
  3. 제2항에 있어서, 상기 기억 영역의 선두인 상기 블럭에서부터, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 의해 표시되는 상기 최후 블럭으로의 기록이 방지되고, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 의해 표시되는 상기 최후 블럭의 다음 블럭에서부터 차례로 정보의 기록을 행하는 것인 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치.
  4. 보호 정보를 기억하는 K개의 불휘발성 기억 소자와,
    2K개 이하의 블럭으로 논리적으로 분할된 기억 영역을 가지며,
    상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 기초하여, 상기 논리적으로 분할된 기억 영역내의 연속하는 상기 블럭으로의 정보 기록의 방지를 해제하는 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치.
  5. 제4항에 있어서, 상기 보호 정보를 기억하는 K개의 불휘발성 기억 소자에 기억되어 있는 정보는 기록의 방지를 해제하는 상기 논리적으로 분할된 기억 영역내의 연속하는 상기 블럭의 선두 블럭을 나타내는 정보인 것인 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치.
  6. 제5항에 있어서, 상기 기억 영역의 선두인 상기 블럭에서부터, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 의해 표시되는 상기 선두 블럭 직전의 상기 블럭으로의 기록이 방지되고, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 의해 표시되는 상기 선두 블럭에서부터 차례로 정보의 기록을 행하는 것인 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 기억 영역은 주기억 영역 인 것인 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 기억 영역은 주기억 영역 이외의 기억 영역인 것인 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치.
  9. 제8항에 있어서, 특정한 명령에 따라 상기 주기억 영역 이외의 기억 영역에 대하여 접근을 행하는 상태가 되면, 상기 K개의 불휘발성 기억 소자에 기억되어 있는 정보에 기초한 특정한 블럭이 접근되는 것인 전기적으로 재기록 가능한 불휘발성 반도체 기억 장치.
  10. 제8항에 있어서, 판독 모드의 경우에는, 기록이 방지되어 있는 블럭의 선두 블럭에서부터 최후 블럭까지 기억되어 있는 정보를 차례로 판독하고, 기록 모드의 경우에는, 기록이 방지되어 있지 않은 블럭의 선두 블럭에서부터 차례로 정보를 기록하는 것인 재기록 가능한 불휘발성 반도체 기억 장치.
KR1020000076977A 2000-05-02 2000-12-15 불휘발성 반도체 기억 장치 KR100587549B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-133765 2000-05-02
JP2000133765A JP4463378B2 (ja) 2000-05-02 2000-05-02 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR20010106086A KR20010106086A (ko) 2001-11-29
KR100587549B1 true KR100587549B1 (ko) 2006-06-08

Family

ID=18642183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000076977A KR100587549B1 (ko) 2000-05-02 2000-12-15 불휘발성 반도체 기억 장치

Country Status (4)

Country Link
US (2) US6535420B1 (ko)
JP (1) JP4463378B2 (ko)
KR (1) KR100587549B1 (ko)
TW (1) TW478168B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6718274B2 (en) * 1999-08-05 2004-04-06 2Micro International Limited Integrated PC Card host controller for the detection and operation of a plurality of expansion cards
JP4184586B2 (ja) 2000-09-28 2008-11-19 株式会社東芝 半導体記憶装置
KR100929143B1 (ko) * 2002-12-13 2009-12-01 삼성전자주식회사 컴퓨터 및 그 제어방법
KR100492774B1 (ko) * 2002-12-24 2005-06-07 주식회사 하이닉스반도체 라이트 보호 영역을 구비한 비휘발성 메모리 장치
JP4577849B2 (ja) * 2004-05-11 2010-11-10 スパンション エルエルシー 半導体装置および半導体装置に対する制御方法
GB2444178B (en) * 2004-05-11 2008-08-13 Spansion Llc Using sector protection information in a semiconductor memory device
EP1684182B1 (en) 2005-01-19 2009-03-18 STMicroelectronics S.r.l. Enhanced security memory access method and architecture
US20080189557A1 (en) 2005-01-19 2008-08-07 Stmicroelectronics S.R.I. Method and architecture for restricting access to a memory device
KR100670405B1 (ko) * 2006-03-07 2007-01-16 주식회사 텔레칩스 낸드 플래시 메모리를 이용한 디지털 오디오 방송 데이터관리 방법
DE602006008270D1 (de) * 2006-03-29 2009-09-17 St Microelectronics Srl Verfahren und Vorrichtung zur Detektion von möglicher Korruption von Sektorschutzinformationen eines in einem bordeigenen flüchtigen Speicherarray gespeicherten nichtflüchtigen Speichers beim Einschalten
US7574576B2 (en) 2006-12-22 2009-08-11 Spansion Llc Semiconductor device and method of controlling the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051329A (ko) * 1995-12-21 1997-07-29 김광호 불휘발성 반도체 메모리 장치의 특정 어드레스에 대한 소거 및 프로그램 방지 회로 및 방법
JPH11120781A (ja) * 1997-10-17 1999-04-30 Mitsubishi Electric Corp 半導体記憶装置
JPH11283373A (ja) * 1998-03-30 1999-10-15 Well Cat:Kk ライトプロテクト機能付きスタティク形ランダムアクセスメモリ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975878A (en) * 1988-01-28 1990-12-04 National Semiconductor Programmable memory data protection scheme
US5513136A (en) * 1993-09-27 1996-04-30 Intel Corporation Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations
JPH0844628A (ja) 1994-08-03 1996-02-16 Hitachi Ltd 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法
US5818771A (en) * 1996-09-30 1998-10-06 Hitachi, Ltd. Semiconductor memory device
US5974500A (en) * 1997-11-14 1999-10-26 Atmel Corporation Memory device having programmable access protection and method of operating the same
JP3729638B2 (ja) * 1998-04-22 2005-12-21 富士通株式会社 メモリデバイス
US6026016A (en) * 1998-05-11 2000-02-15 Intel Corporation Methods and apparatus for hardware block locking in a nonvolatile memory
US6009012A (en) * 1998-06-03 1999-12-28 Motorola Inc. Microcontroller having a non-volatile memory and a method for selecting an operational mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051329A (ko) * 1995-12-21 1997-07-29 김광호 불휘발성 반도체 메모리 장치의 특정 어드레스에 대한 소거 및 프로그램 방지 회로 및 방법
JPH11120781A (ja) * 1997-10-17 1999-04-30 Mitsubishi Electric Corp 半導体記憶装置
JPH11283373A (ja) * 1998-03-30 1999-10-15 Well Cat:Kk ライトプロテクト機能付きスタティク形ランダムアクセスメモリ

Also Published As

Publication number Publication date
JP2001319484A (ja) 2001-11-16
US6535420B1 (en) 2003-03-18
KR20010106086A (ko) 2001-11-29
US6728136B2 (en) 2004-04-27
JP4463378B2 (ja) 2010-05-19
US20030117844A1 (en) 2003-06-26
TW478168B (en) 2002-03-01

Similar Documents

Publication Publication Date Title
US5930826A (en) Flash memory protection attribute status bits held in a flash memory array
US5991197A (en) Semiconductor memory device having data protection feature
US5574879A (en) Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
US7574576B2 (en) Semiconductor device and method of controlling the same
TWI534809B (zh) 由外部來源設定控制資訊之非揮發性記憶體裝置
JP2004265162A (ja) 記憶装置およびアドレス管理方法
KR100587549B1 (ko) 불휘발성 반도체 기억 장치
JP2000163988A (ja) 半導体記憶装置
US10628302B2 (en) Semiconductor storage device
US5383161A (en) IC card with decoder for selective control for memory storage
JP2007250101A (ja) 不揮発性メモリ装置および不揮発性メモリ装置の制御方法
EP3057100B1 (en) Memory device and operating method of same
JP2848300B2 (ja) 不揮発性半導体記憶装置
JP4641338B2 (ja) 不揮発性半導体記憶装置及びシステム
JP3597393B2 (ja) データ記録再生装置
JP2004030849A (ja) データの一部書き換え機能を有する半導体不揮発性メモリ
US8423705B2 (en) Semiconductor device and method for controlling thereof
KR100309463B1 (ko) 특정 어드레스의 메모리 블록 프로텍션 회로
JP4326054B2 (ja) 半導体電子記憶装置においてデータを保護する方法及び半導体電子記憶装置
JP4547490B2 (ja) 不揮発性記憶装置およびその制御方法
US7761675B2 (en) Flash memory device with improved management of protection information
KR100965079B1 (ko) 불휘발성 메모리 장치
JP2008103076A (ja) データの一部書き換え機能を有する半導体不揮発性メモリ
JPH05134928A (ja) メモリ装置
JP2005166184A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee