KR100929143B1 - 컴퓨터 및 그 제어방법 - Google Patents

컴퓨터 및 그 제어방법 Download PDF

Info

Publication number
KR100929143B1
KR100929143B1 KR1020020079661A KR20020079661A KR100929143B1 KR 100929143 B1 KR100929143 B1 KR 100929143B1 KR 1020020079661 A KR1020020079661 A KR 1020020079661A KR 20020079661 A KR20020079661 A KR 20020079661A KR 100929143 B1 KR100929143 B1 KR 100929143B1
Authority
KR
South Korea
Prior art keywords
memory
channel mode
channel
buses
operate
Prior art date
Application number
KR1020020079661A
Other languages
English (en)
Other versions
KR20040051956A (ko
Inventor
이철호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020079661A priority Critical patent/KR100929143B1/ko
Priority to TW092118179A priority patent/TW200410072A/zh
Priority to US10/614,817 priority patent/US7185166B2/en
Priority to DE60319052T priority patent/DE60319052T2/de
Priority to EP03257379A priority patent/EP1429253B1/en
Publication of KR20040051956A publication Critical patent/KR20040051956A/ko
Application granted granted Critical
Publication of KR100929143B1 publication Critical patent/KR100929143B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses

Abstract

본 발명은 컴퓨터 및 그 제어방법에 관한 것이다. 본 발명에 따른 컴퓨터의 제어방법은, 멀티 채널 모드로 동작 가능하게 마련된 복수의 메모리버스를 갖는 컴퓨터의 제어방법에 있어서, 상기 각 메모리버스에 접속되는 적어도 하나의 메모리모듈의 메모리정보를 검출하는 단계와; 상기 검출된 메모리정보를 비교하여, 상기 복수의 메모리버스가 멀티 채널 모드로 동작 가능한지 여부를 표시하는 단계를 포함하는 것을 특징으로 한다. 이에 의하여, 사용자가 복수의 메모리버스가 멀티 채널로 동작하는지 여부를 확인할 수 있게 된다.

Description

컴퓨터 및 그 제어방법{COMPUTER SYSTEM AND CONTROL METHOD THEREOF}
도 1은 본 발명의 일 실시예에 따른 컴퓨터의 제어블럭도이고,
도 2는 도 1에 도시된 실시예의 상세한 제어블록도이고,
도 3은 본 발명의 일 실시예에 따른 컴퓨터의 제어흐름도이고,
도 4는 멀티 채널 모드로 동작 가능한 메모리모듈의 배치가 모니터에 표시되는 일 예를 도시한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : CPU 2 : 노스브리지
3 : 사우스브리지 4 : 바이오스롬
5 : 표시부 5a : 비디오 컨트롤러
5b : 모니터 10 : 제1채널 메모리버스
12 : 제2채널 메모리버스 13 : 메인메모리
14a,14b : 제1채널 메모리모듈 15a,15b : 제2채널 메모리모듈
20 : 제어부
삭제
삭제
삭제
본 발명은, 컴퓨터 및 그 제어방법에 관한 것으로서, 보다 상세하게는, 복수 의 메모리버스가 멀티 채널 모드로 동작되는지 여부가 확인 가능한 컴퓨터 및 그 제어방법에 관한 것이다.
컴퓨터의 메모리는 두가지 기본적인 형태가 있는데, 하나는 랜덤 액세스 메모리(Random Access Memory, 이하 "RAM"이라 함)이고, 다른 하나는 판독전용 메모리(Read-Only Memory, 이하 "ROM"이라 함)이다. RAM은 일반적으로 프로세서에 의해 데이터를 판독(Read) 및 기록(Write)하는데 사용된다. RAM은 전력이 차단되면 메모리에 저장된 데이터가 손실되는 전형적인 휘발성(Volatile) 메모리이다. ROM은 일반적으로 기본 입출력 시스템(Basic Input/Output System, 이하 "바이오스"라 함)과 같이 변경하지 않을 데이터를 저장하는 데 이용된다. ROM은 전력이 끊어지는 경우에도 메모리에 저장된 데이터가 손실되지 않는 전형적인 비휘발성(Non-volatile) 메모리이다.
RAM에는 내용을 보존하기 위해 빈번한 재충전(Recharging) 혹은 리프레싱(Refreshing)을 필요로 하는 동적 RAM(이하 "DRAM"이라 함) 형태로 제공된다. 다수의 RAM이 작은 회로 카드 상에 배치되고(이하, "메모리모듈"이라 함), 메모리모듈의 플러그를 메인보드(Main Board) 혹은 메모리 캐리어(Carrier) 카드에 접속된 메모리 소켓에 꼿아 사용하는 모듈 형태의 DRAM 메모리가 현재 사용되고 있다. 현존하는 메모리모듈의 몇몇 예로서 고속 페이지 모드(Fast Page Mode : FPM) 모듈, 확장 데이터 출력(Extended Data Out : EDO) 모듈, SDRAM(Synchronous DRAM : SDRAM) 모듈, 램버스 디램(Rambus DRAM) 모듈 및 DDR SDRAM(Double Data Rate SDRAM : DDR SDRAM) 모듈 등이 있다.
한편, 메모리의 성능향상을 위해 동일 메모리 용량에 대해 이론적으로 2배의 성능을 발휘할 수 있는 듀얼 채널 모드(Dual Chanel Mode)가 적용되고 있다. 듀얼 채널 모드는 메모리모듈을 두개의 채널로 구분하여 병렬로 사용하는 것으로, 현존하는 메모리모듈을 사용하여 2배의 메모리 대역폭(Bandwidth)을 달성할 수 있다는 이점이 있다.
이러한 듀얼 채널 모드로의 동작은 양 채널에 접속된 메모리모듈이 상호 호환성이 있는 것을 전제로 한다. 즉, 양 채널에 접속되는 메모리모듈 간의 중요 피쳐(Critical Feature)가 상이한 경우 듀얼 채널로 작동하지 않는다. 예들 들어, 메모리모듈은 그 제조회사나 메모리의 종류에 따라 다양한 소자구조, 로직뱅크(Logical Bank) 등의 피쳐를 가지며, 양 채널에 상이한 피쳐를 갖는 메모리모듈이 접속되는 경우 듀얼 채널 모드로 동작하지 않을 수 있다. 또한, 각 채널의 메모리 용량이 상이한 경우, 예컨대, 제1채널의 메모리 용량이 128MB이고 제2채널의 메모리 용량이 64MB인 경우에도 듀얼 채널 모드로 동작하지 않을 수 있다.
그런데, 이러한 종래의 듀얼 채널 모드로 동작하는 컴퓨터에 있어서는, 사용자가 메모리 시스템이 듀얼 채널 모드로 동작하는지 여부를 확인할 수 있는 방법이 개시되어 있지 않아, 듀얼 채널 모드로 동작 가능한 컴퓨터를 구비하더라도 메모리모듈의 배치를 잘못하는 경우 동작 효율이 떨어지는 문제점이 있다.
따라서, 본 발명의 목적은 복수의 메모리버스가 멀티 채널 모드로 동작하는지 여부를 확인할 수 있는 컴퓨터 및 그 제어방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 멀티 채널 모드로 동작 가능하게 마련된 복수의 메모리버스를 갖는 컴퓨터의 제어방법에 있어서, 상기 각 메모리버스에 접속되는 적어도 하나의 메모리모듈의 메모리정보를 검출하는 단계와; 상기 검출된 메모리정보를 비교하여, 상기 복수의 메모리버스가 멀티 채널 모드로 동작 가능한지 여부를 표시하는 단계를 포함하는 것을 특징으로 하는 컴퓨터의 제어방법에 의해 달성된다.
여기서, 상기 검출된 메모리정보는 상기 각 메모리모듈에 저장된 SPD 데이터인 것이 바람직하다.
상기 복수의 메모리버스가 멀티 채널 모드로 동작하지 않는 것으로 판단되는 경우, 상기 복수의 메모리버스에 접속된 메모리모듈이 멀티 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는지 검사하는 단계를 더 포함하는 것이 바람직하다.
여기서, 상기 복수의 메모리버스가 멀티 채널 모드로 동작 가능한지 여부를 표시하는 단계는, 상기 복수의 메모리버스에 접속된 메모리모듈이 멀티 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는 경우, 상기 멀티 채널 모드로 동작 가능한 메모리모듈의 배치를 표시하는 단계를 더 포함하는 것이 바람직하다.
한편, 상기 목적은, 본 발명에 따라, 멀티 채널 모드로 동작 가능하게 마련된 복수의 메모리버스를 갖는 컴퓨터에 있어서, 상기 각 메모리버스에 접속된 적어도 하나의 메모리모듈의 메모리정보를 비교하여 상기 복수의 메모리버스가 멀티 채 널 모드로 동작 가능한지 여부를 판단하는 제어부와; 상기 복수의 메모리버스가 멀티 채널 모드로 동작되는지 여부가 표시되는 표시부를 포함하는 것을 특징으로 하는 컴퓨터에 의해 달성될 수 있다.
여기서, 상기 각 메모리버스에 접속된 메모리모듈의 메모리정보는 상기 각 메모리모듈에 저장된 SPD 데이터인 것인 것이 바람직하다.
또한, 상기 SPD 데이터는 상기 각 메모리모듈의 메모리 용량에 관한 정보를 포함하는 것이 바람직하다.
그리고, 상기 제어부는, 상기 복수의 메모리버스가 멀티 채널 모드로 동작하지 않는 것으로 판단되는 경우, 상기 복수의 메모리버스에 접속된 메모리모듈이 멀티 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는지 검사하는 것이 바람직하다.
그리고, 상기 표시부는, 상기 복수의 메모리버스에 접속된 메모리모듈들이 멀티 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는 경우, 상기 멀티 채널 모드로 동작 가능한 메모리모듈의 배치를 표시하는 것이 바람직하다.
그리고, 상기 제어부는 상기 복수의 메모리버스가 멀티 채널 모드로 동작하는지 여부를 판단하는 판단프로그램을 포함하는 것이 바람직하다. 여기서, 상기 판단프로그램은 바이오스롬에 저장되는 것이 바람직하다.
그리고, 상기 표시부는 화상이 표시되는 디스플레이부를 포함하는 것이 바람직하다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
통상적인 컴퓨터는 중앙처리장치(CPU), 메모리부, 출력부 및 입력부로 구성된다. 출력부는 모니터 출력을 위한 비디오컨트롤러 및 디스플레이장치와, 사운드컨트롤러 및 스피커를 포함하며, 입력부는 입출력컨트롤러와 IDE컨트롤러, FDD컨트롤러와 이들의 제어를 받는 키보드, 마우스, 하드디스크드라이브, CDROM드라이브 및 플로피디스크드라이브 등을 포함한다. 여기서, 각 구성요소 상호 간은 시스템 버스(System Bus), PCI 버스, 메모리버스 등의 버스(BUS)를 통해 상호 연결되어 있다.
메모리부는 메인메모리, 바이오스롬(BIOS ROM), CMOS램 등을 포함한다. 바이오스롬은 비휘발성 메모리이며 컴퓨터에 관련된 바이오스(BIOS) 데이터가 저장되어 있다. 바이오스(BIOS)는 시스템 장치를 제어하고 테스트하는 내장소프트웨어로서 컴퓨터에 전원이 공급되면 시스템장치들이 올바르게 작동하고 있는지를 확인하기 위해 POST(Power On Self Test)라 불리는 과정을 수행한다. 한편, CMOS램에는 컴퓨터의 시스템구성 데이터가 저장되어 있으며, POST가 수행되는 동안에 바이오스는 POST로부터 얻어진 시스템구성 데이터와 CMOS램에 저장되어 있는 시스템 구성 데이터를 비교하여 각 시스템 장치들을 초기화 및 테스트한다.
메인메모리는 휘발성 메모리인 RAM(Random Access Memory)로 구성된다. RAM은 통상적으로 다수 개가 작은 회로 카드 상에 배치되고, 회로 카드의 플러그를 메인보드(Main Board) 혹은 메모리 캐리어(Carrier) 카드에 접속된 메모리 소켓에 꽂아 사용하는 모듈 형태(이하, "메모리모듈"이라 함)로 마련된다. 메모리 소켓은 메모리버스와 연결되어, 메모리모듈이 메모리버스에 접속되도록 한다. 메모리모듈에 배치되는 RAM은 SDRAM(Synchronous DRAM : SDRAM), 램버스 디램(Rambus DRAM) 및 DDR SDRAM(Double Date Rate SDRAM : DDR SDRAM) 등으로 마련될 수 있다.
본 발명에 따른 컴퓨터는, 도 1에 도시된 바와 같이, 멀티 채널 모드(Multi Channel Mode)로 동작 가능하게 마련된 복수의 메모리버스(11,12)를 포함한다. 또한, 본 발명에 따른 컴퓨터는 각 메모리버스(11,12)에 접속된 적어도 하나의 메모리모듈(14a,14b,15a,15b)의 메모리정보를 비교하여 복수의 메모리버스(11,12)가 멀티 채널 모드로 동작가능한지 여부를 판단하는 제어부(20)와, 복수의 메모리버스(11,12)가 멀티 채널 모드로 동작되는지 여부가 표시되는 표시부(5)를 포함한다. 여기서, 멀티 채널 모드는 싱글 채널 모드(Single Chanel Mode)와 대비되는 개념으로, 메모리모듈(14a,14b,15a,15b)을 복수개의 채널로 구분하여 병렬로 사용함으로써, 기존의 메모리모듈을 사용하여 증가된 메모리 대역폭을 달성할 수 있도록 개발된 것이다. 여기서, 도 1에서는, 듀얼 채널 모드로 동작 가능하게 마련된 제1채널 메모리버스(11)와 제2채널 메모리버스(12)를 포함하는 두 개의 메모리버스(11,12)를 일 예로 도시하고 있으며, 이하에서는 듀얼 채널 모드로 동작하는 메모리 시스템을 예로 하여 설명한다.
제1채널 메모리버스(11) 및 제2채널 메모리버스(12)에는 각각 적어도 하나의 메모리모듈(14a,14b,15a,15b)이 접속될 수 있다. 제1채널 메모리버스(11) 및 제2채널 메모리버스(12)는 메모리 컨트롤러(10)로부터 병렬로 확장되어 있으며, 메모리 컨트롤러(10)는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작 가능하도록 제어한다. 이하에서는 제1채널 메모리버스(11)에 접속된 메모리모듈(14a,14b)을 "제1채널 메모리모듈"이라 하고, 제2채널 메모리버스(12)에 접속된 메모리모듈(15a,15b)을 "제2채널 메모리모듈"이라 하여 설명하기로 한다.
제1채널 메모리모듈(14a,14b) 및 제2채널 메모리모듈(15a,15b)의 메모리정보는 각 메모리모듈(14a,14b,15a,15b)에 저장된 SPD(Serial Presence Detect) 데이터를 포함한다. SPD 데이터는 메모리모듈(14a,14b,15a,15b)의 소자구조, 로직뱅크, 액세스 속도, 리플레시 시간 등의 정보를 포함하며, 각 메모리모듈(14a,14b,15a,15b)에 마련된 EEPROM과 같은 비휘발성 메모리에 저장되어 있다. 메모리 컨트롤러(10)는 이러한 SPD 데이터를 이용하여 각 메모리모듈(14a,14b,15a,15b)의 액세스를 적절히 제어하게 된다.
제어부(20)는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작하지 않는 것으로 판단되는 경우 이를 표시부(5)에 전달하고, 표시부(5)는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작되고 있지 않음을 표시하게 된다. 한편, 제어부(20)는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작하는 것으로 판단되는 경우 이를 표시부(5)에 전달하고, 표시부(5)는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작함을 표시할 수 도 있다.
본 발명의 바람직한 실시예에 따른 제어부(20)는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작하지 않는 것으로 판단되는 경우, 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는지 검사하도록 마련될 수 있다. 이 때, 제어부(20)는 제1채널 메모리모듈(14a,14b)과 제2채널 메모리모듈(15a,15b)에 의해 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는 경우, 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치에 관한 정보를 표시부(5)에 전달하게 되고, 표시부(5)는 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치를 표시하게 된다. 반면, 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하지 않는 경우, 표시부(5)는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작하지 않음을 표시할 수 있고, 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하지 않음을 표시할 수 있다. 이에 의해, 사용자는 제1채널 메모리버스(11) 및 제2채널 메모리버스(12)에 접속된 제1채널 메모리모듈(14a,14b) 및 제2채널 메모리모듈(15a,15b)에 의해 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치에 대한 정보를 얻을 수 있게 된다.
도 2는 도 1에 도시된 실시예의 더욱 상세한 제어블록도이다. 도면에 도시된 바와 같이, 본 발명에 따른 컴퓨터는 중앙처리장치인 CPU(1), 메인메모리(13), 바이오스(BIOS)가 저장된 바이오스롬(4), 노스브리지(2, North Bridge) 및 사우스브리지(3, South Bridge)를 포함한다.
노스브리지(2)는 CPU(1)와 메모리 및 그래픽 컨트롤러(5b) 간에 이동하는 데이터를 관리하는 칩셋으로 메인메모리(13)를 제어하는 메모리 컨트롤러(10)를 포함한다. 사우스브리지(3)는 노스브리지(2)에서 관리하지 아니하는 전반적인 장치들을 관리하는 칩셋이다. 일반적으로 사우스브리지(3)는 키보드/마우스컨트롤러(미도시), USB포트(미도시), 및 PCI버스(미도시) 등을 제어하며, CPU(1)로부터 노스브 리지(2)를 통해 전달되는 부팅명령을 바이오스롬(4)에 전달한다.
메인메모리(13)는 휘발성 메모리인 RAM(Random Access Memory)로 구성되며, RAM은 모듈 형태로 마련되어 메모리 소켓을 통해 제1채널 메모리버스(11) 및 제2채널 메모리버스(12)에 접속된다. 메모리모듈(14a,14b,15a,15b)에 배치되는 RAM은 SDRAM(Synchronous DRAM : SDRAM), 램 버스 디램(RAM BUS DRAM) 및 DDR SDRAM(Double Date Rate SDRAM : DDR SDRAM) 등으로 마련될 수 있다.
제1채널 메모리버스(11) 및 제2채널 메모리버스(12)는 메모리 컨트롤러(10)에 병렬로 연결되며, 메모리 컨트롤러(10)는 제1채널 메모리버스(11)에 접속된 제1채널 메모리모듈(14a,14b)과 제2채널 메모리버스(12)에 접속된 제2채널 메모리모듈(15a,15b)이 듀얼 채널 모드로 동작할 수 있도록 제어한다. 여기서, 본 발명의 이해를 돕기 위해, 제1채널 메모리버스(11)에 64MB의 용량을 갖는 2개의 메모리모듈(14a,14b)이 접속되고, 제2채널 메모리버스(12)에 128MB의 용량을 갖는 2개의 메모리모듈(15a,15b)이 접속되어 있는 것을 일 예로 하며, 메모리 용량을 제외한 각 메모리모듈(14a,14b,15a,15b)의 피쳐는 동일한 것으로 가정한다.
바이오스롬(4)에는 시스템의 구성상태를 변경하기 위해 사용되는 프로그램인 바이오스(BIOS)가 저장되어 있다. 여기서, 바이오스는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작하는지 여부를 판단하는 판단프로그램을 포함한다. 바이오스는 시스템장치들이 올바르게 작동하고 있는지를 확인하기 위해 POST(Power On Self Test)라 불리는 과정을 수행하게 되며, 판단프로그램은 이러한 POST(Power On Self Test) 과정이 수행되는 동안에 실행되어 제1채널 메 모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작하는지 여부를 판단하게 된다.
모니터(5a)는 판단프로그램의 의해 판단된 제1채널 메모리버스(11) 및 제2채널 메모리버스(12)의 듀얼 채널 모드로의 동작 여부를 표시하게 된다. 즉, 판단프로그램에 의해 판단된 듀얼 채널 모드로의 동작 여부에 대한 정보는 노스브리지(2)를 통해 그래픽 컨트롤러(5b)에 전달되고, 그래픽 컨트롤러(5b)는 듀얼 채널 모드로의 동작 여부에 대한 정보를 모니터(5a)에 표시하게 된다.
상기와 같은 구성에 의해 본 발명에 따른 컴퓨터의 제어방법을, 도 2 내지 도 4를 참조하여 설명하면 다음과 같다.
먼저, 컴퓨터에 전원이 공급되면(S10), 시스템 리세트(System Reset)를 관리하는 칩(미도시)으로부터 신호가 발생하여 CPU(1)를 비롯한 전체회로가 리세트된다. 리세트된 CPU(1)는 바이오스롬(4)에 저장된 바이오스를 실행하기 위해 소정의 부팅명령을 노스브리지(2) 및 사우스브리지(3)를 통해 바이오스에 전달하게 되고, 바이오스는 CPU(1)로부터의 부팅명령에 의해 실행되어 POST 과정을 수행하게 된다(S11). 일반적으로 CPU(1)는 빠른 처리를 위해 바이오스의 내용을 읽어 메인메모리(13)에 저장시킨 후 이를 수행하게 된다.
이러한, POST 과정 중, CPU(1)는 바이오스롬(4)에 저장된 판단프로그램을 실행시키게 된다(S12). 즉, CPU(1)는 소정의 명령신호를 노스브리지(2) 및 사우스브리지(3)를 통해 바이오스롬(4)에 전달함으로써, 판단프로그램을 실행시킨다. 여기서, CPU(1)는 판단프로그램의 내용을 읽어 메인메모리(13)에 저장시킨 후 이를 수행함으로써, 처리속도를 향상시킨다.
이 때, 사우스브리지(3)는 제1채널 메모리모듈(14a,14b) 및 제2채널 메모리모듈(15a,15b)의 SPD 데이터를 판독하여(S13), CPU(1)에 전달하게 된다. 그런 다음, 판단프로그램은 CPU(1)에 전달된 제1채널 메모리모듈(14a,14b) 및 제2채널 메모리모듈(15a,15b)의 SPD 데이터를 비교하여, 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작 가능한지 여부를 판단한다(S14). 이 때, 판단프로그램은 제1채널 메모리모듈(14a,14b)과 제2채널 메모리모듈(15a,15b)의 메모리 용량이 상이한 것을 인식하여, 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작하지 않는 것으로 판단하게 된다.
다음, 판단프로그램은 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는지 검사하게 된다(S16). 이 때, 판단프로그램은 제1채널 메모리버스(11)에 64MB 및 128MB의 메모리 용량을 갖는 메모리모듈(14a,15a)이 하나씩 접속되고, 제2채널 메모리버스(12)에도 64MB 및 128MB의 메모리 용량을 갖는 메모리모듈(14b,15b)이 접속되는 메모리모듈의 배치가 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치임을 판단하게 된다. 이에 따라, 그래픽 컨트롤러(5b)는 노스브리지(2)를 통해 전달되는 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치에 관한 정보를 모니터(5a)에 표시하게 된다(S17). 도 4는 모니터(5a)에 표시된 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치에 관한 정보를 일 예를 도시하고 있으며, 문자 이외에도 그림 등과 같이, 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치를 알 수 있는 다양한 형태로 표시될 수 있음은 물론이다.
한편, 판단프로그램이 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작하는 것으로 판단한 경우, 모니터(5a)는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작함을 표시하게 된다(S15). 또한, 판단프로그램에 의해 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하지 않는 것으로 판단된 경우, 모니터(5a)는 제1채널 메모리버스(11)와 제2채널 메모리버스(12)가 듀얼 채널 모드로 동작하지 않음을 표시하거나(S18), 듀얼 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하지 않음을 표시하게 된다.
전술한 실시예에서는, 제어부(20)가 바이오스롬(4)에 저장된 판단프로그램에 의해 수행되고 듀얼 채널 모드로의 동작 여부의 판단이 POST 수행 단계에서 수행되고 있으나, 제어부(20)가 시스템 운영체계를 기반으로 하며 하드디스크 드라이브에 저장된 어플리케이션으로 마련되어, 컴퓨터의 부팅 후에 사용자의 선택에 의해 수행되도록 마련할 수 있음은 물론이다.
또한, 전술한 실시예에서는, 표시부(5)가 모니터(5a)인 것으로 설명하고 있으나, 듀얼 채널 모드의 동작 여부를 나타내는 LED 등의 장치를 마련하여 듀얼 채널 모드로의 동작 여부에 따라 LED의 발광색을 달리함으로써, 듀얼 채널 모드로의 동작 여부를 표시할 수 있음은 물론이다.
그리고, 전술한 실시예에서는 듀얼 채널 모드로 동작 가능하게 마련된 제1채널 메모리버스(11) 및 제2채널 메모리버스(12)를 일 실시예로 설명하고 있으나, 3 이상의 메모리버스가 마련되고 이를 멀티 채널 모드로 동작 가능하게 제어하는 메 모리 컨트롤러(10)를 마련하는 경우, 본 발명에 따른 제어부(20)는 3 이상의 메모리버스가 멀티 채널 모드로 동작 가능한지 여부를 판단하여 표시부(5)에 표시할 수 있도록 마련될 수 있음은 물론이다.
이와 같이, 복수의 메모리모듈(14a,14b,15a,15b)의 메모리정보를 비교하여 복수의 메모리버스(11,12)가 듀얼 채널 모드로 동작할 수 있는지 여부를 판단하는 제어부(20)를 마련함으로써, 메인메모리(13)가 듀얼 채널 모드로 작동 가능한지 여부를 사용자가 알 수 있게 된다.
또한, 복수의 메모리버스(11,12)가 듀얼 채널 모드로 동작하지 않는 것으로 판단되는 경우 제어부(20)가 복수의 메모리버스(11,12)가 듀얼 채널 모듈로 동작가능한 배치가 존재하는지 판단하여 사용자에 알려줌으로써, 사용자가 이를 용이하게 재배치할 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 복수의 메모리버스가 멀티 채널 모드로 동작하는지 여부를 확인할 수 있는 컴퓨터 및 그 제어방법이 제공된다.
또한, 복수의 메모리버스가 멀티 채널 모드로 동작하지 않는 경우, 멀티 채널 모드로 동작 가능한 메모리모듈들 간의 배치의 존재 여부를 확인할 수 있는 컴퓨터 및 그 제어방법이 제공된다.

Claims (13)

  1. 멀티 채널 모드로 동작 가능하게 마련된 복수의 메모리버스를 갖는 컴퓨터의 제어방법에 있어서,
    상기 각 메모리버스에 접속되는 적어도 하나의 메모리모듈의 메모리정보를 검출하는 단계와;
    상기 검출된 메모리정보를 비교하여, 상기 복수의 메모리버스가 멀티 채널 모드로 동작 가능한지 여부를 표시하는 단계를 포함하는 것을 특징으로 하는 컴퓨터의 제어방법으로서,
    상기 검출된 메모리정보는 상기 각 메모리 모듈에 저장된 SPD 데이터인 것을 특징으로 하는 컴퓨터의 제어방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 SPD 데이터는 상기 각 메모리모듈의 메모리 용량에 관한 정보를 포함하는 것을 특징으로 하는 컴퓨터의 제어방법.
  4. 제1항에 있어서,
    상기 복수의 메모리버스가 멀티 채널 모드로 동작하지 않는 것으로 판단되는 경우, 상기 복수의 메모리버스에 접속된 메모리모듈이 멀티 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는지 검사하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터의 제어방법.
  5. 제4항에 있어서,
    상기 복수의 메모리버스가 멀티 채널 모드로 동작 가능한지 여부를 표시하는 단계는,
    상기 복수의 메모리버스에 접속된 메모리모듈이 멀티 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는 경우, 상기 멀티 채널 모드로 동작 가능한 메모리모듈의 배치를 표시하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터의 제어방법.
  6. 멀티 채널 모드로 동작 가능하게 마련된 복수의 메모리버스를 갖는 컴퓨터에 있어서,
    상기 각 메모리버스에 접속된 적어도 하나의 메모리모듈의 메모리정보를 비교하여 상기 복수의 메모리버스가 멀티 채널 모드로 동작 가능한지 여부를 판단하는 제어부와;
    상기 제어부에 의해 판단된 상기 복수의 메모리버스가 멀티 채널 모드로 동작되는지 여부가 표시되는 표시부를 포함하는 것을 특징으로 하는 컴퓨터로서,
    상기 각 메모리버스에 접속된 메모리모듈의 메모리정보는 상기 각 메모리 모듈에 저장된 SPD 데이터인 것을 특징으로 하는 컴퓨터.
  7. 삭제
  8. 제6항에 있어서,
    상기 SPD 데이터는 상기 각 메모리모듈의 메모리 용량에 관한 정보를 포함하는 것을 특징으로 하는 컴퓨터.
  9. 제6항에 있어서,
    상기 제어부는,
    상기 복수의 메모리버스가 멀티 채널 모드로 동작하지 않는 것으로 판단되는 경우, 상기 복수의 메모리버스에 접속된 메모리모듈이 멀티 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는지 검사하는 것을 특징으로 하는 컴퓨터.
  10. 제9항에 있어서,
    상기 표시부는,
    상기 복수의 메모리버스에 접속된 메모리모듈들이 멀티 채널 모드로 동작 가능한 메모리모듈의 배치가 존재하는 경우, 상기 멀티 채널 모드로 동작 가능한 메모리모듈의 배치를 표시하는 것을 특징으로 하는 컴퓨터.
  11. 제10항에 있어서,
    상기 제어부는 상기 복수의 메모리버스가 멀티 채널 모드로 동작하는지 여부를 판단하는 판단프로그램을 포함하는 것을 특징으로 하는 컴퓨터.
  12. 제11항에 있어서,
    상기 판단프로그램은 바이오스롬에 저장되는 것을 특징으로 하는 컴퓨터.
  13. 제6항에 있어서,
    상기 표시부는 화상이 표시되는 모니터를 포함하는 것을 특징으로 하는 컴퓨터.
KR1020020079661A 2002-12-13 2002-12-13 컴퓨터 및 그 제어방법 KR100929143B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020079661A KR100929143B1 (ko) 2002-12-13 2002-12-13 컴퓨터 및 그 제어방법
TW092118179A TW200410072A (en) 2002-12-13 2003-07-03 Computer system and control method thereof
US10/614,817 US7185166B2 (en) 2002-12-13 2003-07-09 Computer system and method for determining operation in a multi-channel mode
DE60319052T DE60319052T2 (de) 2002-12-13 2003-11-21 Verfahren zum betreiben eines Rechners mit einer Mehrzahl von Speicherbussen
EP03257379A EP1429253B1 (en) 2002-12-13 2003-11-21 Method of operating a computer having a plurality of memory buses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020079661A KR100929143B1 (ko) 2002-12-13 2002-12-13 컴퓨터 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20040051956A KR20040051956A (ko) 2004-06-19
KR100929143B1 true KR100929143B1 (ko) 2009-12-01

Family

ID=32322382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020079661A KR100929143B1 (ko) 2002-12-13 2002-12-13 컴퓨터 및 그 제어방법

Country Status (5)

Country Link
US (1) US7185166B2 (ko)
EP (1) EP1429253B1 (ko)
KR (1) KR100929143B1 (ko)
DE (1) DE60319052T2 (ko)
TW (1) TW200410072A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068831A1 (en) * 2003-09-30 2005-03-31 Johnson Brian P. Method and apparatus to employ a memory module information file
US8074022B2 (en) * 2006-09-28 2011-12-06 Virident Systems, Inc. Programmable heterogeneous memory controllers for main memory with different memory modules
US8949555B1 (en) 2007-08-30 2015-02-03 Virident Systems, Inc. Methods for sustained read and write performance with non-volatile memory
US20080082750A1 (en) * 2006-09-28 2008-04-03 Okin Kenneth A Methods of communicating to, memory modules in a memory channel
US7761626B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Methods for main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
US7761625B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Methods for main memory with non-volatile type memory modules, and related technologies
US9984012B2 (en) 2006-09-28 2018-05-29 Virident Systems, Llc Read writeable randomly accessible non-volatile memory modules
US8051253B2 (en) * 2006-09-28 2011-11-01 Virident Systems, Inc. Systems and apparatus with programmable memory control for heterogeneous main memory
US7761624B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Systems and apparatus for main memory with non-volatile type memory modules, and related technologies
US7761623B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
US8189328B2 (en) 2006-10-23 2012-05-29 Virident Systems, Inc. Methods and apparatus of dual inline memory modules for flash memory
WO2008055271A2 (en) 2006-11-04 2008-05-08 Virident Systems, Inc. Seamless application access to hybrid main memory
US8819326B1 (en) * 2006-12-12 2014-08-26 Spansion Llc Host/client system having a scalable serial bus interface
EP4198751A1 (en) * 2007-04-12 2023-06-21 Rambus Inc. Memory system with point-to point request interconnect
US9336387B2 (en) * 2007-07-30 2016-05-10 Stroz Friedberg, Inc. System, method, and computer program product for detecting access to a memory device
US9921896B2 (en) 2007-08-30 2018-03-20 Virident Systems, Llc Shutdowns and data recovery to avoid read errors weak pages in a non-volatile memory system
US8856464B2 (en) * 2008-02-12 2014-10-07 Virident Systems, Inc. Systems for two-dimensional main memory including memory modules with read-writeable non-volatile memory devices
US9251899B2 (en) * 2008-02-12 2016-02-02 Virident Systems, Inc. Methods for upgrading main memory in computer systems to two-dimensional memory modules and master memory controllers
US9513695B2 (en) 2008-06-24 2016-12-06 Virident Systems, Inc. Methods of managing power in network computer systems
US8745314B1 (en) 2008-06-24 2014-06-03 Virident Systems, Inc. Methods for a random read and read/write block accessible memory
TWI384485B (zh) * 2008-09-11 2013-02-01 Inventec Corp 記憶體組態提前檢查電路
US10762006B2 (en) * 2017-03-31 2020-09-01 Intel Corporation Techniques to dynamically enable memory channels on a compute platform
DE112017008112T5 (de) * 2017-09-29 2020-07-02 Intel Corporation Erstes hochfahren mit einem speicherkanal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281392A (en) * 1979-05-01 1981-07-28 Allen-Bradley Company Memory circuit for programmable machines
EP0080626A2 (en) * 1981-11-24 1983-06-08 HONEYWELL BULL ITALIA S.p.A. Memory module selection and reconfiguration apparatus in a data processing system
KR930003990A (ko) * 1991-08-31 1993-03-22 박원근 형상기억합금 선재의 성형방법 및 장치
JPH08278916A (ja) * 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
KR20000053529A (ko) * 1999-01-29 2000-08-25 포만 제프리 엘 다중 메모리 기억 및 드라이버 리시버 기술에 사용되는데이터 버스 구조와 이 구조를 동작시키는 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862320A (en) 1995-12-22 1999-01-19 Cirrus Logic, Inc. SDRAM DIMM presence detect interface
US6047343A (en) 1996-06-05 2000-04-04 Compaq Computer Corporation Method and apparatus for detecting insertion and removal of a memory module using standard connectors
US6003121A (en) * 1998-05-18 1999-12-14 Intel Corporation Single and multiple channel memory detection and sizing
US6496945B2 (en) * 1998-06-04 2002-12-17 Compaq Information Technologies Group, L.P. Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory
GB9822132D0 (en) 1998-10-09 1998-12-02 Sun Microsystems Inc Configuring system units
US6226729B1 (en) * 1998-11-03 2001-05-01 Intel Corporation Method and apparatus for configuring and initializing a memory device and a memory channel
US6574688B1 (en) 1999-01-05 2003-06-03 Agere Systems Inc. Port manager controller for connecting various function modules
US6493827B1 (en) 1999-03-17 2002-12-10 International Business Machines Corporation Method and system for monitoring configuration changes in a data processing system
JP2001014222A (ja) 1999-06-30 2001-01-19 Toshiba Corp コンピュータシステムおよびメモリ実装制限方法
JP2001167001A (ja) 1999-10-28 2001-06-22 Hewlett Packard Co <Hp> 自己回復するメモリ構成
US6845277B1 (en) * 1999-11-05 2005-01-18 Hewlett-Packard Development Company, L.P. Hardware monitoring process having on screen display capability
JP4463378B2 (ja) * 2000-05-02 2010-05-19 富士通マイクロエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2002007200A (ja) 2000-06-16 2002-01-11 Nec Corp メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体
KR100335504B1 (ko) 2000-06-30 2002-05-09 윤종용 제어 및 어드레스 버스를 공유하는 2채널 메모리 시스템및 이에 채용되는 메모리 모듈
JP2002117000A (ja) 2000-10-05 2002-04-19 Hitachi Ltd メモリシステムおよび接続部材
GB2368669B (en) 2000-10-31 2005-06-22 Advanced Risc Mach Ltd Integrated circuit configuration
JP2002366422A (ja) 2001-06-06 2002-12-20 Fujitsu Ltd コンピュータシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281392A (en) * 1979-05-01 1981-07-28 Allen-Bradley Company Memory circuit for programmable machines
EP0080626A2 (en) * 1981-11-24 1983-06-08 HONEYWELL BULL ITALIA S.p.A. Memory module selection and reconfiguration apparatus in a data processing system
KR930003990A (ko) * 1991-08-31 1993-03-22 박원근 형상기억합금 선재의 성형방법 및 장치
JPH08278916A (ja) * 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
KR20000053529A (ko) * 1999-01-29 2000-08-25 포만 제프리 엘 다중 메모리 기억 및 드라이버 리시버 기술에 사용되는데이터 버스 구조와 이 구조를 동작시키는 방법

Also Published As

Publication number Publication date
TW200410072A (en) 2004-06-16
EP1429253A3 (en) 2006-05-03
KR20040051956A (ko) 2004-06-19
DE60319052D1 (de) 2008-03-27
DE60319052T2 (de) 2009-02-12
EP1429253A2 (en) 2004-06-16
US20040117581A1 (en) 2004-06-17
EP1429253B1 (en) 2008-02-13
US7185166B2 (en) 2007-02-27

Similar Documents

Publication Publication Date Title
KR100929143B1 (ko) 컴퓨터 및 그 제어방법
US5878238A (en) Technique for supporting semi-compliant PCI devices behind a PCI-to-PCI bridge
US7779215B2 (en) Method and related apparatus for accessing memory
JP4243245B2 (ja) トランスペアレントｅｃｃメモリシステム
JP4598002B2 (ja) 省電力のための統合化メモリ機構
US20070101114A1 (en) Method and apparatus for memory initializing in a computer system
JP2004295885A (ja) メイン・メモリの動的再割当てが可能なコンピュータ・システム
CN102707966A (zh) 加速操作系统启动的方法及装置、预取信息生成方法及装置和终端
US20130103887A1 (en) Computing system with non-disruptive fast memory restore mechanism and method of operation thereof
KR20070035209A (ko) 멀티-포트 ｓｄｒａｍ 엑세스 제어장치와 제어방법
US8650414B2 (en) Logic device having status and control registers for recording the status and controlling the operation of memory slots such that each memory slot is identified using a bus address and port number
JP2005063442A (ja) メモリコントローラとそれを備えるスマートカード、およびメモリのデータ読出し動作制御方法
US5634132A (en) Operating system independent support for mixed voltage devices
EP3836145A1 (en) System approach to reduce stable threshold voltage (vt) read disturb degradation
US7197675B2 (en) Method and apparatus for determining the write delay time of a memory utilizing the north bridge chipset as in charge of the works for checking the write delay time of the memory
KR20210083480A (ko) 메모리 장치 및 그 동작 방법
US5862320A (en) SDRAM DIMM presence detect interface
JP4409681B2 (ja) 情報処理装置及び情報処理装置のメモリ制御方法
US8103818B2 (en) Memory module and auxiliary module for memory
KR100619202B1 (ko) 자동 프리챠지 인코딩 장치 및 방법
US7283419B2 (en) Integrated semiconductor memory
KR100607939B1 (ko) Ｄｒａｍ 구성을 자동 검출하는 장치 및 방법
US8325193B1 (en) System and method for determining optimal GPU initialization order in a multiple-GPU system
TW200821844A (en) Serial peripheral interface controlling apparatus and system thereof and method for judging whether serial peripheral interface device supporting fast read command
JP3227568B2 (ja) プラグ＆プレイシステムの自動制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee