JP2001014222A - コンピュータシステムおよびメモリ実装制限方法 - Google Patents
コンピュータシステムおよびメモリ実装制限方法Info
- Publication number
- JP2001014222A JP2001014222A JP11185861A JP18586199A JP2001014222A JP 2001014222 A JP2001014222 A JP 2001014222A JP 11185861 A JP11185861 A JP 11185861A JP 18586199 A JP18586199 A JP 18586199A JP 2001014222 A JP2001014222 A JP 2001014222A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory module
- slot
- extended
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】拡張メモリスロットに対するメモリモジュール
の実装形態を制限できるようし、高速メモリを使用する
システムにおける動作の信頼性の向上を図る。 【解決手段】システムの電源投入時に、システムＢＩＯ
Ｓは、まず、アナログスイッチ１７，１８を順番にオン
することにより、拡張メモリスロット１３，１４それぞ
れについてメモリモジュールの装着の有無を検出する。
メモリコントローラ１２１から見て遠方の拡張メモリス
ロット１５にメモリモジュールが実装されておらず、拡
張メモリスロット１５にのみメモリモジュールが実装さ
れている場合には、メモリバス４上の信号の反射による
影響により、メモリバス４を介したメモリアクセスが正
常に実行できなくなる危険がある。したがって、この場
合には、システムＢＩＯＳは、ブート処理を行わず、代
わりに、警告メッセージを画面表示する。
の実装形態を制限できるようし、高速メモリを使用する
システムにおける動作の信頼性の向上を図る。 【解決手段】システムの電源投入時に、システムＢＩＯ
Ｓは、まず、アナログスイッチ１７，１８を順番にオン
することにより、拡張メモリスロット１３，１４それぞ
れについてメモリモジュールの装着の有無を検出する。
メモリコントローラ１２１から見て遠方の拡張メモリス
ロット１５にメモリモジュールが実装されておらず、拡
張メモリスロット１５にのみメモリモジュールが実装さ
れている場合には、メモリバス４上の信号の反射による
影響により、メモリバス４を介したメモリアクセスが正
常に実行できなくなる危険がある。したがって、この場
合には、システムＢＩＯＳは、ブート処理を行わず、代
わりに、警告メッセージを画面表示する。
Description
【０００１】
【発明の属する技術分野】本発明は複数の拡張メモリス
ロットを持つコンピュータシステムおよびそのコンピュ
ータシステムにおけるメモリモジュールの実装形態を制
限するためのメモリ実装制限方法に関する。
ロットを持つコンピュータシステムおよびそのコンピュ
ータシステムにおけるメモリモジュールの実装形態を制
限するためのメモリ実装制限方法に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータなどのコ
ンピュータシステムにおいては、システム性能の向上を
図るために、メモリ速度の改善が進められている。一般
に、メモリ速度はＣＰＵ速度よりも遅い。このため、高
速ＣＰＵを用いても、メモリ速度がボトルネックとなり
十分なシステム性能の向上を行うことが出来なくなる。
これを改善するため、高速メモリの開発が進められてお
り、主記憶として使用されるメモリデバイスは、ＤＲＡ
ＭからＥＤＯモード付きＤＲＡＭへと移行し、また最近
では、シンクロナスＤＲＡＭまたはＲａｍｂｕｓＤＲＡ
Ｍなどの高速メモリデバイスが使用され始めている。
ンピュータシステムにおいては、システム性能の向上を
図るために、メモリ速度の改善が進められている。一般
に、メモリ速度はＣＰＵ速度よりも遅い。このため、高
速ＣＰＵを用いても、メモリ速度がボトルネックとなり
十分なシステム性能の向上を行うことが出来なくなる。
これを改善するため、高速メモリの開発が進められてお
り、主記憶として使用されるメモリデバイスは、ＤＲＡ
ＭからＥＤＯモード付きＤＲＡＭへと移行し、また最近
では、シンクロナスＤＲＡＭまたはＲａｍｂｕｓＤＲＡ
Ｍなどの高速メモリデバイスが使用され始めている。
【０００３】このようなメモリデバイスの高速化技術に
伴い、システム基板上でのメモリアクセスのサイクルタ
イムも年々高速化されおり、現在では、数百ＭＨｚ程度
の高速メモリバスの設計が必要とされる場合もある。
伴い、システム基板上でのメモリアクセスのサイクルタ
イムも年々高速化されおり、現在では、数百ＭＨｚ程度
の高速メモリバスの設計が必要とされる場合もある。
【０００４】
【発明が解決しようとする課題】しかし、高速メモリバ
スを使用する場合には、電磁障害についての特別な考慮
が必要となる。特に、メモリモジュールを必要に応じて
増設することが可能な拡張メモリスロットを複数持つシ
ステムにおいては、メモリモジュールの実装形式によっ
てはシステム動作に影響が及ぼされる場合がある。
スを使用する場合には、電磁障害についての特別な考慮
が必要となる。特に、メモリモジュールを必要に応じて
増設することが可能な拡張メモリスロットを複数持つシ
ステムにおいては、メモリモジュールの実装形式によっ
てはシステム動作に影響が及ぼされる場合がある。
【０００５】すなわち、数十ＭＨｚ程度以下のメモリバ
スの場合には、複数の拡張メモリスロットの内のどこか
らメモリモジュールを増設していっても問題はないが、
メモリアクセスのサイクルタイムが高速なシステムの場
合には、メモリコントローラから遠いスロットの方から
メモリモジュールを実装していかないと、メモリバス上
の信号の反射の影響により波形が乱れ、メモリアクセス
が正しく実行できなくなる危険がある。
スの場合には、複数の拡張メモリスロットの内のどこか
らメモリモジュールを増設していっても問題はないが、
メモリアクセスのサイクルタイムが高速なシステムの場
合には、メモリコントローラから遠いスロットの方から
メモリモジュールを実装していかないと、メモリバス上
の信号の反射の影響により波形が乱れ、メモリアクセス
が正しく実行できなくなる危険がある。
【０００６】ところが、従来のシステムでは、ユーザが
誤って実装すべきでないメモリスロットにメモリを実装
してしまった場合でもそれを検知する機能が設けられて
おらず、そのままシステム動作が開始されてしまい、動
作中にエラーが発生するという問題が生じる。
誤って実装すべきでないメモリスロットにメモリを実装
してしまった場合でもそれを検知する機能が設けられて
おらず、そのままシステム動作が開始されてしまい、動
作中にエラーが発生するという問題が生じる。
【０００７】本発明はこのような事情に鑑みてなされた
ものであり、拡張メモリスロットに対するメモリモジュ
ールの実装形態を制限できるようし、高速メモリを使用
するシステムにおける動作の信頼性の向上を図ることが
可能なコンピュータシステムおよびメモリ実装制限方法
を提供することを目的とする。
ものであり、拡張メモリスロットに対するメモリモジュ
ールの実装形態を制限できるようし、高速メモリを使用
するシステムにおける動作の信頼性の向上を図ることが
可能なコンピュータシステムおよびメモリ実装制限方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上述の課題を解決するた
め、本発明は、メモリモジュールを装着するための複数
の拡張メモリスロットを有するコンピュータシステムに
おいて、メモリバスを介して前記複数の拡張メモリスロ
ットに接続され、前記各拡張メモリスロットのメモリモ
ジュールを制御するメモリコントローラと、メモリモジ
ュールが装着されている拡張メモリスロットと非装着の
拡張メモリスロットを検出する検出手段と、前記検出手
段を用いて、メモリモジュールが装着されている拡張メ
モリスロットよりも前記メモリコントローラ側から見て
物理的に遠い位置に、メモリモジュールが非装着の拡張
メモリスロットが存在するか否かを判別し、存在する場
合には警告を発生する制御手段とを具備することを特徴
とする。
め、本発明は、メモリモジュールを装着するための複数
の拡張メモリスロットを有するコンピュータシステムに
おいて、メモリバスを介して前記複数の拡張メモリスロ
ットに接続され、前記各拡張メモリスロットのメモリモ
ジュールを制御するメモリコントローラと、メモリモジ
ュールが装着されている拡張メモリスロットと非装着の
拡張メモリスロットを検出する検出手段と、前記検出手
段を用いて、メモリモジュールが装着されている拡張メ
モリスロットよりも前記メモリコントローラ側から見て
物理的に遠い位置に、メモリモジュールが非装着の拡張
メモリスロットが存在するか否かを判別し、存在する場
合には警告を発生する制御手段とを具備することを特徴
とする。
【０００９】このコンピュータシステムにおいては、メ
モリモジュールが装着されている拡張メモリスロットと
非装着の拡張メモリスロットとの物理的な位置関係に着
眼して実装形態のチェックが行われ、正しく実装されて
いない場合、つまり、メモリコントローラから遠い位置
にメモリモジュールが実装されておらず、近い位置に実
装されていた場合には、警告が自動的に発生される。こ
れにより、信号反射に起因する誤動作の問題を解決する
ことができる。なお、警告としては、ユーザに対して、
遠い位置のメモリスロットに実装し直すよう促すための
メッセージ表示などを利用することができる。
モリモジュールが装着されている拡張メモリスロットと
非装着の拡張メモリスロットとの物理的な位置関係に着
眼して実装形態のチェックが行われ、正しく実装されて
いない場合、つまり、メモリコントローラから遠い位置
にメモリモジュールが実装されておらず、近い位置に実
装されていた場合には、警告が自動的に発生される。こ
れにより、信号反射に起因する誤動作の問題を解決する
ことができる。なお、警告としては、ユーザに対して、
遠い位置のメモリスロットに実装し直すよう促すための
メッセージ表示などを利用することができる。
【００１０】特に、前記検出手段による検出処理を前記
コンピュータシステムの電源投入時に実行して、メモリ
モジュールが正しく実装されていない場合にはコンピュ
ータシステムの起動処理の実行を禁止するように構成す
ることにより、メモリモジュールが正しく実装されてい
ない状態のままシステムが起動されることを未然に防止
できるようになり、さらなる動作の信頼性の向上を図る
ことができる。
コンピュータシステムの電源投入時に実行して、メモリ
モジュールが正しく実装されていない場合にはコンピュ
ータシステムの起動処理の実行を禁止するように構成す
ることにより、メモリモジュールが正しく実装されてい
ない状態のままシステムが起動されることを未然に防止
できるようになり、さらなる動作の信頼性の向上を図る
ことができる。
【００１１】また、メモリモジュールが装着されている
拡張メモリスロットと非装着の拡張メモリスロットの検
出は、各拡張メモリスロットにメモリバスとは別個に設
けられた信号線路を用いて行うことが好ましい。これに
より、メモリバス上の信号反射に影響されることなく、
メモリモジュールの装着の有無を正しく検出することが
可能となる。
拡張メモリスロットと非装着の拡張メモリスロットの検
出は、各拡張メモリスロットにメモリバスとは別個に設
けられた信号線路を用いて行うことが好ましい。これに
より、メモリバス上の信号反射に影響されることなく、
メモリモジュールの装着の有無を正しく検出することが
可能となる。
【００１２】また、本発明は、メモリモジュールを装着
するための複数の拡張メモリスロットを有し、拡張メモ
リスロットに装着されたメモリモジュール内の配線を介
して、前段側から後段側の拡張メモリスロットにメモリ
バス上の信号が伝達されるように構成されたコンピュー
タシステムにおいて、メモリバスを介して、前記各拡張
メモリスロットのメモリモジュールを制御するメモリコ
ントローラと、メモリモジュールが装着されていない拡
張メモリスロットの存在の有無を検出し、存在する場合
には警告を発生する制御手段とを具備することを特徴と
する。
するための複数の拡張メモリスロットを有し、拡張メモ
リスロットに装着されたメモリモジュール内の配線を介
して、前段側から後段側の拡張メモリスロットにメモリ
バス上の信号が伝達されるように構成されたコンピュー
タシステムにおいて、メモリバスを介して、前記各拡張
メモリスロットのメモリモジュールを制御するメモリコ
ントローラと、メモリモジュールが装着されていない拡
張メモリスロットの存在の有無を検出し、存在する場合
には警告を発生する制御手段とを具備することを特徴と
する。
【００１３】分岐配線が不要なＲＩＭＭ形式のメモリサ
ブシステムを使用した場合には、メモリモジュールが非
装着の拡張スロットが１つでもあると、メモリバス上の
信号伝達が途切れたり、あるいはインピーダンス不整合
などによる信号波形の乱れにより、正常なメモリアクセ
スを保証することができなくなる。よって、この場合に
は、メモリモジュールが装着されていない拡張メモリス
ロットの存在の有無を検出し、存在する場合には警告を
発生することにより、メモリモジュールが正しく実装さ
れていない事に起因する誤動作を防止することができ
る。
ブシステムを使用した場合には、メモリモジュールが非
装着の拡張スロットが１つでもあると、メモリバス上の
信号伝達が途切れたり、あるいはインピーダンス不整合
などによる信号波形の乱れにより、正常なメモリアクセ
スを保証することができなくなる。よって、この場合に
は、メモリモジュールが装着されていない拡張メモリス
ロットの存在の有無を検出し、存在する場合には警告を
発生することにより、メモリモジュールが正しく実装さ
れていない事に起因する誤動作を防止することができ
る。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。 （第１実施形態）図１には、本発明の第１実施形態に係
るコンピュータシステムの構成が示されている。このコ
ンピュータシステムはラップトップタイプまたはノート
ブックタイプ等のパーソナルコンピュータ（ＰＣ）であ
り、そのコンピュータ本体には、図示のように、ＣＰＵ
バス（プロセッサバス）１、ＰＣＩバス２、ＩＳＡバス
３、メモリバス４、ＣＰＵ１１、ホスト−ＰＣＩブリッ
ジ１２、拡張メモリスロット１３，１５、アナログスイ
ッチ１７，１８、ＰＣＩ−ＩＳＡブリッジ１９、グラフ
ィックコントローラ２０、およびＢＩＯＳ−ＲＯＭ２２
などが設けられている。
施形態を説明する。 （第１実施形態）図１には、本発明の第１実施形態に係
るコンピュータシステムの構成が示されている。このコ
ンピュータシステムはラップトップタイプまたはノート
ブックタイプ等のパーソナルコンピュータ（ＰＣ）であ
り、そのコンピュータ本体には、図示のように、ＣＰＵ
バス（プロセッサバス）１、ＰＣＩバス２、ＩＳＡバス
３、メモリバス４、ＣＰＵ１１、ホスト−ＰＣＩブリッ
ジ１２、拡張メモリスロット１３，１５、アナログスイ
ッチ１７，１８、ＰＣＩ−ＩＳＡブリッジ１９、グラフ
ィックコントローラ２０、およびＢＩＯＳ−ＲＯＭ２２
などが設けられている。
【００１５】ＣＰＵ１１は本システム全体の動作を制御
するためのものであり、システムＢＩＯＳおよびオペレ
ーティングシステムを初め、各種アプリケーションプロ
グラムを実行する。
するためのものであり、システムＢＩＯＳおよびオペレ
ーティングシステムを初め、各種アプリケーションプロ
グラムを実行する。
【００１６】ホスト−ＰＣＩブリッジ１２は、ＣＰＵバ
ス１とＰＣＩバス２を双方向で接続するブリッジ装置で
あり、ここには拡張メモリスロット１３，１５にそれぞ
れ実装可能なメモリモジュール１４，１６をアクセス制
御するためのメモリコントローラ１２１が内蔵されてい
る。拡張メモリスロット１３，１５は図示のようにメモ
リバス４に分岐接続されており、拡張メモリスロット１
３，１５への分岐配線の部分がインピーダンス不整合の
原因となるスタブとなる。
ス１とＰＣＩバス２を双方向で接続するブリッジ装置で
あり、ここには拡張メモリスロット１３，１５にそれぞ
れ実装可能なメモリモジュール１４，１６をアクセス制
御するためのメモリコントローラ１２１が内蔵されてい
る。拡張メモリスロット１３，１５は図示のようにメモ
リバス４に分岐接続されており、拡張メモリスロット１
３，１５への分岐配線の部分がインピーダンス不整合の
原因となるスタブとなる。
【００１７】メモリコントローラ１２１によるメモリモ
ジュール１４，１６のアクセスは、メモリバス４を介し
て行われる。この場合、メモリコントローラ１２１から
見て物理的位置が遠方側の拡張メモリスロット１５にメ
モリモジュール１６が装着されていない状態で、物理的
な位置が近い拡張スロット１３にメモリモジュールを装
着して使用した場合には、メモリバス４上の信号の反射
による影響により、正常なメモリアクセスが実行できな
くなる危険がある。したがって、メモリ増設を行う場合
には、メモリコントローラ１２１から遠い側の拡張メモ
リスロット１５の方からメモリモジュールを実装してい
くことが必要となる。
ジュール１４，１６のアクセスは、メモリバス４を介し
て行われる。この場合、メモリコントローラ１２１から
見て物理的位置が遠方側の拡張メモリスロット１５にメ
モリモジュール１６が装着されていない状態で、物理的
な位置が近い拡張スロット１３にメモリモジュールを装
着して使用した場合には、メモリバス４上の信号の反射
による影響により、正常なメモリアクセスが実行できな
くなる危険がある。したがって、メモリ増設を行う場合
には、メモリコントローラ１２１から遠い側の拡張メモ
リスロット１５の方からメモリモジュールを実装してい
くことが必要となる。
【００１８】本実施形態では、このようなメモリ実装状
態の誤りを自動検知する仕組みを設けており、正しく実
装されていない場合、つまり、メモリコントローラ１２
１から遠い位置にメモリモジュールが実装されておら
ず、近い位置に実装されていた場合には、正しく装着し
直すことが必要な旨の警告メッセージが自動的に発生さ
れる。これにより、信号反射に起因する誤動作を事前に
防止することができる。
態の誤りを自動検知する仕組みを設けており、正しく実
装されていない場合、つまり、メモリコントローラ１２
１から遠い位置にメモリモジュールが実装されておら
ず、近い位置に実装されていた場合には、正しく装着し
直すことが必要な旨の警告メッセージが自動的に発生さ
れる。これにより、信号反射に起因する誤動作を事前に
防止することができる。
【００１９】メモリモジュール１４，１６は、それぞれ
基板とその上に実装された複数のシンクロナスＤＲＡＭ
チップから構成されている。また、メモリモジュール１
４，１６には、ＥＥＰＲＯＭ１４１，１６１も設けられ
ている。これらＥＥＰＲＯＭ１４１，１６１は、対応す
るメモリモジュール１４，１６の属性情報（メモリサイ
ズ、製造メーカ、アクセスタイムなど）を記憶したメモ
リである。
基板とその上に実装された複数のシンクロナスＤＲＡＭ
チップから構成されている。また、メモリモジュール１
４，１６には、ＥＥＰＲＯＭ１４１，１６１も設けられ
ている。これらＥＥＰＲＯＭ１４１，１６１は、対応す
るメモリモジュール１４，１６の属性情報（メモリサイ
ズ、製造メーカ、アクセスタイムなど）を記憶したメモ
リである。
【００２０】拡張メモリスロット１３，１５には、それ
ぞれ装着されたメモリモジュールのＥＥＰＲＯＭ１４
１，１６１からデータを読み取るための信号線路が導出
されており、これら信号線路はアナログスイッチ１７，
１８を介して、ＰＣＩ−ＩＳＡブリッジ１９に接続され
ている。ＥＥＰＲＯＭ１４１，１６１からデータを読み
取るための信号線路としては、Ｉ２Ｃバスなどのシリア
ルバスを利用することができる。
ぞれ装着されたメモリモジュールのＥＥＰＲＯＭ１４
１，１６１からデータを読み取るための信号線路が導出
されており、これら信号線路はアナログスイッチ１７，
１８を介して、ＰＣＩ−ＩＳＡブリッジ１９に接続され
ている。ＥＥＰＲＯＭ１４１，１６１からデータを読み
取るための信号線路としては、Ｉ２Ｃバスなどのシリア
ルバスを利用することができる。
【００２１】アナログスイッチ１７，１８のオン／オフ
は、ＰＣＩ−ＩＳＡブリッジ１９からのスイッチ信号に
よって制御される。アナログスイッチ１７，１８を順番
にオンすることにより、ＥＥＰＲＯＭ１４１，１６１を
交互にアクセスすることができる。
は、ＰＣＩ−ＩＳＡブリッジ１９からのスイッチ信号に
よって制御される。アナログスイッチ１７，１８を順番
にオンすることにより、ＥＥＰＲＯＭ１４１，１６１を
交互にアクセスすることができる。
【００２２】このようなＩ２Ｃバスを介したＥＥＰＲＯ
Ｍ１４１，１６１からのデータ読み出しは、本実施形態
では、メモリモジュールの装着の有無を各拡張メモリス
ロット１３，１５毎に検出するために利用される。この
ようにメモリバス４とは独立した信号線路を利用してメ
モリモジュールの装着の有無を検出することにより、メ
モリモジュールの実装状態が誤っている場合であって
も、ＥＥＰＲＯＭ１４１，１６１に対するアクセスにつ
いては正常に行うことができる。このため、メモリモジ
ュールの装着の有無の誤検知を防止することができる。
Ｍ１４１，１６１からのデータ読み出しは、本実施形態
では、メモリモジュールの装着の有無を各拡張メモリス
ロット１３，１５毎に検出するために利用される。この
ようにメモリバス４とは独立した信号線路を利用してメ
モリモジュールの装着の有無を検出することにより、メ
モリモジュールの実装状態が誤っている場合であって
も、ＥＥＰＲＯＭ１４１，１６１に対するアクセスにつ
いては正常に行うことができる。このため、メモリモジ
ュールの装着の有無の誤検知を防止することができる。
【００２３】ＰＣＩ−ＩＳＡブリッジ１９は、ＰＣＩバ
ス２とＩＳＡバス３を双方向で接続するブリッジ装置で
あり、ここには、Ｉ２Ｃバスを介してＥＥＰＲＯＭ１４
１，１６１をリードアクセスするためのロジックや、前
述のアナログスイッチ１７，１８をオン／オフ制御する
ためのスイッチ制御回路１９１が設けられている。ＥＥ
ＰＲＯＭ１４１，１６１に対するリードアクセス、およ
びアナログスイッチ１７，１８のオン／オフ制御は、Ｂ
ＩＯＳ−ＲＯＭ２２に格納されているシステムＢＩＯＳ
（Ｂasic Ｉ／Ｏ Ｓystem ）によって実行される。
ス２とＩＳＡバス３を双方向で接続するブリッジ装置で
あり、ここには、Ｉ２Ｃバスを介してＥＥＰＲＯＭ１４
１，１６１をリードアクセスするためのロジックや、前
述のアナログスイッチ１７，１８をオン／オフ制御する
ためのスイッチ制御回路１９１が設けられている。ＥＥ
ＰＲＯＭ１４１，１６１に対するリードアクセス、およ
びアナログスイッチ１７，１８のオン／オフ制御は、Ｂ
ＩＯＳ−ＲＯＭ２２に格納されているシステムＢＩＯＳ
（Ｂasic Ｉ／Ｏ Ｓystem ）によって実行される。
【００２４】グラフィックコントローラ２０は、ディス
プレイモニタ２１を制御するためのものであり、オペレ
ーティングシステムやアプリケーションプログラムによ
って提供される画面をディスプレイモニタ２１上に表示
する。本実施形態では、グラフィックコントローラ２０
は、システムＢＩＯＳの制御の下、前述の警告メッセー
ジの表示も行う。
プレイモニタ２１を制御するためのものであり、オペレ
ーティングシステムやアプリケーションプログラムによ
って提供される画面をディスプレイモニタ２１上に表示
する。本実施形態では、グラフィックコントローラ２０
は、システムＢＩＯＳの制御の下、前述の警告メッセー
ジの表示も行う。
【００２５】ＢＩＯＳ−ＲＯＭ２２は、システムＢＩＯ
Ｓ（Ｂasic Ｉ／Ｏ Ｓystem ）を記憶するためのもの
であり、プログラムの書き替えが可能なようにフラッシ
ュメモリによって構成されている。システムＢＩＯＳ
は、リアルモードで動作するように構成されている。こ
のシステムＢＩＯＳには、システムのパワーオン時や再
起動時に実行されるＰＯＳＴ（ＰｏｗｅｒＯＮ Ｓｅｌ
ｆ Ｔｅｓｔ）ルーチンと、各種Ｉ／Ｏデバイスを制御
するためのデバイスドライバと、システム環境を設定す
るためのＢＩＯＳセットアップルーチンと、各種ＳＭＩ
処理を実行するためのシステム管理プログラム（ランタ
イム）が含まれている。ＰＯＳＴルーチンには、通常の
ハードウェアチェックおよび初期化のためのルーチンに
加え、メモリ実装状態をチェックし、誤った実装状態で
あることが検出された場合には、グラフィックコントロ
ーラ２０を制御して警告メッセージを画面表示するため
のルーチンが含まれている。
Ｓ（Ｂasic Ｉ／Ｏ Ｓystem ）を記憶するためのもの
であり、プログラムの書き替えが可能なようにフラッシ
ュメモリによって構成されている。システムＢＩＯＳ
は、リアルモードで動作するように構成されている。こ
のシステムＢＩＯＳには、システムのパワーオン時や再
起動時に実行されるＰＯＳＴ（ＰｏｗｅｒＯＮ Ｓｅｌ
ｆ Ｔｅｓｔ）ルーチンと、各種Ｉ／Ｏデバイスを制御
するためのデバイスドライバと、システム環境を設定す
るためのＢＩＯＳセットアップルーチンと、各種ＳＭＩ
処理を実行するためのシステム管理プログラム（ランタ
イム）が含まれている。ＰＯＳＴルーチンには、通常の
ハードウェアチェックおよび初期化のためのルーチンに
加え、メモリ実装状態をチェックし、誤った実装状態で
あることが検出された場合には、グラフィックコントロ
ーラ２０を制御して警告メッセージを画面表示するため
のルーチンが含まれている。
【００２６】（メモリ実装状態チェック処理）次に、図
２のフローチャートを参照して、システムＢＩＯＳによ
って実行されるメモリ実装状態チェック処理の手順につ
いて説明する。
２のフローチャートを参照して、システムＢＩＯＳによ
って実行されるメモリ実装状態チェック処理の手順につ
いて説明する。
【００２７】ＰＣの電源が投入されると、まず、システ
ムＢＩＯＳが起動され、以下の処理が実行される。すな
わち、システムＢＩＯＳは、まず、アナログスイッチ１
７，１８を順番にオンすることにより、拡張メモリスロ
ット１３，１４それぞれのメモリモジュールの装着の有
無を検出する（ステップＳ１０１）。この場合、最初
に、二つのアナログスイッチ１７，１８の一方のみをオ
ンし、そのオンしたアナログスイッチに対応する拡張メ
モリスロットのメモリモジュールの有無を判別するため
に、Ｉ２Ｃバスを介してメモリモジュール内のＥＥＰＲ
ＯＭデータをリードする。正しくデータがリードできな
かった場合はメモリモジュールなしとする。次いで、今
度は、二つのアナログスイッチ１７，１８の内の他方の
みをオンし、ＥＥＰＲＯＭデータのリードを行う。この
ようにして、メモリモジュールが装着されている拡張メ
モリスロットと非装着の拡張メモリスロットが検出され
る。
ムＢＩＯＳが起動され、以下の処理が実行される。すな
わち、システムＢＩＯＳは、まず、アナログスイッチ１
７，１８を順番にオンすることにより、拡張メモリスロ
ット１３，１４それぞれのメモリモジュールの装着の有
無を検出する（ステップＳ１０１）。この場合、最初
に、二つのアナログスイッチ１７，１８の一方のみをオ
ンし、そのオンしたアナログスイッチに対応する拡張メ
モリスロットのメモリモジュールの有無を判別するため
に、Ｉ２Ｃバスを介してメモリモジュール内のＥＥＰＲ
ＯＭデータをリードする。正しくデータがリードできな
かった場合はメモリモジュールなしとする。次いで、今
度は、二つのアナログスイッチ１７，１８の内の他方の
みをオンし、ＥＥＰＲＯＭデータのリードを行う。この
ようにして、メモリモジュールが装着されている拡張メ
モリスロットと非装着の拡張メモリスロットが検出され
る。
【００２８】次いで、システムＢＩＯＳは、ステップＳ
１０１の検出結果に基づき、メモリモジュールの実装状
態が誤っているか否か、つまり、メモリモジュールが実
装されていない拡張メモリスロットが、メモリモジュー
ルが実装されている拡張メモリスロットよりも遠い位置
にあるか否かを判断する（ステップＳ１０２）。
１０１の検出結果に基づき、メモリモジュールの実装状
態が誤っているか否か、つまり、メモリモジュールが実
装されていない拡張メモリスロットが、メモリモジュー
ルが実装されている拡張メモリスロットよりも遠い位置
にあるか否かを判断する（ステップＳ１０２）。
【００２９】メモリコントローラ１２１から見て物理的
に遠い位置の拡張メモリスロット１５にメモリモジュー
ル１６が装着されておらず、物理的に近い位置の拡張メ
モリスロット１３にメモリモジュール１４が接続されて
いる場合には、メモリモジュールの実装状態が誤ってい
ると判断される（ステップＳ１０２のＹＥＳ）。この場
合、システムＢＩＯＳは、グラフィクスコントローラ２
０の初期化を行った後（ステップＳ１０３）、そのグラ
フィクスコントローラ２０を用いて警告メッセージ（ウ
ォーニングメッセージ）を画面表示し、ユーザに対して
メモリモジュールを正しい位置に実装し直した後にシス
テムを再起動するよう要求する（ステップＳ１０４）。
に遠い位置の拡張メモリスロット１５にメモリモジュー
ル１６が装着されておらず、物理的に近い位置の拡張メ
モリスロット１３にメモリモジュール１４が接続されて
いる場合には、メモリモジュールの実装状態が誤ってい
ると判断される（ステップＳ１０２のＹＥＳ）。この場
合、システムＢＩＯＳは、グラフィクスコントローラ２
０の初期化を行った後（ステップＳ１０３）、そのグラ
フィクスコントローラ２０を用いて警告メッセージ（ウ
ォーニングメッセージ）を画面表示し、ユーザに対して
メモリモジュールを正しい位置に実装し直した後にシス
テムを再起動するよう要求する（ステップＳ１０４）。
【００３０】一方、メモリモジュールが実装されてない
拡張スロットが、メモリモジュールが実装されている拡
張スロットよりも遠い位置に存在しない場合には、メモ
リモジュールが正しく実装されていると判断される（ス
テップＳ１０２のＮＯ）。この場合、システムＢＩＯＳ
は、通常通りメモリモジュールの初期化を行った後、オ
ペレーティングシステムを起動するためのブートストラ
ップ処理を実行する（ステップＳ１０５）。
拡張スロットが、メモリモジュールが実装されている拡
張スロットよりも遠い位置に存在しない場合には、メモ
リモジュールが正しく実装されていると判断される（ス
テップＳ１０２のＮＯ）。この場合、システムＢＩＯＳ
は、通常通りメモリモジュールの初期化を行った後、オ
ペレーティングシステムを起動するためのブートストラ
ップ処理を実行する（ステップＳ１０５）。
【００３１】以上の処理により、メモリモジュールの実
装状態に誤りがある状態ではシステムの起動処理が禁止
され、正しく実装されている場合にのみシステムの起動
処理が行われるようになる。よって、メモリバス４上の
信号の反射による誤動作を未然に防止することができ
る。
装状態に誤りがある状態ではシステムの起動処理が禁止
され、正しく実装されている場合にのみシステムの起動
処理が行われるようになる。よって、メモリバス４上の
信号の反射による誤動作を未然に防止することができ
る。
【００３２】（第２実施形態）図３には、本発明の第２
実施形態に係るコンピュータシステムの構成が示されて
いる。本第２実施形態は、図１および図２で説明した第
１実施形態に比し、メモリモジュールの装着の有無を検
出するための仕組みだけが異なっており、他の点は全て
第１実施形態と同じである。
実施形態に係るコンピュータシステムの構成が示されて
いる。本第２実施形態は、図１および図２で説明した第
１実施形態に比し、メモリモジュールの装着の有無を検
出するための仕組みだけが異なっており、他の点は全て
第１実施形態と同じである。
【００３３】すなわち、拡張メモリスロット１３，１５
には、それぞれメモリモジュールが装着された場合には
そのメモリモジュール内のグランド端子に接続される信
号線路が導出されている。これら信号線路は、ＰＣＩ−
ＩＳＡブリッジ１９のメモリモジュール検出回路１９２
に接続されている。各信号線路はシステム内では図示の
ようにプルアップされているので、該当する拡張メモリ
スロットにメモリモジュールが装着されていない場合に
は“Ｈ”レベル、装着されている場合には“Ｌ”レベル
に設定される。
には、それぞれメモリモジュールが装着された場合には
そのメモリモジュール内のグランド端子に接続される信
号線路が導出されている。これら信号線路は、ＰＣＩ−
ＩＳＡブリッジ１９のメモリモジュール検出回路１９２
に接続されている。各信号線路はシステム内では図示の
ようにプルアップされているので、該当する拡張メモリ
スロットにメモリモジュールが装着されていない場合に
は“Ｈ”レベル、装着されている場合には“Ｌ”レベル
に設定される。
【００３４】メモリモジュール検出回路１９２は、各信
号線路の電位に基づいて拡張メモリスロット１３，１５
のそれぞれについてメモリモジュールの実装の有無を検
出し、その検出結果をＰＣＩ−ＩＳＡブリッジ１９のレ
ジスタなどにセットする。このレジスタの値をリードす
ることにより、システムＢＩＯＳは、メモリモジュール
の実装状態が誤っているか否か、つまり、メモリモジュ
ールが実装されていない拡張メモリスロットが、メモリ
モジュールが実装されている拡張メモリスロットよりも
遠い位置にあるか否かを判断することができる。
号線路の電位に基づいて拡張メモリスロット１３，１５
のそれぞれについてメモリモジュールの実装の有無を検
出し、その検出結果をＰＣＩ−ＩＳＡブリッジ１９のレ
ジスタなどにセットする。このレジスタの値をリードす
ることにより、システムＢＩＯＳは、メモリモジュール
の実装状態が誤っているか否か、つまり、メモリモジュ
ールが実装されていない拡張メモリスロットが、メモリ
モジュールが実装されている拡張メモリスロットよりも
遠い位置にあるか否かを判断することができる。
【００３５】本第２実施形態においても、メモリバス４
を用いずにメモリモジュールの有無を正しく検出するこ
とができる。
を用いずにメモリモジュールの有無を正しく検出するこ
とができる。
【００３６】なお、以上の第１および第２実施形態のメ
モリ実装状態制限方法は、２つの拡張メモリスロットが
用意されている場合についてのみ説明したが、３つ以上
の拡張メモリスロットを備えたシステムにおいても、同
様にして適用することができる。この場合、もしひとつ
でもメモリモジュールが実装されてない拡張スロット
が、メモリモジュールが実装されている拡張スロットよ
り遠い位置にある場合は、メモリモジュールの実装状態
が誤っていると判断され、警告メッセージが表示され
る。
モリ実装状態制限方法は、２つの拡張メモリスロットが
用意されている場合についてのみ説明したが、３つ以上
の拡張メモリスロットを備えたシステムにおいても、同
様にして適用することができる。この場合、もしひとつ
でもメモリモジュールが実装されてない拡張スロット
が、メモリモジュールが実装されている拡張スロットよ
り遠い位置にある場合は、メモリモジュールの実装状態
が誤っていると判断され、警告メッセージが表示され
る。
【００３７】（第３実施形態）図４には、本発明の第３
実施形態に係るコンピュータシステムの構成が示されて
いる。本第３実施形態は、分岐配線が不要なＲＩＭＭ形
式のメモリサブシステムを使用した場合の例である。図
４にはメモリモジュール周辺の回路構成のみが抽出して
示されているが、システムの基本構成は図１と同じであ
る。
実施形態に係るコンピュータシステムの構成が示されて
いる。本第３実施形態は、分岐配線が不要なＲＩＭＭ形
式のメモリサブシステムを使用した場合の例である。図
４にはメモリモジュール周辺の回路構成のみが抽出して
示されているが、システムの基本構成は図１と同じであ
る。
【００３８】ＲＩＭＭ形式のメモリサブシステムにおい
ては、図示のように、拡張メモリスロットに装着された
メモリモジュール内の配線を介して、メモリバス４上の
信号が伝達される。すなわち、メモリコントローラ１２
１に一端が接続されたメモリバス４は、メモリコントロ
ーラ１２１に近い前段側の拡張メモリスロット１０１お
よびそこに実装されたメモリモジュール２０１内の配線
を通して、次段の拡張メモリスロット１０２およびメモ
リモジュール２０２に伝達され、そしてメモリモジュー
ル２０２内の配線を介してさらに最終段の拡張メモリス
ロット１０３およびメモリモジュール２０３に伝達され
る。そして、メモリバス４の終端は、メモリモジュール
２０３内の配線を通して、終端抵抗や終端電圧から構成
されるターミネーションに接続される。
ては、図示のように、拡張メモリスロットに装着された
メモリモジュール内の配線を介して、メモリバス４上の
信号が伝達される。すなわち、メモリコントローラ１２
１に一端が接続されたメモリバス４は、メモリコントロ
ーラ１２１に近い前段側の拡張メモリスロット１０１お
よびそこに実装されたメモリモジュール２０１内の配線
を通して、次段の拡張メモリスロット１０２およびメモ
リモジュール２０２に伝達され、そしてメモリモジュー
ル２０２内の配線を介してさらに最終段の拡張メモリス
ロット１０３およびメモリモジュール２０３に伝達され
る。そして、メモリバス４の終端は、メモリモジュール
２０３内の配線を通して、終端抵抗や終端電圧から構成
されるターミネーションに接続される。
【００３９】メモリモジュール２０１〜２０３として
は、ＲａｍｂｕｓＤＲＡＭを使用したＲＩＭＭモジュー
ルが使用される。また、これらメモリモジュール２０１
〜２０３には、ＥＥＰＲＯＭ３０１〜３０３も設けられ
ている。これらＥＥＰＲＯＭ３０１〜３０３は、対応す
るメモリモジュール２０１〜２０３の属性情報（メモリ
サイズ、製造メーカ、アクセスタイムなど）を記憶した
メモリである。
は、ＲａｍｂｕｓＤＲＡＭを使用したＲＩＭＭモジュー
ルが使用される。また、これらメモリモジュール２０１
〜２０３には、ＥＥＰＲＯＭ３０１〜３０３も設けられ
ている。これらＥＥＰＲＯＭ３０１〜３０３は、対応す
るメモリモジュール２０１〜２０３の属性情報（メモリ
サイズ、製造メーカ、アクセスタイムなど）を記憶した
メモリである。
【００４０】このように一筆書き配線を用いたＲＩＭＭ
形式のメモリサブシステムでは、拡張メモリスロット１
０１から１０３の全てにメモリモジュールを実装するこ
とが必要となり、もし一つでもメモリモジュールが実装
されてない拡張メモリスロットが存在すると、メモリバ
ス４上の信号伝達が途切れたり、あるいはインピーダン
ス不整合に起因する反射による信号波形の乱れにより、
メモリバス４を介した正常なメモリアクセスは実行でき
なくなる。もしメモリモジュールを３つ使用する必要が
ない場合には、整合用インピーダンスと内部配線のみの
空きモジュール（メモリサイズ＝０）を実装して、終端
までつないでおくことが必要となる。
形式のメモリサブシステムでは、拡張メモリスロット１
０１から１０３の全てにメモリモジュールを実装するこ
とが必要となり、もし一つでもメモリモジュールが実装
されてない拡張メモリスロットが存在すると、メモリバ
ス４上の信号伝達が途切れたり、あるいはインピーダン
ス不整合に起因する反射による信号波形の乱れにより、
メモリバス４を介した正常なメモリアクセスは実行でき
なくなる。もしメモリモジュールを３つ使用する必要が
ない場合には、整合用インピーダンスと内部配線のみの
空きモジュール（メモリサイズ＝０）を実装して、終端
までつないでおくことが必要となる。
【００４１】拡張メモリスロット１０１，１０２，１０
３には、それぞれ装着されたメモリモジュールのＥＥＰ
ＲＯＭ３０１，３０２，３０３からデータを読み取るた
めの信号線路が導出されており、これら信号線路はアナ
ログスイッチ４０１，４０２，４０３を介して、ＰＣＩ
−ＩＳＡブリッジ１９に接続されている。ＥＥＰＲＯＭ
３０１，３０２，３０３からデータを読み取るための信
号線路としては、第１実施形態と同じく、Ｉ２Ｃバスな
どのシリアルバスを利用することができる。
３には、それぞれ装着されたメモリモジュールのＥＥＰ
ＲＯＭ３０１，３０２，３０３からデータを読み取るた
めの信号線路が導出されており、これら信号線路はアナ
ログスイッチ４０１，４０２，４０３を介して、ＰＣＩ
−ＩＳＡブリッジ１９に接続されている。ＥＥＰＲＯＭ
３０１，３０２，３０３からデータを読み取るための信
号線路としては、第１実施形態と同じく、Ｉ２Ｃバスな
どのシリアルバスを利用することができる。
【００４２】アナログスイッチ４０１，４０２，４０３
のオン／オフは、ＰＣＩ−ＩＳＡブリッジ１９に設けら
れたスイッチ制御回路１９３からのスイッチ信号によっ
て制御される。アナログスイッチ１７，１８を順番にオ
ンすることにより、ＥＥＰＲＯＭ３０１，３０２，３０
３を順番にアクセスすることができる。
のオン／オフは、ＰＣＩ−ＩＳＡブリッジ１９に設けら
れたスイッチ制御回路１９３からのスイッチ信号によっ
て制御される。アナログスイッチ１７，１８を順番にオ
ンすることにより、ＥＥＰＲＯＭ３０１，３０２，３０
３を順番にアクセスすることができる。
【００４３】このようなＩ２Ｃバスを介したＥＥＰＲＯ
Ｍ３０１，３０２，３０３からのデータ読み出しは、本
実施形態では、メモリモジュールの装着の有無を各拡張
メモリスロット１０１，１０２，１０３毎に検出するた
めに利用される。このようにメモリバス４とは独立した
信号線路を利用してメモリモジュールの装着の有無を検
出することにより、メモリモジュールの実装状態が誤っ
ている場合であっても、ＥＥＰＲＯＭ３０１，３０２，
３０３に対するアクセスについては正常に行うことがで
きる。このため、メモリモジュールの装着の有無の誤検
知を防止することができる。
Ｍ３０１，３０２，３０３からのデータ読み出しは、本
実施形態では、メモリモジュールの装着の有無を各拡張
メモリスロット１０１，１０２，１０３毎に検出するた
めに利用される。このようにメモリバス４とは独立した
信号線路を利用してメモリモジュールの装着の有無を検
出することにより、メモリモジュールの実装状態が誤っ
ている場合であっても、ＥＥＰＲＯＭ３０１，３０２，
３０３に対するアクセスについては正常に行うことがで
きる。このため、メモリモジュールの装着の有無の誤検
知を防止することができる。
【００４４】（メモリ実装状態チェック処理）次に、図
５のフローチャートを参照して、システムＢＩＯＳによ
って実行されるメモリ実装状態チェック処理の手順につ
いて説明する。
５のフローチャートを参照して、システムＢＩＯＳによ
って実行されるメモリ実装状態チェック処理の手順につ
いて説明する。
【００４５】ＰＣの電源が投入されると、まず、システ
ムＢＩＯＳが起動され、以下の処理が実行される。すな
わち、システムＢＩＯＳは、まず、アナログスイッチ４
０１，４０２，４０３を順番にオンすることにより、拡
張メモリスロット１０１，１０２，１０３それぞれのメ
モリモジュールの装着の有無を検出する（ステップＳ２
０１）。この場合、正しくデータがリードできなかった
場合はメモリモジュールなしとする。
ムＢＩＯＳが起動され、以下の処理が実行される。すな
わち、システムＢＩＯＳは、まず、アナログスイッチ４
０１，４０２，４０３を順番にオンすることにより、拡
張メモリスロット１０１，１０２，１０３それぞれのメ
モリモジュールの装着の有無を検出する（ステップＳ２
０１）。この場合、正しくデータがリードできなかった
場合はメモリモジュールなしとする。
【００４６】次いで、システムＢＩＯＳは、ステップＳ
２０１の検出結果に基づき、メモリモジュールの実装状
態が正しいかどうか、つまり、全ての拡張メモリスロッ
ト１０１，１０２，１０３にメモリモジュールが実装さ
れているか否かを判断する（ステップＳ２０２）。
２０１の検出結果に基づき、メモリモジュールの実装状
態が正しいかどうか、つまり、全ての拡張メモリスロッ
ト１０１，１０２，１０３にメモリモジュールが実装さ
れているか否かを判断する（ステップＳ２０２）。
【００４７】空きメモリモジュールも含めて、全ての拡
張メモリスロット１０１，１０２，１０３にメモリモジ
ュールが実装されている場合には、メモリモジュールが
正しく実装さていると判断される（ステップＳ２０２の
ＹＥＳ）。この場合、システムＢＩＯＳは、通常通りメ
モリモジュールの初期化を行った後、オペレーティング
システムを起動するためのブートストラップ処理を実行
する（ステップＳ２０５）。
張メモリスロット１０１，１０２，１０３にメモリモジ
ュールが実装されている場合には、メモリモジュールが
正しく実装さていると判断される（ステップＳ２０２の
ＹＥＳ）。この場合、システムＢＩＯＳは、通常通りメ
モリモジュールの初期化を行った後、オペレーティング
システムを起動するためのブートストラップ処理を実行
する（ステップＳ２０５）。
【００４８】一方、ひとつでもメモリモジュールが装着
されてない拡張メモリスロットが存在する場合には、メ
モリモジュールの実装状態が誤っていると判断される
（ステップＳ２０２のＮＯ）。この場合、システムＢＩ
ＯＳは、グラフィクスコントローラ２０の初期化を行っ
た後（ステップＳ２０３）、そのグラフィクスコントロ
ーラ２０を用いて警告メッセージ（ウォーニングメッセ
ージ）を画面表示し、ユーザに対してメモリモジュール
を正しく実装し直した後にシステムを再起動するよう要
求する（ステップＳ２０４）。
されてない拡張メモリスロットが存在する場合には、メ
モリモジュールの実装状態が誤っていると判断される
（ステップＳ２０２のＮＯ）。この場合、システムＢＩ
ＯＳは、グラフィクスコントローラ２０の初期化を行っ
た後（ステップＳ２０３）、そのグラフィクスコントロ
ーラ２０を用いて警告メッセージ（ウォーニングメッセ
ージ）を画面表示し、ユーザに対してメモリモジュール
を正しく実装し直した後にシステムを再起動するよう要
求する（ステップＳ２０４）。
【００４９】（第４実施形態）図６には、本発明の第４
実施形態に係るコンピュータシステムの構成が示されて
いる。本第４実施形態は、図４および図５で説明した第
３実施形態に比し、メモリモジュールの装着の有無を検
出するための仕組みだけが異なっており、他の点は全て
第３実施形態と同じである。
実施形態に係るコンピュータシステムの構成が示されて
いる。本第４実施形態は、図４および図５で説明した第
３実施形態に比し、メモリモジュールの装着の有無を検
出するための仕組みだけが異なっており、他の点は全て
第３実施形態と同じである。
【００５０】すなわち、拡張メモリスロット１０１，１
０２，１０３には、それぞれメモリモジュールが装着さ
れた場合にはそのメモリモジュール内のグランド端子に
接続される信号線路が導出されている。これら信号線路
は、ＰＣＩ−ＩＳＡブリッジ１９のメモリモジュール検
出回路１９４に接続されている。各信号線路はシステム
内では図示のようにプルアップされているので、該当す
る拡張メモリスロットにメモリモジュールが装着されて
いない場合には“Ｈ”レベル、装着されている場合には
“Ｌ”レベルに設定される。
０２，１０３には、それぞれメモリモジュールが装着さ
れた場合にはそのメモリモジュール内のグランド端子に
接続される信号線路が導出されている。これら信号線路
は、ＰＣＩ−ＩＳＡブリッジ１９のメモリモジュール検
出回路１９４に接続されている。各信号線路はシステム
内では図示のようにプルアップされているので、該当す
る拡張メモリスロットにメモリモジュールが装着されて
いない場合には“Ｈ”レベル、装着されている場合には
“Ｌ”レベルに設定される。
【００５１】メモリモジュール検出回路１９４は、各信
号線路の電位に基づいて拡張メモリスロット１０１，１
０２，１０３それぞれについてメモリモジュールの実装
の有無を検出し、その検出結果をＰＣＩ−ＩＳＡブリッ
ジ１９のレジスタなどにセットする。このレジスタの値
をリードすることにより、システムＢＩＯＳは、メモリ
モジュールの実装状態が誤っているか否か、つまり、ひ
とつでもメモリモジュールが装着されていない拡張メモ
リスロットが存在するか否かを判断することができる。
号線路の電位に基づいて拡張メモリスロット１０１，１
０２，１０３それぞれについてメモリモジュールの実装
の有無を検出し、その検出結果をＰＣＩ−ＩＳＡブリッ
ジ１９のレジスタなどにセットする。このレジスタの値
をリードすることにより、システムＢＩＯＳは、メモリ
モジュールの実装状態が誤っているか否か、つまり、ひ
とつでもメモリモジュールが装着されていない拡張メモ
リスロットが存在するか否かを判断することができる。
【００５２】以上説明したように、本発明の各実施形態
によれば、拡張メモリスロットに対するメモリモジュー
ルの実装状態が正しいかどうか検出し、正しくない場合
には、警告メッセージを表示して正しく実装し直すよう
にユーザに促すことにより、メモリモジュールの実装形
態を制限することが可能となる。
によれば、拡張メモリスロットに対するメモリモジュー
ルの実装状態が正しいかどうか検出し、正しくない場合
には、警告メッセージを表示して正しく実装し直すよう
にユーザに促すことにより、メモリモジュールの実装形
態を制限することが可能となる。
【００５３】なお、警告メッセージを画面表示する代わ
りに、音や、ＬＥＤランプで警告したり、アニメーショ
ン表示によって警告を行うようにしても良い。
りに、音や、ＬＥＤランプで警告したり、アニメーショ
ン表示によって警告を行うようにしても良い。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
拡張メモリスロットに対してメモリモジュールが正しく
実装されているどうかを検出することによって、拡張メ
モリスロットに対するメモリモジュールの実装形態を制
限できるようになり、高速メモリを使用するシステムに
おける動作の信頼性の向上を図ることが可能となる。
拡張メモリスロットに対してメモリモジュールが正しく
実装されているどうかを検出することによって、拡張メ
モリスロットに対するメモリモジュールの実装形態を制
限できるようになり、高速メモリを使用するシステムに
おける動作の信頼性の向上を図ることが可能となる。
【図１】本発明の第１実施形態に係るコンピュータシス
テムの構成を示すブロック図。
テムの構成を示すブロック図。
【図２】同第１実施形態のシステムで実行されるメモリ
実装状態チェック処理の手順を示すフローチャート。
実装状態チェック処理の手順を示すフローチャート。
【図３】本発明の第２実施形態に係るコンピュータシス
テムの構成を示すブロック図。
テムの構成を示すブロック図。
【図４】本発明の第３実施形態に係るコンピュータシス
テムの構成を示すブロック図。
テムの構成を示すブロック図。
【図５】同第３実施形態のシステムで実行されるメモリ
実装状態チェック処理の手順を示すフローチャート。
実装状態チェック処理の手順を示すフローチャート。
【図６】本発明の第４実施形態に係るコンピュータシス
テムの構成を示すブロック図。
テムの構成を示すブロック図。
１１…ＣＰＵ １２…ホスト−ＰＣＩブリッジ １３，１５…拡張メモリスロット １４，１６…メモリモジュール １７，１８…アナログスイッチ １９…ＰＣＩ−ＩＳＡブリッジ ２０…グラフィクスコントローラ ２２…ＢＩＯＳ−ＲＯＭ １２１…メモリコントローラ １４１，１６１…ＥＥＰＲＯＭ １０１〜１０３…拡張メモリスロット １９１，１９３…スイッチ制御回路 １９２，１９４…メモリモジュール検出回路 ２０１〜２０３…メモリモジュール ３０１〜３０３…ＥＥＰＲＯＭ
Claims (10)
- 【請求項１】 メモリモジュールを装着するための複数
の拡張メモリスロットを有するコンピュータシステムに
おいて、 メモリバスを介して前記複数の拡張メモリスロットに接
続され、前記各拡張メモリスロットのメモリモジュール
を制御するメモリコントローラと、 メモリモジュールが装着されている拡張メモリスロット
と非装着の拡張メモリスロットを検出するための検出手
段と、 前記検出手段を用いて、メモリモジュールが装着されて
いる拡張メモリスロットよりも前記メモリコントローラ
側から見て物理的に遠い位置に、メモリモジュールが非
装着の拡張メモリスロットが存在するか否かを判別し、
存在する場合には警告を発生する制御手段とを具備する
ことを特徴とするコンピュータシステム。 - 【請求項２】 前記検出手段による検出処理は前記コン
ピュータシステムの電源投入時に実行され、 前記制御手段は、メモリモジュールが装着されている拡
張メモリスロットよりも前記メモリコントローラ側から
見て物理的に遠い位置に、メモリモジュールが非装着の
拡張メモリスロットが存在する場合には、前記コンピュ
ータシステムの起動処理の実行を禁止することを特徴と
する請求項１記載のコンピュータシステム。 - 【請求項３】 前記各拡張メモリスロットには、前記メ
モリバスとは別個に、メモリモジュールが装着されてい
るか否かを識別するための信号線路が設けられており、 前記検出手段は、前記信号線路を用いて、メモリモジュ
ールが装着されている拡張メモリスロットと非装着の拡
張メモリスロットを検出することを特徴とする請求項１
記載のコンピュータシステム。 - 【請求項４】 前記信号線路は、メモリモジュール内に
設けられた属性情報記憶用メモリからデータをリードす
るための信号線路であることを特徴とする請求項３記載
のコンピュータシステム。 - 【請求項５】 前記信号線路は、メモリモジュール装着
時にそのメモリモジュール内の接地端子に接続される信
号線路であることを特徴とする請求項３記載のコンピュ
ータシステム。 - 【請求項６】 メモリモジュールを装着するための複数
の拡張メモリスロットを有し、拡張メモリスロットに装
着されたメモリモジュール内の配線を介して、前段側か
ら後段側の拡張メモリスロットにメモリバス上の信号が
伝達されるように構成されたコンピュータシステムにお
いて、 メモリバスを介して、前記各拡張メモリスロットのメモ
リモジュールを制御するメモリコントローラと、 メモリモジュールが装着されていない拡張メモリスロッ
トの存在の有無を検出し、存在する場合には警告を発生
する制御手段とを具備することを特徴とするコンピュー
タシステム。 - 【請求項７】 コンピュータシステムに設けられた複数
の拡張メモリスロットへのメモリモジュールの実装形態
を制限するためのメモリ実装制限方法であって、 メモリモジュールが装着されている拡張メモリスロット
と非装着の拡張メモリスロットを検出し、 メモリモジュールが装着されている拡張メモリスロット
よりもメモリコントローラ側から見て物理的に遠い位置
に、メモリモジュールが非装着の拡張メモリスロットが
存在するか否かを判別し、 存在する場合には警告を発生することを特徴とするメモ
リ実装制限方法。 - 【請求項８】 前記メモリモジュールが装着されている
拡張メモリスロットと非装着の拡張メモリスロットを検
出する処理は、前記コンピュータシステムの電源投入時
に実行され、 メモリモジュールが装着されている拡張メモリスロット
よりも前記メモリコントローラ側から見て物理的に遠い
位置に、メモリモジュールが非装着の拡張メモリスロッ
トが存在する場合には、前記コンピュータシステムの起
動処理の実行を禁止することを特徴とする請求項７記載
のメモリ実装制限方法。 - 【請求項９】 メモリモジュールを装着するための複数
の拡張メモリスロットを有し、拡張メモリスロットに装
着されたメモリモジュール内の配線を介して、前段側か
ら後段側の拡張メモリスロットにメモリバス上の信号が
伝達されるように構成されたコンピュータシステムに適
用されるメモリ実装制限方法であって、 メモリモジュールが装着されていない拡張メモリスロッ
トの存在の有無を検出し、 存在する場合には警告を発生することを特徴とするメモ
リ実装制限方法。 - 【請求項１０】 前記メモリモジュールが装着されてい
ない拡張メモリスロットの存在の有無を検出する処理
は、前記コンピュータシステムの電源投入時に実行さ
れ、 メモリモジュールが装着されていない拡張メモリスロッ
トが存在する場合には、前記コンピュータシステムの起
動処理の実行を禁止することを特徴とする請求項９記載
のメモリ実装制限方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185861A JP2001014222A (ja) | 1999-06-30 | 1999-06-30 | コンピュータシステムおよびメモリ実装制限方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185861A JP2001014222A (ja) | 1999-06-30 | 1999-06-30 | コンピュータシステムおよびメモリ実装制限方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001014222A true JP2001014222A (ja) | 2001-01-19 |
Family
ID=16178175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11185861A Pending JP2001014222A (ja) | 1999-06-30 | 1999-06-30 | コンピュータシステムおよびメモリ実装制限方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001014222A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7185166B2 (en) | 2002-12-13 | 2007-02-27 | Samsung Electronics Co., Ltd. | Computer system and method for determining operation in a multi-channel mode |
| CN100367208C (zh) * | 2004-07-07 | 2008-02-06 | 英业达股份有限公司 | 依序选择可开机的内存模块进行开机的方法 |
| CN100451985C (zh) * | 2005-12-30 | 2009-01-14 | 英业达股份有限公司 | 内存模块安装状态检测方法及系统 |
| US7774535B2 (en) | 2008-06-19 | 2010-08-10 | Kabushiki Kaisha Toshiba | Memory system and memory device |
-
1999
- 1999-06-30 JP JP11185861A patent/JP2001014222A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7185166B2 (en) | 2002-12-13 | 2007-02-27 | Samsung Electronics Co., Ltd. | Computer system and method for determining operation in a multi-channel mode |
| CN100367208C (zh) * | 2004-07-07 | 2008-02-06 | 英业达股份有限公司 | 依序选择可开机的内存模块进行开机的方法 |
| CN100451985C (zh) * | 2005-12-30 | 2009-01-14 | 英业达股份有限公司 | 内存模块安装状态检测方法及系统 |
| US7774535B2 (en) | 2008-06-19 | 2010-08-10 | Kabushiki Kaisha Toshiba | Memory system and memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6505278B1 (en) | Method for flashing ESCD and variables into a ROM | |
| US7877639B2 (en) | Systems and methods to provide failover support for booting embedded hypervisor from an internal non-volatile memory card | |
| US7447934B2 (en) | System and method for using hot plug configuration for PCI error recovery | |
| US7739487B2 (en) | Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from | |
| US6321287B1 (en) | Console redirection for a computer system | |
| US10909247B2 (en) | Computing device having two trusted platform modules | |
| US20070168738A1 (en) | Power-on error detection system and method | |
| US20170168747A1 (en) | Intelligent memory support for platform reset operation | |
| CN107168829B (zh) | 一种确保服务器系统双bios安全可信运行的方法及系统 | |
| JPH08161279A (ja) | マルチプロセッサシステム | |
| US20050039081A1 (en) | Method of backing up BIOS settings | |
| JP2006302287A (ja) | 冗長ｉ／ｏインターフェース管理 | |
| US5809330A (en) | Conflict free PC in which only the I/O address of internal device is change when it is determined that the I/O address is overlap by expansion device | |
| US7966486B2 (en) | Computer system with dual basic input output system and operation method thereof | |
| US7676622B2 (en) | System and method for improved bus communication | |
| US8443234B2 (en) | Bios refresh device and method using the same | |
| JP2001265708A (ja) | 電子機器及び電子機器の基板 | |
| JP4409681B2 (ja) | 情報処理装置及び情報処理装置のメモリ制御方法 | |
| US10725845B2 (en) | Methods of operating memory system | |
| JP5413595B2 (ja) | 集積回路装置、電子機器 | |
| US6567868B1 (en) | Structure and method for automatically setting the CPU speed | |
| JP2001014222A (ja) | コンピュータシステムおよびメモリ実装制限方法 | |
| US20050257095A1 (en) | Apparatus and method for detecting and indicating faults on a motherboard | |
| US7299331B2 (en) | Method and apparatus for adding main memory in computer systems operating with mirrored main memory | |
| CN101364197A (zh) | 应用于计算机系统的外接式开机自测装置与其计算机系统 |