TW478168B - Non-volatile semiconductor memory device - Google Patents
Non-volatile semiconductor memory device Download PDFInfo
- Publication number
- TW478168B TW478168B TW089125905A TW89125905A TW478168B TW 478168 B TW478168 B TW 478168B TW 089125905 A TW089125905 A TW 089125905A TW 89125905 A TW89125905 A TW 89125905A TW 478168 B TW478168 B TW 478168B
- Authority
- TW
- Taiwan
- Prior art keywords
- block
- memory
- storage area
- data
- memory element
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Description
478168 經濟部智慧財產局員工消費合作社印製 A7 B7__五、發明說明(、) 本發明之背景 1 . 本發明之領域 本發明一般係關於非依電性半導體記憶體裝置,並 且’尤其是關於具有保護功能以防止由於錯誤的寫入操作 而損害資料之一種非依電性半導體記憶體裝置。 2. 相關技術之說明 習見地,快閃記憶體具有保護功能以防止由於錯誤的 寫入操作而損害資料。快閃記憶體中之記憶胞陣列被分割 成爲消除單元之記憶體區塊,並且對各消除單元提供保 護。各區塊之尺寸一般是64千位元組。爲了對於更小的 單元提供保護,需減小記憶體區塊之尺寸。但是,記憶體 κ塊哼際上彼k是無關的。如果區塊尺寸太小,則晶片尺 1成爲太大。當區塊大小是爲64千位元組時,則4-百萬 位元記憶體包含8個記憶體區塊,並且一組8-百萬位元記 憶體包含1 6個記億體區塊。一組快閃記憶體包含非依電 性記憶體裝置,該裝置儲存如同記憶體區塊數目之相同數 1】的保護資訊片斷,並且各區塊使用非依電性記億體元件 而被保護。 同時,隨著快閃記憶體在容量上之增加,32-百萬位元 快閃,S憶體以及64-百萬位元快閃記憶體亦已被發展出。 〜祖64-百萬位元記憶體包含1 64個記憶體區塊。因此, 常一組記憶體內部記憶體區塊數目增加時,則亦需要相同 数冃之儲存保護資訊的非依電性記憶體元件。結果’晶片 4寸同時也增加。因此,在大容積記憶體中,即時地提供 (請先閱讀背面之注意事項再本頁)
訂---------線I • · <
4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 478168 A7 B7
經濟部智慧財產局員工消費合作社印製 五、發明說明(> ) 對於多數個記憶體區塊之保護,以便減低非依電性記憶體 元件所需的數目並且也減小晶片尺寸。 在一組快閃記憶體中,包含儲存資訊(例如’製造商資 訊)的一組儲存區域以及一組主要儲存區域。這樣的儲存區 域被稱爲隱藏區塊。一旦隱藏區塊被提供保護,則被保護 狀態不能被消除。隱藏區塊之尺寸隨著快閃記憶體型式而 變化,例如,在5 1 2位元組至64千位元組的範圍。 當一組程式在快閃記憶體上被執行時,則將被程式化 之區塊的保護狀態應該在執行程式前從記憶體元件中被讀 取。如果區塊應該被保護,則一程式電壓被產生以便提供 保護。 第1圖是習見的快閃記億體1 00結構的分解圖。這快 閃記憶體1 〇〇包含一組主要儲存區域1 0 1、一組隱藏區塊 104、y-解碼器106-1至106_4、一組位址緩衝器110、一 組區塊選擇解碼器1 1 1、一組X-預解碼器1 1 2、一組隱藏 區塊X-預解碼器1 1 3、一組保護狀態記憶體元件族群1 1 4、 一組程式電壓產生電路115、以及一組感應放大器和輸入/ 輸出緩衝單元116。主要儲存區域101包含消除單元(區 域)10 1-1至101-n、以及X-解碼器102和103。隱藏區塊104 具有隱藏區塊X-解碼器105。 當資料從快閃記憶體1〇〇被讀取時,一組位址被輸進 入位址緩衝器1 1 0。位址緩衝器Π 〇接著依據被輸入位址 而傳送區塊位址至區塊選擇解碼器Π 1。從區塊選擇解碼 器1 1 1被輸出的區塊選擇信號以及從位址緩衝器1 1 0被供 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝-----:.---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 478168 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(> ) 應的列位址被X-預解碼器Π 2所解碼,並且X-預解碼器1 1 2 二輸出被傳送至X-解碼器102和103。X-解碼器1〇2和103 選擇記憶胞之一組字組線。y-解碼器106-1至106-4接著 依據區塊選擇信號選擇一組位元線以及一組行位址。因爲 如此,故儲存在被選擇記億胞中之資料被傳送至一組資料 匯流排線,並且接著當作爲輸出資料經由感應放大器以及 輸入/輸出緩衝單元1 16而被輸出。 當資料被儲存在快閃記憶體1 00中時,亦即,當程式 拽執行時,程式執行命令被輸入。當收到程式執行命令時, 對應至具有一組將被程式規劃的記憶胞之區塊的保護狀態 記憶體元件中被儲存的資訊被檢查。如果被儲存在保護狀 態記憶體元件中的資訊是在一種非被保護狀態(亦即,不需 要保護之狀態),如同上述從快閃記憶體中讀取資料的情 況,依據利用執行程式而被輸入的位址以及依據該被輸入 资料在程式電壓產生電路1 1 5中被產生的程式電壓,輸入 資料被儲存在被選擇的記憶胞中。相比之下,如果被儲存 /£保護狀態記憶體元件中之資訊是在被保護狀態中(亦即, 需要保護之狀態),則程式電壓產生電路1 1 5不被引動,因 而不產生程式電壓。在這樣的情況中,一組記憶胞也依據 如同上述讀取資料之情況之相同方式被輸入之位址而被選 擇 > 但是,由於不具有程式電壓’故程式不在被選擇的記 憶胞上被執行。 同時,當在隱藏區塊1 04上讀取被進行或者程式被執 行時,隱藏區塊存取命令1 2 3被輸入隱藏區塊x -預解碼器 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再本頁)
-----:----訂---------
^168 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(彳 1 1 3以及保護狀態記憶體元件族群1 1 4的隱藏區塊記憶體 圮件中。在隱藏區塊1 〇4中之字組線接著經由隱藏區塊X-解碼器1 〇 5被選擇,並且如同上述在主要儲存區域1 0 1中 敁選擇記億胞上進行讀取或者執行程式之情況的相同方 式,在隱藏區塊中被選擇記憶胞上的讀取被進行或者程式 被執行。 第2A至2C圖展示一種習見的保護方法。在這圖形中, 如第1圖之相同構件以相同的參考號碼被表示。如第2A ii 2C圖所展示,保護狀態記憶體元件族群Π 4包含一組 判斷電路202以及儲存將被保護的記憶體區塊之保護狀態 之非依電性記憶體元件20 1 _1至20 1-4。對於非依電性記 憶體裝置201-1至201-4以及記憶體區塊101-1至101-4, 被指定的數目(1)至(4)指示區塊位址。 第2Α圖展示一種狀態,其中沒有資料被儲存在任何 的區塊101-1至101-4中,並且沒有提供保護。在這狀況 中,64-千位元組資料將被寫入具有區塊位址(2)的區塊中。 常程式被執行時,被儲存在區塊位址(2)上之非依電性 記憶體裝置201-2的資訊從保護狀態記憶體元件族群114 tf先被讀取。如果被儲存在非依電性記憶體元件20 1 -2的 资訊是π〇”,則具有區塊位址(2)之區塊是在非被保護狀態 屮、,如果被儲存在非依電性記憶體元件20 1 -2的資訊是 ” 1 ”,則具有區塊位址(2)之區塊是在被保護狀態中。在第2Α _展示之情況中,” 從非依電性記憶體元件2 0 1 -2被讀 収,因此,具有區塊位址(2)之區塊是在非被保護狀態中’ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝-----1---訂---------線 (請先閱讀背面之注意事項再填寫本頁) /«168 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明(令) 並且程式電壓利用程式電壓產生電路1 1 5被產生。具有區 塊位址(2)之區塊,如同參考第1圖被說明的相同方式,依 據被輸入之位址被選擇,並且64-千位元組輸入資料被寫 入具有區塊位址(2)之區塊中。在保護狀態記憶體元件族群 I 1 4中之非依電性記憶體元件20 1 -2," 1 "被寫入以便指示 被保護狀態。 第2 B圖展示一種情況,其中更多的資料被添加至具 有區塊位址(2)之區塊中,該區塊已經保持有資料並且被保 護。被儲存在具有區塊位址(2)之非依電性記憶體元件201 _2 的資訊從保護狀態記憶體元件族群1 1 4中被讀取。在這情 況中,因爲” 1 ”從非依電性記憶體元件20 1 -2被讀取,故具 有區塊位址(2)之區塊是在被保護狀態中。因此,沒有程式 電壓被程式電壓產生電路Π 5所產生,並且感應放大器以 及輸入/輸出緩衝單元1 1 6不被引動。如在第1圖中展示情 況之說明,即使一組位址從外部被輸入,亦沒有資料被寫 人具有區塊位址(2)的區塊中。 第2C圖展示一種情況,其中當具有區塊位址(2)之非 依電性記憶體元件20 1 -2被保護時,64-千位元組資料被寫 人具有區塊位址(4)之區塊中。在這情況中,資料被寫入具 有區塊位址(4)之區塊中,並且” 1 ”被寫入保護狀態記憶體 记件族群1 1 4中之非依電性記憶體元件20 1 -4。 敁近,隨著快閃記憶體容量之增加,一種即時提供多 數個記憶體區塊之保護方法更頻繁地被採用。結果,對於 大尺寸之資料,例如,256-千位元組資料,可提供保護。 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) • I I ϋ I n n ·ϋ 一5、· ϋ ϋ n ϋ >ϋ n I I (請先閱讀背面之注意事項再13!^本頁)
478168 A7 B7 五、發明說明(b ) 但是,被保護之資料數量一般是不大於256千位元組,並 ϋ很大比率之被保護區域被留下而未被使用。例如,當被 保護之資料數量是1 〇〇千位元組之情況時,沒有資料被儲 存在其餘的156-千位元組資料區域中。 在隱藏模式中,具有少數位元組的資料被寫入隱藏區 塊中 旦 中之其餘區
經濟部智慧財產局員工消費合作社印製 域不能被使用。但是,有漸多要求在隱藏區塊其餘區域中 寫入資料,而不需毀壞已經被寫入之資料。 爲滿足這樣的要求,各區塊之尺寸應該被減低。但是, 如上面所述,較小的區塊導致記憶體元件尺寸之增加。 更進一步地,與主要儲存區域之存取相比較,隱藏區 塊之存取需要一較小的區域。因此,同時也有一個需求, 就是使得存取不需要輸入一組位址。但是,目前爲止,必 須輸人一組位址以便選擇隱藏區塊之記憶胞。 本發明之槪要 本發明之一般目的是提供消除上述不利條件之一種非 依電性半導體記憶體裝置。 本發明更特定的目的是提供一種非依電性半導體記憶 體裝置,其可保護各區塊而不需要增加記憶體元件區域, 並且在隱藏模式中於沒有位址被輸入之隱藏區塊中達成對 記憶胞的存取。 本發明之上面目的利用可電氣地重寫非依電性半導體 記憶體裝置而被達成,該裝置包含:儲存保護資訊之Κ組 非依電性記憶體元件;儲存關於保護狀態資訊之非依電性 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 478168 A7 B7 _ 五、發明說明(1 ) 記憶體元件;以及邏輯地被分割成爲2 κ或者較少組記憶體 區塊的儲存區域。在這裝置中,在儲存區域中依序記憶體 區塊上之寫入操作,依據被儲存在Κ組非依電性記憶體元 件中之保護資訊以及被儲存在非依電性記憶體元件中關於 保護狀態之資訊,而被禁止。 利用上面結構,寫入操作在第一區塊中邏輯地被進 行,並且該第一區塊接著被保護。在此,Κ組非依電性記 憶體元件儲存指示資料最後被寫入之區塊的資訊。同時, 指示被保護狀態之資訊被寫入儲存保護狀態之非依電性記 憶體元件中。因此,寫入操作在緊接於被儲存在Κ組非依 ‘?11性記憶體元件中之資訊所指示的最後寫入區塊之緊接區 塊中重新開始。因此,可防止被寫入資料的毀壞。 本發明上述目的也可利用可電氣地重寫之非依電性半 導體記憶體裝置而被達成,該裝置包含:儲存保護資訊之 Κ組非依電性記憶體元件;以及邏輯地被分割成爲2Κ或者 較少組記憶體區塊的儲存區域。在這裝置中,依序記憶體 區塊,依據被儲存在Κ組非依電性記憶體元件中之保護資 訊,而從儲存區域之被禁止寫入的狀態中被釋放。 在上面結構中,保護是永遠被提供。當資料將被寫入 時,在被保護資訊所指示之區塊中之寫入禁止被消除,如 同在寫入禁止可被消除的第一區塊一般。保護資訊被儲存 在Κ組非依電性記憶體元件中。在資料已被寫入之後,指 緊接著已被寫入資料之最後區塊的區塊之保護資訊被儲 存在Κ組非依電性記憶體元件中。因此,當更多的資料被 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----:. I I I 訂11111!· *^一 -- (請先閱讀背面之注意事項再9本頁)
^168 r
五、發明說明(s 經濟部智慧財產局員工消費合作社印製
舄入時’被寫入資料可被保護而免於損害。 從配合相關附圖的下面說明,本發明上面所述和其他 0的以及特點將成爲更明顯。 圖形之摘要說明 第1圖是一種習見的快閃記憶體結構之分解圖; 第2A至2C圖展示保護被寫入區塊之習見方法; 第3圖是本發明一組快閃記憶體結構之分解圖; 第4A至4C圖展示本發明快閃記憶體之第一實施例的 圖形; 第5 A至5 C圖展示本發明快閃記憶體之第二實施例的 圖形; 第6A以及6B圖展示本發明快閃記憶體之第三實施例 的圖形; 第7 A至7 B圖展示本發明快閃記憶體之第四實施例的 圖形; 第8A以及8B圖展示本發明快閃記憶體之第五實施例 的圖形:以及 第9A以及9B圖展示本發明快閃記憶體之第六實施例 的圖形。 較佳實施例之說明 下面是參考附圖之本發明實施例的說明。 第3圖展示依據本發明之一組快閃記憶體實施例的結 構。在這圖形中,如第1圖中之相同構件以相同參考號碼 表示。在第1圖展示之結構中,控制信號從保護狀態記億 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝-----^—訂---------線 (請先閱讀背面之注意事項再填寫本頁) ^168 五 、發明說明(巧 A7 B7 經濟部智慧財產局員工消費合作社印製 體元件族群Π 4被傳輸至程式電壓產生電路1 1 5。相比之 F,第3圖展示之結構中,保護狀態記憶體元件族群1 1 4 之輸出被供應至y解碼器106-1至106-4。在這樣的結構 中,將被保護區塊之解碼器不被選擇,因此沒有資料寫入 被進行。因此,區塊可被保護。 第4A至4C圖展示本發明之第一實施例。在這實施例 中,64-千位元組記憶體區塊(1)至(4)是邏輯地連續。換言 之,區塊位址(1)至(4)是邏輯地連續。如第4A至4C圖之 展示,64-千位元組記憶體區塊一組接一組地被保護。第4A 圖展示之保護狀態記憶體元件族群Π 4包含一組2-位元非 依電性記憶體元件4 0 1,該元件指示一組程式最後被執行 之位元,以及一組指示程式是否已被執行之1 -位元非依電 性記憶體元件402。如果該程式根本不被進行,則"〇”被儲 存在非依電性記憶體元件402中。如果該程式曾經被執行 --次,則” 1 ”被儲存在非依電性記億體元件402中。 第4A圖展示一種情況,其中沒有資料被儲存在任何 的記憶體區塊1 〇 1 · 1至1 〇 1 -4,並且也沒任何的記億體區 塊1 01-1至101-4被保護。在第4A圖中,64-千位元組資 料將被寫入。當程式被執行時,被儲存在保護狀態記億體 元件族群Π 4中之非依電性記憶體元件402的資訊被讀 取,在這情況中從非依電性記憶體元件402被讀取, 其指示程式尙未被執行。在保護狀態記憶體元件族群114 中之非依電性記憶體元件402也儲存指示區塊(1 )之値 (〇,〇)。因此,解碼器106-1自動地選擇區塊(1)。此處,也 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再1^本頁) 再 訂---------線
478168 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(、C ) π]*能以一組從外部被輸入的位址選擇區塊。64·千位元組資 料接著被寫入區塊(1)中,並且指示程式已被執行的"1”被 儲存在非依電性記憶體元件402。因爲在這情況中,最後 被寫入的區塊是區塊(1 ),該非依電性記憶體元件40 1保持 用以指示區塊(1)之(〇,〇)。應該注意到,被儲存在非依電性 記憶體元件401之(0,0)値指示區塊(1)、而(0,1)値指示區 塊(2)、(1,1)値指示區塊(3)、以及(1,0)値指示區塊(4)。 第4B圖展示一種情況,其中64-千位元組資料已被寫 入區塊(1)中,區塊(1)被保護,並且需要兩區塊之80-千位 元組資料將被寫入。當非依電性記憶體元件402儲存用以 指示程式已被執行之” 1 "時,非依電性記憶體元件40 1儲存 指示區塊(1)被保護之値(〇,〇)。在這情況中,一旦該程式被 執行,則區塊(1)不被選擇,但是該80千位元組資料被寫 入記憶體區塊(2)和(3 )中。當資料寫入操作被進行時,程 式電壓產生電路115產生一組程式電壓,因此資料被寫入 被選擇的記憶體區塊(2)和(3)中。但是,解碼器106-1不 被選擇,因而防止區塊(1 )中的錯誤寫入操作。在資料寫入 操作在區塊(3)上被達成之後,用以指示被保護區塊(1)至(3) 之値(1,1 )被儲存在非依電性記憶體元件40 1中。 第4C圖展示記憶體區塊(1)至(3)被保護的一種情況, 並且64-千位元組資料將被添加。在這情況中,因爲非依 電性記憶體元件401擁有指示記憶體區塊(1)至(3)被保護 之値(1,1),故記憶體區塊(1)至(3)不被選擇並且64-千位元 組資料被寫入區塊(4)中。 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝-----L---訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 ^-------B7___ $ '發明說明(U ) 如上所述,非依電性記憶體元件40 1儲存指示最後被 寫入區塊的値,因此一組緊接著之資料寫入操作可從緊接 於最後被寫入區塊的區塊開始。因此,該被寫入資料不會 被毀壞。 第5A至5C圖展示本發明之第二實施例。在這實施例 中,所有的記憶體區塊在啓始步驟中被保護。第5A圖展 示之保護狀態記憶體元件族群1 1 4包含一組2位元非依電 性記憶體元件5 0 1,其指示程式可於那一區塊開始,以及 —組控制電路502,其接收非依電性記憶體元件50 1之輸 出以及從快閃記憶體外部被輸入的一組保護暫時消除命 令。 爲了執行在這實施例中之程式,該保護暫時消除命令 被輸入。在那之前,即使程式正被執行,任何解碼器106-1至1 06-4皆不被引動,並且保護狀態不被消除。 一旦保護暫時消除命令被輸入,則利用被儲存在非依 電性記憶體元件5 0 1之資訊所指示的區塊至記憶體區域中 最後區塊的被保護狀態被消除。 第5A圖展示沒有資料被儲存在任何的記憶體區塊 101-1至10|_4之情況,並且64-千位元組資料將被寫入。 因爲被儲存在非依電性記憶體元件501的資訊是(〇,〇),一 旦該保護暫時消除命令被輸入,則區塊(1 )至最後區塊的被 保護狀態皆被消除。64-千位元組資料接著被儲存在區塊(1 ) 中。用以指示下一個區塊(2)之資訊(0,1)接著被儲存在非依 ?t性記憶體元件5 0 1中。當保護暫時消除命令被中止時, 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再本頁) 贫·--------線
經濟部智慧財產局員工消費合作社印製 478168 A7 B7
經濟部智慧財產局員工消費合作社印製 五、發明說明(\>) 所有在記憶體區域中的區塊再次被保護。 第5 B圖展示資料已經被儲存在區塊(1 )中之情況,並 且80-千位元組資料將被添加。當在第5A圖展示情況中 時’一旦保護暫時消除命令被輸入,因爲非依電性記憶體 元件501擁有在這地方指示區塊(2)的資訊(〇,1),故區塊(2) 至最後區塊的被保護狀態被消除。結果,該80千位元組 資料被儲存在記億體區塊(2)和(3)中。區塊(1)之解碼器 106-1不被引動,並且資料不會錯誤地被寫入區塊(1)中。 因爲資料寫入操作已被進行至區塊(3)上,用以指示下一個 區塊(4)之資訊(1,〇)被儲存在非依電性記憶體元件501中。 當保護暫時消除命令被中止時,所有在記憶體區域中的記 憶體區塊再一次被保護。 第5C圖展示64-千位元組資料進一步地被儲存之情 況。在這事例中,僅區塊(4)之被保護狀態被消除,並且64_ 千位元組資料被儲存在區塊(4)中。因此,沒有資料可錯誤 地被寫入記憶體區塊(1)至(3)中。 第6A和6B圖展示本發明之第三實施例。在這實施例 中,保護被提供於隱藏記憶體區塊。隱藏記憶體區塊由位 元601至608以及解碼器61 1至618所組成。因爲隱藏記 憶體區塊是小尺寸的,一區塊中僅有1位元’其是一保護 喟元、 第6A圖展示程式在隱藏記憶體區塊上被執行之情 況。第6 A圖展示之隱藏·區塊保護狀態記憶體元件族群Π 4 包含一組3位元非依電性記憶體元件62 1,其指示程式被 15 本紙張尺度顧中關家標準(CNS)A4規格(210 X 297公釐) ---------I---· -----^1--I---II--線 (請先閱讀背面之注意事項再填寫本頁) 五 、發明說明(〇 A7 B7 經濟部智慧財產局員工消費合作社印製 執行的最後位元,以及一組解碼器620,其解碼非依電性 記憶體元件62 1之輸出以及從外部被輸入的程式模式命 令° 第3圖展示之隱藏區塊存取命令被輸入’因此隱藏記 憶體區塊可被存取。這狀況被稱爲隱藏模式。 爲執行隱藏模式中之程式,在隱藏區塊保護狀態記憶 體元件族群1 1 4中之非依電性記憶體元件62 1內容首先被 讀取,並且程式模式命令以及非依電性記億體元件62 1之 輸出被解碼器620所解碼。因此,程式從緊接著被非依電 性記憶體元件62 1內容所指示位元之位元開始。 在第6Α圖展示之情況中,程式已被執行至位元603 上’並且非依電性記憶體元件62 1儲存指示位元603之値 (G,1,1)。在這情況中,更多的資料將被程式規劃。程式是 從下一個位元604開始,並且位元601至603所對應的解 碼器611至613不被引動。因此,沒有資料可錯誤地被寫 人位元601至603中。 第6 Β圖展示資料從隱藏記憶體區塊被讀.取之操作。 第3圖展示之隱藏區塊存取命令123被輸入,因此隱藏記 憶體區塊可被存取。因此,不需要從外部被輸入的位址, 資料即可從非依電性記憶體元件62 1中被指示之位元自動 地被讀取。在這樣的情況中,資料從最後被寫入的位元被 讀取。 第7Α和7Β圖展示本發明之第四實施例。在這實施例 中’另一保護被提供至隱藏記億體區塊。 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再本頁) 訂---------線i
478168 A7 B7
經濟部智慧財產局員工消費合作社印製 五、發明說明() 第7A圖展示隱藏記憶體區塊中之程式被執行的情 況。第7 A圖展示的隱藏-區塊保護狀態記憶體元件族群11 4 包含一組3位元非依電性記憶體元件62 1 ’其指示程式可 開始於那一位元’以及一組解碼器620 ’其解碼非依電性 記憶體元件62 1之輸出以及從外部被輸入之程式模式命令 和保護暫時消除命令。 爲執行隱藏模式中之程式,隱藏-區塊保護狀態記憶體 元件族群1 1 4中之非依電性記憶體元件62 1內容被讀取, 並且解碼器620解碼保護暫時消除命令和程式模式命令以 及非依電性記憶體元件62 1之輸出。因此,程式是從被非 依電性記憶體元件62 1內容所指示的位元開始。 在第7A圖展示之情況中,位元601至603已被程式 規劃,非依電性記憶體元件62 1儲存指示接著位元604之 値(1,1,1 ),並且更多的資料將被程式規劃。在這樣的情況 中,程式之執行是從被非依電性記億體元件62 1內容所指 示的位元604開始,並且,如第三實施例中,位元604至 608所對應的解碼器614至618被引動。位元601至603 所對應的解碼器6 1 1至6 1 3不會被引動。因此,錯誤的資 料寫入操作可被防止。 第7B圖展示從隱藏記憶體區塊中讀取資料之操作。 如上面之說明,第3圖展示之隱藏區塊存取命令1 23被輸 入以便引動隱藏記憶體區塊之存取。以此方式,在被非依 電性記憶體裝置62 1內容指示之位元前的位元資料自動地 被讀取。在這情況中,最後被寫入位元的資料被讀取。 17 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---— — — — — — — — — — · I I I l· I I I ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 478168 A7 B7 五、發明說明() (請先閱讀背面之注意事項再填氣本頁) 第8A和8B圖展示本發明之快閃記憶體的第五實施 例。這實施例之快閃記憶體具有一串列的存取埠。第8A [«和8B中,隱藏區塊保護狀態記憶體元件族群丨丨4包含 一組3位元非依電性記憶體元件62 1,其指示程式已被執 行至那一位元,以及一組解碼器62〇,其解碼非依電性記 憶體元件62 1之輸出以及從外部被輸入的程式模式命令。 在第6A圖和6B展示之第三實施例中,程式被執行並且資 料讀取操作僅被位元所達成。另一方面,在這實施例中, 手呈式的連續執行以及連續的讀取操作可被進行。因此,程 式可被執行並且資料讀取操作可在多數個位元上即時地被 達成。 經濟部智慧財產局員工消費合作社印製 第8A圖展示一種情況,其中位元601至603已被程 式規劃’非依電性記億體元件62 1儲存指示位元603的値 (〇, 1,1),並且更多的資料被程式規劃在很少數的位元中(或 者在位元組單元記憶體中之很少數的位元組,或者在字組 單元記憶體中之很少數的字組)。在這情況中,程式連續地 從緊接著被非依電性記憶體裝置62 1內容所指示的位元603 之位元604開始而被執行。如第6A圖和6B展示之實施例, 位元601至603所對應的解碼器611至613從未被引動。 因此,錯誤的資料寫入操作可被防止。解碼器6 1 4 .至6 1 8 被控制,因此從第四位元604開始之記憶胞可順序地被選 擇並且在被選擇記憶胞中之資料寫入操作可順序地被達 成。 第8 B圖展示從隱藏記憶體區塊中讀取資料之操作。 18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^^168 B7
經濟部智慧財產局員工消費合作社印製 1、發明說明(山) 如上面之說明,第3圖展示之隱藏區塊存取命令123被輸 入以便引動隱藏記億體區塊之存取。因此,不需要從外部 被輸入位址,從第一位址至被非依電性記憶體裝置62 1指 示的最後位元之資料可順序地被讀取。如上面之說明,在 隱藏模式中,不需要輸入從外部供應的位址。 第9A圖和9B展示本發明之快閃記億體之第六實施 例。這實施例之快閃記億體具有一串列的存取埠。在第9A 和9B圖中,第3圖展示之隱藏-區塊保護狀態記憶體元件 族群Π 4包含3位元非依電性記憶體元件62 1,其指示執 行程式可從那一位元開始,以及一組解碼器620,其解碼 非依電性記憶體元件621之輸出以及從外部被輸入之程式 模式命令和保護暫時消除命令。 第7A和7B圖展示之第四實施例中,程式被執行並且 資料讀取僅利用位元而達成。另一方面,在這實施例中, 程式的連續執行以及連續資料讀取操作是可能的。因此, 程式可被執行以及資料讀取操作可在多數個位元上即時地 被達成。 在第9A圖展示之情況中,位元601至603已被程式 規劃,非依電性記憶體元件62 1儲存指示緊接著位元603 之位元的値(1 , 1 . 1 ),並且更多的資料將被程式規劃於少數 的位元中(或者在位元組單元記憶體之少數的位元組,或者 在字組單元記憶體中之少數的字組)。在這樣的情況中’程 式之執行是從被非依電性記憶體元件62 1內容指示的位元 6 04開始。如第7A和7B圖展示之實施例中,位元604至 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -------------裝-----:.---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 478168
五、發明說明(q) 608對應的解碼器614至618被引動,然而位元60 1至603 對應的解碼器611至613不被引動。因此,錯誤的資料寫 入操作可被防止。 第9B圖展示從隱藏記憶體區塊讀取資料的操作。如 上面之說明,隱藏區塊存取命令123被輸入以便引動隱藏 記憶體區塊之存取。因此,不需要從外部被輸入之位址, 從第一位址至被非依電性記憶體裝置62 1內容所指示之第 一位元之前位元的資料可順序地被讀取。如上面之說明, 在隱藏模式中不需要從外部輸入一組位址。 本發明不受限制於特定地被揭露之實施例,並且在不 脫離本發明之範疇內可以有許多的變化和修改。 本申請是依據2000年5月建檔之日本優先權申請編 號2000- 1 33 7652的檔案,其整個內容作爲此處之參考。 (請先閱讀背面之注意事項再 ~tr——_------線
經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 478168 A7 B7
經濟部智慧財產局員工消費合作社印製 五、發明說明(\S) 元件標號對照表 100……快閃記憶體 101……主要儲存區域 101-1至101-n……消除單元(區域) 102……X-解碼器 103……X-解碼器 104……隱藏區塊 105……X-解碼器 106-1至106-4……y-解碼器 1 1〇……位址緩衝器 1 1 1……區塊選擇解碼器 1 12……X-預解碼器 1 13……隱藏區塊X-預解碼器 1 14……保護狀態記憶體晶片族群 1 15……程式電壓產生電路 1 16……感應放大器和輸入/輸出緩衝單元 120......位址輸入 121……程式執行命令 1 22......輸入/輸出資料 123……隱藏區塊存取命令 20 1 -1至20 1 ·4……非依電性記憶體元件 202……判斷電路 401……2-位元非依電性記憶體元件 21 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝-----Γ---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 478168 A7 B7 五、發明說明) 402 • 1 -位 元 非依 電 性記憶體 元 件 50 1 .2位 元 非依 電 性記憶體 元 件 502 •控制 電 路 60 1 至 608 ·. 位元 6 11 至 6 18·. 解碼 器 620 -解碼 器 62 1 ..非依 電 性記 憶 體元件 (請先閱讀背面之注意事項再本頁) *tri.^------線
經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 478168 A8 B8 C8 D8 六、申請專利範圍 1. 一種可電氣地重寫之非依電性半導體記憶體裝 置,其包含: 儲存保護資訊之κ組非依電性記憶體元件; 儲存關於一保護狀態資訊之一組非依電性記憶體元 件;以及 邏輯地被分割成爲2K組或者較少組記憶體區塊的儲存 區域, 其中在儲存區域中依序記億體區塊上之寫入操作,依 據被儲存在Κ組非依電性記憶體元件中之保護資訊以及被 儲存在該非依電性記憶體元件中關於保護狀態之資訊,而 被禁止。 2 . 如申請專利範圍第1項之非依電性半導體記憶體 裝置,其中被儲存在Κ組非依電性記憶體元件中之保護資 訊指示在儲存區域之依序記憶體區塊中將在寫入操作時被 保護之最後區塊。 經濟部智慧財產局員工消費合作社印製 3 .如申請專利範圍第2項之非依電性半導體記憶體 裝置,其中儲存區域中之第一區塊至被儲存在Κ組非依電 性記憶體元件中之保護資訊所指示之最後區塊的寫入操作 被禁止,並且資料從被儲存在κ組非依電性記憶體元件中 之保護資訊所指示之最後區塊之緊接著區塊開始被寫入。 4. 一種可電氣地重寫之非依電性半導體記憶體裝 置,其包含: 儲存保護資訊之Κ組非依電性記憶體元件;以及 邏輯地被分割成爲2Κ組或較少組記憶體區塊之儲存區 23 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 478168 A8 B8 C8 D8 六、申請專利範圍經 智 慧 財 產 局 消 費 合 作 社 印 製 域, 其中依序記憶體區塊,依據被儲存在K組非依電性記 憶體元件中之保護資訊,而從儲存區域中之被禁止寫入的 狀態被釋放。 5 . 如申請專利範圍第4項之非依電性半導體記憶體 裝置’其中被儲存在K組非依電性記憶體元件中之保護資 訊指示將從被禁止寫入狀態被釋放之依序記憶體區塊的第 一區塊。 6. 如申請專利範圍第5項之非依電性半導體記憶體 裝置,其中: 從儲存區域中之第一區塊至被儲存於K組非依電性記 憶體元件中之保護資訊指示之第一區塊之前的區塊之寫入 操作被禁止;並且 資料從被儲存在K組非依電性記憶體元件中的保護資 訊所指示之第一區塊開始順序地被寫入。 7·如申請專利範圍第1項之非依電性半導體記憶體 裝置,其中該儲存區域構成一組主要儲存區域。 8 . 如申請專利範圍第1項之非依電性半導體記憶體 裝置,其中該儲存區域構成除了主要儲存區域之外的一組 儲存區域。 9 .如申請專利範圍第8項之非依電性半導體記憶體 裝置’其中當依從一特別指令而存取除了該主要儲存區域 之外的其他儲存區域時,一組特定的記憶體區塊被儲存在 K組非依電性記憶體元件中之保護資訊所存取。 24 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂·--------線(請先閱讀背面之注意事項再填寫本頁) 478168 A8 B8 C8 D8 六、申請專利範圍 1 〇.如申請專利範圍第8項之非依電性半導體記憶體 裝置,其中: 在讀取模式中,被儲存在禁止寫入狀態之依序記憶體 區塊中的資料’從其第一區塊至最後區塊順序地被讀取; 並且 在寫入模式中,資料從第一記憶體區塊順序地被寫入 在寫入引動狀態之記憶體區塊之依序區塊內。 ---I I---訂·!;----線 (請先閱讀背面之注意事項再填@頁) "I經濟部智慧財產局員工消費合作社印製 25 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000133765A JP4463378B2 (ja) | 2000-05-02 | 2000-05-02 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW478168B true TW478168B (en) | 2002-03-01 |
Family
ID=18642183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089125905A TW478168B (en) | 2000-05-02 | 2000-12-05 | Non-volatile semiconductor memory device |
Country Status (4)
Country | Link |
---|---|
US (2) | US6535420B1 (zh) |
JP (1) | JP4463378B2 (zh) |
KR (1) | KR100587549B1 (zh) |
TW (1) | TW478168B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6718274B2 (en) * | 1999-08-05 | 2004-04-06 | 2Micro International Limited | Integrated PC Card host controller for the detection and operation of a plurality of expansion cards |
JP4184586B2 (ja) | 2000-09-28 | 2008-11-19 | 株式会社東芝 | 半導体記憶装置 |
KR100929143B1 (ko) * | 2002-12-13 | 2009-12-01 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
KR100492774B1 (ko) * | 2002-12-24 | 2005-06-07 | 주식회사 하이닉스반도체 | 라이트 보호 영역을 구비한 비휘발성 메모리 장치 |
CN101015021A (zh) * | 2004-05-11 | 2007-08-08 | 斯班逊有限公司 | 半导体器件及对半导体器件的控制方法 |
GB2444178B (en) * | 2004-05-11 | 2008-08-13 | Spansion Llc | Using sector protection information in a semiconductor memory device |
DE602005013344D1 (de) | 2005-01-19 | 2009-04-30 | St Microelectronics Srl | Erweiterte sichere Speicherzugriffsmethode und Archtitektur |
US20080189557A1 (en) * | 2005-01-19 | 2008-08-07 | Stmicroelectronics S.R.I. | Method and architecture for restricting access to a memory device |
KR100670405B1 (ko) * | 2006-03-07 | 2007-01-16 | 주식회사 텔레칩스 | 낸드 플래시 메모리를 이용한 디지털 오디오 방송 데이터관리 방법 |
DE602006008270D1 (de) * | 2006-03-29 | 2009-09-17 | St Microelectronics Srl | Verfahren und Vorrichtung zur Detektion von möglicher Korruption von Sektorschutzinformationen eines in einem bordeigenen flüchtigen Speicherarray gespeicherten nichtflüchtigen Speichers beim Einschalten |
US7574576B2 (en) | 2006-12-22 | 2009-08-11 | Spansion Llc | Semiconductor device and method of controlling the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975878A (en) * | 1988-01-28 | 1990-12-04 | National Semiconductor | Programmable memory data protection scheme |
US5513136A (en) * | 1993-09-27 | 1996-04-30 | Intel Corporation | Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations |
JPH0844628A (ja) | 1994-08-03 | 1996-02-16 | Hitachi Ltd | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 |
KR100197573B1 (ko) * | 1995-12-21 | 1999-06-15 | 윤종용 | 불휘발성 반도체 메모리 장치의 특정 어드레스에 대한 데이타 소거 및 프로그램 방지를 위한 회로 및 그 방법 |
US5818771A (en) * | 1996-09-30 | 1998-10-06 | Hitachi, Ltd. | Semiconductor memory device |
JP3884839B2 (ja) * | 1997-10-17 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5974500A (en) * | 1997-11-14 | 1999-10-26 | Atmel Corporation | Memory device having programmable access protection and method of operating the same |
JPH11283373A (ja) * | 1998-03-30 | 1999-10-15 | Well Cat:Kk | ライトプロテクト機能付きスタティク形ランダムアクセスメモリ |
JP3729638B2 (ja) * | 1998-04-22 | 2005-12-21 | 富士通株式会社 | メモリデバイス |
US6026016A (en) * | 1998-05-11 | 2000-02-15 | Intel Corporation | Methods and apparatus for hardware block locking in a nonvolatile memory |
US6009012A (en) * | 1998-06-03 | 1999-12-28 | Motorola Inc. | Microcontroller having a non-volatile memory and a method for selecting an operational mode |
-
2000
- 2000-05-02 JP JP2000133765A patent/JP4463378B2/ja not_active Expired - Fee Related
- 2000-11-22 US US09/717,296 patent/US6535420B1/en not_active Expired - Lifetime
- 2000-12-05 TW TW089125905A patent/TW478168B/zh not_active IP Right Cessation
- 2000-12-15 KR KR1020000076977A patent/KR100587549B1/ko not_active IP Right Cessation
-
2003
- 2003-02-04 US US10/357,372 patent/US6728136B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4463378B2 (ja) | 2010-05-19 |
KR100587549B1 (ko) | 2006-06-08 |
US20030117844A1 (en) | 2003-06-26 |
KR20010106086A (ko) | 2001-11-29 |
JP2001319484A (ja) | 2001-11-16 |
US6728136B2 (en) | 2004-04-27 |
US6535420B1 (en) | 2003-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7116578B2 (en) | Non-volatile memory device and data storing method | |
KR100483643B1 (ko) | 메모리 장치 | |
TWI231503B (en) | Semiconductor storage device | |
US8301829B2 (en) | Flash memory device and flash memory system including buffer memory | |
TW502441B (en) | Memory card, method for allotting logical address, and method for writing data | |
US20080028132A1 (en) | Non-volatile storage device, data storage system, and data storage method | |
TWI388980B (zh) | 非揮發性半導體記憶體系統及其資料寫入方法 | |
KR100251636B1 (ko) | 소형컴퓨터시스템인터페이스방식접속을위한메모리장치 | |
TW478168B (en) | Non-volatile semiconductor memory device | |
US20050050261A1 (en) | High density flash memory with high speed cache data interface | |
KR20030043934A (ko) | 비-휘발성 메모리에 대해 신뢰성이 높은 데이터 복사작동을 위한 신규 방법 및 구조 | |
KR19990007270A (ko) | 메모리 관리 방법 | |
JP2768618B2 (ja) | 半導体ディスク装置 | |
JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
WO1993011491A1 (en) | Memory card device | |
US20080126671A1 (en) | Nonvolatile memory system and a method of controlling nonvolatile memories | |
JP2007035120A (ja) | シーケンシャルアクセスメモリ | |
TW202117721A (zh) | 記憶體系統 | |
JPH0955091A (ja) | フラッシュメモリ装置 | |
JPH06162786A (ja) | フラッシュメモリを用いた情報処理装置 | |
JP2020149151A (ja) | 半導体記憶装置 | |
JP4273038B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリのデータ転送方法 | |
US20240053929A1 (en) | Data storage device and non-volatile memory control method | |
KR100627872B1 (ko) | 낸드 플래시 메모리의 데이터 기입 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |