TWI388980B - 非揮發性半導體記憶體系統及其資料寫入方法 - Google Patents

非揮發性半導體記憶體系統及其資料寫入方法 Download PDF

Info

Publication number
TWI388980B
TWI388980B TW096140448A TW96140448A TWI388980B TW I388980 B TWI388980 B TW I388980B TW 096140448 A TW096140448 A TW 096140448A TW 96140448 A TW96140448 A TW 96140448A TW I388980 B TWI388980 B TW I388980B
Authority
TW
Taiwan
Prior art keywords
data
memory
memory system
write
block
Prior art date
Application number
TW096140448A
Other languages
English (en)
Other versions
TW200834304A (en
Inventor
Yasuo Kudo
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200834304A publication Critical patent/TW200834304A/zh
Application granted granted Critical
Publication of TWI388980B publication Critical patent/TWI388980B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Description

非揮發性半導體記憶體系統及其資料寫入方法
此發明係關於一種非揮發性半導體記憶體系統，其具有一非揮發性半導體記憶體裝置及用以控制該裝置之讀取/寫入的控制器。
NAND型快閃記憶體係瞭解為電可重寫及非揮發性半導體記憶體(EEPROM)之一。NAND型快閃記憶體具有下列特徵：其單位單元區域係小於NOR型快閃記憶體之單位單元區域；而且易於增加容量。此外，儘管每一個單元的讀取/寫入速度比NOR型快閃記憶體之讀取/寫入速度慢，從而增加單元範圍(即，實體頁長度)，其中在單元陣列與頁緩衝器之間同時讀取/寫入資料，但可採用實質上較高的速率來執行讀取/寫入。
為使以上說明的特徵有效，將NAND型快閃記憶體用作各種重新編碼媒體，例如檔案記憶體、記憶卡及類似物。在NAND型快閃記憶體中，將在字線方向上配置的一組NAND單元單位界定為一區塊，其作為一資料抹除單元。為將資料重新寫入一區塊，在抹除一資料塊中的區塊之後需要寫入資料。
然而，通常發生此一情形：欲加以重新寫入的資料檔案區域之標頭位址係定位在一區塊的中途，而不欲加以重新寫入的另一資料檔案係寫入在同一區塊中。為共同抹除以上說明的區塊，有必要進行複製寫入操作以將不欲加以重新寫入的"另一資料檔案"快取至一備用區塊(例如參考JP－P2006－040264A)。
依據本發明之一方面，提供一種非揮發性半導體記憶體系統，其包含：一非揮發性半導體記憶體裝置，其具有由複數個區塊界定之一資料儲存區域，每一個區塊作為一抹除單元；以及一記憶體控制器，其經組態用以控制該非揮發性半導體記憶體裝置之讀取/寫入，其中採用從具有整數乘以區塊容量之一容量的一區塊之標頭位址將一資料單元寫入一資料區域的此類方式對該非揮發性半導體記憶體裝置進行寫入控制。
依據本發明之另一方面，提供一種非揮發性半導體記憶體系統的資料寫入方法，該系統的資料儲存區域係採用分別作為一抹除單元的多個區塊形成，該方法包含：採用從具有實際資料的一區塊之標頭位址嵌入某一區域以便將一未寫入區域保持在另一區塊中的此一方式將一資料單元之實際資料寫入該非揮發性半導體記憶體之該某一區域中；以及將虛設資料寫入該未寫入區域中，從而產生包含實際資料的資料單元並且該虛設資料佔據具有整數乘以區塊容量的容量之一資料區域。
以下參考附圖說明此發明之說明性具體實施例。
圖1顯示依據一具體實施例的一非揮發性半導體記憶體系統20之一組態。此記憶體系統20具有一NAND型快閃記憶體晶片21及用以控制其讀取/寫入之一記憶體控制器，其構成一記憶體模組(例如，記憶卡)。
快閃記憶體晶片21通常可採用多個晶片(例如兩個晶片，即晶片1及晶片2，如圖1所示)形成。即使包含多個晶片，但仍藉由一個記憶體控制器22控制此等晶片。將根據邏輯位址將所有安裝的記憶體晶片控制為一個邏輯記憶體。
換言之，一主機裝置存取沒有實體區塊位址(PBA)基礎但具有邏輯區塊位址(LBA)基礎的快閃記憶體。因此，此快閃記憶體系統20以下指LBA－NAND記憶體。
記憶體控制器22係一單晶片控制器，該控制器包含：一NAND快閃記憶體介面23，其用於記憶體晶片21與本身之間的資料傳輸；一主機介面25，其用於本身與一主機裝置之間的資料傳輸；一緩衝器RAM，其用以暫時儲存讀取/寫入資料等；一MPU 24，其用以控制資料傳輸；以及一硬體序列器27，其用以(例如)對在NAND型快閃記憶體21中讀取/寫入的韌體(FW)進行序列控制。
記憶體控制器22所需要的韌體(FW)係從快閃記憶體晶片21自動地讀出以採用初始設置模式加以傳輸至緩衝器RAM(資料暫存器)，其係就在通電後自動地執行。此資料讀取控制將在記憶體控制器22中採用硬體序列器27加以執行。
此處應注意，對於依據此具體實施例的LBA－NAND記憶體系統而言，並非本質上將記憶體晶片21及記憶體控制器22形成為彼此獨立的晶片。圖2顯示LBA－NAND記憶體20之一功能組塊，其中圖1所示的記憶體晶片21及記憶體控制器22係成整體形成於完美協調中；並且圖3顯示記憶體核心部分之單元陣列配置。
如圖3所示，記憶體單元陣列1係採用配置於其中的NAND單元單位(NAND字串)NU形成，每一個單元係採用串聯連接的複數個電可重寫及非揮發性記憶體單元(即，在此情況下為32個記憶體單元)M0至M31形成。
NAND單元單位NU之一端係經由一選擇閘極電晶體S1與一位元線BLe或BLo耦合；並且另一端係經由另一選擇閘極電晶體S2與一單元源極線CELSRC耦合。記憶體單元M0至M31之控制閘極係分別與字線WL0至WL31耦合；並且選擇閘極電晶體S1及S2之閘極係分別與選擇閘極線SGD及SGS耦合。
在字線方向上配置的一組NAND單元單位構成一區塊，其作為最小資料抹除單元。如圖3所示，在位元線方向上配置多個區塊。
佈置在位元線BLe及BLo之一端的係一感測放大器，其用以讀取並寫入單元資料；而佈置在字線之一端的係一列解碼器2，其用以選擇性地驅動字線及選擇閘極線。圖3顯示此一範例：鄰近偶數位元線BLe及奇數位元線BLo係經由一位元線選擇電路選擇性地與感測放大器電路3中的感測放大器S/A耦合。
命令、位址及資料係經由I/O控制電路13輸入；並且晶片啟用信號/CE、寫入啟用信號/WE、讀取啟用信號/RE以及其他外部控制信號係輸入至一邏輯控制電路14並作為時序控制信號。在命令暫存器8中解碼輸入命令。
控制電路6經組態用以控制資料傳輸並執行寫入/抹除/讀取之序列控制。狀態暫存器11係製備用以將LBA－NAND記憶體20之準備就緒/忙線狀態輸出至一準備就緒/忙線端子。除狀態暫存器11以外，製備另一狀態暫存器12以經由某一I/O埠將記憶體20之某些狀態(通過/失敗、準備就緒/忙線及類似狀態)傳授給主機裝置。
經由位址暫存器5將輸入位址傳輸至列解碼器2(包含預列解碼器2a及主要列解碼器2b)及行解碼器4。經由I/O控制電路13將輸入寫入資料載入感測放大器電路3(包含感測放大器3a及資料暫存器3b)中，而經由控制電路6及I/O控制電路13向外輸出讀取資料。
為產生操作模式所必需的各種高電壓，製備高電壓產生電路10。此高電壓產生電路10產生高電壓以回應從控制器6所供應的指令。
在以上說明的依據此具體實施例之LBA－NAND快閃記憶體系統中，始終控制欲加以寫入的資料單元以佔據具有整數乘以區塊容量(即，區塊大小D)之一資料區域，其標頭位址係一區塊之一。以下說明此寫入區域控制。
圖4顯示依據此具體實施例的快閃記憶體之一資料寫入情形。檔案資料A係(例如)採用實際資料A1及虛設資料A2形成。實際資料A1係從區塊BLK0之標頭位址寫入快閃記憶體中的區塊BLKi－1之半途位置；並且虛設資料A2係嵌入在區塊BLKi－1之其餘區域(即，部分頁區域)中。即，假定藉由圖4所示的區塊大小D界定一個區塊容量，則寫入檔案資料A以佔據資料區域D×i。
因此，至於按順序寫入的檔案資料B，其實際資料B1可從區塊BLKi之標頭位址加以寫入區塊BLKj中的半途位置。區塊BLKj之其餘部分頁與虛設資料B2一起加以嵌入，像檔案資料A之情況一樣。
依據檔案資料之類型決定如何使用以上說明的虛設資料。例如，將詳細說明下列兩種情況：情況1及情況2。
情況1：此類情況係檔案資料係選自(例如)音樂資料、電影資料及類似資料之一，並且主機裝置(或系統)能夠視需要地決定資料大小。若記錄資料之最終位址未達到一區塊之最終位址，則主機系統傳輸並記錄虛設資料以完全填充該區塊。例如，記錄資料之歷史資訊資料可用作虛設資料。或者，允許使其餘區域如原先一樣保持空白，並且僅記錄諸如該區塊之最終位址處的"檔案端部"標記之資訊，因此採用有效區域來處理其餘區域(即，將未寫入區域設定為禁止寫入區域)。此外，在電影資料記錄的情況下，幾秒或數秒的資料可加以寫入為虛設資料，其係在操作停止按鈕之後寫入。
情況2：此情況係難以改變資料大小，例如將檔案資料寫入在個人電腦(PC)上之一檔案中的此類情況。在此情況下，主機系統計算從該檔案資料之最終位址至一區塊之最終位址的其餘位址空間，並將虛設資料寫入在其餘位址空間中。在此情況下，與寫入資料、臨時隨機資料及類似資料鏈結的一種文字資料可用作虛設資料。此虛設資料將加以暫存為PC上的"有效資料"。或者，可有效地將其餘位址空間暫存為PC上的"有效資料區域"而無需將任何實際檔案資料寫入在其餘位址空間中。詳細而言，允許將其餘位址空間視為藉由主機系統或不良叢發所使用的一區域。
如以上所說明，包含在必要情況下附於實際資料之讀取資料及虛設資料的每一個資料單元係始終從一區塊之標頭位址寫入以佔據具有整數乘以區塊容量之一資料區域。依據此寫入控制方案，不會發生將不同檔案寫入一區塊中的此一情形。因此，為抹除不必要的檔案資料，可執行集體區塊抹除而無需執行複製寫入操作以快取不欲加以抹除的其他檔案資料。因此，將不會擾亂主機裝置的高速性能。
應注意，依據具有如下文說明的區段計數數值及區段位址(初始數值)輸入之寫入序列，一個資料單元中的實際資料係欲加以寫入的資料。
有效的係，虛設資料A2及B2之區域並非與此等虛設資料一起嵌入，而係設定為如保持空白的禁止寫入區域。禁止寫入區域可採用(例如)製備一保護暫存器以儲存對應於禁止寫入區域之禁止寫入位址(至少其標頭位址)的此一方式加以設定。此外，可執行虛設資料寫入或禁止寫入區域設定以回應使用記憶體系統的主機裝置之指令。或者，亦有效的係，快閃記憶體系統20中的記憶體控制器22在實際資料寫入之後自動地執行虛設資料寫入或禁止寫入區域設定。
在依據此具體實施例的LBA－NAND記憶體中，一個區段(例如，512位元組)作為用於資料讀取/寫入的資料傳輸單元，而且將SSFDC(固態軟磁碟卡)格式用作資料傳輸格式。藉由使用區段計數方案，一旦發佈一命令，則可以對多個區段繼續進行資料讀取/寫入。
例如，為寫入N個區段的資料，主機按順序輸入一寫入命令、區段計數數目(例如，第一區段計數(1位元組)及第二區段計數(1位元組))、邏輯區段位址(初始數值)、N個區段之寫入資料以及寫入啟動命令。依據此命令序列，記憶體控制器繼續執行N區段資料寫入。
在此寫入方案中，該主機並不控制該快閃記憶體之實體位址。因此，為從一區塊之標頭位址將一檔案資料寫入該快閃記憶體中，要求該主機得到該快閃記憶體之一備用區域中的一區塊之標頭位址。
圖5顯示依據此具體實施例的記憶體控制器22之一概述寫入序列。在正常寫入序列之前，為回應該主機的指令，執行此一先前程序以搜尋寫入啟動位址(步驟S1)。例如，作為該主機用以得到寫入啟動位址的命令序列(如圖6所示)，將使用下列像在正常讀取模式中一樣的基本命令結構：CMD(1位元組)/第一區段計數(1位元組)/第二區段計數(1位元組)/區段位址(3位元組)/CMD(1位元組)。
詳細地說明，輸入寫入命令CMD1，然後輸入其特定命令CMD2(1位元組)且輸入虛設資料(1位元組)替代欲加以正常輸入的第一及第一區段計數，並接著連續地輸入寫入區段位址(3位元組)及執行命令CMD3(1位元組)。
為回應特定命令CMD2及執行命令CMD3，LBA－NAND記憶體中的控制器22搜尋對應於輸入邏輯區段位址(初始數值)的實體寫入啟動位址。為對其進行確認，該主機得到對應於作為"返回的位址數值"之輸入區段位址的寫入啟動位址。
圖6顯示用以得到以上說明的寫入啟動位址的命令序列之兩個範例，即範例1及範例2。
在用以得到寫入啟動位址之以上說明的先前程序之後，該主機發佈用以通報寫入資料單元之端部位址的額外命令，如圖7所示。記憶體控制器22接收該命令(步驟S2)，並接著執行資料寫入(步驟S3)。
此時，表達該主機之特定寫入序列，如(例如)圖8所示。因為該快閃記憶體已經由先前程序命令序列得到寫入啟動位址，所以不必採用區段位址發佈寫入命令。因此，在輸入特定寫入命令<82h>之後，輸入第一區段計數(低位準側一)SC－L及第二區段計數(高位準側一)SC－H；輸入虛設資料以代替區段位址；輸入必要數量的寫入資料；以及輸入寫入啟動命令<10h>。因此，LBA－NAND記憶體從與指導的邏輯位址匹配的一區塊之標頭位址執行N個區段的資料寫入。
此處應注意，圖7顯示在寫入資料傳輸之前通報端部位址的此一情況，而圖8顯示在端部位址通報之後進行寫入資料傳輸的此一情況。
在寫入之後，偵測所通報的端部位址是否與一區塊端部位址相同(步驟S4)。若是，則此寫入序列結束。若否，則將虛設資料寫入資料寫入區域之最終區塊中的其餘區域(部分頁)(步驟S5)。
詳細地說明，當在步驟S4中接收判斷"否"時，該主機計算對應於部分頁的資料數量；輸入藉由計算的資料數量加以界定的區段計數、區段位址(端部位址＋1)以及虛設資料；並且執行虛設資料寫入以及正常區段寫入。即，在對應於所通報之端部位址＋1的實體位址用作寫入啟動位址的條件下，記憶體控制器22執行該區塊之部分頁中的虛設資料寫入(步驟S5)。
因此，在LBA－NAND記憶體中，連續空白區域係始終界定為從一區塊之標頭位址開始。
此處應注意，部分頁區域可加以設定為如原先一樣空白的禁止寫入區域而無需執行特定虛設資料寫入，如以上說明。此外，可以使用此一方案：快閃記憶體系統20中的記憶體控制器無需該主機裝置的指令而自動地執行虛設資料寫入或禁止寫入區域設定。
在以上說明的具體實施例中，如圖4所示，實際資料A1及B1係從對應區塊之標頭位址寫入，並且虛設資料A2及B2係寫入在其他對應區塊之部分頁區域中。相比之下，應該允許(如圖9所示)從對應區塊之標頭位址區域寫入虛設資料A2及B2，並且分別連續地寫入實際資料A1及B1，以便檔案資料A及B分別佔據具有整數乘以區塊大小D的區域。
例如為達到圖9所示的方案，要求該主機先前瞭解區塊大小D；並且先前採用欲加以嵌入在部分頁區域中的欲加以寫入的實際資料及虛設資料數量來計算一區塊佔據狀態。在此條件下，如與以上說明的具體實施例中的情況相似，依據基本上與圖8所示的寫入序列相同之寫入序列從一區塊之標頭位址執行資料寫入。在此情況下，作為圖8所示的寫入資料，虛設資料及實際資料將採用此順序加以傳輸。其與需要進行先前處理以得到一區塊之標頭位址的上述具體實施例中之情況相同。然而，不必通報端部位址，如參考圖7及8所說明。
此發明不限於以上說明的具體實施例。熟習此項技術人士應瞭解，可進行各種形式及細節之更改而不脫離本發明之精神、範疇及教示。
1．．．記憶體單元陣列
2．．．列解碼器
2a．．．預列解碼器
2b．．．主要列解碼器
3．．．感測放大器電路
3a．．．感測放大器
3b．．．資料暫存器
4．．．行解碼器
5．．．位址暫存器
6．．．控制電路/控制器
8．．．命令暫存器
10．．．高電壓產生電路
11．．．狀態暫存器
12．．．狀態暫存器
13．．．I/O控制電路
14．．．邏輯控制電路
20．．．記憶體(系統)
21．．．快閃記憶體(晶片)
22．．．記憶體控制器
23．．．NAND快閃記憶體介面
24．．．MPU
25．．．主機介面
27．．．硬體序列器
BLK0．．．區塊
BLKi．．．區塊
BLKi－1．．．區塊
BLKj．．．區塊
M0－M31．．．非揮發性記憶體單元
S1．．．選擇閘極電晶體
S2．．．選擇閘極電晶體
S/A．．．感測放大器
圖1顯示依據本發明之具體實施例的一非揮發性半導體記憶體系統之一組態。
圖2顯示該記憶體系統之一功能組塊組態。
圖3顯示該記憶體系統之一記憶體單元陣列組態。
圖4顯示該記憶體系統之一資料寫入情形。
圖5顯示該記憶體系統之一寫入序列。
圖6顯示用以得到寫入啟動位址之一命令序列，其係執
行為資料寫入之先前處理。
圖7顯示用以通報寫入端部位址之一命令序列。
圖8顯示一特定命令序列。
圖9顯示依據另一項具體實施例之一資料寫入狀態。
21．．．快閃記憶體(晶片)
BLK0．．．區塊
BLKi．．．區塊
BLKi－1．．．區塊
BLKj．．．區塊

Claims (11)

  1. 一種記憶體系統，其包括：非揮發性半導體記憶體，其包含複數個區塊，每一個區塊作為一抹除單元；及記憶體控制器，其經組態用以控制對於該非揮發性半導體記憶體之資料檔案之讀取/寫入；其中該記憶體控制器經組態為控制該非揮發性半導體記憶體以使得上述資料檔案之第1容量等於該等區塊之各個區塊之第2容量之整數倍，至少於上述資料檔案之一部分中儲存實際資料(real data)，且使實際資料不能儲存於上述資料檔案之其他部分。
  2. 如請求項1之記憶體系統，其中虛擬資料係寫入於上述資料檔案之其他部分。
  3. 如請求項1之記憶體系統，其中上述資料檔案之其他部分係設定為處於禁止寫入狀態。
  4. 如請求項2之記憶體系統，其中該實際資料係寫入在該虛擬資料之前，並且該虛擬資料係依據使用該記憶體系統之主機裝置的指令而被寫入。
  5. 如請求項2之記憶體系統，其中該實際資料係寫入在該虛擬資料之前，並且該虛擬資料係在該記憶體控制器之控制下自動地被寫入。
  6. 如請求項3之記憶體系統，其中 依據使用該記憶體系統之主機裝置的指令來設定該禁止寫入狀態。
  7. 如請求項3之記憶體系統，其中在該記憶體控制器之該控制下自動地設定該禁止寫入狀態。
  8. 如請求項4之記憶體系統，其中在輸入該實際資料之前計算上述資料檔案之其他部分，並將與上述資料檔案之其他部分之容量對應之虛擬資料輸入至該記憶體系統。
  9. 如請求項6之記憶體系統，其中在輸入該實際資料之前計算上述資料檔案之其他部分，並將上述資料檔案之其他部分設定為處於該禁止寫入狀態。
  10. 如請求項1之記憶體系統，其中以由區段定義資料傳輸單元的方式來設定該非揮發性半導體記憶體之讀取/寫入存取區域；主機係連同命令一起地輸入區段計數數值及區段位址初始數值。
  11. 如請求項1之記憶體系統，其中該記憶體系統係記憶卡。
TW096140448A 2006-10-30 2007-10-26 非揮發性半導體記憶體系統及其資料寫入方法 TWI388980B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006294184A JP2008112285A (ja) 2006-10-30 2006-10-30 不揮発性メモリシステム

Publications (2)

Publication Number Publication Date
TW200834304A TW200834304A (en) 2008-08-16
TWI388980B true TWI388980B (zh) 2013-03-11

Family

ID=39444772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096140448A TWI388980B (zh) 2006-10-30 2007-10-26 非揮發性半導體記憶體系統及其資料寫入方法

Country Status (4)

Country Link
US (1) US20080155182A1 (zh)
JP (1) JP2008112285A (zh)
KR (1) KR100939146B1 (zh)
TW (1) TWI388980B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8341332B2 (en) * 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
US8452912B2 (en) * 2007-10-11 2013-05-28 Super Talent Electronics, Inc. Flash-memory system with enhanced smart-storage switch and packed meta-data cache for mitigating write amplification by delaying and merging writes until a host read
US8266367B2 (en) * 2003-12-02 2012-09-11 Super Talent Electronics, Inc. Multi-level striping and truncation channel-equalization for flash-memory system
US8037234B2 (en) * 2003-12-02 2011-10-11 Super Talent Electronics, Inc. Command queuing smart storage transfer manager for striping data to raw-NAND flash modules
US20090193184A1 (en) * 2003-12-02 2009-07-30 Super Talent Electronics Inc. Hybrid 2-Level Mapping Tables for Hybrid Block- and Page-Mode Flash-Memory System
US20110145489A1 (en) * 2004-04-05 2011-06-16 Super Talent Electronics, Inc. Hybrid storage device
US20110179219A1 (en) * 2004-04-05 2011-07-21 Super Talent Electronics, Inc. Hybrid storage device
JP5166118B2 (ja) * 2008-05-21 2013-03-21 株式会社東芝 半導体メモリの制御方法
TWI399651B (zh) * 2008-09-12 2013-06-21 Communication protocol method and system for input / output device
JP5086959B2 (ja) * 2008-09-26 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
US8392687B2 (en) 2009-01-21 2013-03-05 Micron Technology, Inc. Solid state memory formatting
JP5929485B2 (ja) * 2012-05-08 2016-06-08 ソニー株式会社 制御装置、記憶装置、データ書込方法
JP2014096122A (ja) * 2012-11-12 2014-05-22 Genusion:Kk 不揮発性半導体記憶装置を用いた記憶媒体のファイルの記録方法
JP6034183B2 (ja) * 2012-12-27 2016-11-30 株式会社東芝 半導体記憶装置
JP6128867B2 (ja) * 2013-02-01 2017-05-17 キヤノン株式会社 画像形成装置、画像形成装置のメモリ管理方法、及びプログラム
KR101683141B1 (ko) 2015-07-23 2016-12-07 이영대 난연성이 부여된 단열재 조성물 및 이를 이용한 건축용 단열재 제조방법
JP2020155052A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 メモリシステムおよび制御方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549974B2 (en) * 1992-06-22 2003-04-15 Hitachi, Ltd. Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner
JPH0652695A (ja) * 1992-07-31 1994-02-25 Fujitsu Ltd 半導体記憶装置
JPH0773098A (ja) * 1993-09-01 1995-03-17 Toshiba Emi Ltd データ書き込み方法
US5809558A (en) * 1994-09-29 1998-09-15 Intel Corporation Method and data storage system for storing data in blocks without file reallocation before erasure
KR970017685A (ko) * 1995-09-23 1997-04-30 김광호 더미셀 어레이를 가진 반도체 메모리 장치
FR2740237B1 (fr) * 1995-10-18 1997-11-14 Schlumberger Ind Sa Composant electronique a memoire synchronisee
JP4141581B2 (ja) * 1999-04-05 2008-08-27 株式会社ルネサステクノロジ フラッシュメモリを搭載する記憶装置
US7457897B1 (en) * 2004-03-17 2008-11-25 Suoer Talent Electronics, Inc. PCI express-compatible controller and interface for flash memory
JP3942807B2 (ja) * 2000-06-06 2007-07-11 株式会社ルネサステクノロジ ブロックアラインメント機能付き半導体記憶装置
US6745283B1 (en) * 2002-04-16 2004-06-01 Western Digital Technologies, Inc. Disk drive for dynamically allocating memory accessed concurrently by a host interface and a disk interface to facilitate large host commands
JP4084149B2 (ja) 2002-09-13 2008-04-30 富士通株式会社 半導体記憶装置
JP4322021B2 (ja) * 2003-02-06 2009-08-26 株式会社ルネサステクノロジ メモリカード
EP1688866A4 (en) * 2003-11-28 2009-03-25 Panasonic Corp RECORDING APPARATUS
JP2005190331A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd データ記録方法およびデータ記録装置
US20050240713A1 (en) * 2004-04-22 2005-10-27 V-Da Technology Flash memory device with ATA/ATAPI/SCSI or proprietary programming interface on PCI express
JP2006134487A (ja) 2004-11-05 2006-05-25 Nec Micro Systems Ltd 半導体記憶装置
US20070022242A1 (en) * 2005-07-20 2007-01-25 Phison Electronics Corp. [structure of access of nand flash memory]
US20070260812A1 (en) * 2006-05-04 2007-11-08 Westell Technologies, Inc. Programming method for write buffer and double word flash programming

Also Published As

Publication number Publication date
TW200834304A (en) 2008-08-16
KR20080039270A (ko) 2008-05-07
KR100939146B1 (ko) 2010-01-28
JP2008112285A (ja) 2008-05-15
US20080155182A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
TWI388980B (zh) 非揮發性半導體記憶體系統及其資料寫入方法
KR101122485B1 (ko) 메모리 시스템
US8069300B2 (en) Solid state storage device controller with expansion mode
US8375179B2 (en) Method for reading a multilevel cell in a non-volatile memory device
JP4256175B2 (ja) 不揮発性半導体メモリ
KR20150015578A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법
US20090024791A1 (en) Solid state disk controller and data processing method thereof
JP2005108273A (ja) 不揮発性半導体記憶装置
US11133068B2 (en) Memory device, memory controller, memory system and method for operating memory system
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
JP5166118B2 (ja) 半導体メモリの制御方法
EP3663926B1 (en) Open channel solid state drive, nonvolatile memory system including the same and method of power loss protection of open channel solid state drive
US8659945B2 (en) Nonvolatile memory device and method of operating same
JP2009043110A (ja) 半導体記憶装置
JP2005292925A (ja) メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP4366283B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム
JP2024044585A (ja) メモリシステム
JP2009163652A (ja) 半導体記憶装置
JP2009003570A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees