KR100905640B1 - 플래쉬 메모리의 데이터 보호 회로 - Google Patents

플래쉬 메모리의 데이터 보호 회로 Download PDF

Info

Publication number
KR100905640B1
KR100905640B1 KR1020020084796A KR20020084796A KR100905640B1 KR 100905640 B1 KR100905640 B1 KR 100905640B1 KR 1020020084796 A KR1020020084796 A KR 1020020084796A KR 20020084796 A KR20020084796 A KR 20020084796A KR 100905640 B1 KR100905640 B1 KR 100905640B1
Authority
KR
South Korea
Prior art keywords
write
erase
register
flash memory
data
Prior art date
Application number
KR1020020084796A
Other languages
English (en)
Other versions
KR20040058524A (ko
Inventor
김태용
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020084796A priority Critical patent/KR100905640B1/ko
Publication of KR20040058524A publication Critical patent/KR20040058524A/ko
Application granted granted Critical
Publication of KR100905640B1 publication Critical patent/KR100905640B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 플래쉬 메모리의 데이터 보호 회로는 플래쉬 메모리에 대한 쓰기/지우기 관련 명령과 해당 데이터가 플래쉬 메모리에 전달되지 않도록 하기 위해 쓰기/지우기와 관련된 외부 입력에 상관없이 일정한 값을 출력하는 쓰기/지우기 금지 레지스터를 포함하고 있다. 이러한 구성에 의하면, 플래쉬 메모리에 쓰기/지우기 명령과 해당 데이터가 전달되지 않도록 함으로써 플래쉬 메모리가 내장된 제품의 사용자가 플래쉬 메모리에 저장된 데이터를 임의로 지우거나 새로운 정보를 기록하여 기 저장된 정보가 훼손되는 것을 방지할 수 있다.
플래쉬 메모리

Description

플래쉬 메모리의 데이터 보호 회로{Flash memory protect circuit}
도 1은 본 발명에 따른 플래쉬 메모리의 데이터 보호 회로의 구성을 나타내는 회로도.
본 발명의 내장형 플래쉬 메모리에 관한 것으로, 보다 상세하게는, 내장형 플래쉬 메모리 블록의 쓰기/지우기 금지 설정 비트를 레지스터로 만들어 일반 사용자가 이 레지스터의 값을 임의로 설정할 수 없도록 하는 내장형 플래쉬 메모리 보호 회로에 관한 것이다.
플래쉬 메모리를 포함한 마이크로 콘트롤러(이하, MCU라 함)를 이용하여 어떤 제품을 만드는 경우 MCU 내부 플래쉬 메모리에 그 제품을 만들고 구동시키는데 필요한 응용 프로그램 및 데이터들을 저장하게 된다.
따라서, 내부 플래쉬 메모리에 있는 데이터들은 그 제품을 만드는데 핵심적인 내용들로 의도적으로 내용을 변경할 경우 이외에는 일반 사용자들에 의해서 지워지거나 임의로 변경되어서는 안된다.
그러나, 종래에는 내부 플래쉬 메모리 블록에 쓰여진 데이터를 MCU를 통해서 읽기 뿐만 아니라 지우거나 다시 쓰기도 가능하였기 때문에, 내부 플래쉬 메모리 블록에 저장된 데이터가 훼손되어 시스템의 구동에 영향을 줄 수 있는 문제가 있다.
따라서, 상술된 문제점을 해결하기 위한 본 발명의 목적은 내장형 플래쉬 메모리 블록의 쓰기/지우기 금지 설정 비트를 레지스터로 구성하고, 레지스터의 초기화 값이 쓰기/지우기 금지 상태가 되게 한 후 일반 사용자들이 이 레지스터값을 임의로 설정할 수 없도록 하는데 있다.
위와 같은 목적을 달성하기 위한 본 발명의 내장형 플래쉬 메모리 데이터 보호 회로는 플래쉬 메모리에 대한 데이터의 쓰기/지우기 명령어를 저장하는 명령어 레지스터, 명령어 레지스터의 지우기 명령에 따라 지우기를 실행할 블럭을 선택하는 지우기 블럭 선택 레지스터, 명령어 레지스터의 쓰기 명령에 따라 기록할 데이터를 저장하는 쓰기 레지스터, 명령어 레지스터와 지우기 블럭 선택 레지스터의 출력 신호에 따라 플래쉬 메모리의 해당 데이터를 지우는 지우기 제어회로, 명령어 레지스터와 쓰기 레지스터의 출력 신호에 따라 플래쉬 메모리에 해당 데이터를 기록하는 쓰기 제어회로, 및 초기 설정값에 따라 플래쉬 메모리에 데이터를 쓰기/지우기 위해 입력되는 외부 신호에 상관없이 레지스터들에 일정한 신호를 출력하는 쓰기/지우기 금지부를 구비한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설 명한다.
도 1은 본 발명에 따른 플래쉬 메모리 데이터 보호 회로의 구성을 나타내는 회로도이다.
플래쉬 메모리에 데이터를 쓰거나 지우기 위해서는 쓰기/지우기 명령과 메모리에 기록하거나 지우기 위한 데이터가 플래쉬 메모리로 전달되어야 한다. 따라서 본 발명의 플래쉬 메모리 데이터 보호 회로는 플래쉬 메모리에 기록된 정보를 보호하기 위해 플래쉬 메모리로 전달되는 쓰기/지우기 명령 및 데이터가 플래쉬 메모리로 전달되지 않도록 하는 것을 특징으로 한다.
이를 위해, 본 발명의 플래쉬 메모리 데이터 보호 회로는 MCU로부터의 신호 또는 외부 입력 신호(이하, 외부 입력이라 함)에 상관없이 쓰기/지우기 관련 레지스터에 항상 일정한 신호를 출력하는 쓰기/지우기 금지부(10), 플래쉬 메모리(70)에 데이터를 기록하거나 기록된 데이터를 지우기 위한 명령어를 저장하는 명령어 레지스터(20), 지우기를 실행할 블럭을 선택하는 지우기 블럭 선택 레지스터(30), 기록할 데이터를 저장하는 쓰기 레지스터(40), 명령어 레지스터(20)로부터의 지우기 명령에 따라 지우기 블럭 선택 레지스터(30)에 의해 선택된 플래쉬 메모리(70)의 데이터를 지우는 지우기 제어회로(50) 및 명령어 레지스터(20)로부터의 쓰기 명령에 따라 쓰기 레지스터(40)에 저장된 데이터를 플래쉬 메모리(70)에 기록하는 쓰기 제어회로(60)를 구비한다.
쓰기/지우기 금지부(10)는 외부 입력에 상관없이 항상 기 설정된 일정한 값("0")을 출력하는 쓰기/지우기 금지 레지스터(12), 외부 입력과 쓰기/지우기 금 지 레지스터(12)의 출력을 논리곱하여 출력하는 엔드게이트 AND, 쓰기/지우기 금지 레지스터(12)의 출력을 반전하여 출력하는 인버터 IV 및 외부 입력과 인버터 IV의 출력을 논리합하여 출력하는 오아게이트 OR를 구비한다.
이때, 쓰기/지우기 금지 레지스터(12)는 MCU 초기화시 쓰기/지우기 금지상태로 설정된다.
상술된 구성을 갖는 플래쉬 메모리 데이터 보호 회로의 동작을 간략히 설명하면 다음과 같다.
MCU가 초기화 된 후, 해당 MCU를 이용한 응용제품의 사용자가 실수로 또는 고의로 MCU를 이용하여 플래쉬 메모리(70)에 데이터를 기록하거나 기록된 데이터를 지우기 위해 데이터를 입력하면 이는 쓰기 또는 지우기 동작을 수행하기 위한 해당 레지스터들(20 ∼ 40)로 바로 인가되지 않고 쓰기/금지 레지스터(12)로 인가된다.
이 쓰기/금지 레지스터(12)는 MCU 초기화시 쓰기/지우기 비트가 "0"이 되도록 설정되어 있어 MCU 제조자의 의도적인 조작이 없이는 어떠한 외부 입력이 인가되어도 항상 "0"을 출력한다.
쓰기/금지 레지스터(12)에서 출력된 "0"의 비트는 엔드게이트 AND의 일측 입력단으로 인가되고 인버터 IV에 의해 반전되어 오아게이트 OR의 일측 입력단으로 인가된다. 그리고, 엔드게이트 AND 및 오아게이트 OR의 다른 일측의 입력단은 사용자가 입력한 외부 입력이 인가된다.
엔드게이트 AND의 출력신호는 엔드게이트 AND의 어느 한 입력이 쓰기/금지 레지스터(12)에 의해 "0"으로 고정되므로 항상 "0"의 값을 출력하며, 오아게이트 OR1의 출력신호는 오아게이트 OR1의 어느 한 입력이 쓰기/금지 레지스터(12) 및 인버터 IV에 의해 "1"로 고정되므로 항상 "1"의 값을 출력하게 된다.
이렇게 "0"으로 고정된 엔드게이트 AND의 출력신호는 명령어 레지스터(20) 및 지우기 블럭 선택 레지스터(30)로 인가된다.
그리고, "1"로 고정된 오아게이트 OR의 출력신호는 쓰기 데이터 레지스터(40)로 인가된다.
결국, 명령어 레지스터(20), 지우기 블럭 선택 레지스터(30) 및 쓰기 데이터 레지스터(40)로 인가되는 신호는 사용자에 의한 외부 입력에 상관없이 항상 일정한 값으로 고정되어 플래쉬 메모리(70)에 대한 쓰기 및 지우기 동작이 수행되지 않게 된다.
만약, MCU 응용제품 제조자가 의도적으로 플래쉬 메모리(70)의 데이터를 바꿀 필요가 있을 경우에는 초기화 후에 쓰기/지우기 금지가 해지되도록 쓰기/지우기 금지 레지스터(12) 값을 설정한 후에 쓰기/지우기를 실행한다.
상술한 바와 같이, 본 발명의 플래쉬 메모리의 데이터 보호 회로는 플래쉬 메모리에 쓰기/지우기 명령과 해당 데이터가 전달되지 않도록 함으로써 플래쉬 메모리가 내장된 제품의 사용자가 플래쉬 메모리에 저장된 데이터를 임의로 지우거나 새로운 정보를 기록하여 기 저장된 정보가 훼손되는 것을 방지할 수 있다.

Claims (3)

  1. 플래쉬 메모리에 대한 데이터의 쓰기/지우기 명령어를 저장하는 명령어 레지스터;
    상기 명령어 레지스터의 지우기 명령에 따라 지우기를 실행할 블럭을 선택하는 지우기 블럭 선택 레지스터;
    상기 명령어 레지스터의 쓰기 명령에 따라 기록할 데이터를 저장하는 쓰기 레지스터;
    상기 명령어 레지스터 및 상기 지우기 블럭 선택 레지스터의 출력 신호에 따라 플래쉬 메모리의 해당 데이터를 지우는 지우기 제어회로;
    상기 명령어 레지스터 및 상기 쓰기 레지스터의 출력 신호에 따라 플래쉬 메모리에 해당 데이터를 기록하는 쓰기 제어회로; 및
    초기 설정값에 따라서, 플래쉬 메모리에 데이터를 쓰기/지우기 위해 입력되는 외부 신호에 상관없이 상기 레지스터들에 일정한 신호를 출력하는 쓰기/지우기 금지부를 구비하고,
    상기 쓰기/지우기 금지부는
    상기 외부 신호에 상관없이 기 설정된 일정한 값을 출력하는 쓰기/지우기 금지 레지스터;
    상기 외부 신호와 상기 쓰기/지우기 금지 레지스터의 출력을 논리곱하여 출력하는 제 1 논리소자;
    상기 쓰기/지우기 금지 레지스터의 출력을 반전하여 출력하는 인버터; 및
    상기 외부 신호와 상기 인버터의 출력을 논리합하여 출력하는 제 2 논리소자를 구비하는 것을 특징으로 하는 플래쉬 메모리의 데이터 보호 회로.
  2. 삭제
  3. 제 1항에 있어서,
    상기 쓰기/지우기 금지 레지스터는 상기 플래쉬 메모리가 내장된 마이크로 콘트롤러가 초기화시 쓰기/지우기 금지상태로 설정되는 것을 특징으로 하는 플래쉬 메모리의 데이터 보호 회로.
KR1020020084796A 2002-12-27 2002-12-27 플래쉬 메모리의 데이터 보호 회로 KR100905640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084796A KR100905640B1 (ko) 2002-12-27 2002-12-27 플래쉬 메모리의 데이터 보호 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084796A KR100905640B1 (ko) 2002-12-27 2002-12-27 플래쉬 메모리의 데이터 보호 회로

Publications (2)

Publication Number Publication Date
KR20040058524A KR20040058524A (ko) 2004-07-05
KR100905640B1 true KR100905640B1 (ko) 2009-06-30

Family

ID=37350613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084796A KR100905640B1 (ko) 2002-12-27 2002-12-27 플래쉬 메모리의 데이터 보호 회로

Country Status (1)

Country Link
KR (1) KR100905640B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8982620B2 (en) 2012-11-15 2015-03-17 Samsung Electronics Co., Ltd. Non-volatile memory device and method of operating

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197573B1 (ko) * 1995-12-21 1999-06-15 윤종용 불휘발성 반도체 메모리 장치의 특정 어드레스에 대한 데이타 소거 및 프로그램 방지를 위한 회로 및 그 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197573B1 (ko) * 1995-12-21 1999-06-15 윤종용 불휘발성 반도체 메모리 장치의 특정 어드레스에 대한 데이타 소거 및 프로그램 방지를 위한 회로 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8982620B2 (en) 2012-11-15 2015-03-17 Samsung Electronics Co., Ltd. Non-volatile memory device and method of operating

Also Published As

Publication number Publication date
KR20040058524A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
KR100301409B1 (ko) 반도체기억장치
US6229731B1 (en) Nonvolatile semiconductor memory device with security function and protect function
US7574576B2 (en) Semiconductor device and method of controlling the same
KR20010100793A (ko) 소거 동작 정보를 기억하는 불휘발성 메모리
JPH1050078A (ja) 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置
JP4678083B2 (ja) メモリ装置およびメモリアクセス制限方法
US7054121B2 (en) Protection circuit for preventing unauthorized access to the memory device of a processor
JPWO2006040798A1 (ja) 半導体集積回路装置および電子システム
US7565477B2 (en) Semiconductor device and method of controlling the same
US7027350B2 (en) Device and method for partial read-protection of a non-volatile storage
US20040186947A1 (en) Access control system for nonvolatile memory
JP4064703B2 (ja) 半導体記憶装置
JP2002015584A (ja) 不揮発性メモリのリードプロテクト回路
KR100905640B1 (ko) 플래쉬 메모리의 데이터 보호 회로
JP2001109666A (ja) 不揮発性半導体記憶装置
JP3924568B2 (ja) フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム
KR100341424B1 (ko) 마이크로컴퓨터
KR100551933B1 (ko) 커맨드의 암호화를 가능하게 한 비휘발성 메모리
JP3028567B2 (ja) Ｅｅｐｒｏｍ内蔵マイクロコンピュータ
JP2005531842A (ja) 不揮発性メモリへの書き込み方法およびこの方法を実現するシステム
JP4236539B2 (ja) 不揮発性メモリ装置
JP2005085398A (ja) 不揮発性メモリ
US20220113879A1 (en) System with Increasing Protected Storage Area and Erase Protection
JP2701790B2 (ja) 不揮発性半導体記憶装置
JP3824295B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 11