WO2010007675A1 - 電子機器および不正書き換え抑制方法 - Google Patents
電子機器および不正書き換え抑制方法 Download PDFInfo
- Publication number
- WO2010007675A1 WO2010007675A1 PCT/JP2008/062880 JP2008062880W WO2010007675A1 WO 2010007675 A1 WO2010007675 A1 WO 2010007675A1 JP 2008062880 W JP2008062880 W JP 2008062880W WO 2010007675 A1 WO2010007675 A1 WO 2010007675A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- model information
- rewrite
- flag
- unauthorized
- rewriting
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself
Abstract
機種情報に基づいてプログラムによる処理を切り換えることで複数の機種に応じた機能を実現する電子機器において、製造時、機種情報を不揮発性メモリに記録すると共に、機種情報書き込み済みフラグを用いて機種情報が書き込み済みであることを不揮発静止メモリに記録しておく。CPUは、機種情報の書き換えが指示されたとき、機種情報書き込み済みフラグが機種情報の書き込み済みを示す値である場合、指示された機種情報の書き換えを行わない。
Description
本発明は情報の不正な書き換えを抑制する電子機器およびその電子機器で用いる情報の不正書き換え抑制方法に関する。
近年、ハードウェアを基本的に共通にして、上位機種、中位機種、下位機種等の機種に応じてソフトウェア(プログラム)による動作を変えることで、複数の機種を備えた電子機器の生産性や開発効率を向上させる手法が知られている。
さらに、ハードウェアだけでなくプログラムも共通にして、不揮発性メモリ等で機種(上位機種、中位機種、下位機種)を示す機種情報を保持しておき、該機種情報に基づいてプログラムによる処理を切り換えることで電子機器の開発効率をより向上させた例もある。
このような電子機器では、通常、上記機種情報が製造工場内で管理されているが、何らかの要因で機種情報が外部へ漏洩すると、第三者によって機種情報が不正に書き換えられて下位機種から上位機種に変更されてしまう問題がある。
なお、ソフトウェアによる、不揮発性メモリに格納された情報の不正な書き換え処理を抑制する方法は、例えば特開2002-7214号公報にも記載されている。
特開2002-7214号公報に記載の技術では、不揮発性メモリの書き換えに必要なハードウェアに対するソフトウェアからのアクセスが発生すると、CPUへ割り込み信号が発行される。CPUは、割り込みハンドラにしたがって上記ハードウェアに対するアクセスが正当であるか否かを判定し、不当なアクセスである場合は不揮発性メモリの書き換えを禁止している。
また、不揮発性メモリに格納された情報の不正な書き換えを抑制するものではないが、不揮発性メモリに格納された情報の不正なコピーを防止する方法が、例えば特開2000-215106号公報に記載されている。
特開2000-215106号公報に記載の技術では、不揮発性メモリに書き換え可能な領域と書き換え不可の領域とを備え、書き換え不可の領域に当該不揮発性メモリに固有のID情報を格納しておく。そして、情報を記録する場合は、ID情報を用いて記録対象の情報を暗号化し不揮発性メモリの書き換え可能な領域で保存し、情報を再生する場合は、ID情報を用いて情報を復号している。
上述した特開2002-7214号公報では、例えば正当なソフトウェアに書き換え処理とは直接関係しない処理手順を予め組み込んでおき、その処理手順が割り込み信号の発生前に実行されたか否かを調べることで、上記書き換えに必要なハードウェアに対するソフトウェアからのアクセスが正当であるか否かを判定している。したがって、特開2002-7214号公報に記載の技術では、正当なアクセスであるか否かを判定するために不要な処理を実行しなければならず、コンピュータ等と比べてCPUの処理能力が低く、メモリ容量が少ない一般の電子機器に採用するのは困難である。
一方、上記特開2000-215106号公報に記載の技術では、機種情報等が外部へ漏洩し、その漏洩した機種情報等を用いて不揮発性メモリが書き換えられることを想定していない。したがって、例えばID情報が外部へ漏洩すると、情報の不正なコピーを防止することができない。
そこで、本発明は、簡易な処理で情報やプログラムの不正な書き換えを抑制できる電子機器およびその不正書き換え抑制方法を提供することを目的とする。
上記目的を達成するため本発明の電子機器は、機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器であって、
前記機種情報および前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しないCPUと、
を有する。
前記機種情報および前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しないCPUと、
を有する。
または、機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器であって、
書き換え可能な領域と書き換え不可の領域とを備え、前記書き換え不可の領域で前記機種情報を保持し、前記書き換え可能な領域で前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了するCPUと、
を有する。
書き換え可能な領域と書き換え不可の領域とを備え、前記書き換え不可の領域で前記機種情報を保持し、前記書き換え可能な領域で前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了するCPUと、
を有する。
一方、本発明の不正書き換え抑制方法は、機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器で用いる、情報の不正書き換え抑制方法であって、
前記機種情報を不揮発性メモリに格納し、
前記不揮発性メモリで保持している、前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを、前記機種情報の書き込み済みを示す値に書き換え、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、
前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しない方法である。
前記機種情報を不揮発性メモリに格納し、
前記不揮発性メモリで保持している、前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを、前記機種情報の書き込み済みを示す値に書き換え、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、
前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しない方法である。
または、機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器で用いる、情報の不正書き換え抑制方法であって、
不揮発性メモリが書き換え可能な領域と書き換え不可の領域とを備えている場合、前記書き換え不可の領域に前記機種情報を格納し、前記書き換え可能な領域に前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを格納し、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了する方法である。
不揮発性メモリが書き換え可能な領域と書き換え不可の領域とを備えている場合、前記書き換え不可の領域に前記機種情報を格納し、前記書き換え可能な領域に前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを格納し、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了する方法である。
次に本発明について図面を参照して説明する。
図1は電子機器の一構成例を示すブロック図である。
図1に示すように、電子機器1は、CPU2、不揮発性メモリ3および表示装置5を備え、RS-232CまたはLAN等で接続される不図示のパーソナルコンピュータ等の検査ツールを用いて、CPU2の制御により不揮発性メモリ3の書き換えが可能な構成である。
不揮発性メモリ3には、複数回の書き換えが可能な、例えばフラッシュメモリが用いられる。
不揮発性メモリ3は、電子機器1の起動処理及び不揮発性メモリ3の書き換え処理を実行するためのBOOTプログラム、電子機器1の動作を制御するための制御プログラム(ファームウェア)、電子機器1の機種(上位機種、中位機種、下位機種等)を示す機種情報、機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグ並びに機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを保持する。また、電子機器1には、CPU2からの指示にしたがってメッセージ等の情報を表示装置5に表示するためのオンスクリーンディスプレイ(on-screen display:OSD)4の機能が搭載されている。
機種情報書き込み済みフラグは、例えば機種情報が不揮発性メモリ3に書き込まれていない場合は検査ツールあるいは周知のROMライター等により「0」が書き込まれ、機種情報が不揮発性メモリ3に書き込まれている場合は検査ツールあるいは周知のROMライター等により「1」が書き込まれる。
不正書き換えフラグは、機種情報、BOOTプログラム、制御プログラム等の不正な書き換えを検知していない場合は、CPU2により「0」が書き込まれ、機種情報、BOOTプログラム、制御プログラム等の不正な書き換えを検知した場合は「1」が書き込まれる。
これらのフラグの書き込み(書き換えも含む)を図1に示したCPU2に実行させる場合、CPU2は上記BOOTプログラムにしたがって書き込み処理を実行する。
機種情報には、例えば上位機種、中位機種、下位機種を示す情報がある。本実施形態の電子機器1は、上位機種、中位機種及び下位機種で共通のBOOTプログラム及び制御プログラムを用い、機種情報に応じて処理を変更することで、上位機種、中位機種または下位機種としての機能を実現する。
また、CPU2は、機種情報が未書き込みの場合または機種情報書き込み済みフラグが未書き込み(「0」)を示している場合は、制御プログラムにしたがって上位機種、中位機種及び下位機種の全ての機能を実現するものとする。
図2は図1に示した電子機器の製造工程における処理手順を示すフローチャートである。また、図3は機種情報の書き込み時における図1に示した電子機器の処理手順を示すフローチャートであり、図4はBOOTプログラムや制御プログラムの書き換え時における図1に示した電子機器の処理手順を示すフローチャートである。図5は電源オン時における図1に示した電子機器の処理手順を示すフローチャートである。
図2に示すように、製造工程では、まずROMライター等を用いて、検査員等により不揮発性メモリ3にBOOTプログラム及び制御プログラムが書き込まれ(ステップA1)、該不揮発性メモリ3を搭載したプリント基板及び電子機器1の組み立てられる(ステップA2)。
次に、組み立てが終了した電子機器1の検査が実施される(ステップA3)。この時点では、不揮発性メモリ3に機種情報が未書き込みのため、CPU2は、制御プログラムにしたがって上位機種、中位機種および下位機種のそれぞれの機能を実現する。そのため、上位機種、中位機種及び下位機種の各仕様に応じた全ての検査を実施できる。
検査でNGとなった場合、NGとなったプリント基板または電子機器1は修理され(ステップA4)、ステップA3の処理に戻って、再び検査が実施される。
検査でOKとなった場合、その電子機器には、RS-232CやLANと接続されたパーソナルコンピュータ等の検査ツールを用いて、検査員によりCPU2へ機種情報の書き込みが指示される。
CPU2は、機種情報の書き込みが指示されると、機種情報書き込み済みフラグが「0」であるか否かを確認し(ステップA5)、機種情報書き込み済みフラグが「1」である場合は、既に機種情報が書き込まれているため、製造工程を終了する。
一方、機種情報書き込み済みフラグが「0」である場合、CPU2は、BOOTプログラムにしたがって指示された機種情報を不揮発性メモリ3に書き込み、その後、機種情報書き込み済みフラグに「1」を書き込み、不正書き換えフラグに「0」を書き込んで製造工程を終了する(ステップA6)。
製造工程が終了した電子機器1は、出荷工程に移行して市場に出荷される(ステップA7)。
次に、機種情報の書き込み時の処理手順について図3を用いて説明する。
なお、図3に示す処理は、不揮発性メモリに格納されたBOOTプログラムにしたがってCPU2により実施されるものとする。図4および図5に示す処理についても同様とする。
本実施形態の電子機器は、製造工程で不揮発性メモリ3に機種情報が書き込まれると、以降、基本的に不揮発性メモリ3内の機種情報を変更することはない。したがって、出荷後に機種情報の書き換えが指示された場合、全て不正な書き換えとなる。
なお、RS-232CやLAN等を介してCPU2により不揮発性メモリ3内の情報やプログラムを書き換える場合、通常、それらの情報やプログラムには、それが何であるかを示す情報(ヘッダー)を付加する必要がある。すなわち、不揮発性メモリ内3の情報やプログラムの書き換えが指示された場合、CPUは、そのヘッダーの値によって書き換える情報やプログラムの種類を判別できる。
CPU2は、ヘッダーの値により機種情報の書き込み指示を検知すると、図3に示すように、まず不揮発性メモリに格納された不正書き換えフラグが「1」であるか否かを確認する(ステップB1)。不正書き換えフラグが「1」である場合、CPU2は、何も処理を実行せず、また操作を受け付けることもなく電子機器の制御を終了する。
不正書き換えフラグが「0」である場合、CPU2は、機種情報書き込み済みフラグが「1」であるか否かを判定する(ステップB2)。
機種情報書き込み済みフラグが「0」である場合、CPU2は、正当な機種情報の書き込みと判断し、書き込みが指示された機種情報を不揮発性メモリ3に格納する(ステップB3)。
一方、機種情報書き込み済みフラグが「1」である場合、CPU2は、機種情報の不正な書き換えと判断し、指示された機種情報の書き換えを実行せず、不揮発性メモリ3内の不正書き換えフラグを「0」から「1」に書き換え(ステップB4)、以降、何も処理を実行せず、また操作を受け付けることもなく電子機器の制御を終了する。
次に、BOOTプログラムや制御プログラムの書き換え時における本実施形態の電子機器の処理手順について図4を用いて説明する。
不具合の改修や機能の追加等によりBOOTプログラムや制御プログラムを書き換える場合、上述したように、CPU2は、そのヘッダーの値によって書き換えるプログラムの種類を判別できる。本実施形態では、サービス部門等から配布する正規のBOOTプログラムや制御プログラムには、上記プログラムの種類を示す情報と共に、該プログラムの書き換え対象の機種を示す参照機種情報を含むヘッダーを付加しておくものとする。
CPU2は、ヘッダーの値によりBOOTプログラムまたは制御プログラムの書き換え指示を検知すると、図4に示すように、まず不揮発性メモリ3に格納された不正書き換えフラグが「1」であるか否かを確認する(ステップC1)。不正書き換えフラグが「1」である場合、CPU2は、何も処理を実行せず、また操作を受け付けることもなく電子機器の制御を終了する。
不正書き換えフラグが「0」である場合、CPU2は、書き換え対象のBOOTプログラムや制御プログラムのヘッダーに含まれる参照機種情報と不揮発性メモリ3に格納された機種情報とが一致しているか否かを判定する(ステップC2)。
書き換え対象のBOOTプログラムや制御プログラムのヘッダーに含まれる参照機種情報と不揮発性メモリ3に格納された機種情報とが一致する場合、CPU2は、正当な書き換えと判断し、不揮発性メモリ3内のBOOTプログラムや制御プログラムを書き換える(ステップC3)。
一方、ヘッダーに含まれた参照機種情報と不揮発性メモリに格納された機種情報とが一致しない場合、CPU2は、プログラムの不正な書き換えと判断し、指示されたプログラムの書き換えを実行せず、不揮発性メモリ3内の不正書き換えフラグを「0」から「1」に書き換え(ステップC4)、以降、何も処理を実行せず、また操作を受け付けることもなく電子機器の制御を終了する。
次に、機種情報やプログラムの書き換え後における電源ON時の電子機器の処理手順について図5を用いて説明する。
電子機器1の電源がオンされると、CPU2は、図5に示すように不揮発性メモリ3に格納された不正書き換えフラグが「1」であるか否かを確認する(ステップD1)。
不正書き換えフラグが「0」である場合、CPU2は、不揮発性メモリ3に格納された制御プログラムを読み込み、電子機器1を正常に起動する(ステップD2)。
一方、不正書き換えフラグが「1」である場合、CPU2は、電子機器1を起動することなく処理を終了する。または、CPU2は、上記OSD4を利用して機種情報やプログラムの不正な書き換えが発生したことを表示装置5に表示し、以降の操作を受け付けないようにする(ステップD3)。
なお、以上は、不揮発性メモリ3に書き換え可能な領域のみ備えるフラッシュメモリ等を用いる例で説明したが、不揮発性メモリ3には、書き換え可能な領域と書き込みが1度だけ可能な書き換え不可の領域とを備えた構成もある。このような不揮発性メモリ3を電子機器1に備えている場合、製造工程にてROMライター等を用いて、書き換え不可の領域に機種情報を格納し、書き換え可能な領域に不正書き換えフラグを格納する。
その場合、出荷後に機種情報の書き換えが指示されると、CPU2は、その時点で不正な書き換えと判断し、書き換え可能な領域に格納された不正書き換えフラグを「1」に書き換えればよい。書き換え可能な領域と書き換え不可の領域とを備えた不揮発性メモリ3を用いる構成では、上記機種情報書き込み済みフラグを用いて機種情報の不正な書き換えであるか否かを判定する必要がない。すなわち、上記機種情報書き込み済みフラグが不要になる。
本実施形態によれば、製造時に機種情報を不揮発性メモリ3に格納すると共に機種情報書き込み済みフラグを用いて機種情報が書き込み済みであることを不揮発静止メモリ3に記録しておき、以降、機種情報の書き換えが指示されても、機種情報書き込み済みフラグが機種情報の書き込み済みを示す値(「1」)である場合は機種情報を書き換えないようにすることで、簡易な処理で機種情報の不正な書き換えが抑制され、下位機種から上位機種への不正な変更を抑制できる。
また、機種情報、BOOTプログラムあるいは制御プログラムの不正な書き換えが指示された場合、不正書き換えフラグを不正な書き換えが発生したことを示す値(「1」)に書き換え、以降、電源がオンされても電子機器1を起動しない、またはOSD4を利用して不正な書き換えの発生を表示装置5に表示し、以降の操作を受け付けないようにすることで、不正な改造による電子機器1の動作を防止できる。
さらに、書き換え不可の領域を備えた不揮発性メモリ3を用いる場合は、機種情報を該書き換え不可の領域に格納しておき、出荷後は機種情報の書き換えが要求された時点で書き換え可能な領域の不正書き換えフラグを不正な書き換えが発生したことを示す値(「1」)に書き換えることで、上記と同様に、簡易な処理で機種情報の不正な書き換えが抑制され、下位機種から上位機種への不正な変更を抑制できる。
Claims (10)
- 機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器であって、
前記機種情報および前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しないCPUと、
を有する電子機器。 - 前記不揮発性メモリは、
前記機種情報や前記プログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを保持し、
前記CPUは、
前記機種情報の書き換えが指示されたとき、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合は、前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了する請求項1記載の電子機器。 - 機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器であって、
書き換え可能な領域と書き換え不可の領域とを備え、前記書き換え不可の領域で前記機種情報を保持し、前記書き換え可能な領域で前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了するCPUと、
を有する電子機器。 - 前記CPUは、
前記プログラムの書き換えが指示されると、該プログラムのヘッダーに含まれる該プログラムの書き換え対象の機種を示す参照機種情報と前記不揮発性メモリで保持している前記機種情報とが一致するか否かを判定し、前記参照情報と前記機種情報とが一致しないとき、前記プログラムの書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換える請求項2または3記載の電子機器。 - 前記CPUからの指示にしたがって情報を表示するための表示装置を備え、
前記CPUは、
前記電子機器の電源がオンされると、前記不正書き換えフラグが不正な書き換えの発生を示す値であるか否かを判定し、
前記不正書き換えフラグが不正な書き換えの発生を示す値である場合、前記電子機器を起動しない、または不正な書き換えの発生を前記表示装置に表示し、以降の操作を受け付けない請求項2から4のいずれか1項記載の電子機器。 - 機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器で用いる、情報の不正書き換え抑制方法であって、
前記機種情報を不揮発性メモリに格納し、
前記不揮発性メモリで保持している、前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを、前記機種情報の書き込み済みを示す値に書き換え、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、
前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しない不正書き換え抑制方法。 - 前記CPUは、前記機種情報の書き換えが指示されたとき、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合は、
前記不揮発性メモリで保持している、前記機種情報や前記プログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを、不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了する請求項6記載の不正書き換え抑制方法。 - 機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器で用いる、情報の不正書き換え抑制方法であって、
不揮発性メモリが書き換え可能な領域と書き換え不可の領域とを備えている場合、前記書き換え不可の領域に前記機種情報を格納し、前記書き換え可能な領域に前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを格納し、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了する不正書き換え抑制方法。 - 前記CPUは、前記プログラムの書き換えが指示されると、該プログラムのヘッダーに含まれる該プログラムの書き換え対象の機種を示す参照機種情報と前記不揮発性メモリで保持している前記機種情報とが一致するか否かを判定し、
前記参照情報と前記機種情報とが一致しないとき、前記プログラムの書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換える請求項7または8記載の不正書き換え抑制方法。 - 前記CPUは、前記電子機器の電源がオンされると、前記不正書き換えフラグが不正な書き換えの発生を示す値であるか否かを判定し、
前記不正書き換えフラグが不正な書き換えの発生を示す値である場合、前記電子機器を起動しない、または不正な書き換えの発生を表示装置に表示し、以降の操作を受け付けない請求項7から9のいずれか1項記載の不正書き換え抑制方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/062880 WO2010007675A1 (ja) | 2008-07-17 | 2008-07-17 | 電子機器および不正書き換え抑制方法 |
JP2010520713A JP4729771B2 (ja) | 2008-07-17 | 2008-07-17 | 電子機器および不正書き換え抑制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/062880 WO2010007675A1 (ja) | 2008-07-17 | 2008-07-17 | 電子機器および不正書き換え抑制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2010007675A1 true WO2010007675A1 (ja) | 2010-01-21 |
Family
ID=41550093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2008/062880 WO2010007675A1 (ja) | 2008-07-17 | 2008-07-17 | 電子機器および不正書き換え抑制方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4729771B2 (ja) |
WO (1) | WO2010007675A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10207995A (ja) * | 1997-01-21 | 1998-08-07 | Rohm Co Ltd | 非接触型icカード |
JP2002025278A (ja) * | 2000-07-03 | 2002-01-25 | Sharp Corp | 半導体記憶装置 |
JP2004054421A (ja) * | 2002-07-17 | 2004-02-19 | Sharp Corp | メモリ、情報処理装置、記憶方法および情報処理方法 |
JP2004287541A (ja) * | 2003-03-19 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 不揮発性メモリのアクセス制御システム |
JP2006011498A (ja) * | 2004-06-22 | 2006-01-12 | Kyocera Mita Corp | 電気機器 |
JP2006079259A (ja) * | 2004-09-08 | 2006-03-23 | Juki Corp | 制御装置 |
-
2008
- 2008-07-17 WO PCT/JP2008/062880 patent/WO2010007675A1/ja active Application Filing
- 2008-07-17 JP JP2010520713A patent/JP4729771B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10207995A (ja) * | 1997-01-21 | 1998-08-07 | Rohm Co Ltd | 非接触型icカード |
JP2002025278A (ja) * | 2000-07-03 | 2002-01-25 | Sharp Corp | 半導体記憶装置 |
JP2004054421A (ja) * | 2002-07-17 | 2004-02-19 | Sharp Corp | メモリ、情報処理装置、記憶方法および情報処理方法 |
JP2004287541A (ja) * | 2003-03-19 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 不揮発性メモリのアクセス制御システム |
JP2006011498A (ja) * | 2004-06-22 | 2006-01-12 | Kyocera Mita Corp | 電気機器 |
JP2006079259A (ja) * | 2004-09-08 | 2006-03-23 | Juki Corp | 制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010007675A1 (ja) | 2012-01-05 |
JP4729771B2 (ja) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7845006B2 (en) | Mitigating malicious exploitation of a vulnerability in a software application by selectively trapping execution along a code path | |
US8751817B2 (en) | Data processing apparatus and validity verification method | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
JP2010033576A (ja) | バイオスの更新を行う電子機器及び方法 | |
US7418542B2 (en) | Rewritable, nonvolatile memory, electronic device, method of rewriting rewritable, nonvolatile memory, and storage medium having stored thereon rewrite program | |
JP2005316599A (ja) | 割込制御装置 | |
JP4729771B2 (ja) | 電子機器および不正書き換え抑制方法 | |
US20090132800A1 (en) | Method for adjusting setup default value of bios and main board thereof | |
JP2008176608A (ja) | データバックアップ装置及びデータバックアップ方法 | |
JP2000322253A (ja) | セキュリティ・システム | |
JP4863472B2 (ja) | メモリ管理方法 | |
TWI410981B (zh) | 資料保護方法及應用其之記憶體 | |
JP4888862B2 (ja) | メモリ管理方法 | |
JP2011150383A (ja) | ファームウェア書き込み方法 | |
JP2008293468A (ja) | マザーボードの製造方法 | |
JP7361382B2 (ja) | 不揮発性記憶装置 | |
JP7341376B2 (ja) | 情報処理装置、情報処理方法、及び、情報処理プログラム | |
JP2005128613A (ja) | 画像形成装置 | |
JP2007328824A (ja) | メモリカード、不揮発性メモリ、不揮発性メモリのデータ書込み方法及びデータ書込み装置 | |
JP2013025356A (ja) | プログラムの流用検出方法 | |
JP2019028972A (ja) | 記憶装置、ステータス管理方法、及びステータス管理プログラム | |
JP2011232804A (ja) | Biosシステム、及びこのbiosシステムを備えるpac | |
JP2007064762A (ja) | 半導体装置、テストモード制御回路 | |
JP2009099026A (ja) | ディジタルシステムのパラメータ化け検出方法と該検出方法を備えたインバータ装置、並びに工作機械用及びロボット用御制装置 | |
JP6541912B2 (ja) | 情報処理装置およびアクセス管理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 08778231 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2010520713 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 08778231 Country of ref document: EP Kind code of ref document: A1 |