JP4729771B2 - 電子機器および不正書き換え抑制方法 - Google Patents
電子機器および不正書き換え抑制方法 Download PDFInfo
- Publication number
- JP4729771B2 JP4729771B2 JP2010520713A JP2010520713A JP4729771B2 JP 4729771 B2 JP4729771 B2 JP 4729771B2 JP 2010520713 A JP2010520713 A JP 2010520713A JP 2010520713 A JP2010520713 A JP 2010520713A JP 4729771 B2 JP4729771 B2 JP 4729771B2
- Authority
- JP
- Japan
- Prior art keywords
- model information
- rewrite
- unauthorized
- flag
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself
Description
前記機種情報および前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しないCPUと、
を有する。
書き換え可能な領域と書き換え不可の領域とを備え、前記書き換え不可の領域で前記機種情報を保持し、前記書き換え可能な領域で前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了するCPUと、
を有する。
前記機種情報を不揮発性メモリに格納し、
前記不揮発性メモリで保持している、前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを、前記機種情報の書き込み済みを示す値に書き換え、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、
前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しない方法である。
不揮発性メモリが書き換え可能な領域と書き換え不可の領域とを備えている場合、前記書き換え不可の領域に前記機種情報を格納し、前記書き換え可能な領域に前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを格納し、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了する方法である。
Claims (10)
- 機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器であって、
前記機種情報および前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しないCPUと、
を有する電子機器。 - 前記不揮発性メモリは、
前記機種情報や前記プログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを保持し、
前記CPUは、
前記機種情報の書き換えが指示されたとき、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合は、前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了する請求項1記載の電子機器。 - 機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器であって、
書き換え可能な領域と書き換え不可の領域とを備え、前記書き換え不可の領域で前記機種情報を保持し、前記書き換え可能な領域で前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを保持する不揮発性メモリと、
前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了するCPUと、
を有する電子機器。 - 前記CPUは、
前記プログラムの書き換えが指示されると、該プログラムのヘッダーに含まれる該プログラムの書き換え対象の機種を示す参照機種情報と前記不揮発性メモリで保持している前記機種情報とが一致するか否かを判定し、前記参照情報と前記機種情報とが一致しないとき、前記プログラムの書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換える請求項2または3記載の電子機器。 - 前記CPUからの指示にしたがって情報を表示するための表示装置を備え、
前記CPUは、
前記電子機器の電源がオンされると、前記不正書き換えフラグが不正な書き換えの発生を示す値であるか否かを判定し、
前記不正書き換えフラグが不正な書き換えの発生を示す値である場合、前記電子機器を起動しない、または不正な書き換えの発生を前記表示装置に表示し、以降の操作を受け付けない請求項2から4のいずれか1項記載の電子機器。 - 機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器で用いる、情報の不正書き換え抑制方法であって、
前記機種情報を不揮発性メモリに格納し、
前記不揮発性メモリで保持している、前記機種情報が書き込み済みであるか否かを示す機種情報書き込み済みフラグを、前記機種情報の書き込み済みを示す値に書き換え、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値であるか否かを判定し、
前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合、前記機種情報の書き換えを実行しない不正書き換え抑制方法。 - 前記CPUは、前記機種情報の書き換えが指示されたとき、前記機種情報書き込み済みフラグが前記機種情報の書き込み済みを示す値である場合は、
前記不揮発性メモリで保持している、前記機種情報や前記プログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを、不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了する請求項6記載の不正書き換え抑制方法。 - 機種を示す機種情報に基づいてプログラムによる処理を切り換えることで複数の前記機種に応じた機能を実現する電子機器で用いる、情報の不正書き換え抑制方法であって、
不揮発性メモリが書き換え可能な領域と書き換え不可の領域とを備えている場合、前記書き換え不可の領域に前記機種情報を格納し、前記書き換え可能な領域に前記機種情報やプログラムの不正な書き換えが発生したか否かを示す不正書き換えフラグを格納し、
CPUは、前記機種情報の書き換えが指示されると、前記機種情報の書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換え、以降、何も処理を実行せず、また操作を受け付けることなく前記電子機器の制御を終了する不正書き換え抑制方法。 - 前記CPUは、前記プログラムの書き換えが指示されると、該プログラムのヘッダーに含まれる該プログラムの書き換え対象の機種を示す参照機種情報と前記不揮発性メモリで保持している前記機種情報とが一致するか否かを判定し、
前記参照情報と前記機種情報とが一致しないとき、前記プログラムの書き換えを実行せずに前記不正書き換えフラグを不正な書き換えの発生を示す値に書き換える請求項7または8記載の不正書き換え抑制方法。 - 前記CPUは、前記電子機器の電源がオンされると、前記不正書き換えフラグが不正な書き換えの発生を示す値であるか否かを判定し、
前記不正書き換えフラグが不正な書き換えの発生を示す値である場合、前記電子機器を起動しない、または不正な書き換えの発生を表示装置に表示し、以降の操作を受け付けない請求項7から9のいずれか1項記載の不正書き換え抑制方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/062880 WO2010007675A1 (ja) | 2008-07-17 | 2008-07-17 | 電子機器および不正書き換え抑制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4729771B2 true JP4729771B2 (ja) | 2011-07-20 |
JPWO2010007675A1 JPWO2010007675A1 (ja) | 2012-01-05 |
Family
ID=41550093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010520713A Expired - Fee Related JP4729771B2 (ja) | 2008-07-17 | 2008-07-17 | 電子機器および不正書き換え抑制方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4729771B2 (ja) |
WO (1) | WO2010007675A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10207995A (ja) * | 1997-01-21 | 1998-08-07 | Rohm Co Ltd | 非接触型icカード |
JP2002025278A (ja) * | 2000-07-03 | 2002-01-25 | Sharp Corp | 半導体記憶装置 |
JP2004054421A (ja) * | 2002-07-17 | 2004-02-19 | Sharp Corp | メモリ、情報処理装置、記憶方法および情報処理方法 |
JP2004287541A (ja) * | 2003-03-19 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 不揮発性メモリのアクセス制御システム |
JP2006011498A (ja) * | 2004-06-22 | 2006-01-12 | Kyocera Mita Corp | 電気機器 |
JP2006079259A (ja) * | 2004-09-08 | 2006-03-23 | Juki Corp | 制御装置 |
-
2008
- 2008-07-17 WO PCT/JP2008/062880 patent/WO2010007675A1/ja active Application Filing
- 2008-07-17 JP JP2010520713A patent/JP4729771B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10207995A (ja) * | 1997-01-21 | 1998-08-07 | Rohm Co Ltd | 非接触型icカード |
JP2002025278A (ja) * | 2000-07-03 | 2002-01-25 | Sharp Corp | 半導体記憶装置 |
JP2004054421A (ja) * | 2002-07-17 | 2004-02-19 | Sharp Corp | メモリ、情報処理装置、記憶方法および情報処理方法 |
JP2004287541A (ja) * | 2003-03-19 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 不揮発性メモリのアクセス制御システム |
JP2006011498A (ja) * | 2004-06-22 | 2006-01-12 | Kyocera Mita Corp | 電気機器 |
JP2006079259A (ja) * | 2004-09-08 | 2006-03-23 | Juki Corp | 制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010007675A1 (ja) | 2012-01-05 |
WO2010007675A1 (ja) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7845006B2 (en) | Mitigating malicious exploitation of a vulnerability in a software application by selectively trapping execution along a code path | |
US8751817B2 (en) | Data processing apparatus and validity verification method | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
JP5466645B2 (ja) | 記憶装置、情報処理装置およびプログラム | |
JP2010033576A (ja) | バイオスの更新を行う電子機器及び方法 | |
US20060090158A1 (en) | Rewritable, nonvolatile memory, electronic device, method of rewriting rewritable, nonvolatile memory, and storage medium having stored thereon rewrite program | |
JP4729771B2 (ja) | 電子機器および不正書き換え抑制方法 | |
JP2008176608A (ja) | データバックアップ装置及びデータバックアップ方法 | |
JP2000322253A (ja) | セキュリティ・システム | |
JP4863472B2 (ja) | メモリ管理方法 | |
TWI410981B (zh) | 資料保護方法及應用其之記憶體 | |
JP2001344096A (ja) | 情報処理装置、その制御方法、記録媒体 | |
JP4888862B2 (ja) | メモリ管理方法 | |
JP2008293468A (ja) | マザーボードの製造方法 | |
JP2011150383A (ja) | ファームウェア書き込み方法 | |
JP7361382B2 (ja) | 不揮発性記憶装置 | |
JP2019028972A (ja) | 記憶装置、ステータス管理方法、及びステータス管理プログラム | |
JP7341376B2 (ja) | 情報処理装置、情報処理方法、及び、情報処理プログラム | |
JP2007328824A (ja) | メモリカード、不揮発性メモリ、不揮発性メモリのデータ書込み方法及びデータ書込み装置 | |
JP2005128613A (ja) | 画像形成装置 | |
JP2013222272A (ja) | 半導体装置、機密データ管理システム、及び機密データ管理方法 | |
JP2013025356A (ja) | プログラムの流用検出方法 | |
JP2007064762A (ja) | 半導体装置、テストモード制御回路 | |
JP4883016B2 (ja) | 自動販売機の制御システム | |
JP2011232804A (ja) | Biosシステム、及びこのbiosシステムを備えるpac |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |