CN1193168A

CN1193168A - 半导体装置及电子机器

Info

Publication number: CN1193168A
Application number: CN98105116A
Authority: CN
Inventors: 那须弘明
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-02-27
Filing date: 1998-02-27
Publication date: 1998-09-16
Anticipated expiration: 2018-02-27
Also published as: KR100456734B1; JP4000654B2; US6088262A; JPH10301855A; CN1123008C; KR19980071673A; TW393606B

Abstract

在设定了禁止读出非易失存储器的数据后也能再利用的半导体装置及电子机器。禁止从外部读出写入的数据,保护数据的秘密。在检测到全部数据被消去后,解除数据读出禁止。因此微机可以再利用。通过全部消去工作本身或读出全部地址数据,能检测全部数据是否被消去。读出禁止控制电路内部装有存储读出禁止的设定用的EEPROM。在设定了读出禁止后,禁止EEPROM的消去·写入。分别控制存储单元阵列和EEPROM。正常工作时允许CPU读出数据。

Description

半导体装置及电子机器

本发明涉及包括非易失存储器的微机等半导体装置及包括该半导体装置的电子机器。

在内部装有非易失存储器的微机等半导体装置中，为了不使写入的程序被不正当的第三者复制，希望设有不能从外部读取程序的保密功能。作为实现这一功能的方法，如特开昭62-194565中所述，有利用保护位控制禁止读出非易失存储器的数据的设定的方法。在此情况下，可以考虑利用第二非易失存储器即EPROM存储禁止读出的设定的方法，以及利用EEPROM存储禁止读出的设定的方法。

可是在利用EPROM的方法中，如果一旦将禁止读出的设定存入EPROM，则存在不能再利用该半导体装置的大问题。即在该方法中，如果不是将安装了半导体装置的封装的树脂剥掉、用紫外线等照射EPROM来变更EPROM的存储内容，那么就不能解除读出禁止的设定。因此，所谓解除读出禁止的设定意味着不能二次利用该半导体装置。

另一方面，在利用EEPROM的方法中，存在着第三者容易解除读出禁止的设定的问题。为了解决这样的问题，就要想办法不能解除一旦进行了的读出禁止的设定，但其后果将导致不可能再利用半导体装置的结果。

本发明就是鉴于以上这样的技术课题而完成的，其目的在于提供一种即使在设定了禁止读出内部安装的非易失存储器的数据的情况下也能再利用的半导体装置及包括该半导体装置的电子机器。

为了解决上述课题，本发明的半导体装置的特征在于包括：可从半导体装置的外部电气性地消去·写入数据的第一非易失存储器；禁止从外部读出已写入上述第一非易失存储器的数据，保护该数据的秘密的读出禁止装置；以及在检测到上述第一非易失存储器的全部数据已被消去时，解除上述第一非易失存储器的数据读出禁止的装置。

如果采用本发明，则利用读出禁止装置能保护第一非易失存储器中已写入的数据的秘密。另外，如果第一非易失存储器的全部数据被消去，数据读出禁止被解除，所以半导体装置的再利用变成可能。于是如果采用本发明，则具有既能保护第一非易失存储器中已写入的数据不会被盗用等，又能再利用这样的两全其美的特征。

另外本发明的特征在于：通过全消去工作将上述第一非易失存储器的数据消去，同时根据是否对上述第一非易失存储器进行了上述全消去工作，检测上述第一非易失存储器的全部数据是否已被消去。通过这样处理，则采用简单的结构和处理方法，就能检测第一非易失存储器的全部数据是否已被消去。

另外本发明的特征在于：通过指定地址、用页单位及块单位两者中的任意一者消去上述第一非易失存储器的数据，同时读出上述第一非易失存储器的全部地址的数据，检测上述第一非易失存储器的全部数据是否已被消去。通过这样处理，不进行全消去工作，就能消去第一非易失存储器的全部数据，同时还能检测全部数据是否已被消去。因此，能提高第一非易失存储器的寿命。

另外本发明的特征在于：上述读出禁止装置包括能电气性地消去·写入数据、存储上述第一非易失存储器的数据读出禁止的设定的至少一个第二非易失存储器。通过这样处理，即使在半导体装置的电源断开后，仍可能保持数据读出禁止的设定。另外还可能电气性地改写第二非易失存储器的设定内容。

另外本发明的特征在于：上述读出禁止装置在上述第一非易失存储器的数据读出禁止的设定被存储在上述第二非易失存储器中的情况下，禁止上述第二非易失存储器的消去·写入，在检测到上述第一非易失存储器的全部数据已被消去的情况下，解除上述第二非易失存储器的消去·写入的禁止。这样，由于在存储了读出禁止的设定的情况下，禁止第二非易失存储器的消去·写入，所以能可靠地保护第一非易失存储器的数据的秘密。另外在检测到第一非易失存储器的全部数据已被消去的情况下，通过解除第二非易失存储器的消去·写入的禁止，能再次设定数据读出的禁止或禁止的解除。

另外本发明的特征在于：当半导体装置的电源接通时，读出上述第二非易失存储器的存储内容，根据读出的存储内容，判断是否禁止上述第一非易失存储器的数据读出。通过这样处理，每当接通电源时便判断可否禁止读出数据，能可靠地保护第一非易失存储器的数据的秘密。

另外本发明的特征在于：分别地控制上述第一非易失存储器的消去·写入和上述第二非易失存储器的消去·写入。通过这样处理，能谋求控制的简单化，同时能防止半导体装置的大规模化。

另外本发明的特征在于：上述读出禁止装置包括多个上述第二非易失存储器，在该多个第二非易失存储器的输出信号中的至少一个为读出禁止的设定的情况下，禁止从上述第一非易失存储器读出数据。由于这样同时使用多个第二非易失存储器，所以能极大地提高第一非易失存储器的数据的秘密保护的可靠性。

另外本发明的特征在于：通过内部安装的CPU的工作，进行上述第一非易失存储器的数据读出的禁止、数据读出禁止的解除。通过这样处理，不需要在半导体装置的内部或外部设置特别的写入控制电路，就能实现数据读出的禁止或禁止的解除。

另外上述读出禁止装置通过控制输出上述第一非易失存储器的数据用的输出缓冲器，也可以禁止从外部读出该数据，通过控制在外部读出上述第一非易失存储器的数据用的外部读出控制电路，也可以禁止从外部读出该数据。这样作为禁止从外部读出第一非易失存储器的数据的方法可以考虑各种各样的方法。

另外本发明的特征在于：在CPU及逻辑功能块两者中的任意一者根据上述第一非易失存储器中存储的数据而工作的正常工作方式中，即使设定了上述第一非易失存储器的数据读出禁止，也允许上述CPU、上述逻辑功能块进行的从上述第一非易失存储器的数据读出，在上述正常工作方式以外的工作方式中，以解除上述第一非易失存储器的数据读出禁止为条件，允许从上述第一非易失存储器读出数据。通过这样处理，在正常工作方式中，CPU或逻辑功能块就能根据第一非易失存储器中存储的数据进行工作。另一方面，在正常工作方式以外的程序设计等方式中，能谋求保护第一非易失存储器的数据的秘密。

另外本发明的特征在于：包括根据上述第一非易失存储器中存储的数据而工作的CPU。通过这样处理，能提供一种具有既能保护数据的秘密又能再利用这样的两全其美的特征的微机。

另外本发明的特征在于：包括根据上述第一非易失存储器中存储的数据而工作的逻辑功能块。作为这时的逻辑功能块，可以考虑例如门阵列块等各种逻辑功能块。

另外本发明的电子机器的特征在于包括：上述的任意一种半导体装置、将数据输入上述半导体装置用的输入装置、以及在上述半导体装置的控制下输出图象及声音两者中至少一者的装置。通过这样处理，能谋求使电子机器工作时所必要的数据秘密的保护，同时能谋求电子机器和其中使用它的半导体装置的再利用。

图1是表示本实施例的微机的结构例的功能块图。

图2是表示读出禁止控制电路的结构例的功能块图。

图3A、图3B是说明读出禁止控制电路的工作情况用的说明图。

图4A是写入电路的结构例图，图4B是说明其工作情况用的时间图。

图5A、图5B、图5C是说明检测全部数据是否已消去的各种方法用的说明图。

图6是说明电源接通时的工作情况用的时间图。

图7是说明分别控制存储单元阵列和EEPROM的方法用的说明图。

图8是表示读出禁止控制电路的结构的另一例的功能块图。

图9A是读出电路结构例图，图9B是其真值表。

图10A、图10B是表示输出控制电路及输出缓冲器的结构例图。

图11是表示微机的结构的另一例的功能块图。

图12A、图12B是表示外部读出控制电路的结构例图。

图13是表示微机的结构的另一例的功能块图。

图14是说明存储控制寄存器结构用的说明图。

图15A是表示输出控制电路及输出缓冲器的结构例图，图15B是其真值表。

图16是表示包括微机的电子机器的结构例的功能块图。

图17A、图17B、图17C是表示各种电子机器的外观的例图。

图18是表示包括逻辑功能块的半导体装置的结构例的功能块图。

以下，利用附图说明本发明的优选实施例。另外以下虽然以将本发明应用于半导体装置之一的微机的情况为例进行说明，但本发明不限于微机，而能应用于各种半导体装置。

1.结构

图1是表示本实施例的微机的结构之一例的功能块图。

非易失存储块120包括：由多个非易失存储单元构成的存储单元阵列100(第一非易失存储器)；X译码器104；Y译码器101；读出放大器102；输出缓冲器103；输入缓冲器118；控制电路106。这里，控制电路106根据来自写入控制电路108或CPU109的控制信号112、113进行X译码器104、Y译码器101、读出放大器102、输出缓冲器103及输入缓冲器118的控制。而且输出缓冲器103的控制是由包括控制电路106的输出控制电路110进行的。

如下对非易失存储块120进行程序、图象数据、声音数据等各种数据的写入。即，从微机外部通过写入控制电路108读入地址及应写入该地址的数据。然后通过地址多路开关105对地址进行译码，并输入非易失存储块120。另外，数据通过写入控制电路108及数据总线115而被输入非易失存储块120。然后被输入的数据在控制电路106的控制下被写入由地址多路开关105指定的地址。通过这样处理，便完成了使用者对非易失存储块120进行的数据的程序设计。

另外，验证数据是否被正确地输入了非易失存储块120的检验工作可以利用CPU109进行，也可以从外部通过写入控制电路108进行。

CPU109利用地址信号114及控制信号113，通过数据总线115，从非易失存储块120读出进行过程序设计的数据。然后，CPU109根据该读出的数据(程序、图象数据、声音数据等)而工作，按照使用者的程序进行所指定的处理。

这时在本实施例中，通过对读出禁止控制电路107设定读出禁止，从而从外部不能读出被写入非易失存储块120中的数据。因此能谋求数据的保密。而且在图1中，CPU109通过将读出禁止设定信号117激活，就能进行读出禁止的设定。

2.读出禁止控制电路

图2表示读出禁止控制电路107的结构之一例。该读出禁止控制电路107包括：EEPROM601(第二非易失存储器)、读出电路602、写入电路603。写入电路603首先利用控制信号606中包含的消去信号，进行EEPROM601的消去工作。然后，根据读出禁止设定信号609(图1中的117)，判断EEPROM601中是否设定读出禁止，在设定读出禁止的情况下，利用控制信号606中包含的写入信号，将该设定写入EEPROM601。但在EEPROM601最初为消去状态的情况下，未必需要进行消去工作。

另外在本实施例中，使读出禁止设定信号609呈高电平，意味着读出禁止的设定，这时低电平被写入呈消去状态的EEPROM601。另一方面，使读出禁止设定信号609呈低电平，意味着读出禁止的解除，这时高电平被写入呈消去状态的EEPROM601。这样在本实施例中，在读出禁止及解除两者中的任意一种情况下，都要对EEPROM601进行数据的写入。但是，EEPROM601在消去状态下呈高电平。因此，在读出禁止的解除的情况下，不必将高电平写入EEPROM601，EEPROM601的消去状态也可以意味着读出禁止的解除。

被写入EEPROM601的数据由读出电路602读出。读出禁止控制信号605(图1中的111)在读出禁止状态下呈高电平，在读出允许状态下呈低电平。而且如果读出禁止控制信号605呈高电平，则禁止从图1中的存储单元阵列100读出数据，如果呈低电平，则允许读出(读出禁止被解除)。

读出禁止控制信号605被反馈给写入电路603。然后对EEPROM601进行读出禁止的设定，如果读出禁止控制信号605呈高电平，则如图3A所示，根据读出禁止控制信号605，变成禁止对EEPROM601进行消去·写入。因此，能保证EEPROM601中存储的读出禁止的设定不被改写，能谋求存储单元阵列100(非易失存储块)中进行过程序设计的数据的保密。

另一方面，如图3B所示，如果检测到存储单元阵列100(第一非易失存储器)的全部数据被消去，则全消去信号608呈激活态，允许对EEPROM601(第二非易失存储器)进行消去·写入。由于允许EEPROM601的消去·写入，所以可以解除被写入EEPROM601的读出禁止的设定，从而能从存储单元阵列100读出数据。换句话说，在本实施例中，除非电气性地消去·写入可能的存储单元阵列100的全部数据被消去，否则不能解除读出禁止。

微机的使用者设计好程序，将该程序写入存储单元阵列100后，由读出禁止设定信号117设定存储单元阵列100的读出禁止。通过这样处理，能防止第三者不正当地复制所写入的程序。而且，在使用者想再利用写入了程序的微机的情况下，消去存储单元阵列100的全部数据。这时，由于使用者有源程序，所以即使消去存储单元阵列100的全部数据，也不会发生问题。如果消去存储单元阵列100的全部数据，则图2中的全消去信号608呈激活态，允许对EEPROM601的消去·写入。因此能解除被写入EEPROM601的读出禁止的设定，能从存储单元阵列100读出数据。其结果，使用者可以通过检验工作一边进行验证，一边将新的程序写入存储单元阵列100。即，可以再利用微机。

3.EEPROM的写入电路

图4A表示图2中的写入电路603的结构之一例，图4B表示说明其工作情况用的时间图。

在读出禁止控制信号605呈低电平的情况下(参照图4B中的E1)，控制信号606(消去·写入信号)直接作为控制信号607被传送给EEPROM601(参照E2、E3)。即允许EEPROM601的数据的消去·写入。

另一方面，如果读出禁止控制信号605呈高电平(参照E4)，即使控制信号606呈高电平，控制信号607也能被固定在低电平(参照E5、E6)。即禁止EEPROM601的数据的消去·写入。可是，这样即使读出禁止控制信号605呈高电平，但如果全消去信号608呈高电平(参照E7)，控制信号606直接作为控制信号607被传送给EEPROM601。即，如果存储单元阵列100的全部数据被消去，就能解除EEPROM601的数据的消去·写入禁止。因此，能解除存储单元阵列100的数据读出禁止。

4.全消去工作及以页为单位或以块为单位的消去

存储单元阵列100的数据的消去可以通过全消去工作进行，也可以通过指定了地址的页单位或块单位的消去进行。

在通过全消去工作进行消去的情况下，如图5A所示，如果进行了全消去工作，则其本身(发送了全消去命令本身)就能检测存储单元阵列100的全部数据已被消去。但是，即使在通过全消去工作进行消去的情况下，例如也可以使图1中的CPU109工作，进行存储单元阵列100的全部地址的读出，检测全部数据是否已被消去。

在指定地址、以页为单位或以块为单位进行消去的情况下，如图5B所示，例如使图1中的CPU109工作，进行存储单元阵列100的全部地址的读出，能检测全部数据是否已被消去。另外使CPU109工作用的程序也可以传送给RAM执行，也可以将该程序预先装入掩模型ROM中。

在通过进行了全消去工作本身检测存储单元阵列100的全部数据是否已被消去的图5A所示的方法中，具有能简化电路结构和电路控制的优点。另一方面，在通过全部地址的读出检测存储单元阵列100的全部数据是否已被消去的图5B所示的方法中，具有能提高存储单元阵列100的寿命的优点。即如图5C所示，可以考虑只将数据写入存储单元阵列100的一部分区域中，而使其它区域呈消去状况的情况。在此情况下，与通过全消去工作进行消去相比，以页为单位或以块为单位进行消去时能减少加给存储单元阵列100的各非易失存储单元的地址。因此，能提高其写入次数被限定为有限次数的存储单元阵列100的寿命。

5.电源接通时的工作

另外在本实施例中，接通微机的电源时，读出EEPROM601(第二非易失存储器)的存储内容，根据读出的存储内容，判断是否禁止存储单元阵列100(第一非易失存储器)的数据读出。即如图6所示，在本实施例中，接通电源VDD后，如果经过了所给定的期间，RESET信号便上升到高电平(呈非激活态)。而且根据该呈高电平的上升边，生成微分脉冲，根据该微分脉冲，读出EEPROM601的存储内容。然后判断是否禁止存储单元阵列100的数据读出。通过这样处理，每当接通电源时，就能判断是否能保护存储单元阵列100中存储的数据，即使断开电源时，也能保存作为非易失存储器的EEPROM601的存储内容，所以能实现可靠的保密。

6.存储单元阵列、EEPROM的消去·写入控制的独立化

另外在本实施例中，如图7所示，分别控制存储单元阵列100(第一非易失存储器)的消去·写入和EEPROM601(第二非易失存储器)的消去·写入。例如，如图1所示，存储单元阵列100的消去·写入由X译码器104、Y译码器101、读出放大器102、控制电路106等进行控制。另一方面，如图2所示，EEPROM601的消去·写入由写入电路603进行控制。通过这样分别进行控制，在电源接通时，在确认了EEPROM601的存储内容后，能判断是否禁止存储单元阵列100的数据读出。另外能谋求各控制的简化，同时能防止在将EEPROM601装入存储单元阵列100中的情况下产生的电路规模的增大。

7.利用多个EEPROM的读出禁止控制电路

图8示出了读出禁止控制电路107的结构的另一例。与图2之间主要的不同点在于：在图8中使用多个EEPROM701、704。写入电路703首先根据控制信号707，消去EEPROM701、704的数据。其次对两个EEPROM701、704进行读出禁止设定的写入。另外在EEPROM701、704最初呈消去状态的情况下，未必需要进行消去工作。

如图7所示，EEPROM在半导体装置(半导体芯片)上与存储单元阵列被布置在不同的地方，所以由于工艺加工方面的问题等，有时其特性发生偏差。特别是EEPROM占有的面积与存储单元阵列相比极小，所以特性的偏差变得非常大。而且如果由于该特性的偏差引起EEPROM的存储数据丢失，那就不能保护存储单元阵列中进行了程序设计的数据了。

因此在本实施例中，同时使用多个EEPROM701、704，实现了存储单元阵列中存储的数据的可靠的保护。

EEPROM701、704中写入的数据由读出电路702进行读出。图9A示出了读出电路702的结构例，图9B示出了其真值表。在EEPROM701、704的输出信号705、711两者中的至少一者呈低电平(禁止读出)的情况下，读出电路702的输出信号706呈高电平(禁止读出)。另一方面，在输出信号705、711两者都呈高电平(允许读出)的情况下，读出电路702的输出信号706呈低电平(允许读出)。通过这样处理，即使EEPROM701、704两者中的任何一者的设定内容有误，也能谋求存储单元阵列中存储的数据的可靠的保密。

如果禁止控制信号706呈高电平，则禁止对EEPROM701、704进行消去·写入。因此，能保证EEPROM701、704中存储的读出禁止的设定不被改写。另一方面，如果检测到存储单元阵列100的全部数据被消去，则全消去信号710呈激活态，允许对EEPROM701、704进行消去·写入。因此，可以解除读出禁止的设定，能从存储单元阵列100读出数据。

8.输出控制电路

在设定了读出禁止的情况下，图1中的输出控制电路判断是来自CPU109的读出还是来自外部的读出。然后在来自CPU109的访问的情况下，进行正常的读出，对于来自外部的访问，则控制输出缓冲器103，以便输出固定值。

在图10A中示出了输出控制电路110及输出缓冲器103的结构例。信号308相当于来自读出禁止控制电路107的读出禁止控制信号111。信号309是来自CPU109的访问要求信号。信号311、312、313都是读出放大器102的输出信号。如果CPU访问要求信号309呈激活态(高电平)，则信号310呈高电平，而与读出禁止控制信号308的状态无关。而且，如果来自CPU109的读出信号314呈激活态，则读出放大器的输出信号311、312、313被输出给数据总线318(图1中的115)。另一方面，在读出禁止控制信号308呈高电平、CPU访问要求信号309呈非激活态(低电平)的情况下，信号310呈低电平。呈低电平的固定值被输出给数据总线318。因此，能实现禁止从存储单元阵列100读出数据。

在图10B中示出了输出控制电路110及输出缓冲器103的其它结构例。如果CPU访问要求信号409呈激活态(高电平)，则信号410呈低电平，而与读出禁止控制信号408的状态无关。而且，如果来自CPU109的读出信号414呈激活态，则读出放大器的输出信号411、412、413被输出给数据总线418。另一方面，在读出禁止控制信号408呈高电平、CPU访问要求信号409呈非激活态(低电平)的情况下，信号410呈低电平，呈高电平的固定值被输出给数据总线418。

9.微机的另一结构例

图11示出了本实施例的微机的另一结构例。与图1的主要不同点在于：在图1中CPU109使用读出禁止设定信号117进行读出禁止的设定，而在图11中写入控制电路208使用读出禁止设定信号217进行读出禁止的设定。即在图1中，通过CPU109的工作，在读出禁止控制电路107中设定读出禁止，而在图11中，从微机的外部(ROM写入器)通过写入控制电路208，直接对读出禁止控制电路207进行读出禁止的设定。另外，向存储单元阵列200进行的数据写入、以及读出禁止的解除等，在图1中也是通过CPU的工作进行的，而在图11中，由写入控制电路208直接进行。其它部分的结构与图1大致相同，说明从略。

另外在图11中，由输出控制电路210来控制输出缓冲器203，禁止从存储单元阵列200读出数据，可是，在写入控制电路208内设有外部读出控制电路222，由该外部读出控制电路222控制从外部读出数据，也可以禁止从存储单元阵列200读出数据。

图12A示出了外部读出控制电路222的结构例。信号805、806、807被送给图11中的数据总线215。如果对读出禁止控制电路207进行了读出禁止的设定，则读出禁止信号804呈低电平，输出信号808、809、810全部被固定在低电平。因此能禁止从外部读出数据。

图12B示出了外部读出控制电路222的另一结构例。信号905、906、907被送给数据总线215。如果对读出禁止控制电路207进行了读出禁止的设定，则读出禁止信号904呈高电平，输出信号808、809、810全部被固定在高电平。因此能禁止从外部读出数据。

10.微机的另一结构例

图13示出了本实施例的微机的另一结构例。图13相当于将图1的结构和图11的结构组合后的结构。

(1)正常工作方式

在CPU18根据非易失存储块10中存储的数据进行工作的正常工作方式中，地址从CPU18通过地址总线30、选择器20而被输入到非易失存储块10中。然后CPU18根据从非易失存储块10中读出的数据，进行所给定的处理。通过这样处理，根据使用者在非易失存储块10中进行了程序设计的数据，能使CPU18工作。

在图13中，作为将数据存入非易失存储块10中的程序设计方式，准备了并行写入的程序设计方式(以下称并行方式)，以及串行写入的程序设计方式(以下称串行方式)。另外，至于所实施的是正常工作方式、并行方式、串行方式中的哪一种方式，则可以通过电源接通时或RESET信号解除时检测微机的特定端的状态来进行判断。

(2)并行方式

在并行方式时，从外部的ROM写入器等通过并行端34输入各种数据，写入存储控制寄存器12。另外，被写入存储控制寄存器12中的各种数据通过并行端34被输出到外部。这时的寄存器地址由从并行端36输入的地址指定。图14示出了存储控制寄存器12的结构例。从并行端34输入的存储器地址被写入位MA15～MA0。同样在向非易失存储块写入数据时，存储数据被写入位MD7～MD0，读出数据时，从位MD7～MD0读出。存储控制寄存器12有控制位ERASE、FLASH、PROG、PROT、ER348等。这些控制位的写入或读出也利用并行端34、36进行。

被写入存储控制寄存器12的位MA15～MA0中的存储器地址通过选择器20，输出给非易失存储块10。而且在写入数据时，被写入存储控制寄存器12的位MD7～MD0中的存储数据通过选择器24被输出给非易失存储块10，并被写入上述存储地址的位置。另一方面，在读出数据时，非易失存储块10中的数据被从上述存储地址的位置读出，通过选择器24被写入存储控制寄存器12的位MD7～MD0中。

非易失存储块10由图14所示的各种控制位进行控制。例如在消去非易失存储块10中的数据的情况下，将ERASE起动，在欲进行全消去工作的情况下，将FLASH起动。另外在欲将数据写入非易失存储块10中的情况下，将PROG起动。

图13中的读出禁止控制电路14也控制图14中的控制位。例如，在欲禁止读出非易失存储块10中的数据的情况下，使PROT呈高电平，在欲允许读出数据的情况下，使PROT呈低电平。因此读出禁止或允许的设定被存储在读出禁止控制电路14内部装有的EEPROM中。在设定了禁止读出的情况下，读出禁止控制信号15呈激活态，禁止读出非易失存储块10的数据。另外还禁止读出禁止控制电路14的EEPROM的消去·写入。而且如果检测到非易失存储块10的数据已全部被消去(参照图13中的ER348)，则允许读出禁止控制电路14的EEPROM的消去·写入。因此，可以再次设定非易失存储块10的数据读出的禁止或允许。

如果采用以上说明的并行方式，则与图11一样，可以从外部通过写入控制电路，直接设定读出禁止，或者在非易失存储块中对数据进行程序设计。

(3)串行方式

在串行方式时，CPU18根据掩模型ROM16中存储的程序进行工作。另外通过串行端38在外部和存储控制寄存器12之间进行数据的存取。根据掩模型ROM16中存储的程序进行工作的CPU18使用图14中的位SC3～SC0或位SS3～SS0，分析位SD7～SD0中存储的数据。然后，例如在断定了SD7～SD0中存储的数据是存储器地址时，便将其存入位MA7～MA0中，在断定了是存储数据时便将其存入位MD7～MD0中。另外在断定了是控制位的情况下，将其存入对应的控制位。如果采用该串行方式，则能用较少的端数实现向非易失存储块10进行数据的程序设计。因此，例如可以在微机被安装在系统基板上的状态下进行程序设计。

如果采用以上说明的串行方式，则与图1相同，使CPU工作，可以设定读出禁止或在非易失存储块中对数据进行程序设计。

(4)输出控制电路

图15A示出了非易失存储块10包括的输出控制电路40及输出缓冲器42的结构例，图15B示出了其真值表。图15A中的结构和图10A中的结构相同。

CPU访问要求信号1309在正常工作方式时呈激活态(高电平)。而且如图15B所示，如果CPU访问要求信号1309呈激活态，信号1310呈高电平，而与读出禁止控制信号1308的状态无关。而且，如果来自CPU的读出信号1314呈激活态，则读出放大器的输出信号1311、1312、1313被输出给数据总线1318(图13中的32)。

另一方面，CPU访问要求信号1309在正常工作方式以外的并行方式时或串行方式时等情况下呈非激活态(低电平)。而且，在读出禁止控制信号1308呈高电平(禁止)、CPU访问要求信号1309呈低电平(非激活态)的情况下，信号1310呈低电平。因此呈低电平的固定值被输出给数据总线1318。

11.电子机器

图16示出了包括以上说明的微机的电子机器的功能块图之一例。该电子机器包括：微机(半导体装置)1000、输入部1030、图象输出部1032、以及声音输出部1034。另外微机1000包括：CPU1002、非易失存储块1004、读出禁止控制电路1006、写入控制电路1008、掩模型ROM1010、RAM1012、时钟1014、输入端口1016、图象输出控制部1018、声音输出控制部1020、电源生成部1022、总线(地址、数据)1024。

这里，RAM1012成为CPU1002等的工作区。时钟1014是具有钟表、日历等各种计时功能的时钟。输入端口1016用来受理从输入部1030输入的数据。图象输出控制部1018用来控制LCD或CRT等图象输出部1032进行的图象输出。在图象输出部1032为LCD的情况下，图象输出控制部1018成为LCD驱动器。声音输出控制部1020用来控制扬声器等声音输出部1034进行的声音输出。在电子机器是游戏机的情况下，进行游戏机声音的输出控制。电源生成部1022用来生成微机1000中使用的各种电源(例如EEPROM用的高压电源)。

图17A示出了电子机器之一的便携式游戏机的外观图之例。使用者利用输入部即操作按钮1040和十字键1042，输入操作数据。然后根据来自使用者的操作数据和被写入非易失存储块等中的游戏程序，生成游戏图象、游戏声音，由显示器1046、扬声器1048输出这些游戏图象、游戏声音。如果采用本实施例，则能防止第三者不正当地复制被写入非易失存储块中的游戏程序。另外，在游戏程序中加了读出禁止的保护的状态下将游戏机出厂，调查市场的反应后将其收回，可以将收回的游戏机的游戏程序改写成修改版后再出厂。这时，通过将非易失存储块的全部数据消去，就能改写游戏程序。

图17B示出了电子机器之一的电子笔记本的外观图之例。使用者通过输入部即操作按钮1050输入所希望的数据。然后，由显示器1052显示使用者存储在电子笔记本中的文字或数字等信息等。如果采用本实施例，则能保护使电子笔记本工作用的程序等的秘密，同时能谋求电子笔记本或该电子笔记本包括的微机的再利用。

图17C示出了电子机器之一的便携式音频机(MD、CD、盒式录音机)的外观图。这时，例如在耳机式的遥控器1060中装有本实施例的微机。使用者可以一边确认遥控器1060的显示器1064上的显示内容，一边操作其操作按钮1062，进行音频装置的再生或快送等的操作。如果采用本实施例，则能保护使遥控器工作用的程序等的秘密，同时能谋求遥控器及该遥控器包括的微机的再利用。

另外能应用本实施例的电子机器不限于图17A、图17B、图17C所示的机器，还能应用于信息存储媒体(CD-ROM、DVD等)的读出装置、便携式电话、打印机、汽车导向系统、个人计算机等之类的电子机器。

另外本发明不限定于上述实施例，在本发明的主要意思的范围内可以进行各种改变。

例如在本实施例中，说明了将本发明应用于半导体装置之一的微机中的情况，但本发明不限于此，而能应用于各种半导体装置。例如图18示出了包括逻辑功能块即门阵列块509的半导体装置的功能块图之例。与图11不同之处在于设置门阵列块509，用以代替CPU。其它结构与图11相同，所以详细说明从略。在门阵列块509中具有DSP、错误修正、图象生成、声音生成、数据压缩等各种逻辑功能，能根据非易失存储块520中写入的数据进行各种处理。

另外在本实施例中，不易失存储器以EEPROM为例进行了说明，但作为本发明中的不易失存储器除了EEPROM以外，还可以考虑例如强电介质存储器等各种存储器。

另外，读出禁止的设定方法、检测是否已检测了全部数据的方法、以及读出禁止的解除方法，最好是采用本实施例中说明的方法，但不限于这些方法。

另外读出禁止装置的结构也最好是采用本实施例中说明的结构，但也不限定于该结构。

Claims

1.一种半导体装置，其特征在于包括：

可从半导体装置的外部电气性地消去·写入数据的第一非易失存储器；

禁止从外部读出已写入上述第一非易失存储器的数据，保护该数据的秘密的读出禁止装置；

以及在检测到上述第一非易失存储器的全部数据已被消去时，解除上述第一非易失存储器的数据读出禁止的装置。

2.根据权利要求1所述的半导体装置，其特征在于：

通过全消去工作将上述第一非易失存储器的数据消去，同时根据是否对上述第一非易失存储器进行了上述全消去工作，检测上述第一非易失存储器的全部数据是否已被消去。

3.根据权利要求1所述的半导体装置，其特征在于：

通过指定地址、以页单位及块单位两者中的任意一者消去上述第一非易失存储器的数据，同时读出上述第一非易失存储器的全部地址的数据，检测上述第一非易失存储器的全部数据是否已被消去。

4.根据权利要求1所述的半导体装置，其特征在于：

上述读出禁止装置包括能电气性地消去·写入数据、存储上述第一非易失存储器的数据读出禁止的设定的至少一个第二非易失存储器。

5.根据权利要求4所述的半导体装置，其特征在于：

上述读出禁止装置在上述第一非易失存储器的数据读出禁止的设定被存储在上述第二非易失存储器中的情况下，禁止上述第二非易失存储器的消去·写入，

在检测到上述第一非易失存储器的全部数据已被消去的情况下，解除上述第二非易失存储器的消去·写入的禁止。

6.根据权利要求4所述的半导体装置，其特征在于：

当半导体装置的电源接通时，读出上述第二非易失存储器的存储内容，根据读出的存储内容，判断是否禁止上述第一非易失存储器的数据读出。

7.根据权利要求4所述的半导体装置，其特征在于：

分别控制上述第一非易失存储器的消去·写入和上述第二非易失存储器的消去·写入。

8.根据权利要求4所述的半导体装置，其特征在于：

上述读出禁止装置包括多个上述第二非易失存储器，在该多个第二非易失存储器的输出信号中的至少一个为读出禁止的设定的情况下，禁止从上述第一非易失存储器读出数据。

9.根据权利要求1所述的半导体装置，其特征在于：

通过内部安装的CPU的工作，进行上述第一非易失存储器的数据读出的禁止、数据读出禁止的解除。

10.根据权利要求1所述的半导体装置，其特征在于：

上述读出禁止装置通过控制输出上述第一非易失存储器的数据用的输出缓冲器，禁止从外部读出该数据。

11.根据权利要求1所述的半导体装置，其特征在于：

上述读出禁止装置通过控制在外部读出上述第一非易失存储器的数据用的外部读出控制电路，禁止从外部读出该数据。

12.根据权利要求1所述的半导体装置，其特征在于：

在CPU及逻辑功能块两者中的任意一者根据上述第一非易失存储器中存储的数据而工作的正常工作方式中，即使设定了上述第一非易失存储器的数据读出禁止，也允许上述CPU、上述逻辑功能块进行的从上述第一非易失存储器的数据读出，

在上述正常工作方式以外的工作方式中，以解除上述第一非易失存储器的数据读出禁止为条件，允许从上述第一非易失存储器读出数据。

13.根据权利要求1所述的半导体装置，其特征在于：

包括根据上述第一非易失存储器中存储的数据而工作的CPU。

14.根据权利要求1所述的半导体装置，其特征在于：

包括根据上述第一非易失存储器中存储的数据而工作的逻辑功能块。

15.电子机器，特征在于包括：

权利要求1至14中的任意一项所述的半导体装置、

将数据输入上述半导体装置用的输入装置、

以及在上述半导体装置的控制下输出图象及声音两者中至少一者的装置。