JP2000347944A - 不揮発性メモリ内蔵マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 簡単な操作によってデータの機密保持が可能
な不揮発性メモリ内蔵１チップマイクロコンピュータを
提供すること。 【解決手段】 内蔵フラッシュメモリ２１ヘ書き込まれ
る最終データをセキュリティコードとして自動的に記憶
するセキュリティ専用フラッシュメモリ１４と、内蔵フ
ラッシュメモリ２１へのアクセスを制御する制御装置
１、ＯＲ回路１９、およびトライステートバッファ２０
とを設け、制御装置１等は、内蔵フラッシュメモリ２１
へのデータの書き込み終了後においては、セキュリティ
コードと一致するデータが外部から入力された場合にの
み内蔵フラッシュメモリ２１へのアクセスを可能とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータに内蔵される不揮発性メモリのメモリデータを読み
出し装置から読み出し不可能とするようなメモリデータ
保護に関する。

【０００２】

【従来の技術】従来、不揮発性メモリ（例えばフラッシ
ュメモリー）の内蔵された１チップマイクロコンピュー
タでは、内蔵不揮発性メモリヘのアクセス、すなわちデ
ータ書き込み、読み出し、データ消去を行う際、後述の
３種の動作モードが用意され、各モード毎に専用ボード
が使用される。これらの動作モードを実現する概略的な
構成は内蔵不揮発性メモリにアクセスするアルゴリズム
を内蔵している不揮発性のプログラムメモリ、ＣＰＵ及
び内蔵不揮発性メモリアクセス動作に関連する識別制御
回路、制御レジスタ等からなる。

【０００３】これらのモードには、（１）ＰＲＯＭライ
ターによる専用アダプタを使用しデータの書き込み、消
去、読み出しの行えるＰＲＯＭモード、（２）外部メモ
リ（ＰＲＯＭ等）から専用ボードを使用してフラッシュ
メモリヘデータのコピーを行うコピーモード、（３）製
品のプリント基板に実装されたフラッシュメモリーの内
蔵された１チップマイクロコンピュータデバイスに対し
てシリアルポートを介してデータを書き込むシリアル転
送モード（以下、オンボードモードという）がある。そ
こで、これらの各モードでメモリデータの機密保持を行
う必要がある場合、それを実現するための機能を各モー
ド毎に備えていなければならない。

【０００４】従来、本機能を実現するために以下のよう
なものがある。 （ａ）ＰＲＯＭライタによるデータの読み出しを行う
際、予め入力されたセキュリティコードが不揮発性メモ
リヘ記憶されており、このセキュリティコードに対する
コードを外部端子等で入力し、一致しない限り読み出し
禁止とする。あるいは、書き込みを行う際、特定の端子
等を設定することで、ＰＲＯＭライタでの再度の書き込
み及び読み出しを不可能とする。このようにして、メモ
リデータ機密保持を図る。

【０００５】（ｂ）コピーモードによる書き込みも前記
（ａ）同様予め入力されたセキュリティコードが不揮発
性メモリヘ記憶されおり、このセキュリティコードに対
するコードを外部端子等で入力し一致しない限り読み出
しが禁止になりメモリデータの保護が行われる。

【０００６】（Ｃ）オンボードモードでは、所定のフォ
ーマットに従ってプログラムにパスワードを予め設定し
ユーザプログラム書き込み時に同一のパスワードを入力
しない限りアクセスされないことで保護される。

【０００７】上記のように本来のデータアクセス以外に
予め、セキュリティコードあるいはパスワードを設定す
る必要がある。

【０００８】図２に、従来技術の一例による不揮発性メ
モリを内蔵した１チップマイクロコンピュータのデータ
メモリ保護に対する概略的な構成例を示す。これは、特
開平５−７３４２８に開示されている技術を簡略に示し
たものである。不揮発性メモリが内蔵されたメモリデー
タを読み出し禁止とする方法として、セキュリティコー
ド記憶不揮発性メモリ１００ヘ予めコードを記憶させ、
入力キーコードラッチ回路１０１でセキュリティコード
記憶不揮発性メモリ１００へ記憶させたコードと同一コ
ードを入力する。この情報は比較回路１０２で判断され
一致している場合のみ読み出し制御部１０３へ一致信号
が出力されて、比較結果用不揮発性メモリ１０４からの
比較結果信号１０５と、図示しないＣＰＵからのリード
信号１０６とでメモリ１０８を読み出し可能とする。イ
ネーブル信号１０７が出力されることで、メモリ１０８
から図示しない内部データバス或いは、外部の端子ヘデ
ータの読み出しが行われる。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
方法では予めセキュリティコードを不揮発性メモリヘ設
定し、このセキュリテコードに対するコードを外部より
入力しなければならず、メモリデータヘの書き込みを行
う操作以外の設定による作業が必要になると同時に、セ
キュリテコードを改めて規定するためにその管理が煩雑
となっていた。

【００１０】本発明は、前記の問題点を解消するためな
されたものであって、簡単な操作によってデータの機密
保持が可能な不揮発性メモリ内蔵１チップマイクロコン
ピュータを提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、次の構成を有する。本発明の第１の要旨
は、不揮発性メモリを内蔵したマイクロコンピュータで
あって、前記不揮発性メモリヘ書き込まれるデータの一
部をセキュリティコードとして自動的に記憶するセキュ
リティ専用不揮発性メモリと、前記不揮発性メモリへの
アクセスを制御する制御手段とを設け、前記制御手段
は、前記不揮発性メモリへのデータの書き込み終了後に
おいては、前記セキュリティコードと一致するデータが
外部から入力された場合に不揮発性メモリへのアクセス
を可能とすることを特徴とする不揮発性メモリ内蔵マイ
クロコンピュータである。

【００１２】また、本発明の第２の要旨は、不揮発性メ
モリを内蔵したマイクロコンピュータであって、前記不
揮発性メモリヘ書き込まれるデータの一部をセキュリテ
ィコードとして自動的に記憶するセキュリティ専用不揮
発性メモリと、前記不揮発性メモリに対するアクセスを
制御するアルゴリズムを内蔵したアルゴリズム内蔵手段
と、前記セキュリティ専用不揮発性メモリへのセキュリ
ティコードの記憶終了後に、前記アルゴリズム内蔵手段
の制御の下で、前記不揮発性メモリヘのアクセスを禁止
するアクセス禁止手段と、を設けたことを特徴とする不
揮発性メモリ内蔵マイクロコンピュータである。

【００１３】さらに、本発明の第３の要旨は、前記アク
セス禁止手段は、前記アルゴリズム内蔵手段に格納され
たアルゴリズムで無限ループを実行することで不揮発性
メモリヘのアクセスを禁止することを特徴とする要旨２
に記載の不揮発性メモリ内蔵マイクロコンピュータであ
る。

【００１４】また、本発明の第４の要旨は、前記セキュ
リティコードと一致するデータを外部より入力すること
により、前記アクセス禁止手段による不揮発性メモリヘ
のアクセス禁止状態を解除することを特徴とする要旨２
又は３に記載の不揮発性メモリ内蔵マイクロコンピュー
タである。

【００１５】また、本発明の第５の要旨は、不揮発性メ
モリへのアクセスを可能、或いは不揮発性メモリヘのア
クセス禁止状態を解除とした後に、セキュリティコード
と一致しないデータを外部より入力することにより再度
不揮発性メモリヘのアクセスを禁止することを特徴とす
る要旨１又は４に記載の不揮発性メモリ内蔵マイクロコ
ンピュータである。

【００１６】さらにまた、本発明の第６の要旨は、前記
セキュリティコードは、不揮発性メモリヘ書き込まれる
最終データであることを特徴とする要旨１又は２に記載
の不揮発性メモリ内蔵マイクロコンピュータである。

【００１７】要旨１によれば、不揮発性メモリヘデ−タ
が書き込まれると同時、或いは書き込まれた後に、セキ
ュリティ専用不揮発性メモリにそのデータの一部がセキ
ュリティコードとして自動的に記憶される。セキュリテ
ィコードは所定ルールに基づきくものであるので、デ−
タを書き込んだ者は知り得るが、他人には知れ得ないこ
ととなる。そして、その不揮発性メモリへのデータへの
書き込みが終了した後には、セキュリティコードと一致
するデータが外部から入力されないかぎり、制御手段が
不揮発性メモリへの再度のアクセスを不可とするので、
他人による書き込み動作、読み出し動作、消去動作等の
アクセスが不可となり、不揮発性メモリ内のデ−タの機
密保持が可能となる。従来、不揮発性メモリ内のデ−タ
の機密保持を行なう場合には、不揮発性メモリヘデ−タ
の書き込み操作と別個にセキュリティコードの入力操作
を行なっていたが、本発明ではセキュリティコードの入
力操作が不要となるのと同時に、改めてセキュリティコ
ードを用意する必要もなくなるので簡単な手段にて機密
保持が可能となった。

【００１８】また、要旨２によれば、不揮発性メモリヘ
デ−タが書き込まれると同時、或いは書き込まれた後
に、セキュリティ専用不揮発性メモリにそのデータの一
部がセキュリティコードとして自動的に記憶される。そ
して、セキュリティ専用不揮発性メモリへのセキュリテ
ィコードの記憶終了後は、アルゴリズム内蔵手段の制御
の下で、アクセス禁止手段が不揮発性メモリヘの再度の
書き込み動作、読み出し動作、消去動作等のアクセスを
禁止するので、他人によるアクセスが不可となり、不揮
発性メモリ内のデ−タの機密保持が可能となる。従来、
不揮発性メモリ内のデ−タの機密保持を行なう場合に
は、不揮発性メモリヘデ−タの書き込み操作と別個にセ
キュリティコードの入力操作を行なっていたが、本発明
ではセキュリティコードの入力操作が不要となるのと同
時に、改めてセキュリティコードを用意する必要もなく
なるので簡単な手段にて機密保持が可能となった。

【００１９】また、要旨３によれば、アクセス禁止手段
がアルゴリズム内蔵手段に格納されたアルゴリズムで無
限ループを実行することで、アクセス待ち状態（データ
書き込み動作、消去動作、読み出し動作のいずれかに相
当するルーチン待ち）が無く、見かけ上アクセス不能状
態となる。すなわち、デバイス自体が内蔵メモリをアク
セスできない故障あるいは不良の状態と同等となるた
め、実質的に他者によるメモリデータの読み出しは困難
でありメモリ内容のセキュリティーが保たれる。

【００２０】さらにまた、要旨４によれば、セキュリテ
ィコードは所定ルールに基づくものでありデ−タを書き
込んだ者は知り得るので、不揮発性メモリ内のデ−タの
修正等を行なう場合にはセキュリティコードと一致する
データを外部より入力することにより可能となる。

【００２１】また、要旨５によれば、不揮発性メモリ内
のデ−タの修正等を行った後に、セキュリティコードと
一致しないデータを外部より入力するという簡単な操作
により再度不揮発性メモリヘのアクセスを禁止すること
が可能となり、簡単な操作により修正が可能となる。

【００２２】さらに、要旨６によれば、セキュリティコ
ードを不揮発性メモリヘ書き込まれる最終データとする
ことで、セキュリティコード等の設定が簡単な回路によ
り実現することができる。

【００２３】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。図１は、マイクロコンピュー
タであって、より具体的にはプロセッサと共にメモリ、
例えばフラッシュメモリを１チップに集積、内蔵した１
チップマイクロコンピュータＡの主要部位のブロック図
を示している。１は内蔵フラッシュメモリ２１ヘのアク
セスを行う制御装置であり、１４は制御装置１から内蔵
フラッシュメモリ２１へのアクセスを制御するためのセ
キュリティ専用フラッシュメモリ１４である。

【００２４】制御装置１には、ＰＲＯＭモード、コピー
モード、オンボードモードの各モードを認識し、書き込
み動作、読み出し動作、及び消去動作の各プログラムを
内蔵しているアルゴリズム内蔵手段２と、そのアルゴリ
ズム内蔵手段２内のプログラムが実行されて内蔵フラッ
シュメモリ２１をアクセスする際の制御レジスタブロッ
ク３と、ＰＲＯＭモード時のＰＲＯＭライタコマンド等
に対する識別制御を行う識別制御回路４と、これらの制
御をつかさどるＣＰＵ５とを有する概略構成とし、各モ
ードによる動作を可能とする。尚、制御装置１の各種入
出力信号については、後述する。

【００２５】内蔵フラッシュメモリ２１には、図示しな
い各種出力端子との間に制御スイッチであるトライステ
ートバッファ２０が接続され、内蔵フラッシュメモリ２
１からのデ−タ出力がコントロールされるとともに、内
蔵フラッシュメモリ２１とセキュリティ専用フラッシュ
メモリ１４との間にもトライステートバッファ２２が設
けられ、セキュリティ専用フラッシュメモリ１４へのデ
−タ出力も制御されている。

【００２６】前記トライステートバッファ２０のオンオ
フをコントロールするコントロールゲートは、制御装置
１等からの信号を入力信号とするＯＲ回路１９の出力端
子に接続され、結果的に制御装置１からの信号１３や後
述する信号１２によりそのＯＮ／ＯＦＦ制御が成されて
いる。また、トライステートバッファ２２のコントロー
ルゲートには各モード（ＰＲＯＭモード、コピーモー
ド、オンボードモード）毎に対応して設けられたＡＮＤ
回路２３、２４、および２５の出力信号を入力信号とす
るＯＲ回路２６の出力端子が接続され、各モード毎のセ
キュリティ専用フラッシュメモリ１４へのデ−タの出力
を制御している。

【００２７】次に、各モードによるセキュリティの動作
を説明する。まずＰＲＯＭモードの動作時における制御
装置１では、ＰＲＯＭライタインターフェイス信号６を
介して図示しないＰＲＯＭライタとのアクセスを可能に
する数種類の信号が入出力し、識別制御回路部４でＰＲ
ＯＭライタからのコマンド、データ、制御データの認識
を行い、データ書き込みコマンドに対する処理が実行さ
れる。これにより、内蔵フラッシュメモリ２１へのＰＲ
ＯＭモードでのデータの書き込みがなされる。

【００２８】そして、最終のデータ書き込みサイクル期
間、制御装置１よりＰＲＯＭモード書き込み終了信号７
にライト信号２８パルス出力に対し、セットアップ、ホ
ールド期間を保持してＨｉｇｈを出力させる。このとき
同様に最終のデータ書き込みサイクル期間、ＰＲＯＭモ
ード書き込み終了信号７はＰＲＯＭモード用のＡＮＤ回
路２３へも入力される。

【００２９】ＰＲＯＭモード用のＡＮＤ回路２３の残り
２入力信号は、ＰＲＯＭモード信号２７とライト信号２
８であり、ＰＲＯＭモード信号２７は現在ＰＲＯＭ書き
込みモードであるのでＨｉｇｈとなり、またライト信号
２８は最終書き込みデータ期間のみＨｉｇｈパルスが有
効となる。以上より、ＡＮＤ回路２３はＨｉｇｈを出力
する。

【００３０】そしてＰＲＯＭモード用のＡＮＤ回路２３
の出力信号は、トライステートバッファ２２のコントロ
ールゲートを制御するＯＲ回路２６へ入力される。尚、
前記ＯＲ回路２６は、各モードに対応して３入力信号と
なっており、残り２入力の信号はコピーモード用のＡＮ
Ｄ回路２４の出力信号とオンボードモード用のＡＮＤ回
路２５の出力信号が入力される。

【００３１】現在ＰＲＯＭ書き込みモードの状態である
ために、コピーモード用のＡＮＤ回路２４の入力信号で
あるコピーモード信号２９と、オンボードモード用のＡ
ＮＤ回路２５の入力信号であるオンボードモード信号３
０は共に非アクティブであるのでＯＲ回路２６へはＬｏ
ｗ信号が入力される。よって、ＯＲ回路２６の入力は、
ＰＲＯＭモード時のＡＮＤ回路２３の出力信号が有効と
なってトライステートバッファ２２のコントロールゲー
トヘ入力され、最終書き込みデータ期間のみゲートが開
き、セキュリティ専用フラッシュメモリ１４へのデータ
出力が可能となる。

【００３２】これにより内蔵フラッシュメモリ２１から
の最終書き込みデータ（ここでは、例として８ビット長
のデータを示す）をセキュリティ専用フラッシュメモリ
１４に、セキュリティコードとして書き込み、ＰＲＯＭ
モード書き込み終了信号７と共に設定される。

【００３３】そして、セキュリティ専用フラッシュメモ
リ１４はＰＲＯＭモードに対するセキュリティが設定さ
れたと認識し、ＰＲＯＭモードセキュリティ信号１５を
出力し、この信号１５を受けて、制御装置１内にあるア
ルゴリズム内蔵手段２内のプログラムで強制的に無限ル
ープルーチンヘ起動を掛ける。この起動により制御装置
１より無限ループフラグ信号１３にＬｏｗが出力され
る。この信号１３は、ＯＲ回路１９へ入力される。ま
た、ＯＲ回路１９による残りの入力信号である実動作モ
ード信号１２は、ユーザプログラムが起動する時の信号
であり、このＰＲＯＭモード時にはＬｏｗ信号である。

【００３４】これらのＬｏｗ信号１２、１３が入力され
るＯＲ回路１９は、Ｌｏｗ信号が出力されトライステー
トバッファ２０のコントロールゲートヘ入力され、トラ
イステートバッファ２０の出力はこのコントロールゲー
トヘの入力信号がＨｉｇｈの時のみイネーブルとなるこ
とからフローティング状態になり、かつ、制御装置１内
にあるアルゴリズム内蔵手段２内で実行中のプログラム
がＰＲＯＭモード動作に対する待機状態でないので、内
蔵フラッシュメモリ２１のデータをＰＲＯＭライタから
読み出すことが不可能となると同時にＰＲＯＭライタか
らの制御そのものも受け付けなくなる。

【００３５】また、このＰＲＯＭモードで書き込まれた
メモリ内容は、コピーモードあるいはオンボードモード
で読みだそうとしてもＰＲＯＭモードによる無限ループ
フラグ信号１３を解除しない限り、読み出せない。尚、
無限ループフラグ信号１３を解除し、メモリ内容を読み
だし可能とする手段については後述する。

【００３６】次に、コピーモード時はＰＲＯＭモード同
様、最終のデータ書き込みサイクル期間、制御装置１よ
りコピーモード書き込み終了信号８にライト信号２８パ
ルス出力に対し、セットアップ、ホールド期間を保持し
てＨｉｇｈを出力させる。このとき、コピーモード書き
込み終了信号８は、ＡＮＤ回路２４へ入力される。残り
２入力のコピーモード信号２９は、現在コピーモード書
き込みであるのでＨｉｇｈ信号が入力され、ライト信号
２８は最終書き込みデータ期間のみＨｉｇｈパルスが有
効となり、結果的にＡＮＤ回路２４からＯＲ回路２６へ
Ｈｉｇｈが入力される。

【００３７】このＯＲ回路２６の残り２入力の信号は、
ＡＮＤ回路２３の出力とＡＮＤ回路２５の出力である
が、ＡＮＤ回路２３の入力にはＰＲＯＭモード信号２７
が入力されており、現在コピーモード書き込みの状態で
あるるため両ＡＮＤ回路の出力信号はＬｏｗとなってい
る。従って、ＯＲ回路２６の入力はコピーモード時のＡ
ＮＤ回路２４の出力信号が有効となりトライステートバ
ッファ２２のコントロールゲートヘ入力されてゲートが
開き、データが出力される。これにより内蔵フラッシュ
メモリ２１から最終書き込みデータ期間のデータをセキ
ュリティ専用フラッシュメモリ１４に、セキュリティコ
ードとして書き込み、コピーモード書き込み終了信号８
と共に設定される。

【００３８】そして、セキュリティ専用フラッシュメモ
リ１４はコピーモードに対するセキュリティが設定され
たと認識し、コピーモードセキュリティ信号１６を出力
し、この信号１６を受けて、制御手段内１にあるアルゴ
リズム内蔵手段２内のプログラムで強制的に無限ループ
ルーチンヘ起動を掛ける。この起動により制御装置１よ
り無限ループフラグ信号１３にＬｏｗが出力される。こ
の信号１３は、ＯＲ回路１９へ入力される。

【００３９】ＯＲ回路１９の前記した他方の入力信号で
ある実動作モード信号１３は、ユーザプログラムが起動
する時の信号であり、このコピーモード時にはＬｏｗ信
号である。よって、ＯＲ回路１９から出力されるＬｏｗ
信号がトライステートバッファ２０のコントロールゲー
トヘ入力されてフローティング状態になり、かつ、制御
装置１内にあるアルゴリズム内蔵手段２内で実行中のプ
ログラムがコピーモード動作に対する待機状態でないの
で、内蔵フラッシュメモリ２１のデータをコピーモード
ボードから読み出すことが不可能となると同時にコピー
モードボードの制御そのものも受け付けなくなってしま
う。

【００４０】残り、オンボードモード時も前記したＰＲ
ＯＭモード、コピーモード時と同様に、最終のデータ書
き込みサイクル期間、制御装置１よりオンボードモード
書き込み終了信号９にライト信号２８パルス出力に対
し、セットアップ、ホールド期間を保持してＨｉｇｈを
出力させる。以後、前記したモードと同様に最終のデー
タ書き込みサイクル期間だけ、トライステートバッファ
２２のコントロールゲートが開き、内蔵フラッシュメモ
リ２１からのデータをセキュリティ専用フラッシュメモ
リ１４に、セキュリティコードとして書き込み、オンボ
ードモード書き込み終了信号９と共に設定される。

【００４１】そして、セキュリティ専用フラッシュメモ
リ１４はオンボードモードに対するセキュリティが設定
されたと認識し、オンボードモードセキュリティ信号１
７を出力し、この信号を受けて、制御装置１内にあるア
ルゴリズム内蔵手段２内のプログラムで強制的に無限ル
ープルーチンヘ起動を掛ける。この起動により制御装置
１より無限ループフラグ信号１３にＬｏｗが出力され
る。

【００４２】このＬｏｗ信号１３はＯＲ回路１９へ入力
され、残りの入力信号の実動作モード信号１３もオンボ
ードモード時にはＬｏｗ信号であるので、ＯＲ回路１９
はＬｏｗ信号を出力し、トライステートバッファ２０は
フローティング状態になる。制御装置１内にあるアルゴ
リズム内蔵手段２内で実行中のプログラムがオンボード
モード動作に対する待機状態でないので、内蔵フラッシ
ュメモリ２１のデータをオンボードモードボードから読
み出すことが不可能となると同時にオンボードモードの
制御そのものも受け付けなくなる。

【００４３】以上説明したような各モードによるメモリ
データ内容の読み出し禁止状態を唯一解除する動作とし
て、テストモード信号３１とセキュリティコード入力信
号３２を特定端子に割り当て必要信号を入力するテスト
モードが用意されいる。

【００４４】ここでセキュリティコード入力信号３２に
は、セキュリティ専用フラッシュメモリ１４ヘ書き込ん
だ最終データ（例えば、８ビットデータ長であれば、８
本の入力端子の設定）を設定する必要がある。この場
合、データ入力を行ったオペレータは最終データを理解
しているこからセキュリティコード入力信号３２への入
力をミスなく行うことができが、他人は最終データを知
り得ないことからセキュリティコードとして機能する。

【００４５】この様に入力条件が満たされたテストモー
ド状態は、アルゴリズム内蔵手段２内のプログラムでセ
キュリティ専用フラッシュメモリ記憶手段１４に設定さ
れているデータコード３３と該当するテストモード条件
の一致が認識されたときのみ、テストモード一致信号１
１にＨｉｇｈを出力する。

【００４６】このテストモード一致信号１１で、セキュ
リティ専用フラッシュメモリ記憶手段１４の一致信号１
８に対するビットがＨｉｇｈにセットされる。一致信号
１８にＨｉｇｈが出力されることで、アルゴリズム内蔵
手段２内のプログラムはこの一致信号１８を認識して各
モード時における無限ループルーチンの制御を各モード
に該当するセキュリティの設定されていないデータ書き
込み動作、消去動作、及び読み出し動作のいずれかに相
当するルーチン待ちの状態へ移行させる。この動作と連
動して無限ループフラグ信号１３は、ＬｏｗからＨｉｇ
ｈ信号となることで、ＯＲ回路１９による出力信号はＨ
ｉｇｈとなり、トライステートバッファ２０のコントロ
ールゲートがアクティブとなるので内蔵メモリデータの
内容が読み出し可能となる。

【００４７】また、前述の３つの動作モードにおいて、
新たに内蔵フラッシュメモリ２１に書き込みあるいは消
去を行うことも可能となり、内蔵フラッシュメモリ２１
に格納されているプログラムやデータのメンテナンスが
可能となる。

【００４８】尚、このテストモードによる読み出しを前
述の３つのモードと同様に読み出し禁止とするために
は、該当するテストモード状態とセキュリティコード入
力信号３２をフラッシュメモリの最終データと一致しな
い信号を入力することで、各モード時のセキュリティ動
作で説明したプロセス、すなわちを無限ループフラグ信
号１３をアクティブにすることで同様なセキュリティが
可能となる。

【００４９】なお、前記の実施形態では本発明の好適例
を説明したが、本発明はこれに限定されないことはもち
ろんである。例えば、本発明におけるセキュリティコー
ドは、従来のように予めセキュリティコードを入力する
のではなく、入力データから所定規則に基づいてセキュ
リティコードが自動的に作成されるものであればよく、
本実施形態では最終のデータをセキュリティコードとし
て用いる場合を説明したが、例えば、入力データの最初
のデータや、所定ルールに基づくデータを用いてもよ
く、適宜回路を変更することで同様の作用効果を発揮す
る。また、本実施形態では、説明の便宜上１チップマイ
クロコンピュータを例に発明を説明したが、１チップに
限定するものでないことは言うまでもない。

【００５０】

【発明の効果】以上説明した通り、本発明の第１、２の
要旨によれば、予めセキュリティコードやパスワードを
設定することなく自動的に内蔵フラッシュメモリの読み
出し等を禁止でき、かつ、改めてセキュリティコードを
用意する必要もなくなるのでセキュリティコード管理も
不要となり、簡単に不揮発性メモリ内のデ−タの秘密保
持が可能となった。

【００５１】要旨３によれば、アクセス禁止手段がアル
ゴリズム内蔵手段に格納されたアルゴリズムで無限ルー
プを実行することで、アクセス待ち状態が無くなり、見
かけ上デバイス自体が内蔵メモリをアクセスできない故
障あるいは不良の状態と同等となるため、実質的に他者
によるメモリデータの読み出しは困難でありメモリ内容
のセキュリティーが保たれる。

【００５２】要旨４によれば、セキュリティコードは所
定ルールに基づくものであり、デ−タを書き込んだ者は
知り得ることから、不揮発性メモリ内のデ−タの修正等
を行なう場合にはセキュリティコードと一致するデータ
を外部より入力することにより、プログラムのバグ発生
に伴うメンテナンスを可能とできた。

【００５３】要旨５によれば、不揮発性メモリ内のデ−
タ、例えばプログラムのバグ発生に伴うメンテナンス
後、再度セキュリティを簡単にかけることも可能となる
ので、セキュリティとプログラムやバグ等によるメンテ
ナンス等が確実に行える。

【００５４】要旨６によれば、セキュリティコードを不
揮発性メモリヘ書き込まれる最終データとすることで、
セキュリティコード等の設定が簡単な回路により実現す
ることができる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る不揮発性メモリ内蔵１
チップマイクロコンピュータの概略的ブロック図であ
る。

【図２】従来の不揮発性メモリ内蔵１チップマイクロコ
ンピュータの作用的ブロックである。

【符号の説明】

Ａ １チップマイクロコンピュータ １ 制御装置 ２ アルゴリズム内蔵手段 １４ セキュリティ専用フラッシュメモリ １９ ＯＲ回路 ２０ トライステートバッファ ２１ 内蔵フラッシュメモリ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 不揮発性メモリを内蔵したマイクロコン
   ピュータであって、 前記不揮発性メモリヘ書き込まれるデータの一部をセキ
   ュリティコードとして自動的に記憶するセキュリティ専
   用不揮発性メモリと、 前記不揮発性メモリへのアクセスを制御する制御手段と
   を設け、 前記制御手段は、前記不揮発性メモリへのデータの書き
   込み終了後においては、前記セキュリティコードと一致
   するデータが外部から入力された場合に不揮発性メモリ
   へのアクセスを可能とすることを特徴とする不揮発性メ
   モリ内蔵マイクロコンピュータ。
2. 【請求項２】 不揮発性メモリを内蔵したマイクロコン
   ピュータであって、 前記不揮発性メモリヘ書き込まれるデータの一部をセキ
   ュリティコードとして自動的に記憶するセキュリティ専
   用不揮発性メモリと、 前記不揮発性メモリに対するアクセスを制御するアルゴ
   リズムを内蔵したアルゴリズム内蔵手段と、 前記セキュリティ専用不揮発性メモリへのセキュリティ
   コードの記憶終了後に、前記アルゴリズム内蔵手段の制
   御の下で、前記不揮発性メモリヘのアクセスを禁止する
   アクセス禁止手段と、を設けたことを特徴とする不揮発
   性メモリ内蔵マイクロコンピュータ。
3. 【請求項３】 前記アクセス禁止手段は、前記アルゴリ
   ズム内蔵手段に格納されたアルゴリズムで無限ループを
   実行することで不揮発性メモリヘのアクセスを禁止する
   ことを特徴とする請求項２に記載の不揮発性メモリ内蔵
   マイクロコンピュータ。
4. 【請求項４】 前記セキュリティコードと一致するデー
   タを外部より入力することにより、前記アクセス禁止手
   段による不揮発性メモリヘのアクセス禁止状態を解除す
   ることを特徴とする請求項２又は３に記載の不揮発性メ
   モリ内蔵マイクロコンピュータ。
5. 【請求項５】 不揮発性メモリへのアクセスを可能、或
   いは不揮発性メモリヘのアクセス禁止状態を解除した後
   に、セキュリティコードと一致しないデータを外部より
   入力することにより再度不揮発性メモリヘのアクセスを
   禁止することを特徴とする請求項１又は４に記載の不揮
   発性メモリ内蔵マイクロコンピュータ。
6. 【請求項６】 前記セキュリティコードは、不揮発性メ
   モリヘ書き込まれる最終データであることを特徴とする
   請求項１又は２に記載の不揮発性メモリ内蔵マイクロコ
   ンピュータ。