KR100830910B1 - 반도체 기억장치 - Google Patents

Abstract

본 발명에 기재된 비휘발성 반도체 기억장치는, 제1상태 규정값(M)과 제2상태 규정값(P)에 기초하는 패스워드 보호 기능이 유효 무효인 상태 제어에 있어서, 제1상태 규정값(M)과 제2상태 규정값(P)이 세트상태에 있으면 패스워드 보호 기능이 유효하게 되고, 적어도 제2상태 규정값(P)이 리셋상태에 있으면 패스워드 보호 기능이 무효하게 된다. 리셋 동작에 대하여, 제1상태 규정값(M)은 종전의 상태를 유지하는 성질을, 제2상태 규정값(P)은 제1상태 규정값(M)의 상태를 추종하는 성질을 각각 갖고, 패스워드의 입력이 적정할 경우에만 제2상태 규정값(P)을 리셋상태로 하는 해제 동작이 가능하다.

Description

반도체 기억장치{SEMICONDUCTOR MEMORY DEVICE}

도 1은, 본 발명에 따른 비휘발성 반도체 기억장치의 일실시형태에 있어서의 개략적인 구성을 모식적으로 나타내는 블록도이다.

도 2는, 본 발명에 따른 비휘발성 반도체 기억장치의 패스워드 보호 기능에 관련되는 3개의 보호 상태간의 상태 천이도이다.

도 3은, 본 발명에 따른 비휘발성 반도체 기억장치의 일실시형태에 있어서 사용하는 명령의 일례를 나타내는 명령 일람표이다.

도 4는, 본 발명에 따른 비휘발성 반도체 기억장치의 일실시형태에 있어서의 기록·소거로부터의 데이터 보호의 제어동작을 나타내는 플로우차트이다.

도 5는, 본 발명에 따른 비휘발성 반도체 기억장치의 일실시형태에 있어서의 항구(恒久) 데이터 보호 플래그와 데이터 보호 플래그의 구체적인 사용예를 나타내는 플로우차트이다.

도 6은, 본 발명에 따른 비휘발성 반도체 기억장치의 일실시형태에 있어서의 패스워드 보호 기능을 유효 또는 무효하게 하기 위한 처리순서를 나타내는 플로우차트이다.

도 7은, 본 발명에 따른 비휘발성 반도체 기억장치의 일실시형태에 있어서의 패스워드 보호 기능에 이용하는 대조용 패스워드의 등록의 처리순서를 나타내는 플 로우차트이다.

도 8은, 본 발명에 따른 비휘발성 반도체 기억장치의 일실시형태에 있어서의 ReadID 명령을 이용한 패스워드 해제 동작의 확인 처리 순서를 나타내는 플로우차트이다.

도 9는, 본 발명에 따른 비휘발성 반도체 기억장치를 사용한 시스템 구성예를 나타내는 블록도이다.

본 발명은, 보안 기능을 탑재한 비휘발성 반도체 기억장치에 관한 것으로서, 더욱 상세하게는, 비휘발성 메모리 셀의 집합체인 메모리 블록을 1블록 이상 구비하고, 메모리 블록의 일부 또는 전부의 블록을, 패스워드를 이용한 해제 동작 없이는 판독할 수 없게 하는 패스워드 보호 기능을 갖는 비휘발성 반도체 기억장치에 관한다.

현재, 전자기기에 사용되고 있는 전원을 꺼도 기억 정보가 소실되지 않는 플래시 메모리에 대표되는 비휘발성 반도체 기억장치에 있어서의 사용 상황이, 비휘발성 반도체 기억장치를 사용하는 전자기기의 종류가 증가함으로써 다양화되고 있다.

예컨대, 휴대전화에 있어서는, 비휘발성 반도체 기억장치의 대용량화에 의해, 일부의 기억영역에 시스템 프로그램을 저장하고, 다른 기억영역에, 어플리케이 션 데이터나 전화번호부 등의 유저가 읽고 쓸 수 있는 데이터를 저장한다는 이용 형태가 증가되어 오고 있다. 또한, 1개의 패키지 내에 복수 칩의 비휘발성 반도체 기억장치를 적층하여 실장하는 형태에 있어서도 마찬가지이다.

또한, 디지털 텔레비전이나 액정 텔레비젼에서는, 전자프로그램표를 정기적으로 자동수신하고, 갱신한 프로그램 데이터를 내부의 비휘발성 반도체 기억장치에 기억하고 있다.

통신 관계에 있어서는, 예컨대, 팩시밀리기나 복사기 등의 복합화가 진행되고, 일단 복사한 데이터가, 통신상의 문제나 불의의 전원절단에 의해서도 소실되지 않도록 비휘발성 반도체 기억장치에 기억한다는 이용 형태가 증가되고 있다. 또한, 위성방송이나 케이블TV 등에서 영상 콘텐츠의 유료 배신 서비스가 보급되어 오고 있지만, 그 제어를 행하는 셋톱박스에 있어서도, 과금정보나 개인정보를 기억하여 계약자에게만 시청 가능하게 하는 시스템에 비휘발성 반도체 기억장치가 이용되고 있다.

이와 같이 이용 형태가 매우 다양화된 비휘발성 반도체 기억장치 중에는, 일단 기록된 데이터를 외부로부터 판독하고, 부정하게 사용함으로써 데이터의 유출, 서비스의 부정 이용으로 연결되는 케이스에 대하여, 보안 기능을 탑재한 비휘발성 반도체 기억장치가 개발되어 있다.

보안 기능은, 비휘발성 반도체 기억장치에 기억되어 있는 데이터를 악의가 있는 유저 또는 제3자에게 부정하게 판독되지 않게 하기 위한 기능이다. 예컨대, 기억장치 벤더 또는 용도처의 메이커가, 비휘발성 반도체 기억장치의 기억영역 내 에 대조용 패스워드를 보관하는 영역을 개별적으로 설정하고, 출하시 또는 출하후의 내부 데이터 기록전에 대조용 패스워드의 설정을 행한다. 내부 데이터의 판독을 행하기 전에, 외부로부터 패스워드의 입력을 행하고, 그 입력된 패스워드가 내부에 기억되어 있는 대조용 패스워드와 일치하지 않으면, 기억 데이터가 출력되지 않거나, 혹은, 잘못된 데이터가 출력되는 구성을 채택하고 있다. 이러한 보안 기능에 대해서는, 예컨대, 일본 특허공개 2001-5729호 공보(이하 공지문헌1) 및 일본 특허공개 평9-69067호 공보(이하 공지문헌2)에 개시되어 있는 것이 있다.

공지문헌1에 개시되어 있는 보안 기능에 있어서는, 부정한 판독으로부터 패스워드를 이용하여 데이터를 보호하는 기본 기능에 대하여, 상기 패스워드 자체의 부정한 판독을 방지하는 기능이 추가되어 있다. 구체적으로는, 공지문헌1에 개시되어 있는 보안 기능에서는, 패스워드를 기억하는 패스워드 영역이 미리 기억영역 내에 설정되어 있고, 상기 패스워드 영역에의 액세스가, 패스워드 입력 대신에 미리 설정한 트랩 어드레스를 회피한 특수한 액세스가 된 경우에만 허용된다는 것이다. 이러한 트랩 어드레스의 사용에 의해 시스템측에 대하여 여분의 부담이 생기게 된다. 예컨대, 트랩 어드레스를 설정해 둠으로써, 통상의 연속한 어드레스 공간을 연속적으로 판독할 경우에도, 트랩 어드레스를 피해서 액세스할 필요가 생기고, 시스템측에의 부담이 증대된다. 또한, 패스워드 영역에 저장된 패스워드 등의 데이터를 보호하기 위하여 상기 데이터를 소거하는 구성에서는, 패스워드 영역에의 액세스가 부적절한 경우에, 부주의하게 데이터가 소실될 우려도 있고, 시스템측에서의 어드레스 관리가 번잡하게 된다.

공지문헌2에 개시되어 있는 보안 기능에 있어서는, 부정한 판독으로부터 패스워드를 이용하여 데이터를 보호하는 기본기능, 및, 패스워드의 설정과 대조에 관한 개시는 있지만, 구체적으로, 기억영역의 어느 부분을 어떻게 보호할 것인가에 관한 상세한 개시는 없다. 전자기기에 의한 비휘발성 반도체 기억장치의 이용 형태에 따라서는, 동일한 칩 내의 기억영역에 있어서도, CPU가 최초에 액세스하는 부트 블록 영역만은, 패스워드 보호의 대상 외로 하고 싶은 경우도 있지만, 공지문헌2에 개시되어 있는 보안 기능에서는, 이러한 선택적인 대응이 가능한 시스템으로는 되어 있지 않다. 또한, 일단 패스워드에 의한 보호 상태를 해제한 후에, 예컨대 전원의 차단에 의한 강제 리셋 동작이나, 명령 입력 등에 의한 하드웨어 리셋이 발생한 경우에, 그 후의 패스워드의 유효성을 어떻게 상태 유지할 것인가에 대해서도 명확하게 되어 있지 않다. 예컨대, 패스워드를 한번이라도 해제하면, 리셋 후에도 패스워드 해제 상태를 유지해야 하는지, 그렇지 않으면 리셋 후에는 패스워드 해제 상태도 리셋되어, 패스워드 보호 상태로 해야 하는지 등에 대해서도 명확하게 할 필요가 있다.

본 발명은 상기 문제점을 감안하여 이루어진 것으로서, 그 목적은, 패스워드를 이용한 해제 동작 없이는 판독할 수 없게 하는 패스워드 보호 기능을 갖는 비휘발성 반도체 기억장치에 있어서, 리셋 동작 등의 소정 동작 후의 패스워드 보호 기능을 확실하게 하고, 자유도가 높은 패스워드 보호 기능을 실현할 수 있는 비휘발성 반도체 기억장치를 제공하는 점에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 비휘발성 반도체 기억장치는, 비휘발성 메모리 셀의 집합체인 메모리 블록을 1블록 이상 구비하고, 상기 메모리 블록의 일부 또는 전부의 블록을, 패스워드를 이용한 해제 동작 없이는 판독할 수 없게 하는 패스워드 보호 기능을 갖는 비휘발성 반도체 기억장치로서, 제1상태 규정값과 제2상태 규정값의 2개의 상태 규정값에 기초하는 상기 패스워드 보호 기능의 유효 무효의 상태 제어에 있어서, 상기 제1상태 규정값과 상기 제2상태 규정값 양쪽이 세트상태에 있으면 상기 패스워드 보호 기능이 유효하게 되고, 적어도 상기 제2상태 규정값이 리셋상태에 있으면 상기 패스워드 보호 기능이 무효하게 되고, 상기 비휘발성 반도체 기억장치의 소정의 동작에 대하여, 상기 제1상태 규정값은 종전의 상태를 유지하는 성질을, 상기 제2상태 규정값은 상기 제1상태 규정값의 상태를 추종하는 성질을, 각각 갖고, 상기 패스워드의 입력이 적정할 경우에만, 상기 제2상태 규정값을 리셋상태로 하는 해제 동작이 가능한 것을 특징으로 한다.

상기 특징의 비휘발성 반도체 기억장치는, 바람직하게는, 상기 소정의 동작이, 전원 공급시, 또는, 리셋 신호 입력시의 리셋 동작이다.

더욱 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 상기 제1상태 규정값이 리셋상태에서 세트상태로 설정되면, 상기 제2상태 규정값이 상기 제1상태 규정값의 상태를 추종하여 세트상태로 된다.

보다 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 상기 제1상태 규정값을 기억하는 비휘발성의 제1상태 규정값 기억회로와, 상기 제2상태 규정값을 기억하는 휘발성의 제2상태 규정값 기억회로를 구비한다.

보다 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 상기 패스워드의 대조용 패스워드를 미리 기억하는 비휘발성의 패스워드 기억회로와, 전원 공급후, 상기 패스워드 기억회로로부터 전송되는 상기 대조용 패스워드를 기억하는 휘발성의 패스워드 레지스터를 구비한다.

상기 특징의 비휘발성 반도체 기억장치는, 상기 제1상태 규정값과 상기 제2상태 규정값의 각 상태에 의해 규정되는 상태가, 상기 제1상태 규정값과 상기 제2상태 규정값 양쪽이 세트상태에 있는 상기 패스워드 보호 기능이 유효한 패스워드 보호 상태와, 상기 제1상태 규정값이 세트상태이고, 상기 제2상태 규정값이 리셋상태에 있는 패스워드 해제 상태와, 상기 제1상태 규정값과 상기 제2상태 규정값 양쪽이 리셋상태에 있는 노멀상태의 3상태로 이루어지고, 상기 노멀상태로부터는, 상기 패스워드 보호 상태로 천이가능하고, 상기 패스워드 보호 상태로부터는, 상기 패스워드 해제 상태로 천이가능하고, 상기 패스워드 해제 상태로부터는, 상기 패스워드 보호 상태 또는 상기 노멀상태로 천이가능하다.

더욱 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 공장출하시의 초기상태에 있어서, 상기 노멀상태로 설정되어 있다.

더욱 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 상기 노멀상태에 있어서, 상기 패스워드 보호 상태로 천이하기 위한 소정의 패스워드 보호 유효 명령의 입력을 접수하면, 상기 제1상태 규정값과 상기 제2상태 규정값 양쪽이, 리셋상태에서 세트상태로 설정된다.

더욱 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 상기 노멀상태에 있어서, 상기 패스워드 보호 유효 명령 이외의 명령 입력을 접수한 경우, 또는, 전원 리셋이나 리셋 신호 입력을 접수한 경우에는, 상기 노멀상태가 유지된다.

더욱 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 상기 패스워드 보호 상태에 있어서, 상기 패스워드 해제 상태로 천이하기 위한 소정의 패스워드 해제 명령의 입력을 접수하면, 상기 제2상태 규정값이 세트상태에서 리셋상태로 리셋된다.

이 경우, 상기 패스워드 해제 명령은, 복수 비트로 구성되고, 그 중에 상기 패스워드가 포함되는 것이 바람직하다. 또한, 상기 패스워드 보호 상태에 있어서, 상기 패스워드 해제 명령의 입력을 접수하여, 상기 패스워드 해제 명령에 포함되는 상기 패스워드가, 미리 설정된 대조용 패스워드와 일치한 경우에, 상기 제2상태 규정값이 세트상태에서 리셋상태로 리셋되고, 상기 패스워드 해제 상태에 천이하고, 미리 설정된 대조용 패스워드와 일치하지 않는 경우에는, 상기 제2상태 규정값이 세트상태에서 리셋상태로 리셋되지 않고, 상기 패스워드 보호 상태를 유지하는 것이 바람직하다.

더욱 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 상기 패스워드 보호 상태에 있어서, 상기 패스워드 해제 명령 이외의 명령 입력을 접수한 경우, 또는, 전원 리셋이나 리셋 신호 입력을 접수한 경우에는, 상기 제2상태 규정값이 세트상태에서 리셋상태로 리셋되지 않고, 상기 패스워드 보호 상태를 유지한다.

더욱 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 상기 패스워드 해제 상태에 있어서, 상기 노멀상태로 천이하기 위한 소정의 보호 해제 명령의 입력을 접수하면, 상기 제1상태 규정값이 세트상태에서 리셋상태로 설정된다.

더욱 바람직하게는, 상기 특징의 비휘발성 반도체 기억장치는, 상기 패스워드 해제 상태에 있어서, 전원 리셋, 또는, 리셋 신호 입력을 접수한 경우, 상기 제2상태 규정값이 리셋상태에서 세트상태로 설정되고, 상기 패스워드 보호 상태로 천이한다.

또한, 본 발명에 따른 비휘발성 반도체 기억장치는, 상기 어느 하나의 특징에 추가로, 상기 메모리 블록에 대한 기록 및 소거를 상기 메모리 블록 단위로 금지하기 위한 데이터 보호 플래그를 기억하는 비휘발성의 제1플래그 기억회로와, 상기 메모리 블록에 대한 기록 및 소거를 상기 메모리 블록 단위로 항구적으로 금지하기 위한 항구 데이터 보호 플래그를 기억하는 비휘발성의 제2플래그 기억회로를 구비하고, 상기 항구 데이터 보호 플래그가 설정되어 있는 상기 메모리 블록은, 상기 데이터 보호 플래그의 상태에 관계없이, 기억된 데이터가 기록 및 소거로부터 항구적으로 보호되어 판독 가능한 것을 제 2 특징으로 한다.

이 경우, 상기 패스워드 보호 기능이 유효한 상태에 있어서, 상기 항구 데이터 보호 플래그가 설정되어 있는 상기 메모리 블록에 한하여, 상기 메모리 블록으로부터의 데이터의 판독이 가능한 것이 바람직하다. 또한, 상기 항구 데이터 보호 플래그의 설정 동작은, 적어도 상기 제2상태 규정값이 리셋상태에서만 실행 가능한 것이 바람직하다. 또한, 부트 블록으로 설정된 상기 메모리 블록 중 1블록에 대하여, 상기 항구 데이터 보호 플래그가 설정되어 있는 것이 바람직하다.

상기 특징의 비휘발성 반도체 기억장치에 의하면, 제1상태 규정값과 제2상태 규정값 양쪽이 세트상태에 있으면 패스워드 보호 기능이 유효하게 되고, 적어도 제2상태 규정값이 리셋상태에 있으면 패스워드 보호 기능이 무효하게 되고, 또한, 패스워드의 입력이 적정할 경우에만, 제2상태 규정값을 리셋상태로 하는 해제 동작이 가능하므로, 패스워드를 이용한 해제 동작 없이는 판독할 수 없게 하는 패스워드 보호 기능이 구체적으로 실현된다. 또한, 제1상태 규정값과 제2상태 규정값의 2개의 상태 규정값을 이용하고, 제1상태 규정값과 제2상태 규정값의 상태(세트상태와 리셋상태)에 따라, 패스워드 보호 기능의 유효 무효의 상태 제어를 행할 수 있기 때문에, 제2상태 규정값이 리셋상태이고 패스워드 보호 기능이 무효인 상태에 있어서, 제1상태 규정값의 상태에 따라서 그 상태를 상세하게 구별할 수 있어, 패스워드 보호 기능의 자유도를 높일 수 있다.

또한, 비휘발성 반도체 기억장치의 소정의 동작에 대하여, 제1상태 규정값은 종전의 상태를 유지하는 성질을, 제2상태 규정값은 제1상태 규정값의 상태를 추종하는 성질을, 각각 갖고 있으므로, 상기 소정의 동작후에 있어서, 제1상태 규정값의 상기 소정의 동작전의 상태가 세트상태이면, 제1상태 규정값과 제2상태 규정값 모두 세트상태로, 제1상태 규정값의 상기 소정의 동작전의 상태가 리셋상태이면, 제1상태 규정값과 제2상태 규정값 모두 리셋상태로 되고, 상기 소정의 동작후의 패스워드 보호 기능의 유효 무효를, 제2상태 규정값이 아니라, 즉, 상기 소정의 동작전에 유효했는지의 여부에 관계없이, 제1상태 규정값의 원래의 상태에 따라 결정할 수 있다.

예컨대, 상기 소정의 동작이, 전원 공급시, 또는, 리셋 신호 입력시의 리셋 동작인 경우에는, 상기 리셋 동작 전에 제1상태 규정값이 세트상태이면, 패스워드 보호 기능이 무효이여도, 상기 리셋 동작에 의해, 패스워드 보호 기능이 유효한 상태로 되고, 패스워드 보호 기능의 무효상태가 상기 리셋 동작 후에도 부주의하게 유지되는 것을 방지할 수 있어, 데이터 보호의 만전을 도모할 수 있다. 또한, 제1상태 규정값이 리셋상태인 경우에는, 상기 리셋 동작에 의해, 제1상태 규정값과 제2상태 규정값 모두 리셋상태로 되기 때문에, 상기 리셋 동작을 반복하더라도 패스워드 보호 기능의 무효상태는 변화되는 일이 없으므로, 패스워드 보호 기능을 갖지 않는 통상의 비휘발성 반도체 기억장치와 동등하게 사용할 수 있다. 따라서, 제1상태 규정값의 상태에 따라서, 통상의 비휘발성 반도체 기억장치로서 사용할지, 패스워드 보호 기능 부착 비휘발성 반도체 기억장치로 하여 사용할지의 선택을 할 수 있고, 패스워드 보호 기능 부착 비휘발성 반도체 기억장치로 하여 사용하는 경우에, 제2상태 규정값의 상태에 따라서 패스워드 보호 기능의 유효 무효를 전환하는 것이 가능하다.

또한, 상기 제 2 특징의 비휘발성 반도체 기억장치에 의하면, 항구 데이터 보호 플래그가 설정되어 있는 메모리 블록은, 패스워드 보호 기능이 유효하여도, 기억된 데이터가 기록 및 소거로부터 항구적으로 보호되어 판독가능하므로, 항구 데이터 보호 플래그가 설정된 메모리 블록을 선택적으로, 패스워드 보호 기능으로부터 떼어낼 수 있다. 이것에 의해, 항구 데이터 보호 기능을 갖는 종래의 비휘발성 반도체 기억장치를 사용하는 시스템에, 상기 제 2 특징의 비휘발성 반도체 기억 장치를 적용한 경우, 시스템측에 특단의 기능이나 회로를 추가하는 일없이, 임의의 메모리 블록에 대하여 패스워드 보호 기능의 강제 해제가 가능하게 된다. 특히, 비휘발성 반도체 기억장치가 복수의 메모리 블록을 갖는 경우에 있어서, 특정한 메모리 블록에 대하여 항구 데이터 보호 플래그를 설정하고, 상기 메모리 블록을 CPU의 부트 시의 프로그램 로드 액세스에 사용하는 부트 블록으로 선정함으로써, 상기 부트 블록에 대하여 패스워드가 불필요한 데이터 판독이 가능하게 된다. 또한, 상기 부트 블록에 대해서는, 기억된 데이터에 대한 기록 및 소거로부터 항구적으로 보호된다는 본질적인 기능도 동시에 실현할 수 있기 때문에, 효율이 좋은 회로구성으로 된다.

이하, 본 발명에 따른 비휘발성 반도체 기억장치(이하, 적절하게 「본 발명 장치」라고 칭함)의 실시형태를 도면에 기초하여 설명한다.

도 1에, 본 발명 장치(20)의 개략의 구성을 나타낸다. 도 1에 나타내는 바와 같이, 본 발명 장치(20)는, 복수의 메모리 블록(1), 복수의 제1플래그 기억회로(2), 복수의 제2플래그 기억회로(3), 패스워드 기억회로(4), 패스워드 레지스터(5), 모드 비트 기억회로(6), 보호 비트 기억회로(7), 비교기(8), 패스워드 입력 레지스터(9), 명령 인터페이스 회로(10), 라이트 스테이트 머신(write state machine)(11), 패스워드 보호 기능 제어회로(13), 및, 멀티플렉서(MUX)(14)를 구비하여 구성된다.

메모리 블록(1)은, 비휘발성 메모리 셀을 행방향 및 열방향으로 각각 복수 매트릭스상으로 복수 배열하여 이루어지는 비휘발성 메모리 셀의 집합체이며, 비휘 발성 메모리 셀의 일괄 소거가 가능한 최소단위가 되어 있고, 메모리 블록 단위로, 메모리셀 중에 기억된 데이터의 일괄 소거가 가능하다. 본 실시형태에 있어서는, 비휘발성 메모리 셀은, 예컨대, 플래시 메모리 셀 등이 전기적으로 기록·소거가능하고, 또한, 메모리 블록 단위로 일괄 소거가능한 비휘발성 메모리 셀을 상정한다. 도 1에 나타내는 본 발명 장치(20)의 개략적인 구성에서는, 각 메모리 블록(1)에 대한 판독, 기록, 소거 등의 메모리 동작에 관련된 어드레스 디코더, 판독회로, 기록·소거회로 등의 종래의 비휘발성 반도체 기억장치가 통상 구비하는 회로부분의 상세한 기재는 생략되어 있다.

제1플래그 기억회로(2)는, 메모리 블록(1)에 대한 기록 및 소거를 메모리 블록 단위로 금지하기 위한 데이터 보호 플래그(일반적인 플래시 메모리에서는, 「블록 록 비트(block lock bit)」로 칭해지는 경우가 있다)를 기억하는 비휘발성 기억회로이다. 제2플래그 기억회로(3)는, 메모리 블록(1)에 대한 기록 및 소거를 메모리 블록 단위로 항구적으로 금지하기 위한 항구 데이터 보호 플래그(일반적인 플래시 메모리에서는, 「퍼머넌트 록 비트(permanent lock bit)」로 칭해지는 경우가 있음)를 기억하는 비휘발성 기억회로(3)이다. 메모리 블록 단위의 데이터 보호 플래그 및 항구 데이터 보호 플래그는, 각각, 1비트 이상의 내부 데이터로서 처리된다. 각 메모리 블록(1)의 데이터 출력은 데이터 버스(1A)를 통해서, 제1플래그 기억회로(2)의 각 데이터 보호 플래그의 출력은, 제1플래그 데이터 버스(2A)를 통해서, 제2플래그 기억회로(3)의 각 항구 데이터 보호 플래그의 출력은, 제2플래그 데이터 버스(3A)를 통해서, 각각, 멀티플렉서(MUX)(14)에 입력된다.

또한, 본 실시형태에서는, 제2플래그 기억회로(3)의 각 항구 데이터 보호 플래그는, 대응하는 제1플래그 기억회로(2)의 각 데이터 보호 플래그가 세트상태에 있어서, 세트상태로 설정가능하고, 일단 항구 데이터 보호 플래그가 세트상태로 되면, 대응하는 제1플래그 기억회로(2)의 데이터 보호 플래그는, 기록 및 소거 불가능하게 되고, 세트상태의 데이터 보호 플래그가 항구적으로 세트상태로 된다. 항구 데이터 보호 플래그가 리셋상태인 대응하는 제1플래그 기억회로(2)의 데이터 보호 플래그는, 기록 및 소거가능하므로, 일단 기록 보호 상태로 설정된 메모리 블록이여도, 상기 기록 보호 상태를 해제하는 것이 가능하다.

또한, 본 발명 장치(20)는, 복수의 메모리 블록(1)의 일부 또는 전부의 블록을, 패스워드를 이용한 해제 동작 없이는 판독할 수 없게 하는 패스워드 보호 기능을 갖는다. 패스워드 기억회로(4), 패스워드 레지스터(5), 모드 비트 기억회로(6), 보호 비트 기억회로(7), 비교기(8), 패스워드 입력 레지스터(9), 및, 패스워드 보호 기능 제어회로(13)는, 상기 패스워드 보호 기능의 실현을 위해 설치된 회로이다.

패스워드 기억회로(4)는, 상기 패스워드의 대조용 패스워드를 미리 기억하기 위한 복수의 기억 비트로 이루어지는 비휘발성 기억회로이다. 또한, 패스워드 레지스터(5)는, 패스워드 기억회로(4)의 기억 내용을 전원 공급시 또는 대조용 패스워드가 설정된 직후에 판독하여 기억해 두기 위한 휘발성의 레지스터 회로이다.

모드 비트 기억회로(6)는, 상기 패스워드 보호 기능의 유효 무효의 상태 제어에 이용하는 2개의 상태 규정값 내의 모드 비트(M)(제1상태 규정값에 상당함)를 기억하는 비휘발성의 기억회로로, 제1상태 규정값 기억회로에 상당한다. 또한, 보호 비트 기억회로(7)는, 상기 2개의 상태 규정값 내의 보호 비트(P)(제2상태 규정값에 상당함)를 기억하는 휘발성의 기억회로로, 제2상태 규정값 기억회로에 상당한다. 모드 비트(M) 및 보호 비트(P)는, 각각, 1비트 이상으로 이루어진다(본 실시형태에서는 1비트임). 모드 비트 기억회로(6)가 비휘발성의 기억회로이기 때문에, 거기에 기억되어 있는 모드 비트(M)는, 본 발명 장치(20)가 전원의 공급에 의한 전원 리셋이나 리셋 신호 입력 등(리셋 명령 입력을 포함함)에 의한 하드웨어 리셋에 대하여 값이 변화되지 않고 종전의 값이 유지되는 것에 대하여, 보호 비트(P)는, 보호 비트 기억회로(7)가 휘발성의 기억회로이기 때문에, 전원 리셋이나 하드웨어 리셋에 대하여 값이 변화되어 종전의 값이 유지되지 않는다. 이 때문에, 본 실시형태에서는, 보호 비트 기억회로(7)에 기억되어 있는 보호 비트(P)는, 전원 리셋이나 하드웨어 리셋 후에는, 모드 비트 기억회로(6)에 기억되어 있는 모드 비트(M)의 값을 강제적으로 추종하도록 설계되어 있다. 또한, 모드 비트(M)가 리셋상태에서 세트상태로 설정된 경우에도, 보호 비트(P)가 모드 비트(M)를 추종하도록 보호 비트 기억회로(7)의 동작이 규정되어 있다. 또한, 모드 비트 기억회로(6)와 보호 비트 기억회로(7)의 각 출력은, 출력신호선(6A,7A)을 통해서, 멀티플렉서(14)와 패스워드 보호 기능 제어회로(13)에 각각 입력된다.

본 발명 장치(20)의 패스워드 보호 기능은, 도 2의 상태 천이도에 나타내는 바와 같이, 모드 비트(M)와 보호 비트(P)에 의해 규정되는 상태로서, 모드 비트(M)와 보호 비트(P) 양쪽이 세트상태에 있는 패스워드 보호 기능이 유효한 패스워드 보호 상태와, 모드 비트(M)가 세트상태이고, 보호 비트(P)가 리셋상태에 있는 패스워드 해제 상태와, 모드 비트(M)와 보호 비트(P) 양쪽이 리셋상태에 있는 노멀상태의 3개의 보호 상태를 구비한다. 패스워드 해제 상태와 노멀상태에서는, 패스워드 보호 기능은 무효이고, 메모리 블록(1)의 데이터 판독이 허용된다. 노멀상태로부터는, 패스워드 보호 상태로 천이가능하고, 패스워드 보호 상태로부터는, 패스워드 해제 상태로 천이가능하고, 패스워드 해제 상태로부터는, 패스워드 보호 상태 또는 상기 노멀상태로 천이가능하게 되어 있고, 패스워드 보호 상태로부터 패스워드 해제 상태로 천이하기 위해서는, 외부로부터의 패스워드 해제 명령과 패스워드에 입력이 필요하다. 노멀상태와 패스워드 해제 상태의 차이는, 보호 비트(P)가 리셋상태인지 세트상태인지의 차이이지만, 전원 리셋이나 하드웨어 리셋후에 있어서, 노멀상태는 노멀상태를 유지하지만, 패스워드 해제 상태는 패스워드 보호 상태로 천이하는 점에서 다르고, 노멀상태는 패스워드 보호 상태로부터의 완전한 해제 상태인 것에 대해서, 패스워드 해제 상태는 패스워드 보호 상태로부터의 일시적인 해제 상태로 되어 있다.

본 발명 장치(20)는, 일반적인 플래시 메모리가 채용하는 명령에 추가하여, 패스워드 보호 기능의 각 상태 천이를 실행하기 위한 본 발명 장치(20)에 특유한 명령의 입력을 접수하기 위해서, 명령 인터페이스(10)가, 데이터 입력단자 및 어드레스 입력단자를 통해서 입력되는 각 명령을 디코드하여 명령의 내용을 해석한다. 여기서, 본 발명 장치(20)에서 사용하는 명령의 일례를, 도 3의 명령 일람표에 나타낸다.

본 실시형태에서는, 패스워드 해제에 필요한 패스워드의 입력은, 패스워드 해제 명령의 입력시에 패스워드 해제 명령 내에 패스워드를 포함해서 실행한다. 패스워드 해제 명령의 입력시에는, 명령 인터페이스(10)는, 상기 명령을 디코드하고, 패스워드 해제 명령 내에 포함되는 패스워드를 추출하여, 패스워드 입력신호(S1)로서 패스워드 입력 레지스터(9)에 출력되고, 패스워드 입력 레지스터(9)에 일시적으로 기억된다.

비교기(8)는, 패스워드 입력 레지스터(9)에 입력된 패스워드와, 패스워드 레지스터(5)에 기억되어 있는 대조용 패스워드를 비교 대조하고, 양자의 일치 또는 불일치를 판정한다. 비교기(8)의 대조 결과는, 대조 결과 신호(S5)로서, 패스워드 보호 기능 제어회로(13)에 출력된다.

또한, 명령 인터페이스(10)로부터는, 패스워드 입력신호(S1) 이외에, 명령을 디코드하여 생성되는 제어신호 그룹(S4), 패스워드 제어신호(S2), 패스워드 해제 제어신호(S3)가, 각각 출력된다. 제어신호 그룹(S4)은, 소거 동작이나 기록동작을 제어하기 위해서, 라이트 스테이트 머신(11)에 출력된다. 패스워드 제어신호(S2)는, 패스워드 기억회로(4)에 출력되고, 패스워드 해제 제어신호(S3)는, 패스워드 보호 기능 제어회로(13)에 출력된다.

라이트 스테이트 머신(11)은, 본 발명 장치(20)의 각 메모리 블록(1)의 기록동작 및 소거 동작의 동작 순서를 제어하기 위한 스테이트 머신이다. 본 실시형태에서는, 메모리 블록(1) 이외의 각종의 비휘발성 및 휘발성 기억회로의 기록동작 및 소거 동작의 제어도 실행한다. 일례로서, 라이트 스테이트 머신(11)은, 기억 데 이터 버스(12)를 통해서 패스워드 기억회로(4), 패스워드 입력 레지스터(9) 등에 대하여, 각각의 데이터를 출력한다.

패스워드 보호 기능 제어회로(13)는, 모드 비트 기억회로(6)와 보호 비트 기억회로(7)에 각각 기억되어 있는 모드 비트(M)와 보호 비트(P)에 따른 3개의 보호 상태의 상태 천이의 제어와, 각 보호상태에 따른 멀티플렉서(14)에 대한 출력제어를 행한다. 구체적으로는, 패스워드 보호 기능 제어회로(13)는, 패스워드 해제 제어신호(S3)에 의해 보호 비트 기억회로(7)의 리셋 동작을 행한다. 또한, 패스워드 보호 기능 제어회로(13)는, 데이터 선택 제어신호(S6)에 의해, 멀티플렉서(14)에 입력 된 데이터 내의 어느 것을 선택하여 출력할지를, 보호 상태에 따라 결정하고, 출력해야 할 데이터의 선택제어를 행한다.

이하, 본 발명 장치(20)의 각 부의 동작에 대해서 설명한다. 우선, 본 발명 장치(20)는, 특별히 어떠한 설정도 행하지 않은 디폴트 상태, 예컨대, 공장 출하 상태에서는, 각 메모리 블록(1) 내에는 전체 데이터가 소거상태이며, 마찬가지로, 제1플래그 기억회로(2), 제2플래그 기억회로(3), 패스워드 기억회로(4), 및, 모드 비트 기억회로(6)의 비휘발성의 기억회로는, 모두 소거상태로 되어 있다. 또한, 휘발성의 기억회로인 패스워드 레지스터(5), 보호 비트 기억회로(7)는 리셋상태이다. 따라서, 모드 비트(M)와 보호 비트(P)는 모두 리셋상태에 있고, 보호 상태는 노멀상태로 되어 있다.

종래의 비휘발성 메모리에 있어서는, 상기 노멀상태에 있어서, 메모리 블록(1)에 데이터를 기록하고, 그 기록된 데이터를 기록이나 소거 등으로부터 보호하 고 싶은 경우에는, 보호 대상의 메모리 블록의 제1플래그 기억회로(2) 또는 제2플래그 기억회로(3)에 기억되어 있는 데이터 보호 플래그 또는 항구 데이터 보호 플래그를 세트상태로 기록함으로써 상기 메모리 블록에 대한 기록이나 소거로부터의 보호를 행하고 있다.

본 발명 장치(20)에서는, 종래의 기록이나 소거로부터의 보호에 추가하여, 복수의 메모리 블록(1)의 일부 또는 전부의 블록을, 패스워드를 이용한 해제 동작 없이는 판독할 수 없게 하는 패스워드 보호 기능을 갖는다. 이 패스워드 보호 기능에서는, 우선, 명령에 의한 패스워드의 등록이 필요하다. 본 발명 장치(20)에 대하여, 외부 시스템으로부터 패스워드 등록 명령을 발행하면, 명령 인터페이스(10)가 입력 명령을 디코드하고, 패스워드 등록 명령이 입력된 것을 인식한다. 이것에 의해, 명령 인터페이스(10)로부터, 라이트 스테이트 머신(11)에 대하여 제어신호 그룹(S4)에 의해 패스워드 등록을 개시하도록 지시를 낸다. 라이트 스테이트 머신(11)은, 패스워드 등록 제어를 행하기 위해서, 기억 데이터 버스(12)로부터 패스워드 기억회로(4)로, 대조용 패스워드를 기록하는 동작을 실행한다. 패스워드 기억회로(4)에의 패스워드 등록이 완료되면, 동시에, 패스워드 레지스터(5)에 자동적으로 대조용 패스워드가 전송된다.

또한, 본 발명 장치(20)를 패스워드 보호 상태로 하기 위해서는, 상세한 것은 후술하지만, 모드 비트 기억회로(6)에 대하여 기록을 행하고, 모드 비트(M)를 세트상태로 해야만 한다. 모드 비트 기억회로(6)에의 기록을 행하기 위해서는, 외부 시스템으로부터 패스워드 보호 유효 명령을 명령 인터페이스(10)에 입력한다. 명령 인터페이스(10)가 상기 명령을 디코드하고, 모드 비트 기억회로(6)에의 기록 제어를, 제어신호 그룹(S4)을 통해서 라이트 스테이트 머신(11)에 지시한다. 라이트 스테이트 머신(11)은, 제어신호 그룹(S4)에 의한 모드 비트 기억회로(6)에의 기록동작의 개시 지시를 받아서, 기억 데이터 버스(12)로부터 모드 비트 기억회로(6)로의 기록 동작을 실시하는 C모드 비트 기억회로(6)의 기록이 종료되면, 자동적으로 보호 비트 기억회로(7)에, 세트상태의 모드 비트(M)가 복사되고, 보호 비트 기억회로(7)의 보호 비트(P)가 세트상태로 설정된다. 모드 비트 기억회로(6)와 보호 비트 기억회로(7)의 각 출력은, 멀티플렉서(14)에 입력되고, 멀티플렉서(14)로부터 외부로 판독될 수 있다. 구체적으로는, ReadID 명령이 명령 인터페이스(10)에 입력되면, 멀티플렉서(14)가, 출력의 일부로서 모드 비트(M)와 보호 비트(P)를 선택해서 출력한다. 이 결과, 본 발명 장치(20)의 보호 상태가, 패스워드 보호 상태, 패스워드 해제 상태, 또는, 노멀상태 중 어느 것인지를 판단할 수 있다.

모드 비트 기억회로(6)에의 기록 종료 후에는, 모드 비트(M)와 보호 비트(P) 양쪽이 세트상태로 되고, 본 발명 장치(20)는, 패스워드 보호 기능이 유효한 패스워드 보호 상태로 자동적으로 천이한다. 패스워드 보호 상태에서는, 미리 제2플래그 기억회로(3)를 세트상태로 해 두지 않은 모든 메모리 블록(1)으로부터의 판독이 불가능하게 된다. 즉, 패스워드 보호 기능 제어회로(13)로부터의 데이터 선택 제어신호(S6)에 의한 출력제어에 의해, 멀티플렉서(14)는, 데이터 출력으로서 선택하는 입력신호를, 데이터 버스(1A) 상의 메모리 블록(1)으로부터의 출력 데이터가 아니라, 완전히 다른 데이터를 선택해서 출력한다.

또한, ReadID 명령은, 본 발명 장치(20)의 내부상태를 외부로 판독하기 위한 명령이며, 모드 비트(M)와 보호 비트(P) 이외에, 본 발명 장치(20)의 장치ID, 제1플래그 기억회로(2)와 제2플래그 기억회로(3)의 각 데이터 보호 플래그와 각 항구 데이터 보호 플래그의 상태를 판독하는데에도 사용된다. 따라서, 제1플래그 데이터 버스(2A)와 제2플래그 데이터 버스(3A)가 각각 멀티플렉서(14)의 입력에 접속되고, ReadID 명령을 본 발명 장치(20)에 대하여 발행함으로써, 멀티플렉서(14)를 통해서 각 데이터 보호 플래그와 각 항구 데이터 보호 플래그의 상태를 외부로 출력할 수 있고, 어느 메모리 블록이 일시적인 기록 보호 상태 또는 항구적인 기록 보호 상태에 있는지를 외부로부터 인식할 수 있게 된다. 이 경우, 어드레스 입력에는, 판독대상이 되는 데이터 보호 플래그와 항구 데이터 보호 플래그의 메모리 블록의 어드레스를 지정한다.

상술한 바와 같이, 모드 비트 기억회로(6)에의 기록 후에는, 제2플래그 기억회로(3)의 항구 데이터 보호 플래그를 세트상태로 하고 있지 않은 메모리 블록(1)에 대해서는, 패스워드을 이용하여 패스워드 보호 상태를 해제하지 않는 한, 올바른 데이터를 판독하지 않는다. 따라서, 유저는, 항구 데이터 보호 플래그가 리셋상태의 메모리 블록(1)으로부터 데이터를 판독하기 위해서는, 미리 등록한 대조용 패스워드와 동일한 패스워드를, 패스워드 해제 명령을 사용하여 본 발명 장치(20)에 입력해야만 한다. 패스워드 해제 명령이 실행되면, 명령 인터페이스(10)에서의 디코드 처리에 의해 패스워드가 추출된다. 추출된 입력 패스워드는, 패스워드 입력신호(S1)로서 패스워드 입력 레지스터(9)에 입력된다. 계속해서, 이미 패스워드 레지 스터(5)에 기억되어 있는 대조용 패스워드와, 패스워드 입력 레지스터(9)의 입력 패스워드가 비교기(8)에 의해 비교 대조된다. 입력 패스워드와 대조용 패스워드가 전체 비트 일치한 경우에는, 비교기(8)로부터의 대조 결과 신호(S5)에 의해, 패스워드 보호 기능 제어회로(13)가 패스워드 보호 상태의 해제를 인식하여, 멀티플렉서(14)에 대하여, 데이터 버스(1A)의 출력 데이터를 선택해서 외부로 출력시킨다. 상기 요령으로, 메모리 블록(1)의 데이터의 외부로의 판독이 가능하게 된다. 만약에 입력한 패스워드가 대조용 패스워드와 일치하지 않는 경우에는, 패스워드 보호 상태는 해제되지 않고, 본 발명 장치(20)의 보호 상태는 패스워드 보호 상태를 유지하고, 메모리 블록(1)의 데이터의 외부로의 판독은 여전히 금지된다.

다음에, 본 발명 장치(20)에 있어서의, 노멀상태, 패스워드 보호 상태, 및, 패스워드 해제 상태의 3개의 보호 상태간의 상태 천이에 대해서, 도 2를 참조해서 상세하게 설명한다.

3개의 보호 상태는, 상술한 바와 같이, 패스워드 보호 기능이 유효한 패스워드 보호 상태와, 패스워드 보호 기능이 일시적으로 해제되어 있는 패스워드 해제 상태와, 패스워드 보호 기능이 완전히 해제되어 있는 노멀상태이다. 패스워드 해제 상태는, 패스워드 보호 기능이 일시적으로 해제되어 있는 것뿐이며, 전원 리셋이나 하드웨어 리셋후에 있어서 패스워드 보호 상태로 자동복귀하므로, 준(quasi) 패스워드 보호 상태로 해석할 수 있고, 본 발명 장치(20)에 있어서의 패스워드 보호 기능의 일부라고 말할 수 있다.

노멀상태에 있어서, 모드 비트(M)는 리셋상태로 되어 있고, 보호 비트(P)는 모드 비트(M)와 동일하게 리셋상태이다. 노멀상태에서는, 외부로부터 단지 판독대상 어드레스를 입력함으로써, 원하는 데이터를 메모리 블록(1)으로부터 판독할 수 있다. 예컨대, 공장출하시의 보호 상태가 노멀상태이고, 유저는 이 노멀상태로부터 본 발명 장치(20)를 사용하게 된다. 노멀상태에 있어서, 패스워드 보호 유효 명령 이외의 패스워드 해제 명령이나 모드 비트 해제 명령(보호 해제 명령에 상당히) 등을 실행하였더라도, 보호 상태는 변화되지 않고, 노멀상태를 유지한다. 또한, 노멀상태에 있어서, 전원 리셋이나 하드웨어 리셋 동작을 행하여도, 노멀상태를 유지한다.

노멀상태에 있어서, 패스워드 기억회로(4)에 대조용 패스워드를 기록하고, 단지 등록한 것만으로는 본 발명 장치(20)의 보호 상태에 변화는 없고, 노멀상태를 유지한다. 즉, 패스워드 기억회로(4)에 대조용 패스워드가 등록되어 있는 것만으로는 본 발명 장치(20)의 패스워드 보호 기능이 유효하게 동작하는 것은 아니다.

노멀상태에 있어서, 패스워드 기억회로(4)에 임의인 대조용 패스워드를 기록하면, 패스워드 기억회로(4)에 기록된 대조용 패스워드는 휘발성의 패스워드 레지스터(5)에 자동적으로 전송되어 기억된다. 패스워드 기억회로(4)로부터 패스워드 레지스터(5)로의 데이터 전송 동작은, 전원 리셋이나 하드웨어 리셋 동작에 있어서도 실행되고, 패스워드 기억회로(4)의 기억 데이터(대조용 패스워드)는 패스워드 레지스터(5)에 반영되어 있다. 이것은, 본 발명 장치(20)가 어느 보호 상태이더라도 바뀌지 않는다.

노멀상태에 있어서, 본 발명 장치(20)의 명령 인터페이스(10)에 대하여 패스 워드 보호 유효 명령을 입력하면, 명령 인터페이스(10)가 상기 명령을 디코드하여, 노멀상태로부터 패스워드 보호 상태로의 상태 천이를 인식하고, 라이트 스테이트 머신(11)에 모드 비트 기억회로(6)에의 기록을 지시하고, 패스워드 보호 기능 제어회로(13)가, 모드 비트 기억회로(6)가 기록되어 모드 비트(M)가 세트상태로 설정되고, 이것을 추종하여 보호 비트(P)도 세트상태로 설정된 것을 인식함으로써, 노멀상태로부터 패스워드 보호 상태로 천이된다. 이 상태 천이는 쌍방향이 아니라, 편방향이기 때문에, 패스워드 보호 상태로부터 노멀상태로 직접적으로 복귀할 수는 없다.

일단 노멀상태로부터 패스워드 보호 상태로 천이된 후에는, 패스워드 해제 명령에 의해 보호 비트(P)를 리셋상태로 함으로써, 본 발명 장치(20)는 패스워드 해제 상태로 천이한다. 여기서, 패스워드 보호 상태로부터 패스워드 해제 상태로 상태 천이시키는 패스워드 해제 동작은, 외부로부터 패스워드 해제 명령에 의해 입력되고, 패스워드 입력 레지스터(9)에 기억된 입력 패스워드와, 미리 패스워드 기억회로(4)에 등록된 대조용 패스워드를 비교기(8)에서 비교 대조하고, 입력 패스워드가 대조용 패스워드와 전체 비트 일치한 경우에만 실행된다. 패스워드 해제 동작에 의해, 패스워드 보호 기능 제어회로(13)는, 비교기(8)의 전체 비트 일치를 나타내는 대조 결과와, 명령 인터페이스(10)로부터의 패스워드 해제 제어신호(S3)에 의해, 모드 비트 기억회로(6)의 모드 비트(M)는 세트상태를 유지한 채, 보호 비트 기억회로(7)의 보호 비트(P)를 리셋상태로 리셋한다.

패스워드 해제 상태로 상태 천이한 후는, 전원차단후의 전원 공급에 의한 전 원 리셋이나, 본 발명 장치(20)의 리셋 단자로부터의 리셋 입력신호 또는 리셋 명령의 입력에 의한 하드웨어 리셋 등의 리셋 동작에 의해, 자동적으로 패스워드 보호 상태로 복귀한다. 구체적으로는, 비휘발성의 모드 비트 기억회로(6)의 모드 비트(M)는 리셋 동작에 상관없이 세트상태를 유지하고 있고, 리셋 동작에 의해, 모드 비트 기억회로(6)의 데이터(세트상태의 모드 비트(M))를 휘발성의 보호 비트 기억회로(7)에 전송하여, 보호 비트(P)를 모드 비트(M)에 추종시킴으로써, 모드 비트(M)와 보호 비트(P) 양쪽이 세트상태로 되고, 패스워드 보호 상태로 복귀한다.

패스워드 보호 상태로 복귀하면, 본 발명 장치(20)의 패스워드 보호 기능이 유효하게 되기 때문에, 메모리 블록(1)의 데이터를 외부로 판독할 수 없고, 다시, 패스워드 입력을 따르는 패스워드 해제 명령의 입력에 의해, 보호 상태를 패스워드 해제 상태로 천이시키지 않는 한, 메모리 블록(1)의 데이터를 외부로 판독하는 불가능하다.

또한, 항구적으로 기록 및 소거를 금지시키기 위해서, 제2플래그 기억회로(3)의 항구 데이터 보호 플래그가 세트상태로 설정된 메모리 블록(1)에 대해서는, 패스워드 보호 상태에 있어서도 데이터의 판독은 허용된다. 단, 항구 데이터 보호 플래그의 세트상태로의 설정은, 패스워드 보호 상태에서는 금지되어 있고, 패스워드 해제 상태 또는 노멀상태로 천이한 후가 아니면 실행불가능하다. 그 이유는, 항구 데이터 보호 플래그를 세트상태로 설정하기 위한 명령은, 종래부터 공개되어 있고, 그러한 상황에서는, 패스워드 보호 상태에 있어서, 패스워드를 입력하여 패스워드 해제 상태로 할 수 있는 유저 이외의 예컨대 부정한 침입자가, 패스워 드의 입력을 따르는 패스워드 해제 상태로의 천이를 행하지 않더라도, 항구 데이터 보호 플래그를 세트상태로 할 수 있으면, 모든 메모리 블록(1)의 항구 데이터 보호 플래그를 세트상태로 설정하여 각 메모리 블록(1)의 데이터를 판독시키도록 되기 때문이다.

구체적으로는 이하와 같은 사례가 고려된다. 우선, 정규의 유저가 패스워드 보호 기능을 유효하게 하기 위해서, 대조용 패스워드를 등록하고, 모드 비트(M)를 세트상태로 한다. 다음에, 상기 유저는, 시스템 실장상, CPU가 전원 공급시에 최초에 액세스하는 비휘발성 반도체 기억장치의 메모리 공간에 할당되어 있는 메모리 블록을, 데이터의 고쳐 쓰기로부터 항구적으로 보호하기 위해, 상기 메모리 블록에 대하여 항구 데이터 보호 플래그를 세트상태로 설정한다. 이것에 의해, 항구 데이터 보호 플래그가 설정된 메모리 블록으로부터의 데이터 판독은, 패스워드 입력을 따르는 해제 동작을 필요로 하지 않고 가능하게 된다. 항구 데이터 보호 플래그를 설정후의 비휘발성 반도체 기억장치는, 그 후 시스템에 실장되어, 시장에 출하된다.

한편, 해커와 같은 악의가 있는 제3자가, 이 시스템상에서 상기 비휘발성 반도체 기억장치를 떼어내서, 각 메모리 블록으로부터 데이터의 부정판독을 행하기 때문에, 상기 비휘발성 반도체 기억장치에 대하여 모든 메모리 블록의 항구 데이터 보호 플래그의 세트상태로의 설정을 행한다. 이것에 의해, 전체 메모리 블록의 패스워드 보호 기능이 해제되어 버려, 부정판독을 허용해 버린다.

이러한 문제점은, 항구 데이터 보호 플래그의 설정을 행하기 위한 명령이 일 반적으로 공개되어 있는 것에 기인하는 것이지만, 이 명령의 일반공개는 필요하기 때문에, 상기 구체예와 같은 사용 방법으로부터 부정한 데이터 판독 보호를 행하기 위해서는, 항구 데이터 보호 플래그의 설정 동작에도 패스워드 입력을 필요로 하는 것으로, 즉, 일단 패스워드 해제 상태로의 상태 천이를 필요로 하는 것으로, 상기 시큐리티 홀의 발생을 회피할 수 있다.

다음에, 메모리 블록의 기록·소거로부터의 데이터 보호 플래그와 항구 데이터 보호 플래그를 이용한 데이터 보호의 제어에 대해, 도 4에 나타내는 플로우차트를 참조하여 설명한다. 도 4에 있어서, 우선, 전원 공급후(스텝#10), 본 발명 장치(20)의 정규의 유저는, 통상, 시스템 프로그램을 임의인 메모리 블록(1)에 기록한다. 여기서, 시스템 프로그램이 최초에 액세스하는 메모리 블록을 미리, 부트 블록으로서 정의하면, 상기 부트 블록에 대하여, 시스템 프로그램을 기록하게 된다(스텝#11).

다음에, 시스템 프로그램을 기록된 부트 블록에 대하여, 오기록, 오소거를 방지하기 위해서 기록 및 소거불가능하게 설정할지의 여부를 판단한다(스텝#12). 여기서, 오기록 및 오소거를 미연에 방지하고 싶은 경우에는(YES), 데이터 보호 플래그를 세트상태로 설정하여, 상기 부트 블록에의 기록 및 소거를 불가능하게 한다(스텝#13). 이하, 적절하게, 본 스텝의 처리를 「록 동작」이라고 칭한다.

스텝#12에 있어서, 오기록이나 오소거에 대한 리스크 회피보다, 고쳐 쓰기의 필요성을 중시할 경우(NO)는, 부트 블록에 대하여 록 동작을 행하지 않기 때문에, 데이터 보호 플래그를 세트상태로 설정하는 명령을 발행할 필요는 없고, 부트 블록 은 그대로 기록 및 소거가능한 상태로 유지된다(스텝#14).

스텝#13에 있어서, 데이터 보호 플래그를 세트상태로 설정한 후에 있어서, 재기록의 필요가 발생한 경우에는(스텝#15: YES), 우선, 데이터 보호 플래그를 리셋상태로 리셋하기 위해서, 데이터 보호 플래그를 리셋하는 데이터 보호 플래스 리셋 명령을 발행한다(스텝#16). 데이터 보호 플래그 리셋 명령의 입력에 의해, 지금까지 록 동작을 행한 모든 메모리 블록의 데이터 보호 플래그가 리셋되고, 재기록을 행하고 싶은 메모리 블록에의 재기록(소거 및 기록)이 가능하게 된다. 재기록할 때에는, 상기 메모리 블록에 대하여 블록 소거 명령을 발행하고(스텝#17), 그 후, 스텝#11로 돌아와서 기록을 행한다.

스텝#13에 있어서, 데이터 보호 플래그를 세트상태로 설정한 후에 있어서, 재기록의 필요가 없는 경우에는(스텝#15: NO), 상기 메모리 블록에 대하여 항구적으로 그 데이터 보호 상태를 유지시키고 싶은지의 여부를 판단한다(스텝#18). 기록 및 소거로부터의 항구적인 데이터 보호를 행하고 싶은 경우(YES)는, 항구 데이터 보호 플래그를 세트상태로 설정할 필요가 있다. 본 발명 장치에서는, 항구 데이터 보호 플래그를 설정함으로써, 대응하는 메모리 블록의 데이터는 항구적으로 기록 및 소거로부터 보호되고, 그 후부터 패스워드 보호 기능을 유효하게 설정한 경우에는, 패스워드 해제 동작을 행하지 않고, 데이터 판독이 가능하게 된다.

상술한 바와 같이, 부정한 제3자에 의해 항구 데이터 보호 플래그가 설정되어, 시큐리티 홀이 발생하는 것을 방지하기 위해서, 본 발명 장치에서는, 항구 데이터 보호 플래그를 설정하기 위해서는, 보호 비트(P)가 리셋상태일 필요가 있기 때문에, 보호 비트(P)가 리셋상태인지의 여부를 판정하여(스텝#19), 보호 비트(P)가 리셋상태가 아닌 경우에는(NO), 반드시 패스워드 해제 명령에 의해 보호 비트(P)를 리셋하고나서(스텝#20), 항구 데이터 보호 플래그의 설정을 행해야만 한다(스텝#21). 스텝#19∼#21의 순서를 밟고서 처음으로, 항구 데이터 보호 플래그의 설정이 가능하게 된다.

여기서, 일단 설정한 항구 데이터 보호 플래그나 데이터 보호 플래그의 상태를 모니터하기 위해서는, 본 발명 장치 내의 내부 정보(장치ID, 데이터 보호 플래그, 항구 데이터 보호 플래그, 모드 비트(M), 보호 비트(P) 등)를 판독하기 위한 ReadID 명령을 실행한다(스텝#22). 출력되는 데이터는, 본 발명 장치에 대하여 모니터하고 싶은 메모리 블록의 어드레스를 입력하면, 상기 메모리 블록의 데이터 보호 플래그와 항구 데이터 보호 플래그의 상태가 각각 출력된다. 또한, 데이터 보호 플래그와 항구 데이터 보호 플래그의 출력값은, 세트상태이면 "1"이, 리셋상태이면 "O"이 출력된다. 이상의 스텝#10∼#22가 메모리 블록의 데이터 보호를 행하기 위한 처리순서이다.

본 발명 장치에 있어서의 항구 데이터 보호 플래그의 설정에 의한 효과에 대해서 언급한다. 패스워드 보호 기능이 유효한 경우에 있어서, 패스워드 해제 동작은 기본적으로는 하드웨어상에서 실행시켜야만 하고, 그 부하를 경감하기 위해서, 시스템 기동 직후에 최초에 CPU가 시스템 프로그램을 로드할 때에 판독하는 메모리 블록은, 항구 데이터 보호 플래그를 설정해 두고, 패스워드 해제 동작 없이 직접 판독시키는 것이 바람직하다.

도 5에, 항구 데이터 보호 플래그와 데이터 보호 플래그의 구체적인 사용예를 나타낸다. 도 5의 사용예에 의하면, 공장 출하 상태(스텝#30)에서는, 항구 데이터 보호 플래그 및 데이터 보호 플래그는 모두 리셋상태이다. 대다수의 경우, 공장출하후에, 본 발명 장치에 대하여 임의의 메모리 블록에 데이터나 시스템 프로그램이 저장되게 된다.(스텝#31). 유저의 판단에 의해, 각 메모리 블록에 대하여, 부트 블록으로서 취급할 것인지, 데이터 영역으로서 빈번히 데이터의 고쳐 쓰기를 행할 것인지, 그렇지 않으면, 오기록이나 오소거로부터 데이터를 보호하고 싶은 것인지를 선택하고, 그 용도에 따라 데이터 보호 플래그나 항구 데이터 보호 플래그를 설정하게 된다.

우선, 각 메모리 블록에 대하여, 부트 블록으로서 취급하고 싶은지의 여부를 판정하고(스텝#32), 부트 블록으로서 취급하고 싶은 경우(YES)는, 상기 메모리 블록에 대하여 항구 데이터 보호 플래그를 설정한다(스텝#33). 이것에 의해 자동적으로 항구적으로 기록이나 소거로부터의 데이터 보호가 유효하게 된다. 단, 이 시점에서 패스워드 보호 기능이 유효한 경우에는, 도 4에 나타내는 스텝#19∼#21의 순서에 따라 패스워드 해제 동작을 실행할 필요가 있다.

스텝#32에 있어서, 부트 블록으로서 취급하지 않을 경우(NO)는, 또한, 데이터의 고쳐 쓰기를 빈번히 행할지의 여부를 판정하고(스텝#34), 특히 데이터의 고쳐 쓰기를 빈번히 행하고 싶은 경우에는(YES), 항구 데이터 보호 플래그와 데이터 보호 플래그는, 모두 설정하지 않고 리셋상태 그대로 사용한다(스텝#35). 스텝#34에 있어서, 빈번한 데이터 고쳐 쓰기는 없지만, 만일의 고쳐 쓰기의 가능성도 있고, 데이터 보호도 행하고 싶은 경우에는(NO), 데이터 보호 플래그만을 세트상태로 설정한다(스텝#36).

스텝#36에서 데이터 보호 플래그를 설정한 후에, 데이터를 바꾸어 쓸 때에는, 데이터 보호 플래그를 일단 리셋하고나서, 데이터의 고쳐 쓰기를 행하게 된다.

항구 데이터 보호 플래그를 세트상태로 설정함으로써, CPU가 최초에 액세스하는 메모리 블록에 대하여, 기록 및 소거에 대한 항구적인 데이터 보호와, 패스워드 보호 상태에 있어서의 패스워드 해제 동작을 불필요하게 하는 데이터 판독의 허용이 양립되고, 부트 블록 영역으로서는 매우 이상적인 상태를 실현할 수 있게 되고, 동시에 유저에 대하여 그러한 사용방법을 추천할 수 있다.

항구 데이터 보호 플래그를 설정하지 않는 경우에는, 데이터 보호 플래그에 의한 기록 및 소거로부터의 데이터 보호 상태가 유지되지만, 제1플래그 기억회로(2)에 대하여 소거 동작을 행함으로써 모든 데이터 보호 플래그를 리셋하여, 초기상태로 되돌릴 수 있다.

이상과 같이, 데이터 보호 플래그와 항구 데이터 보호 플래그를 구별하여 사용함으로써, 패스워드 보호 기능을 용도에 따라 구별하여 쓸 수 있게 된다.

다음에, 본 발명 장치에 있어서, 유저가 패스워드 보호 기능을 유효하게 할 때의 처리순서와 무효하게 할 때의 처리순서를, 도 6에 나타내는 플로우차트를 참조하여 설명한다.

우선, 전원 공급후, 대조용 패스워드의 등록을 행한다(스텝#40). 스텝#40의 패스워드 등록의 구체적인 작업 순서에 대해서는, 도 7을 참조하여 별도 설명한다. 대조용 패스워드의 등록후, 이미 메모리 블록 내에 기록된 데이터에 대한 기록 및 소거로부터의 데이터 보호를 행할 것인지, 항구적인 데이터 보호를 행할 것인지, 또는, 데이터 보호를 행하지 않을 것인지를, 메모리 블록마다 선택하여, 메모리 블록마다 각 메모리 블록의 용도에 맞은 보호를 적용하기 위한 명령을 실행한다(스텝#41). 또한, 스텝#40의 패스워드 등록전에 메모리 블록에의 데이터의 기록이 종료 되어 있지 않은 경우에는, 상기 데이터의 기록후에, 스텝#41의 데이터 보호를 실행한다. 또한, 스텝#41에 있어서의 데이터 보호의 선택 및 실행은, 도 4에 나타내는 처리순서의 스텝#12, #13, #18, #21 등과 동일한 처리이며, 스텝#40의 패스워드 등록전에 실행되어 있는 경우에는, 스텝#41은 생략가능하다. 스텝#41에서는, 예컨대, 시스템 프로그램을 저장하는 부트 블록에 할당되는 메모리 블록에 대하여 항구적인 데이터 보호를 실행하기 위해서, 상기 메모리 블록의 항구 데이터 보호 플래그를 세트상태로 설정하는 명령을 실행한다.

다음에, 패스워드 보호 유효 명령을 사용하여, 모드 비트(M)와 보호 비트(P) 양쪽을 세트상태로 설정하고(스텝#42), 패스워드 보호 기능을 유효하게 한다. 구체적으로는, 패스워드 보호 유효 명령의 실행에 의해, 모드 비트(M)를 기억하는 비휘발성의 모드 비트 기억회로(6)에의 기록동작이 개시되고, 모드 비트(M)가 리셋상태에서 세트상태로 변화된다. 또한, 모드 비트 기억회로(6)의 기록이 종료되면, 자동적으로 휘발성의 보호 비트 기억회로(7)에, 세트상태의 모드 비트(M)가 복사되고, 보호 비트 기억회로(7)의 보호 비트(P)가 세트상태로 설정되어, 본 발명 장치(20)의 보호 상태는 패스워드 보호 상태로 천이된다.

보호 비트(P)는, 모드 비트(M)가 리셋상태에서 세트상태로 변화되면, 그것을 추종하여 리셋상태에서 세트상태로 변화되고, 또한, 본 발명 장치(20)의 리셋 동작에 있어서도 모드 비트(M)의 상태를 추종하기 때문에, 모드 비트(M)에 대하여 종속 관계에 있지만, 모드 비트(M)가 세트상태에 있어서는, 보호 비트(P)는 독립적으로 리셋상태로 리셋가능하고, 보호 비트(P)의 상태에 따라서 패스워드 보호 기능의 유효, 무효가 결정된다.

패스워드 보호 상태에서는, 항구 데이터 보호 플래그가 리셋상태의 메모리 블록으로부터의 데이터 판독은 불가능하므로, 데이터 판독의 필요가 있을 경우에는, 패스워드 보호상태를 해제하여, 패스워드 해제상태로 일시적으로 천이시킬 필요가 있다. 그래서, 올바른 패스워드를 포함하는 패스워드 해제 명령을 명령 인터페이스(10)에 입력하여(스텝#43), 패스워드 해제 동작의 실행을 지시한다.

명령 인터페이스(10)는, 입력된 패스워드 해제 명령을 디코드하여 패스워드 해제 동작의 지시를 인식함과 아울러, 패스워드 해제 명령과 함께 입력된 패스워드를 추출하고, 스텝#40에서 등록된 대조용 패스워드와의 비교 대조가, 비교기(8)에 의해 실행된다(스텝#44).

스텝#44의 대조 결과에 있어서, 입력 패스워드가 올바르면(YES), 실제로 패스워드 해제 동작이 실행되고, 보호 비트(P)가 세트상태에서 리셋상태로 리셋되고, 본 발명 장치(20)의 보호 상태는 패스워드 보호 상태로부터 패스워드 해제 상태로 천이된다(스텝#45). 단, 모드 비트(M)는 세트상태로 유지되어 있고, 패스워드 보호 기능은 일시적으로 해제되어 있는 것에 지나지 않는다. 패스워드 해제 상태로 천이 하면, 항구 데이터 보호 플래그의 상태에 관계없이, 메모리 블록으로부터의 데이터 판독이 가능하게 된다(스텝#46).

아직, 스텝#44의 대조 결과에 있어서, 입력 패스워드가 올바르지 않으면(NO), 패스워드 해제 동작은 실행되지 않고, 보호 비트(P)가 세트상태를 유지하고, 본 발명 장치(20)의 보호 상태는 패스워드 보호 상태로부터 변화되지 않는다(스텝#47). 따라서, 항구 데이터 보호 플래그가 리셋상태의 메모리 블록으로부터의 데이터 판독을 행하면, 불확정된 데이터가 출력된다(스텝#48). 단, 항구 데이터 보호 플래그가 세트상태의 메모리 블록으로부터의 데이터 판독은 가능하다. 따라서, 항구 데이터 보호 플래그가 세트상태의 메모리 블록에는, 시스템 프로그램을 저장하고, 패스워드 보호에 의한 보안을 주고 싶은 개인정보나 유출을 방지하고 싶은 데이터의 보존은 다른 메모리 블록에 보존해야 한다.

또한, 스텝#42에 있어서 패스워드 보호 상태로 천이한 후, 항구 데이터 보호 플래그가 리셋상태의 메모리 블록으로부터의 데이터 판독의 필요가 있을 경우에는, 상술한 바와 같이, 패스워드 보호 상태를 해제할 필요가 있지만, 본 발명 장치(20)의 보호 상태가 불분명한 경우에는, ReadID 명령을 명령 인터페이스(10)에 입력하여, 보호 비트(P)의 상태를 판독함으로써, 보호 비트(P)가 세트상태이면, 패스워드 보호 상태인 것의 확인이 가능하다.

또한, 스텝#45의 패스워드 해제 동작에 의해, 본 발명 장치(20)의 보호 상태가 패스워드 보호 상태로부터 패스워드 해제 상태로 천이된 후, 보호 상태를 노멀상태로 되돌릴 필요가 있는지의 여부의 판단에 있어서(스텝#49), 노멀상태로 되돌 릴 필요가 있는 경우에는(YES), 모드 비트 해제 명령을 명령 인터페이스(10)에 입력하면(스텝#50), 본 발명 장치(20)는 모드 비트(M)를 세트상태에서 리셋상태로 리셋하는 동작을 실행한다(스텝#51). 구체적으로는, 명령 인터페이스(10)가, 모드 비트 해제 명령을 디코드하여, 모드 비트(M)의 리셋 동작을 인식하고, 라이트 스테이트 머신(11)에 대하여, 비휘발성의 모드 비트 기억회로(6)의 소거 동작을 위한 제어신호를 출력한다. 라이트 스테이트 머신(11)은, 소거 동작을 위한 제어신호에 의해, 모드 비트 기억회로(6)의 소거 동작을 실행함으로써, 모드 비트(M)가 세트상태에서 리셋상태로 리셋되고, 보호 상태가 노멀상태로 천이된다(스텝#52).

또한, 스텝#45에 있어서 패스워드 해제 동작이 되지 않고 패스워드 보호 상태일 경우에, 모드 비트 해제 명령을 명령 인터페이스(10)에 입력해도, 보호 비트(P)가 세트상태이기 때문에, 모드 비트 해제 명령은 접수되지 않고, 모드 비트(M)와 보호 비트(P)는 세트상태 그대로 변화되지 않고, 패스워드 보호 상태가 유지된다.

다음에, 도 6의 스텝#40에 있어서의 대조용 패스워드의 등록의 처리순서에 대해서, 도 7을 참조해서 설명한다. 또한, 대조용 패스워드의 등록은, 메모리 블록에의 데이터의 기록의 전후 언제여도 상관없다. 또한, 이하의 설명에서는, 본 발명 장치(20)의 보호 상태는 노멀상태에 있을 경우를 상정한다.

우선, 본 발명 장치(20)의 전원 공급(스텝#60) 후, 본 발명 장치(20)의 보호 상태는 노멀상태를 유지하고, 대조용 패스워드의 등록이 가능한 상태이다. 여기서, 대조용 패스워드의 등록을 행할지의 여부의 판단을 행하고(스텝#61), 등록을 행할 경우(YES)는, 패스워드 등록 명령을 발행한다(스텝#62). 패스워드의 비트수가 큰 경우에는 분할해서 기록하게 되므로, 16비트 이상의 패스워드의 경우에는, 필연적으로 명령의 입력 시퀀스도 수회에 걸쳐서 실행하게 된다. 계속해서, 패스워드 등록 명령이 실행되고, 입력된 대조용 패스워드가 패스워드 기억회로(4)에 기록되고, 또한, 휘발성의 패스워드 레지스터(5)에 자동적으로 전송되어 기억되고(스텝#63), 대조용 패스워드의 등록이 종료된다.

또한, 스텝#61에 있어서, 대조용 패스워드의 등록이 필요하지 않은 경우(NO)는, 대조용 패스워드가 미등록인 상태에서 처리를 종료한다(스텝#64). 이 경우에는, 패스워드 기억회로(4)는, 소거상태인 채이므로, 패스워드는 패스워드 기억회로(4)의 각 비트의 소거상태에 할당된 값(예컨대, 모두 "O" 또는 모두 "1")이 디폴트 값으로 되어 있다. 따라서, 패스워드 등록 명령에 의한 패스워드 등록을 행하고 있지 않은 상태이여도, 패스워드 등록 명령을 발행하여, 모두 "O" 또는 모두 "1"의 대조용 패스워드를 등록한 것과 등가인 상태로 되어 있고, 일단, 패스워드 보호 기능을 유효하게 하면, 모두 "O" 또는 모두 "1"의 패스워드 입력이 없는 한, 패스워드 보호 기능을 해제할 수 없는 점에 주의가 필요하다. 또한, 스텝#62에서 패스워드 등록 명령을 발행하여, 모두 "0" 또는 모두 "1"이 아닌 대조용 패스워드를 정규의 순서로 등록한 경우에도, 본 발명 장치(20)의 보호 상태는 노멀상태 그대로이며, 패스워드 보호 기능은 유효하게 하는 처리순서가 별도 필요인 점에도 주의가 필요하다.

또한, 도 7에 나타내는 대조용 패스워드의 등록 순서에서는, 본 발명 장 치(20)의 보호 상태는 노멀상태인 경우를 설명했지만, 보호 상태가 패스워드 해제 상태인 경우에는, 본 발명 장치(20)에 대한 전원 리셋이나 하드웨어 리셋 등의 리셋 동작을 행하지 않고, 직접 스텝#61 이후의 처리를 행함으로써, 대조용 패스워드의 등록이 가능하다. 또한, 보호 상태가 패스워드 보호 상태인 경우에는, 일단, 패스워드 보호 상태를 해제하여 패스워드 해제 상태로 이행할 필요가 있다.

다음에, ReadID 명령을 이용한 본 발명 장치(20)의 내부 상태의 판독에 대해서 설명한다. 도 8은, ReadID 명령을 이용하는 경우의 일례를 나타내고 있고, 패스워드 해제 동작을 위해 외부로부터 입력한 패스워드가 정상으로 접수되어, 패스워드 해제 동작이 실행되고, 패스워드 보호 상태로부터 패스워드 해제 상태로 천이했는지의 여부를 확인하기 위한 처리순서를 나타내고 있다.

통상, 플래시 메모리에 대표되는 비휘발성 반도체 기억장치에는, 장치 고유의 데이터(장치ID, 디바이스 코드로 칭해지는 ID코드)를 갖고 있고, ReadID 명령을 입력하여 실행함으로써, 패키지 후나 공장출하후에 있어서도, 상기 장치 고유의 데이터를 판독함으로써, 디바이스를 식별 가능하게 하고 있다. ReadID 명령에 의한 장치 식별 기능을 이용하여, 패스워드 입력이 정상으로 접수되고, 패스워드 해제 동작이 실행되었는지의 여부를 확인할 수 있다. 즉, 상기 ID코드의 일부의 비트(예컨대, 하위 2비트의 DQ0과 DQ1)에 보호 비트(P)와 모드 비트(M)의 각 1비트의 상태값을 할당해 둠으로써, ReadID 명령의 입력에 의해 판독된 ID코드의 DQ0과 DQ1로부터, 보호 비트(P)와 모드 비트(M)의 상태를 판정하고, 패스워드가 올바르게 입력되었는지의 여부를 인식할 수 있다. 보호 비트(P)가 리셋상태이면, 패스워드 해제 동 작이 정상으로 실행되고 있게 되고, 패스워드 입력이 정상으로 접수되어 있는 것으로 인식할 수 있다.

또한, 본 실시형태에서는, 패스워드 기억회로(4)에 기록된 대조용 패스워드를 직접 외부로 판독하는 수단은 존재하지 않는다. 이것은, 악의가 있는 제3자에 의한 부정한 패스워드 판독을 미리 기능적으로 배제함으로써, 본 발명 장치(20)의 보안 레벨을 보다 확고한 것으로 하기 위해서이다.

이하, 도 8의 처리 순서에 따라서 설명한다. 패스워드 해제 명령을 실행후의 상태(스텝#70)를 처리 개시점으로 하고 있다. 다음에, 본 발명 장치(20)의 전원 공급에 의한 전원 리셋을 실행한다(스텝#71). 전원 리셋이 정상으로 동작하면, 패스워드 해제 상태로부터 패스워드 보호 상태로 복귀되어, 보호 비트(P)는, 세트상태의 모드 비트(M)를 추종하여 리셋상태에서 세트상태로 변화된다. 이들 처리는, 전원 리셋에 의해, 패스워드 해제 명령을 실행후의 패스워드 해제 상태가 패스워드 보호 상태로 복귀하는 것을 상정하여, 그 확인 동작을 행하기 위한 것이고, 반드시 필요한 처리순서는 않다.

다음에, ReadID 명령에 의해, 모드 비트(M)와 보호 비트(P)를 판독하고(스텝#72), 보호 비트(P)가 정상으로 세트상태로 설정되어 있는지의 여부를 확인하고(스텝#73), 정상으로 세트상태로 설정되어 있으면(YES), 패스워드 해제 명령을 재실행한다(스텝#74). 계속해서, ReadID 명령을 입력하여(스텝#75), ID코드를 판독하여 보호 비트(P)가 정상으로 리셋되어 있는지를 확인한다(스텝#76). 보호 비트(P)가 리셋상태이면(YES), 패스워드 해제 상태로 천이하고 있게 되고, 모든 메모리 블록 으로부터의 데이터의 판독이 가능하게 된다(스텝#77).

또한, 스텝#74의 패스워드 해제 명령의 재실행에 있어서, 가령 패스워드의 입력이 올바르지 않으면, 스텝#76의 보호 비트(P)의 확인에 있어서, 보호 비트(P)가 세트상태이므로(NO), 스텝#74로 되돌아와 패스워드 해제 명령을 다시 실행하게 된다.

또한, 스텝#71의 전원 리셋 동작이 실행되지 않은 경우에는, 스텝#73의 보호 비트(P)의 확인에 있어서, 보호 비트(P)가 리셋상태이므로(NO), 스텝#77의 패스워드 해제 상태로 직접 이행될 경우도 있다. 또한, 본 발명 장치(20)의 전원 리셋에 의해 패스워드 해제 상태로부터 패스워드 보호 상태로 복귀하는 기능에 문제가 생긴 경우에도, 스텝#73의 보호 비트(P)의 확인에 있어서 리셋상태이므로, 상기 문제를 발견할 수 있다.

다음에, 본 발명 장치(20)를 포함한 시스템 구성예를 도 9에 나타낸다. 본 발명 장치(20)를 포함한 시스템은, 적어도, 본 발명 장치(20), CPU(21), 및, 패스워드 발행 제어장치(22)를 구비하여 구성된다. CPU(21)는, 시스템 전체의 동작을 관리 및 제어하는 것이고, 시스템의 전원 공급시에는, 미리 시스템 프로그램을 저장되어 있는 본 발명 장치(20)의 소정의 메모리 블록으로부터 시스템 프로그램을 로드한다. 상기 시스템 프로그램의 로드는, 부트로 칭해지는 동작이며, CPU(21)에 의해 최초에 액세스되는 본 발명 장치(20)의 메모리 블록은 부트 블록으로 칭해지고 있다.

도 9에 대표되는 시스템에서는, 본 발명 장치(20)의 패스워드 보호 기능이 유효하게 설정되어 있기 때문에, CPU(21)이, 통상대로 액세스한 것만으로는, 본 발명 장치(20)로부터 올바른 데이터가 판독되지 않아 시스템이 정상으로 동작하지 않는다. CPU(21)는, 보드 탑재시에 미리 본 발명 장치(20)에 등록된 대조용 패스워드와 동일한 패스워드를 입력하여 패스워드 보호 기능을 해제해야만 하지만, 패스워드에 관한 정보가 일부러 본 발명 장치(20)의 부트 블록에 기록되어 있는 것에서는, 전혀 패스워드 보호의 의미가 없다. 그래서, 다른 제어회로인 패스워드 발행 제어장치(22)에 상기 동작을 담당시키는 시스템을 구축하면, 가령 패스워드를 해독하는 방법에도, 본 발명 장치(20)에만 초점을 둔 것만으로는 해독은 전혀 불가능한 상태로 된다. 구체적인 실시예로서는, 패스워드 발행 제어장치(22)는, 32비트 이상의 패스워드 데이터를 저장할 수 있는 비휘발성 기억회로를 구비하고, CPU(21)로부터의 패스워드 해제 명령이 실행되면, 본 발명 장치(20)에 대하여, 미리 정해진 타이밍에 동기해서 등록된 패스워드를 순차적으로 출력해 간다. 이것에 의해, 사실상 본 발명 장치(20)는 CPU(21)로부터 패스워드가 입력된 것으로 되고, 본 발명 장치(20)는, 패스워드 발행 제어장치(22)로부터 입력된 패스워드와, 본 발명 장치(20)의 패스워드 레지스터(5)에 기억된 대조용 패스워드를 비교 대조하고, 양자가 일치한 경우에만, 보호 비트(P)의 리셋 처리를 내부적으로 실행한다. 이 결과, CPU(21)는 본 발명 장치(20)의 임의의 메모리 블록으로부터, 기대되는 데이터를 판독할 수 있다.

다음에, 본 발명 장치의 다른 실시형태에 대해서 설명한다.

상기 실시형태에 있어서, 본 발명 장치(20)는, 메모리 블록마다, 기록된 데 이터를 기록 및 소거로부터 보호하기 위한 데이터 보호 플래그 및 항구 데이터 보호 플래그를 각각 별도로 기억하는 비휘발성의 제1플래그 기억회로(2)와 제2플래그 기억회로(3)를 구비하는 구성이었지만, 본 발명 장치(20)는, 반드시 상기 기록 및 소거에 대한 데이터 보호 기능을 구비하지 않더라도 상관없다. 또한, 복수의 메모리 블록의 일부가 상기 데이터 보호 기능을 갖추고 있어도 상관없다.

상기 실시형태에 있어서, 복수의 메모리 블록은, 모두 패스워드 보호 기능에 의한 데이터 판독에 대한 보호가 가능한 구성이었지만, 부트 블록으로서 사용 예정인 일부의 메모리 블록을 미리 패스워드 보호 기능의 대상 외로 하여도 상관없다.

또한, 상기 실시형태에서는, 메모리 블록이 복수인 경우를 상정하여 설명했지만, 단일인 메모리 블록 구성의 경우에 있어서도, 본 발명 장치의 패스워드 보호 기능은 적용가능하다.

본 발명에 따른 비휘발성 반도체 기억장치는, 플래시 메모리 등의 비휘발성 반도체 기억장치에 있어서 이용가능하고, 특히, 기록된 데이터의 부정한 판독에 대한 보안 대책에 유용하다.

본 발명에 의하면, 패스워드를 이용한 해제 동작 없이는 판독할 수 없게 하는 패스워드 보호 기능을 갖는 비휘발성 반도체 기억장치에 있어서, 리셋 동작 등의 소정 동작 후의 패스워드 보호 기능을 확실하게 하고, 자유도가 높은 패스워드 보호 기능을 실현할 수 있는 효과를 가지고 있다.

Claims (20)

1. 비휘발성 메모리 셀의 집합체인 메모리 블록을 1블록 이상 구비하고, 상기 메모리 블록의 일부 또는 전부의 블록을, 패스워드를 이용한 해제 동작 없이는 판독할 수 없게 하는 패스워드 보호 기능을 구비하고,

   제1상태 규정값과 제2상태 규정값의 2개의 상태 규정값에 기초하는 상기 패스워드 보호 기능의 유효 무효의 상태 제어에 있어서, 상기 제1상태 규정값과 상기 제2상태 규정값 양쪽이 세트상태에 있으면 상기 패스워드 보호 기능이 유효하게 되고, 적어도 상기 제2상태 규정값이 리셋상태에 있으면 상기 패스워드 보호 기능이 무효하게 되고,

   상기 비휘발성 반도체 기억장치의 소정의 동작에 대하여, 상기 제1상태 규정값은 종전의 상태를 유지하는 성질을, 상기 제2상태 규정값은 상기 제1상태 규정값의 상태를 추종하는 성질을, 각각 갖고,

   상기 패스워드의 입력이 적정할 경우에만, 상기 제2상태 규정값을 리셋상태로 하는 해제 동작이 가능한 것을 특징으로 하는 비휘발성 반도체 기억장치.
2. 제1항에 있어서, 상기 소정의 동작이, 전원 공급, 또는, 리셋신호 입력시의 리셋 동작인 것을 특징으로 하는 비휘발성 반도체 기억장치.
3. 제1항에 있어서, 상기 제1상태 규정값이 리셋상태에서 세트상태로 설정되면, 상기 제2상태 규정값이 상기 제1상태 규정값의 상태를 추종하여 세트상태로 되는 것을 특징으로 하는 비휘발성 반도체 기억장치.
4. 제1항에 있어서, 상기 제1상태 규정값을 기억하는 비휘발성의 제1상태 규정값 기억회로; 및

   상기 제2상태 규정값을 기억하는 휘발성의 제2상태 규정값 기억회로를 구비하는 것을 특징으로 하는 비휘발성 반도체 기억장치.
5. 제1항에 있어서, 상기 패스워드의 대조용 패스워드를 미리 기억하는 비휘발성의 패스워드 기억회로; 및

   전원 공급후, 상기 패스워드 기억회로로부터 전송되는 상기 대조용 패스워드를 기억하는 휘발성의 패스워드 레지스터를 구비하는 것을 특징으로 하는 비휘발성 반도체 기억장치.
6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1상태 규정값과 상기 제2상태 규정값의 각 상태에 의해 규정되는 상태가,

   상기 제1상태 규정값과 상기 제2상태 규정값 양쪽이 세트상태에 있는 상기 패스워드 보호 기능이 유효한 패스워드 보호 상태;

   상기 제1상태 규정값이 세트상태이고, 상기 제2상태 규정값이 리셋상태에 있는 패스워드 해제 상태; 및

   상기 제1상태 규정값과 상기 제2상태 규정값 양쪽이 리셋상태에 있는 노멀상태의 3상태로 이루어지고,

   상기 노멀상태로부터는, 상기 패스워드 보호 상태로 천이가능하고,

   상기 패스워드 보호 상태로부터는, 상기 패스워드 해제 상태로 천이가능하고,

   상기 패스워드 해제 상태로부터는, 상기 패스워드 보호 상태 또는 상기 노멀상태로 천이가능한 것을 특징으로 하는 비휘발성 반도체 기억장치.
7. 제6항에 있어서, 공장출하시의 초기상태에 있어서, 상기 노멀상태로 설정되어 있는 것을 특징으로 하는 비휘발성 반도체 기억장치.
8. 제6항에 있어서, 상기 노멀상태에 있어서, 상기 패스워드 보호 상태로 천이하기 위한 소정의 패스워드 보호 유효 명령의 입력을 접수하면, 상기 제1상태 규정값과 상기 제2상태 규정값 양쪽이, 리셋상태에서 세트상태로 설정되는 것을 특징으로 하는 비휘발성 반도체 기억장치.
9. 제6항에 있어서, 상기 노멀상태에 있어서, 상기 패스워드 보호 유효 명령 이외의 명령 입력을 접수한 경우, 또는, 전원 리셋이나 리셋 신호 입력을 접수한 경우에는, 상기 노멀상태가 유지되는 것을 특징으로 하는 비휘발성 반도체 기억장치.
10. 제6항에 있어서, 상기 패스워드 보호 상태에 있어서, 상기 패스워드 해제 상태로 천이하기 위한 소정의 패스워드 해제 명령의 입력을 접수하면, 상기 제2상태 규정값이 세트상태에서 리셋상태로 리셋되는 것을 특징으로 하는 비휘발성 반도체 기억장치.
11. 제10항에 있어서, 상기 패스워드 해제 명령은, 복수 비트로 구성되고, 그 중에 상기 패스워드가 포함되는 것을 특징으로 하는 비휘발성 반도체 기억장치.
12. 제11항에 있어서, 상기 패스워드 보호 상태에 있어서, 상기 패스워드 해제 명령의 입력을 접수하여, 상기 패스워드 해제 명령에 포함되는 상기 패스워드가, 미리 설정된 대조용 패스워드와 일치한 경우에, 상기 제2상태 규정값이 세트상태에서 리셋상태로 리셋되고, 상기 패스워드 해제 상태로 천이하는 것을 특징으로 하는 비휘발성 반도체 기억장치.
13. 제12항에 있어서, 상기 패스워드 보호 상태에 있어서, 상기 패스워드 해제 명령의 입력을 접수하여, 상기 패스워드 해제 명령에 포함되는 상기 패스워드가, 미리 설정된 대조용 패스워드와 일치하지 않는 경우에는, 상기 제2상태 규정값이 세트상태에서 리셋상태로 리셋되지 않고, 상기 패스워드 보호 상태를 유지하는 것을 특징으로 하는 비휘발성 반도체 기억장치.
14. 제10항에 있어서, 상기 패스워드 보호 상태에 있어서, 상기 패스워드 해제 명령 이외의 명령 입력을 접수한 경우, 또는, 전원 리셋이나 리셋 신호 입력을 접수한 경우에는, 상기 제2상태 규정값이 세트상태에서 리셋상태로 리셋되지 않고, 상기 패스워드 보호 상태를 유지하는 것을 특징으로 하는 비휘발성 반도체 기억장치.
15. 제6항에 있어서, 상기 패스워드 해제 상태에 있어서, 상기 노멀상태로 천이하기 위한 소정의 보호 해제 명령의 입력을 접수하면, 상기 제1상태 규정값이 세트상태에서 리셋상태로 설정되는 것을 특징으로 하는 비휘발성 반도체 기억장치.
16. 제6항에 있어서, 상기 패스워드 해제 상태에 있어서, 전원 리셋, 또는, 리셋 신호 입력을 접수한 경우, 상기 제2상태 규정값이 리셋상태에서 세트상태로 설정되고, 상기 패스워드 보호 상태로 천이하는 것을 특징으로 하는 비휘발성 반도체 기억장치.
17. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 메모리 블록에 대한 기록 및 소거를 상기 메모리 블록 단위로 금지하기 위한 데이터 보호 플래그를 기억하는 비휘발성의 제1플래그 기억회로; 및

    상기 메모리 블록에 대한 기록 및 소거를 상기 메모리 블록 단위로 항구적으로 금지하기 위한 항구 데이터 보호 플래그를 기억하는 비휘발성의 제2플래그 기억 회로를 구비하고,

    상기 항구 데이터 보호 플래그가 설정되어 있는 상기 메모리 블록은, 상기 데이터 보호 플래그의 상태에 관계없이, 기억된 데이터가 기록 및 소거로부터 항구적으로 보호되어 판독가능한 것을 특징으로 하는 비휘발성 반도체 기억장치.
18. 제17항에 있어서, 상기 패스워드 보호 기능이 유효한 상태에 있어서, 상기 항구 데이터 보호 플래그가 설정되어 있는 상기 메모리 블록에 한하여, 상기 메모리 블록으로부터의 데이터의 판독이 가능한 것을 특징으로 하는 비휘발성 반도체 기억장치.
19. 제18항에 있어서, 상기 항구 데이터 보호 플래그의 설정 동작은, 적어도 상기 제2상태 규정값이 리셋상태에서만 실행가능한 것을 특징으로 하는 비휘발성 반도체 기억장치.
20. 제18항에 있어서, 부트 블록으로 설정된 상기 메모리 블록 중 1블록에 대하여, 상기 항구 데이터 보호 플래그가 설정되어 있는 것을 특징으로 하는 비휘발성 반도체 기억장치.

Images