KR100593651B1 - 부정 독출을 방지한 불휘발성 메모리 - Google Patents

부정 독출을 방지한 불휘발성 메모리 Download PDF

Info

Publication number
KR100593651B1
KR100593651B1 KR1020000032884A KR20000032884A KR100593651B1 KR 100593651 B1 KR100593651 B1 KR 100593651B1 KR 1020000032884 A KR1020000032884 A KR 1020000032884A KR 20000032884 A KR20000032884 A KR 20000032884A KR 100593651 B1 KR100593651 B1 KR 100593651B1
Authority
KR
South Korea
Prior art keywords
password
area
address
information
trap
Prior art date
Application number
KR1020000032884A
Other languages
English (en)
Other versions
KR20010007388A (ko
Inventor
이케다미츠타카
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20010007388A publication Critical patent/KR20010007388A/ko
Application granted granted Critical
Publication of KR100593651B1 publication Critical patent/KR100593651B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 패스워드를 이용하여 인증하는 것에 의해 부정 복사를 방지하는 불휘발성 메모리에 있어서, 그 패스워드 영역의 독출을 곤란하게 하는 것을 과제로 한다.
불휘발성 메모리내의 패스워드 영역으로의 액세스를, 단순히 어드레스를 통상과 같이 순서대로 공급하는 것만으로는 불가능하게 하는 데에 있다. 예컨대, 한 바람직한 실시 형태에서는 패스워드 영역에 트랩 어드레스를 설정하여, 그 트랩 어드레스를 피하여 액세스하는 경우에만 패스워드 영역의 독출을 허가하고, 트랩 어드레스에 의해 액세스되는 경우에는 독출을 금지하거나, 또는 무의미한 데이터를 출력하거나, 또는 패스워드 영역의 정보를 파괴한다. 다른 바람직한 실시 형태에서는 패스워드 영역의 액세스 순서를 임의로 설정 가능하게 하여, 그 설정된 순서로 액세스되는 경우에만 패스워드 영역의 독출을 허가하고, 설정된 순서 이외의 순서로 액세스되는 경우에는 독출을 금지하거나, 또는 무의미한 데이터를 출력하거나, 또는 패스워드 영역의 정보를 파괴한다.

Description

부정 독출을 방지한 불휘발성 메모리{NONVOLATILE MEMORY WITH ILLEGITIMATE READ PREVENTING CAPABILITY}
도 1은 종래의 불휘발성 메모리의 사용 형태예를 나타내는 도면.
도 2는 제1 실시 형태예에 있어서의 패스워드 독출 보호의 방법예를 나타내는 도면.
도 3은 제1 실시 형태예에 있어서의 불휘발성 메모리의 구성도.
도 4는 셀 매트릭스의 구성예를 나타내는 도면.
도 5는 제1 실시 형태예에 있어서의 패스워드 독출 동작의 흐름도.
도 6은 데이터 반전 회로의 일례를 나타낸 도면.
도 7은 제2 실시 형태예에 있어서의 불휘발성 메모리의 구성도.
도 8a 및 도 8b는 기대 어드레스 정보와 기대 어드레스와의 관계예를 나타내는 도면.
도 9는 기대 어드레스 생성부(40)의 구성예를 나타내는 도면.
도 10은 제2 실시 형태예에 있어서의 패스워드 독출 동작의 흐름도.
<도면의 주요부분에 대한 부호의 설명>
1 : 불휘발성 메모리, 플래시 메모리
2 : 패스워드 영역
3 : 주메모리 영역
12 : 트랩 어드레스 영역
22 : 비교부
40 : 기대 어드레스 생성부
EAdd : 기대 어드레스
본 발명은 플래시 메모리 등의 불휘발성 메모리에 관한 것으로, 특히 소정 영역의 정보를 부정하게 독출하는 것을 방지한 불휘발성 메모리에 관한 것이다.
플래시 메모리 등의 불휘발성 메모리는 전원을 오프시키더라도 정보를 유지할 수 있으므로, 휴대 전화, 휴대 정보 단말, IC 카드 등에 있어서 널리 이용되고 있다. 전원을 오프시키더라도 정보를 유지할 수 있는 특성을 이용하여, 예컨대 소정 기능을 실현하기 위한 프로그램이나 소정의 데이터나 파라메터가 기입된다.
이들 프로그램이나 데이터 등의 정보는 그 자체가 재산적 가치를 갖는 것이며, 부정하게 독출되거나, 또는 부정하게 복사되는 것은 바람직하지 못하다. 그와 같은 부정 독출이나 부정 복사를 방지하는 방법으로서, 불휘발성 메모리내에 패스워드를 기입하는 패스워드 영역을 설치하여, 외부의 패스워드와 메모리내에 기입된 패스워드가 일치할 때에만 주메모리로 액세스하는 것을 허가하는 것이 제안되어 있다.
도 1은 종래의 불휘발성 메모리의 사용 형태예를 나타내는 도면이다. 종래의 부정 복사 방지 기능을 갖는 플래시 메모리(1)는 주메모리 영역(3)에 덧붙여 패스워드 영역(2)을 갖는다. 이 패스워드 영역에는, 예컨대 패스워드(PWA)가 기입되고, 외부로부터 독출할 수는 있지만, 재기입할 수 없도록 기입 보호(write protection)되어 있다. 즉, 패스워드의 개찬(改竄)은 할 수 없게 되어 있다. 그리고, 이러한 플래시 메모리(1)를 탑재한 휴대 전화(5)에서는 내장된 CPU(4)가 플래시 메모리(1)내의 패스워드 영역을 독출하여, CPU가 유지하는 패스워드(PWA)와 일치하는 경우에만, 플래시 메모리(1)내의 주메모리 영역(3)으로 액세스하는 것을 허가한다.
이러한 패스워드 영역(2)을 지님으로써, 예컨대 주메모리 영역내의 프로그램(A)이 다른 플래시 메모리(6)에 부정하게 복사되었다고 하여도, 패스워드(PWA)가 다른 플래시 메모리(6)내의 패스워드 영역(7)내에 복사되지 않으면 부정하게 복사된 프로그램(A)을 독출하여 이용할 수 없다.
가장 전형적인 예는, 정규의 휴대 전화(5)는 A 국내에서 비교적 저렴하게 입수할 수 있지만, 프로그램(A)내에 A국의 국가 코드가 기입되어 있어, A국 이외의 나라에서는 사용할 수 없게 되어 있다. 한편, B국에서는 휴대 전화는 비교적 고가이며, A국에서 입수한 휴대 전화(5)를 이용할 수 있으면 수요자에게 있어서 장점이 있다. 그 경우, A국에서 입수한 정규 휴대 전화(5)의 플래시 메모리(1)를 다른 플래시 메모리(6)로 교환하여, 다른 플래시 메모리(6)내에 프로그램(A)을 부정하게 복사하고, 그 중 A국의 국가 코드를 B국의 국가 코드로 재기입하여 사용하는 것을 생각할 수 있다. 즉, 부정한 휴대 전화(10)는 부정하게 프로그램을 복사한 플래시 메모리(6)를 탑재한다.
그런데, 상기한 패스워드(PWA)를 취득하여 교환한 플래시 메모리(6)내의 패스워드 영역(7)에 그 패스워드를 기입하지 않으면, 프로그램(A)을 독출하여 사용할 수 없다. 그리고, 정규의 플래시 메모리(1)내의 패스워드 영역(2)의 어드레스는 통상 비밀 상태에 있기 때문에, 이 패스워드 영역(2)으로 액세스하여, 패스워드(PWA)를 취득하는 것은 통상 곤란하다.
그러나, 패스워드 영역(2)은 기입 보호되어 있어 개찬할 수 없지만, 패스워드에 의한 인증을 위해 독출하는 것까지 금지할 수는 없다. 그리고, 부정하게 복사하고자 하는 자가 어드레스의 조합을 바꾸면서 몇 번이나 패스워드 영역의 독출을 시도하면, 패스워드(PWA)를 독출할 수 있는 경우가 있다. 그리고, 그 패스워드(PWA)만 취득할 수 있으면, 자유롭게 독출 가능한 주메모리 영역내의 정보(프로그램 A)를 부정하게 복사하고, 그 패스워드(PWA)도 패스워드 영역(7)내에 기입하면, 그 부정 복사한 프로그램(A)을 이용하는 것이 가능하게 된다.
프로그램에 한하지 않고, 어떠한 저작권상 보호되어야 할 정보에 관해서, 패스워드로 부정 복사를 방지하고 있는 경우에도 마찬가지로 패스워드가 취득되면, 부정 복사된 정보의 이용을 허용하게 된다.
그래서, 본 발명의 목적은 부정 복사를 보다 강력히 방지할 수 있는 불휘발성 메모리를 제공하는 데에 있다.
또한, 본 발명의 목적은 패스워드를 이용한 부정 복사 방지 기능을 갖는 불휘발성 메모리로서, 패스워드의 부정 액세스를 방지할 수 있는 불휘발성 메모리를 제공하는 데에 있다.
상기한 목적을 달성하기 위해서, 본 발명의 하나의 측면은, 불휘발성 메모리내의 패스워드 영역으로의 액세스를, 단순히 어드레스를 통상과 같이 순서대로 공급하는 것만으로는 불가능하게 하는 데에 있다. 예컨대, 한 바람직한 실시 형태에서는 패스워드 영역에 트랩 어드레스를 설정하여, 그 트랩 어드레스를 피하여 액세스하는 경우에만 패스워드 영역의 독출을 허가하고, 트랩 어드레스에 의해 액세스되는 경우에는 독출을 금지하거나, 또는 무의미한 데이터를 출력하거나, 또는 패스워드 영역의 정보를 파괴한다. 다른 바람직한 실시 형태에서는 패스워드 영역의 액세스의 순서를 임의로 설정 가능하게 하여, 그 설정된 순서로 액세스되는 경우에만 패스워드 영역의 독출을 허가하고, 설정된 순서 이외의 순서로 액세스되는 경우는 독출을 금지하거나, 또는 무의미한 데이터를 출력하거나, 또는 패스워드 영역의 정보를 파괴한다. 상기한 실시 형태에 있어서, 트랩 어드레스나 액세스 순서 정보를 기억하는 기입 매체는 불휘발성 메모리로 구성하거나, 라이트(write), 리드(read) 모두 금지되도록 구성한다.
이러한 발명에 따르면, 부정 복사 방지에 이용되는 패스워드 영역으로의 액세스를 보다 곤란하게 하여, 보다 강력한 부정 복사 방지 기능을 갖는 불휘발성 메모리를 제공할 수 있다.
또한, 상기한 목적을 달성하기 위해서, 본 발명의 다른 측면은 주메모리 영역으로의 액세스를 허가하는 인증용 패스워드를 기입한 패스워드 영역을 갖는 불휘발성 메모리에 있어서, 상기 패스워드 영역내에 상기 패스워드가 기입되지 않는 트랩 영역을 설치하여, 상기 패스워드 영역에 액세스할 때에, 상기 트랩 영역으로의 액세스가 행해진 경우에, 상기 패스워드 영역의 정보 독출을 금지하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해서, 본 발명의 또 다른 측면은 주메모리 영역으로의 액세스를 허가하는 인증용 패스워드를 기입한 패스워드 영역을 갖는 불휘발성 메모리에 있어서, 상기 패스워드 영역으로의 액세스를 허가하는 소정의 어드레스 순서를 설정하여, 상기 패스워드 영역에 액세스할 때에 상기 소정의 어드레스 순서와 상이한 순서로 액세스가 행해진 경우에, 상기 패스워드 영역의 정보 독출을 금지하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시 형태예를 설명한다. 그러나, 이러한 실시 형태예가 본 발명의 기술적 범위를 한정하는 것은 아니다. 이하, 실시 형태예로서, 불휘발성 메모리 중, 커맨드의 입력에 의해 기입, 소거, 독출 등의 소정의 동작을 행하게 할 수 있는 플래시 메모리를 예로 들어 설명한다.
도 2는 제1 실시 형태예에 있어서의 패스워드 독출 보호의 방법예를 나타내는 도면이다. 제1 실시 형태예에서는 패스워드 영역(2)내에, 패스워드가 기입되지 않는 트랩 영역을 설정하여, 패스워드 영역(2)에 액세스할 때에, 트랩 영역으로의 액세스가 행해진 경우에, 상기 패스워드 영역의 정보 독출을 금지한다. 또한, 트 랩 영역을 피하여 액세스가 행해진 경우에는 패스워드 영역(2)내의 패스워드의 독출을 허가한다.
도 2에 나타내는 바와 같이, 불휘발성 메모리는 재기입하는 것도 독출하는 것도 통상과 같이 행할 수 있는 주메모리 영역(3)과, 주메모리 영역으로의 액세스를 인증하기 위한 패스워드를 기입하고, 기입 보호되어 있는 패스워드 영역(2)을 갖는다. 또한, 본 실시 형태예의 불휘발성 메모리에서는 플래시 메모리를 사용하여 휴대 전화나 소정의 IC 카드를 제조하는 자가, 패스워드 영역(2)내의 소정의 어드레스 영역을 트랩 영역으로 설정한다. 그리고, 그 트랩 어드레스를 기입하여, 디바이스 외부로부터 재기입하거나, 또는 독출할 수 없는 트랩 어드레스 영역(12)이 불휘발성 메모리내에 설치된다.
도 2의 예에서는 패스워드 영역(2)의 어드레스(2, 5, K, L)가 트랩 어드레스로서 설정되어, 트랩 어드레스 영역(12)에 기입된다. 따라서, 유효한 패스워드는 패스워드 영역(2)내의 트랩 어드레스(2, 5, K, L) 이외의 영역에 기입되고, 트랩 어드레스의 트랩 영역에는 기입되지 않는다. 그리고, 도 1의 예에 있어서, 이 설정한 트랩 어드레스도 CPU(4)내에 기억되어, CPU(4)가 플래시 메모리내의 패스워드 영역을 액세스할 때에는 이 트랩 어드레스를 피하여 액세스함으로써, 플래시 메모리내의 패스워드 영역(2)에 기입된 패스워드를 정상적으로 독출할 수 있다.
트랩 어드레스 영역(12)은 패스워드 영역(2)과 마찬가지로, 플래시 메모리의 사용자가 1회만 기입할 수 있고, 그 후에는 기입 보호되어 개찬할 수 없는 구성으로 되어 있다. 또한, 트랩 어드레스 영역(12)은 외부로부터의 독출용 회로는 설치 되어 있지 않기 때문에, 패스워드 영역(2)과 같이 부정하게 독출될 가능성은 거의 없다.
도 3은 상기 제1 실시 형태예에 있어서의 불휘발성 메모리의 구성도이다. 도 3의 플래시 메모리는 각각 셀 매트릭스를 갖는 패스워드 영역(2)과 주메모리 영역(3)을 갖는다. 어드레스 신호(Add)는 어드레스 유지부(24)에 의해 래치되어, X 디코더(26)와 Y 디코더(25)에 공급된다. X 디코더(26)는 어드레스 신호에 대응하여 선택되는 워드선을 구동하고, Y 디코더(25)는 어드레스 신호에 대응하여 선택되는 Y 게이트(27)를 도통시킨다. 입출력 버퍼(28)는 데이터 입출력 단자(DQ)에 접속되어, 데이터 유지부(29)에서 유지하는 독출 데이터를 출력하고, 입력되는 기입 데이터 등을 받아들인다.
커맨드 디코더(20)에는 소정의 커맨드(CMD)가 어드레스 단자나 데이터 입출력 단자로부터 공급된다. 그리고, 공급된 커맨드를 디코드(해독)하여, 커맨드에 대응하는 내부 제어 신호를 생성한다. 예컨대, 기입 커맨드에 대응하여, 기입 제어 신호(Q3)를 생성하고, 기입 전압 발생 회로(30)에 기입 전압을 발생시켜, 셀 매트릭스내의 셀로의 기입을 유효하게 한다.
제1 실시 형태예에 있어서의 플래시 메모리(1)는 전술한 바와 같이, 트랩 어드레스를 기억하는 트랩 어드레스 영역(12)을 갖는다. 그리고, 플래시 메모리(1)는 또한, 그 기억되어 있는 트랩 어드레스와 입력되는 어드레스 신호(Add)를 비교하는 비교부(22)와, 트랩 어드레스 영역의 기입 보호를 행하는 기입 보호 소자(21)를 갖는다.
플래시 메모리(1)를 이용하여 휴대 전화나 IC 카드 등을 설계하는 자는 최초에 트랩 어드레스 설정 커맨드를 커맨드 디코더(20)에 공급하고, 제어 신호(Q1)에 의해서, 트랩 어드레스를 트랩 어드레스 영역(12)내에 기입한다. 트랩 어드레스를 기입하면, 제어 신호(Q4)에 의해서, 기입 보호 소자를 기입 보호 상태로 한다. 이에 따라, 트랩 어드레스 영역(12)내의 정보를 외부에서 재기입하는 것은 불가능하게 된다. 더구나, 트랩 어드레스 영역의 정보를 외부에서 독출하기 위한 회로는 설치되어 있지 않다.
그리고, 상기 설정한 트랩 어드레스의 정보는 플래시 메모리(1)에 액세스하는 CPU측에도 기입된다. 이 정보도 CPU의 밖에서는 독출할 수 없다.
통상의 독출 동작에 있어서는, 우선 CPU는 패스워드 영역을 독출하는 리드 커맨드를 커맨드 디코더(20)에 공급하고, 패스워드 영역(2)의 어드레스를, 상기 트랩 어드레스를 피하도록 공급하여 패스워드를 독출한다. 커맨드 디코더(20)는 패스워드 영역의 리드 커맨드에 응답하여, 제어 신호(Q2)에 의해 비교부(22)를 활성 상태로 한다. 그리고, 비교부(22)는 CPU로부터 공급되는 어드레스 신호가 트랩 어드레스와 일치하는지의 여부를 비교한다. 즉, 비교부(22)는 어드레스 유지부(24)에 래치되는 어드레스가 트랩 어드레스 영역(12)내의 트랩 어드레스 중 어디에도 일치하지 않음을 체크한다.
비교부(22)가 일치하는 것을 검출한 경우에는 부정한 액세스이기 때문에, 브레이크 신호(Q5 또는 Q6)를 발생한다. 브레이크 신호(Q5)에 응답하여, 데이터 유지부(29)의 전단에 설치된 데이터 반전 회로(32)가 패스워드 영역(2)으로부터 독출 된 데이터를 반전하여 출력한다. 또는 브레이크 신호(Q6)에 응답하여, 기입 전압 발생 회로(30)가 활성화되어, 패스워드 영역(2)내의 패스워드를 파괴(소거)한다. 이에 따라, 그 후의 패스워드로서 올바르지 않은 데이터가 출력된다.
도 4는 셀 매트릭스의 구성예를 나타내는 도면이다. 셀 매트릭스(CM)는 X 디코더(26)에 의해 선택되어 소정의 전압으로 구동되는 복수의 워드선(WL0, WL1)과, Y 디코더(25)에 의해 선택되어 도통되는 Y 게이트(27)에 접속된 복수의 비트선(BL0, BL1)과, 이들의 교차 위치에 배치된 플로팅 게이트를 갖는 메모리 셀(MC00∼MC11)을 갖는다. 메모리 셀 트랜지스터의 소스는 공통 소스선(SL)에 접속되고, 소스 제어 회로(VSL)에 의해 그 전위가 제어된다. 소스 제어 회로(VSL)는 도 3에 있어서의 기입 전압 생성 회로(30)의 일부이다.
기입 전압 생성 회로(30)는 도 4에 나타내지 않지만, 예컨대 워드선을 높은 전압으로 구동하고, 비트선을 전원 전위로 구동하며, 소스선을 그라운드 전위로 하고, 드레인에서부터 플로팅 게이트로 전자를 주입함으로써, 한계치 전압을 높게 하여, 데이터 0의 프로그램(기입)을 행한다. 또한, 소거시에는 워드선이 그라운드 전위, 비트선이 플로팅, 소스선이 높은 전압으로 구동되어, 플로팅 게이트내의 전자가 방출되고, 한계치 전압이 낮아져, 데이터 1의 소거 상태로 된다.
도 5는 제1 실시 형태예에 있어서의 패스워드 독출 동작의 흐름도이다. 패스워드 영역의 독출 동작은 도 3에 나타낸 커맨드 디코더에 의해 제어된다. 커맨드 디코더(20)가 마이크로 프로세서로 구성되는 경우에는 도 5의 흐름도의 각 처리를 실행하는 프로그램이 저장된다.
도 5에 따라서 설명한다. 패스워드의 리드가 시작되기 위해서는 패스워드 영역(2)으로의 액세스 커맨드가 커맨드 디코더(20)에 입력된다(S10). 그 액세스 커맨드가 커맨드 디코더(20)에서 인식되고, 제어 신호(Q2)에 의해, 비교부(22)가 활성화되어, 비교부(22)는 이후 입력되는 어드레스를 감시하는 상태로 된다(S12).
그리고, 패스워드 영역(2)의 독출을 위해서, 어드레스 단자(Add)로부터 패스워드 영역(2)에 대응하는 어드레스 신호가 입력되어, 어드레스 유지부(24)에 래치된다(S14). 이 입력된 어드레스가 트랩 어드레스 영역(12)에 저장되어 있는 트랩 어드레스와 일치하는지의 여부가 비교부(22)에 의해 체크된다(S16). 여기서는 트랩 어드레스 영역(12)내의 모든 트랩 어드레스가, 입력된 어드레스와 비교되어 하나라도 일치하고 있으면 부정 액세스라고 판정된다(S18). 모든 트랩 어드레스와 일치하지 않으면, 그 어드레스에 대응하는 패스워드 영역(2)의 데이터가 정상적으로 독출된다(S19).
상기한 공정 S14 내지 공정 S19는 패스워드 영역(2)의 데이터의 독출이 종료될 때까지 반복해서 행해진다. 그리고, 독출이 완료되면(S20), 비교부(22)가 비활성화되어, 그 후의 비교 동작은 행해지지 않는다. 패스워드 영역(2)의 독출 완료는 통상, 외부의 CPU가 독출한 패스워드가 옳바르면 인증한 후에 주메모리 영역(3)의 데이터의 독출 커맨드를 커맨드 디코더(20)에 공급하는 것에 의해 인식된다.
비교부(22)가 입력 어드레스와 트랩 어드레스가 일치하고 있음을 검출하면, 부정 액세스라고 판정하여 브레이크 신호(Q5, Q6)를 출력한다. 이들 브레이크 신호(Q5, Q6)에 의해 그 후의 독출 데이터는 데이터 반전 회로(32)에서 반전되거나, 혹은 기입 전압 발생 회로(30)에 의해 액세스되는 패스워드 영역의 데이터가 소거(파괴 또는 데이터 0으로 소거)되거나 한다. 이에 따라, 올바른 패스워드의 독출은 금지된다. 패스워드의 독출이 금지되면, 패스워드의 일치를 인증 조건으로 하여 주메모리 영역(3)으로의 액세스를 허가하는 플래시 메모리에서는 주메모리 영역(3)내의 정보의 부정한 복사는 방지된다.
상기한 브레이크 신호(Q5)에 의한 반전 동작과, 브레이크 신호(Q6)에 의한 패스워드 영역의 데이터의 소거(혹은 파괴)는 어느 한쪽이라도 좋고, 양쪽을 행하더라도 좋다.
도 6은 데이터 반전 회로(32)의 일례를 나타낸 도면이다. 셀 매트릭스(2, 3)로부터 독출된 데이터(IN)는 데이터 반전 회로(32)에 있어서, 브레이크 신호(Q5)가 L 레벨일 때에는 P형 트랜지스터(P2)와 N형 트랜지스터(N2)가 도통하고, 그대로 비반전으로 데이터 유지부(29)에 출력된다. 또, 브레이크 신호(Q5)가 H 레벨일 때에는 P형 트랜지스터(P2)와 N형 트랜지스터(N2)가 비도통이 되고, P형 트랜지스(P1)와 N형 트랜지스터(N1)로 구성되는 CMOS 인버터가 유효하게 되며, 독출된 데이터(IN)는 반전되어 데이터 유지부(29)에 공급된다.
도 6의 데이터 반전 회로(32)는 셀 매트릭스로부터의 출력 전부에 대하여 설치되더라도 좋고, 혹은 임의의 출력에만 설치되더라도 좋다. 후자의 경우에는 올바른 패스워드의 해석이 보다 곤란하게 된다.
도 7은 제2 실시 형태예에 있어서의 불휘발성 메모리의 구성도이다. 도 3에 대응하는 부분에는 동일 인용 번호를 붙이고 있다. 제2 실시 형태예에서는 패스워 드 영역(2)의 부정한 독출을 방지하기 위해서, 패스워드 영역(2)으로의 액세스를 허가하는 소정의 어드레스 순서를 설정하여, 패스워드 영역(2)에 액세스할 때에, 소정의 어드레스 순서와 상이한 어드레스의 순서로 액세스가 행해진 경우에, 패스워드 영역(2)의 올바른 정보의 독출을 금지한다. 독출의 금지는, 예컨대 제1 실시 형태예와 마찬가지로, 데이터 반전 회로(32)에 의해 독출 데이터를 반전하거나, 또는 기입 전압 발생 회로(30)를 이용하여, 패스워드 영역(2)내의 데이터를 소거(파괴)하는 것에 의해 행해진다.
도 7에 나타내는 바와 같이, 소정의 어드레스 순서로 기대 어드레스를 발생하는 기대 어드레스 생성부(40)와, 그 기대 어드레스 생성부가 생성하는 기대 어드레스(EAdd)와, 입력되는 어드레스(Add)를 비교하는 비교부(22)가 설치된다. 그 이외는 제1 실시 형태예와 동일하다.
기대 어드레스 생성부(40)에는 설정한 순서의 기대 어드레스에 관한 정보를 기억하는 영역이 존재하여, 제1 실시 형태예에 있어서의 트랩 어드레스 영역과 마찬가지로, 1회의 기입을 행하면 기입 보호가 이루어져, 그 후의 데이터의 개찬이 불가능하게 된다. 물론, 어드레스 순서에 관한 정보는 외부로부터 독출할 수 없는 구성으로 되어 있다.
어드레스 순서의 정보는 일련의 어드레스 데이터 그 자체라도 좋고, 기대 어드레스를 생성하기 위한 기초가 되는 관련 정보라도 좋다. 후자의 경우에는 보다 부정 독출을 곤란하게 한다. 여기서는 어느 경우에도 기대 어드레스 정보라고 부른다.
도 8a 및 도 8b는 기대 어드레스 정보와 기대 어드레스와의 관계의 예를 나타내는 도면이다. 이 예에서는 도 8a에 나타내는 바와 같이, 기대 어드레스 정보 영역(42)에는 기대 어드레스 정보로서, 개시 어드레스치(Add1)와, 연속치(x)를 갖는다. 이 2개의 정보가 어드레스(i)=0∼4에 각각 저장된다.
그리고, 이 기대 어드레스 정보가, 어드레스(i)의 순서로 독출되어, 도시하지 않은 기대 어드레스 연산부에 의해 기대 어드레스(EAdd)가 생성된다. 도 8b는 그 기대 어드레스(EAdd)를 나타낸 도표이다. 예컨대, 어드레스(i)=0에서는 개시 어드레스치(Add1)=5, 연속치(x)=4이기 때문에, 기대 어드레스(EAdd)는 '5, 6, 7, 8'이 된다. 즉, 개시 어드레스치(Add1)에서 연속치(x)만큼 어드레스가 증가된다. 연속치(x)만큼 증가되면, 다음 어드레스(i)=1의 기대 어드레스 정보가 독출되어, 상기와 같이, 기대 어드레스(EAdd)가 '0, 1, 2, 3'으로 생성된다.
이하 마찬가지로, 어드레스(i)=2에 대해서는 기대 어드레스가 '10, 11, 12' 어드레스(i)=3에 대해서는 기대 어드레스가 '4', 그리고, 어드레스(i)=4에 대해서는 기대 어드레스가 '13, 14, 15'로 된다.
이상과 같이, 패스워드 영역(2)의 정규 액세스를 위한 어드레스 순서는 도 8a 및 도 8b의 예에서는, 도 8b에 나타낸 기대 어드레스(EAdd)의 컬럼에 나타내어지는 것과 같다.
도 9는 기대 어드레스 생성부(40)의 구성예를 나타내는 도면이다. 도 9의 예는 기대 어드레스 정보가 기억되는 기대 어드레스 정보 영역을 갖는 기대 어드레스 정보 기억부(42)와 그것의 기입 보호 소자(44)가 설치된다. 그리고, 소정의 기 입 신호에 의해, 도 8a에 나타낸 바와 같은 기대 어드레스 정보가 기억부(42)에 기입되고, 그 후 기입 보호 소자(44)에 의해 개찬 불가능하게 된다. 이 기대 어드레스 정보 기억부(42)의 정보를 외부로부터 독출하는 회로는 설치되어 있지 않다.
기대 어드레스 생성부(40)는, 또한 기대 어드레스 정보 기억부(42)에 어드레스(i)를 공급하는 독출 제어부(46)와, 기대 어드레스 정보 중 개시 어드레스치(Add1)를 유지하는 유지부(47)와, 연속치(x)를 유지하는 유지부(48)와, 이들 유지부(47, 48)의 값을 기초로, 기대치(EAdd)를 연산하는 기대 어드레스 연산부(49)를 갖는다.
독출 제어부(46)는 커맨드 디코더(20)로부터의 제어 신호(Q10)에 응답하여, 어드레스(i)=0으로 초기화하고, 기대 어드레스 정보 기억부(42)로부터 그 어드레스(i) 영역의 개시 어드레스치(Add1)와 연속치(x)를 독출한다. x 유지부(48)는 연속치(x)를 감소하여, 그 값이 0으로 되면, 독출 제어부(46)에 어드레스(i)의 증가를 지령한다.
기대 어드레스 연산부(49)는 개시 어드레스치(Add1)를 개시 어드레스로 하여 x 유지부(48)가 유지하는 연속치(x)회분만큼 증가함으로써 기대 어드레스(EAdd)를 생성하여 비교부(22)에 공급한다. 비교부(22)는 입력되는 어드레스(Add)와 기대 어드레스(EAdd)를 비교하여 일치하지 않으면 브레이크 신호(Q5, Q6)를 출력한다.
제2 실시 형태예에서는 비교부(22)는 입력되는 어드레스(Add)와 대응하는 기대 어드레스(EAdd)를 1회씩 비교하면 되기 때문에, 제1 실시 형태예보다도 비교 동작 횟수를 줄일 수 있다.
도 10은 제2 실시 형태예에 있어서의 패스워드 독출 동작의 흐름도이다. 커맨드 디코더가 마이크로 컴퓨터의 구성을 채용하는 경우에는 이 동작 흐름도의 처리 프로그램이 커맨드 디코더에 저장되어 실행된다.
패스워드 독출 동작에 들어가기 전에 플래시 메모리를 이용하여 휴대 전화나 IC 카드를 형성하는 것은 기대 어드레스 정보를, 기대 어드레스 정보 기억부(42)에 기입하고 기입 보호 소자(44)에 의해 기입 보호 상태로 한다. 그리고, 기대 어드레스 정보 또는 그로부터 산출되는 일련의 기대 어드레스 그룹이 외부로부터 액세스하는 CPU 내에도 기입된다. 기대 어드레스 정보 또는 기대 어드레스는 외부로부터 독출하는 회로는 설치되어 있지 않다.
CPU가 플래시 메모리(1)의 주메모리 영역의 데이터를 독출하기 위하여, 맨처음에 패스워드 영역(2)으로의 액세스를 행하기 위한 액세스 커맨드(혹은 리드 커맨드)를 입력한다(S30). 커맨드 디코더(20)는 그 액세스 커맨드를 해독하여 패스워드 영역(2)으로의 리드를 요구하고 있음을 검출하면, 제어 신호(Q2)에 의해 비교부(22)를 활성화한다. 이에 따라, 비교부(22)는 이후 입력되는 어드레스를 감시하게 된다.
또한, 커맨드 디코더(20)는 제어 신호(Q10)에 의해 기대 어드레스 생성부(40)를 초기화하여 기대 어드레스 정보 기억부(42)로의 초기 어드레스(i)=0으로 설정하여, 기대 어드레스의 생성을 재촉한다(S34). 그리고, 독출 제어부(46)는 기대 어드레스 정보 기억부(42)의 어드레스(i)에 저장되어 있는 기대 어드레스 정보, 개시 어드레스(Add1)와 연속치(x)를 독출하여, 기대 어드레스 연산부(49)가 이들로부터 기대 어드레스(EAdd)를 생성한다(S36).
그리고, 패스워드 영역(2)의 독출을 위해, 어드레스가 입력되고 어드레스 유지부(24)에 래치된다(S38). 비교부(22)는 입력된 어드레스와 생성된 기대 어드레스(EAdd)를 비교하여 일치하는지의 여부를 검증한다(S40). 일치하고 있으면, 입력 어드레스에 대응하는 패스워드 영역의 데이터의 출력을 허가한다(S44). 일치 하지 않으면, 부정 액세스라고 판정하여 브레이크 신호(S5, S6)를 발생한다. 브레이크 신호에 대한 데이터 반전이나 패스워드 데이터의 파괴 등은 제1 실시 형태예와 동일하다.
다음에, 기대 어드레스 연산부(49)에서는 기대 어드레스(EAdd)를 증가하고, x 유지부의 x치를 감소한다(S46). 패스워드 영역의 독출이 완료되지 않고 있으면(S48), 연속치(x)가 0으로 될 때까지(S50) 상기한 공정 S38 내지 공정 S44를 반복한다. 연속치(x)가 0으로 되면, x 유지부(48)가 독출 제어부(46)에 그것을 통지하고, 독출 제어부(46)는 어드레스(i)를 증가하며(S52), 다음의 기대 어드레스 정보를 독출한다(S36). 상기한 공정이 패스워드 영역의 독출이 완료될 때까지 반복된다.
패스워드 영역이 정상적으로 독출되어, CPU에 의해 패스워드에 의한 인증이 행해지면, CPU로부터 주메모리 영역(1)으로의 액세스의 커맨드가 공급된다. 그에 따라, 커맨드 디코더(20)는 비교부(22)를 비활성화하며(S54), 패스워드 영역의 독출 동작이 종료된다. 그 후에는 주메모리 영역(1)의 독출이 입력 어드레스에 따라서 행해진다.
이상과 같이, 본 실시 형태예에서는 패스워드를 이용하여 인증하는 것에 의해 부정 복사를 방지하는 불휘발성 메모리에 있어서, 패스워드 영역의 액세스를 설정된 일련의 어드레스 혹은 어드레서 순서로 행하도록 하여, 패스워드 자체의 독출을 곤란하게 할 수 있다. 그리고, 그 일련의 어드레스나 어드레스 순서에 관한 정보는 외부로 독출할 수 없는 회로 구성으로 한다.
제2 실시 형태예에 있어서, 기대 어드레스를 그대로 외부로부터 독출할 수 없고 기입 보호되어 있는 영역에 기입하는 것으로도, 패스워드 영역의 독출을 곤란하게 할 수 있다.
이상, 본 발명의 보호 범위는 상기한 실시 형태예에 한정되는 것은 아니며, 특허청구범위에 기재된 발명과 그 균등물에까지 미치는 것이다.
이상, 본 발명에 따르면, 패스워드를 이용하여 인증하는 것에 의해 부정 복사를 방지하는 불휘발성 메모리에 있어서, 그 패스워드 영역의 독출을 곤란하게 할 수 있어, 부정 복사에 따른 부정 사용을 보다 곤란하게 할 수 있다.

Claims (7)

  1. 주메모리 영역으로의 액세스를 허가하는 인증용 패스워드를 기입한 패스워드 영역을 갖는 불휘발성 메모리에 있어서,
    상기 패스워드 영역내에 상기 패스워드가 기입되지 않는 트랩 영역을 포함하고,
    상기 패스워드 영역으로 액세스할 때에, 상기 트랩 영역으로의 액세스가 행해진 경우에, 상기 패스워드 영역의 정보 독출을 금지하는 것을 특징으로 하는 불휘발성 메모리.
  2. 제1항에 있어서, 상기 트랩 영역의 어드레스를 기입하여, 외부로부터 재기입 및 독출할 수 없는 트랩 어드레스 영역과;
    공급되는 어드레스와 상기 트랩 어드레스 영역내에 기입된 트랩 어드레스를 비교하여, 양쪽의 어드레스가 서로 일치할 때에, 상기 패스워드 영역의 정보 독출을 금지하는 비교부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리.
  3. 주메모리 영역으로의 액세스를 허가하는 인증용 패스워드를 기입한 패스워드 영역을 갖는 불휘발성 메모리에 있어서,
    상기 패스워드 영역으로의 액세스를 허가하는 소정의 어드레스 순서를 설정하고,
    상기 패스워드 영역에 액세스할 때에, 상기 소정의 어드레스 순서와 상이한 순서로 액세스가 행해진 경우에, 상기 패스워드 영역의 정보 독출을 금지하는 것을 특징으로 하는 불휘발성 메모리.
  4. 제3항에 있어서, 상기 소정의 어드레스 순으로 기대 어드레스를 생성하는 기대 어드레스 생성부와;
    공급되는 어드레스와 상기 기대 어드레스를 비교하여, 양쪽의 어드레스가 서로 일치하지 않는 경우에, 상기 패스워드 영역의 정보 독출을 금지하는 비교부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리.
  5. 제4항에 있어서, 상기 기대 어드레스 생성부는 상기 소정의 어드레스 순서에 관한 기대 어드레스 정보를 기입하여 외부로부터 재기입하거나 또는 독출을 할 수 없는 기대 어드레스 정보 기억부를 갖는 것을 특징으로 하는 불휘발성 메모리.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 패스워드 영역의 정보 독출의 금지는 상기 패스워드 영역에서 출력되는 데이터를 반전함으로써 행해지는 것을 특징으로 하는 불휘발성 메모리.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 패스워드 영역의 정보 독출의 금지는 상기 패스워드 영역내의 정보를 파괴함으로써 행해지는 것을 특징으로 하는 불휘발성 메모리.
KR1020000032884A 1999-06-24 2000-06-15 부정 독출을 방지한 불휘발성 메모리 KR100593651B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-178615 1999-06-24
JP17861599A JP4079550B2 (ja) 1999-06-24 1999-06-24 不正読み出しを防止した不揮発性メモリ

Publications (2)

Publication Number Publication Date
KR20010007388A KR20010007388A (ko) 2001-01-26
KR100593651B1 true KR100593651B1 (ko) 2006-07-03

Family

ID=16051552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000032884A KR100593651B1 (ko) 1999-06-24 2000-06-15 부정 독출을 방지한 불휘발성 메모리

Country Status (3)

Country Link
US (2) US6320787B1 (ko)
JP (1) JP4079550B2 (ko)
KR (1) KR100593651B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319299A (ja) * 2001-04-24 2002-10-31 Mitsubishi Electric Corp 半導体記憶装置
KR20030056396A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 읽기/쓰기 방지 기능이 있는 비휘발성 메모리 장치
US7444682B2 (en) * 2002-07-03 2008-10-28 Macronix International Co., Ltd. Security memory device and method for making same
US20040025027A1 (en) * 2002-07-30 2004-02-05 Eric Balard Secure protection method for access to protected resources in a processor
US7474312B1 (en) * 2002-11-25 2009-01-06 Nvidia Corporation Memory redirect primitive for a secure graphics processing unit
FR2848704B1 (fr) * 2002-12-11 2005-04-01 Claude Poletti Appareil d'expertise
JP2005011151A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp メモリカード
JP2005018362A (ja) 2003-06-25 2005-01-20 Renesas Technology Corp 半導体メモリ
JP4624732B2 (ja) * 2003-07-16 2011-02-02 パナソニック株式会社 アクセス方法
US7020019B2 (en) * 2004-05-21 2006-03-28 Simpletech, Inc. System and method for destructive purge of memory device
US20060044899A1 (en) * 2004-08-27 2006-03-02 Ellis Robert W Method and apparatus for destroying flash memory
US7502256B2 (en) * 2004-11-30 2009-03-10 Siliconsystems, Inc. Systems and methods for reducing unauthorized data recovery from solid-state storage devices
JP4256859B2 (ja) * 2005-04-21 2009-04-22 シャープ株式会社 半導体記憶装置
JP2008293442A (ja) * 2007-05-28 2008-12-04 Toshiba Corp 情報処理装置
US8564598B2 (en) * 2007-08-15 2013-10-22 Nvidia Corporation Parallelogram unified primitive description for rasterization
US7532027B2 (en) * 2007-09-28 2009-05-12 Adtron, Inc. Deliberate destruction of integrated circuits
JP5110701B2 (ja) * 2008-05-01 2012-12-26 株式会社メガチップス 半導体記憶装置及びコンピュータシステム
JP5555128B2 (ja) * 2010-10-21 2014-07-23 株式会社メガチップス 半導体記憶装置及びコンピュータシステム
JP5876364B2 (ja) * 2012-04-13 2016-03-02 ラピスセミコンダクタ株式会社 半導体メモリ及びデータ読出方法
US10452567B2 (en) 2013-04-29 2019-10-22 Hewlett Packard Enterprise Development Lp Non-volatile memory to store resettable data
WO2023017572A1 (ja) * 2021-08-11 2023-02-16 富士通株式会社 情報処理プログラム、情報処理方法および情報処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812646B2 (ja) * 1989-03-03 1996-02-07 三菱電機株式会社 半導体集積回路
US5282247A (en) * 1992-11-12 1994-01-25 Maxtor Corporation Apparatus and method for providing data security in a computer system having removable memory
JPH06236325A (ja) * 1993-02-08 1994-08-23 Sansei Denshi Japan Kk データ記憶装置
JPH07261942A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd メモリカードの不正複写防止装置
US5838613A (en) * 1994-09-22 1998-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device having security function
US6023506A (en) * 1995-10-26 2000-02-08 Hitachi, Ltd. Data encryption control apparatus and method
JPH1055315A (ja) 1996-08-08 1998-02-24 Toshiba Corp 半導体記憶装置及びその記憶データのコピー方法

Also Published As

Publication number Publication date
US20020006060A1 (en) 2002-01-17
JP4079550B2 (ja) 2008-04-23
US6320787B1 (en) 2001-11-20
JP2001005729A (ja) 2001-01-12
US6498748B2 (en) 2002-12-24
KR20010007388A (ko) 2001-01-26

Similar Documents

Publication Publication Date Title
KR100593651B1 (ko) 부정 독출을 방지한 불휘발성 메모리
US6996692B2 (en) Nonvolatile semiconductor memory device and method for providing security for the same
KR100568003B1 (ko) 부정 복사를 방지한 비휘발성 반도체 메모리
US8281411B2 (en) Security memory device and method for making same
US6076149A (en) Programmable logic device using a two bit security scheme to prevent unauthorized access
US7155589B2 (en) Permanent memory block protection in a flash memory device
KR100830910B1 (ko) 반도체 기억장치
KR100617333B1 (ko) 불휘발성 반도체 기억 장치
KR100374366B1 (ko) 비휘발성 반도체 기억장치 및 그 제조방법
US6879518B1 (en) Embedded memory with security row lock protection
JP2001035169A5 (ko)
JP2004259385A (ja) 半導体記憶装置
KR100625149B1 (ko) 부정한 복제를 방지한 반도체 메모리
US20120311415A1 (en) Method and device for detecting possible corruption of sector protection information of a non-volatile memory stored in an on board volatile memory array at power-on
WO2001061503A1 (en) Nonvolatile memory
USRE42144E1 (en) Non-volatile memory comprising means for distorting the output of memory cells
US20120191902A1 (en) One-Die Flotox-Based Combo Non-Volatile Memory
JP2008192212A (ja) 半導体装置およびその制御方法
US7159124B2 (en) Non-volatile semiconductor memory that prevents unauthorized reading
JP3810378B2 (ja) 不揮発性半導体記憶装置及びその機密保護方法
JP2008226442A (ja) 半導体記憶装置
US20060282683A1 (en) Flash array read, erase, and program security
JP2007193913A (ja) 不揮発性半導体記憶装置
JPH08320832A (ja) 半導体記憶装置及びこれを搭載したマイクロコンピュータ
JP2006040073A (ja) 集積回路およびそのアクセス制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee