JP2001035169A5 - - Google Patents

Description

【０００２】
【従来の技術】
不揮発性の半導体メモリであるフラッシュメモリは、電気的にデータの書き込み（プログラム）及び消去を行うことができ、電源オフにしても記録されたデータが失われないことから広く利用されている。例えば、インターネットを通じて有料で配信した音楽データを記録するメモリカードとして、普及しつつある。また、携帯電話など小型携帯情報端末の特定のデータやプログラムを記憶するメモリとしても広く利用されるようになっている。

今仮に、フラッシュメモリＡ，Ｂは正当に市場で入手されたメモリであり、フラッシュメモリＸは不正に入手されたメモリであるとする。正当に市場に出されたフラッシュメモリＡ，Ｂには、それぞれの隠し記憶領域２にキーコードＡ，Ｂが書き込まれ、それぞれの書き込みプロテクト回路３は、書き換えを禁止するプロテクト状態にされている。そして、例えば、フラッシュメモリＡに所定の音楽データＡが記録される場合は、キーコードＡに従ってデータＡが暗号化され、その暗号化されたデータＡが主記憶領域１に記録される。そして、音楽データＡを再生する時は、データＡが読み出され、キーコードＡによって復号化され、その復号化された音楽データＡが再生される。

内部読み出し信号Ｓ１は、ＡＮＤゲート４０，４１，４２によりコマンドＤＢ０〜ＤＢ７がデコードされ、ラッチ回路４３にラッチされ、インバータ４４を介して生成される。内部消去信号Ｓ２、内部プログラム信号Ｓ３も同様の回路構成により対応するコマンドがデコードされて生成される。プロテクト・プログラム信号ＰＴPrgmは、所定の秘密コードＳＴが供給されると、ＡＮＤゲート５５，５６によりデコードされ、ラッチ回路５７にラッチされ、インバータ５８を介して生成される。

この状態で、書き込みプロテクト回路３のノードＮ３に読み出し電圧を印加しても、トランジスタＦＭ１が導通しないので、ノードＮ２はＨレベルのままである。信号／PTPrgmはHレベルになっているので、ＮＡＮＤゲート６３の出力はＬレベルになり、トランジスタ６２は非導通状態になり、ノードＮ１からその下側のトランジスタＦＭ１が切り離される。従って、ノードＮ１は、負荷トランジスタＰTr1によりＨレベルに引き上げられる。従って、書き込みプロテクト信号ＰＴはＨレベルの活性化状態になる。

読み出しプロテクト回路４の構成は、基本的に図５に示された書き込みプロテクト回路３と同じである。そして、コマンドデコーダ２２が外部からの読み出しプロテクトコマンドに応答して生成する読み出しプロテクト・プログラム信号ＥＮPrgmにより、読み出しプロテクト回路４の状態が、読み出し許可状態にされる。具体的には、書き込みプロテクト回路３の場合と同様に、読み出しプロテクト回路４内の記憶回路をプログラムする。

図７は、第２の実施の形態例におけるコマンドデコーダ２２の構成を示す図である。図７には、図４と対応する部分には同じ引用番号を与えている。図７のコマンドデコーダは、図４の構成に加えて、秘密のコードＳＴ２をデコードするＡＮＤゲート７０，７１、ラッチ回路７２及びインバータ７３が設けられ、読み出しプロテクト・プログラム信号ＥＮPrgmが生成される。

図７のコマンドデコーダ２２は、図４と同様に、書き込みプロテクト信号ＰＴが初期状態のＬレベルの時は、インバータ６０により反転された信号／ＰＴのＨレベルにより、外部供給コマンドに対応して隠し記憶領域２への内部消去信号Ｓ２、内部プログラム信号Ｓ３、及び書き込みプロテクト回路３に対するプロテクト・プログラム信号ＰＴPrgmの生成は許可される。一方、書き込みプロテクト信号ＰＴが活性状態（Ｈレベル）になると、インバータ６０により反転された信号／ＰＴのＬレベルにより、外部供給コマンドに対応して隠し記憶領域２への内部消去信号Ｓ２、内部プログラム信号Ｓ３、及び書き込みプロテクト回路３に対するプロテクト・プログラム信号ＰＴPrgmの生成が禁止される。

上記のように第２の実施の形態例では、フラッシュメモリのベンダーは、メモリの製造工程では、読み出しプロテクト信号ＥＮは非活性状態（Ｌレベル）を初期状態にし、隠し記憶領域２への内部読み出し信号Ｓ１の生成を禁止し、読み出しができないようにする。そして、試験工程を経て良品になった場合に、その隠し記憶領域２に対して、内部消去信号Ｓ２と内部プログラム信号Ｓ３を利用して特殊コードを書き込みすると同時に、書き込みプロテクト回路３を書き込みプロテクト状態にすると共に、読み出しプロテクト・プログラム信号ＥＮPrgmを発生させて、読み出しプロテクト回路４内の記憶回路を読み出し許可状態にする。

Claims (7)

1. 電気的にデータの書き込み及び読み出しを行う不揮発性の半導体メモリにおいて、
   通常のデータを記録する主記憶領域と、
   不正コピーを防止するための特殊コードを記録する隠し記憶領域と、
   前記隠し記憶領域を書き込みプロテクト状態にする書き込みプロテクト回路とを有し、
   前記隠し記憶領域は、書き込みプロテクト状態の時は読み出し許可状態にあり、書き込みプロテクト状態ではない時は読み出し禁止状態にあることを特徴とする不揮発性半導体メモリ。
2. 請求項１において、
   更に、外部からの書き込み及び読み出しコマンドをデコードし、前記隠し記憶領域に対する内部書き込み信号及び内部読み出し信号をそれぞれ生成するコマンドデコーダを有し、
   前記コマンドデコーダは、前記書き込みプロテクト回路が書き込みプロテクト状態でない時は、前記内部読み出し信号の生成を禁止され、書き込みプロテクト状態の時は、前記内部読み出し信号の生成を許可されることを特徴とする不揮発性半導体メモリ。
3. 請求項２において、
   前記コマンドデコーダは、前記書き込みプロテクト回路が書き込みプロテクト状態でない時は、前記内部書き込み信号の生成を許可され、書き込みプロテクト状態の時は、前記内部書き込み信号の生成を禁止されることを特徴とする不揮発性半導体メモリ。
4. 電気的にデータの書き込み及び読み出しを行う不揮発性の半導体メモリにおいて、
   通常のデータを記録する主記憶領域と、
   不正コピーを防止するための特殊コードを記録する隠し記憶領域とを有し、
   前記隠し記憶領域は、前記特殊コードが記録されていない時は読み出し禁止状態にあり、前記特殊コードが記録されている時は読み出し許可状態にあることを特徴とする不揮発性半導体メモリ。
5. 請求項４において、
   更に、前記隠し記憶領域を書き込みプロテクト状態にする書き込みプロテクト回路と、前記隠し記憶領域を読み出しプロテクト状態にする読み出しプロテクト回路とを有し、前記読み出しプロテクト回路が読み出しプロテクト状態の時は、前記隠し記憶領域の読み出しが禁止され、読み出しプロテクト状態でない時は、前記隠し記憶領域の読み出しが許可されることを特徴とする不揮発性半導体メモリ。
6. 請求項５において、
   更に、外部からの書き込み及び読み出しコマンドをデコードし、前記隠し記憶領域に対する内部書き込み信号及び内部読み出し信号をそれぞれ生成するコマンドデコーダを有し、
   前記コマンドデコーダは、前記読み出しプロテクト回路が読み出しプロテクト状態の時は、前記内部読み出し信号の生成を禁止され、読み出しプロテクト状態でない時は、前記内部読み出し信号の生成を許可されることを特徴とする不揮発性半導体メモリ。
7. 電気的にデータの書き込み及び読み出しを行う不揮発性の半導体メモリにおいて、
   通常のデータを記録する主記憶領域と、
   不正コピーを防止するための特殊コードを記録する隠し記憶領域とを有し、
   前記隠し記憶領域は、初期状態で読み出し禁止状態にあり、所定コマンドに応答して読み出し可能状態に変換されることを特徴とする不揮発性半導体メモリ。