KR20110102734A - 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치 - Google Patents

오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR20110102734A
KR20110102734A KR1020100021897A KR20100021897A KR20110102734A KR 20110102734 A KR20110102734 A KR 20110102734A KR 1020100021897 A KR1020100021897 A KR 1020100021897A KR 20100021897 A KR20100021897 A KR 20100021897A KR 20110102734 A KR20110102734 A KR 20110102734A
Authority
KR
South Korea
Prior art keywords
otp
data
block
memory device
program
Prior art date
Application number
KR1020100021897A
Other languages
English (en)
Inventor
이용준
이광진
서희권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100021897A priority Critical patent/KR20110102734A/ko
Priority to US13/032,848 priority patent/US8547724B2/en
Publication of KR20110102734A publication Critical patent/KR20110102734A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명의 목적은 외부로부터의 데이터 변경 시도에 대하여 OTP 메모리에 저장된 데이터를 보호하기 위한 OTP 록 비트 레지스터를 포함하는 반도체 메모리 장치를 제공하는 데 있다.
본 발명에 따른 불휘발성 반도체 메모리 장치는 보호 데이터를 저장하기 위한 단지 한번 프로그램 가능한 블록(이하, OTP 블록이라 칭함)을 포함하는 가변 저항 메모리 셀 어레이; 및 상기 보호 데이터의 변경 가능 여부를 나타내는 OTP 록 상태 정보를 저장하기 위한 레지스터를 포함하고, 상기 레지스터는 가변 저항 메모리 셀로 구성되며, 상기 OTP 록 상태 정보의 초기값은 프로그램 금지 상태로 설정된다.
본 발명에 따르면 반도체 메모리 장치의 보안성 및 신뢰성이 향상된다.

Description

오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE INCLUDING OTP LOCK BIT REGISTER}
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로, 구체적으로는, OTP 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM(Static RAM), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등이 있다.
불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다.
이 중 상 변화 메모리 장치(PRAM)는 여러 응용 분야(예를 들면, 컴퓨터 시스템 등)에서 플래시 메모리 장치를 대체하는 저장 매체로 논의되고 있다. 상 변화 메모리 장치는 가변 저항 메모리 장치의 일종이다. 상 변화 메모리 장치는 OTP(On Time Program) 블록을 구비할 수 있다. OTP 블록에는 그 장치의 고유 정보, 즉 그 장치의 시리얼 번호, 제조업체에 대한 정보, 제조일 등과 같은 보안 데이터가 저장된다. 따라서 OTP 블록에 한 번 프로그램된 데이터는 외부 조작에 대해 안전하게 보호되어야 하며, 이후의 프로그램 동작에 의해 변경되지 않아야 한다.
그러나 종래의 상 변화 메모리 장치는 플래시 메모리 장치의 OTP 블록과 같은 기능을 지원하는 메모리 블록을 따로 구비하고 있지 않다. 따라서 종래의 상 변화 메모리 장치에 의하면, 보안 데이터가 외부 조작에 의해 쉽게 변경될 수 있다.
본 발명의 목적은 외부로부터의 데이터 변경 시도에 대하여 OTP 메모리에 저장된 데이터를 보호하기 위한 OTP 록 비트 레지스터를 포함하는 반도체 메모리 장치를 제공하는 데 있다.
본 발명에 따른 불휘발성 반도체 메모리 장치는 보호 데이터를 저장하기 위한 단지 한번 프로그램 가능한 블록(이하, OTP 블록이라 칭함)을 포함하는 가변 저항 메모리 셀 어레이; 및 상기 보호 데이터의 변경 가능 여부를 나타내는 OTP 록 상태 정보를 저장하기 위한 레지스터를 포함하고, 상기 레지스터는 가변 저항 메모리 셀로 구성되며, 상기 OTP 록 상태 정보의 초기값은 프로그램 금지 상태로 설정된다.
실시 예로서, 상기 불휘발성 반도체 메모리 장치는 상기 OTP 록 상태 정보를 참조하여 상기 OTP 블록에 저장된 상기 보호 데이터를 변경할 것인지 여부를 결정하는 OTP 모드 컨트롤러를 더 포함한다. 상기 OTP 모드 컨트롤러는 외부로부터의 히든 코드에 응답하여 상기 레지스터가 프로그램 허가 데이터를 저장하도록 한다. 상기 가변 저항 메모리 장치는 상기 OTP 블록을 선택하기 위한 어드레스 디코더를 더 포함하고, 상기 OTP 모드 컨트롤러는 상기 레지스터가 프로그램 허가 데이터를 저장하는 경우, 상기 어드레스 디코더가 상기 OTP 블록을 선택하도록 제어한다. 상기 가변 저항 메모리 장치는 상기 OTP 블록을 프로그램하기 위한 쓰기 드라이버를 더 포함하고, 상기 OTP 모드 컨트롤러는 상기 레지스터가 프로그램 허가 데이터를 저장하는 경우, 상기 쓰기 드라이버가 상기 OTP 블록을 프로그램하도록 제어한다. 상기 OTP 록 상태 정보는 프로그램 금지 데이터 또는 프로그램 허가 데이터이다.
본 발명에 따른 불휘발성 반도체 메모리 장치는 보호 데이터를 저장하기 위한 단지 한번 프로그램 가능한 블록(이하, OTP 블록이라 칭함)을 포함하는 가변 저항 메모리 셀 어레이; 및 상기 보호 데이터의 변경 가능 여부를 나타내는 OTP 록 상태 정보를 저장하기 위한 레지스터를 포함하고, 상기 레지스터는 E-Fuse 장치로 구성되며, 상기 OTP 록 상태 정보의 초기값은 프로그램 허가 상태로 설정된다.
실시 예로서, 상기 불휘발성 반도체 메모리 장치는 상기 OTP 록 상태 정보를 참조하여 상기 OTP 블록에 저장된 상기 보호 데이터를 변경할 것인지 여부를 결정하는 OTP 모드 컨트롤러를 더 포함한다. 상기 OTP 모드 컨트롤러는 외부로부터의 명령에 응답하여 상기 레지스터가 프로그램 금지 데이터를 저장하도록 한다. 상기 가변 저항 메모리 장치는 상기 OTP 블록을 선택하기 위한 어드레스 디코더를 더 포함하고, 상기 OTP 모드 컨트롤러는 상기 레지스터가 프로그램 허가 데이터를 저장하는 경우, 상기 어드레스 디코더가 상기 OTP 블록을 선택하도록 제어한다. 상기 가변 저항 메모리 장치는 상기 OTP 블록을 프로그램하기 위한 쓰기 드라이버를 더 포함하고, 상기 OTP 모드 컨트롤러는 상기 레지스터가 프로그램 허가 데이터를 저장하는 경우, 상기 쓰기 드라이버가 상기 OTP 블록을 프로그램하도록 제어한다. 상기 OTP 록 상태 정보는 프로그램 금지 데이터 또는 프로그램 허가 데이터이다.
본 발명에 따르면 반도체 메모리 장치의 보안성 및 신뢰성이 향상된다.
도 1은 본 발명에 따른 가변 저항 메모리 장치를 보여주는 블록도이다.
도 2는 가변 저항 메모리 셀을 보여준다.
도 3은 상 변화 물질의 특성을 설명하기 위한 그래프이다.
도 4는 OTP 록 비트 레지스터가 가변 저항 메모리 셀로 구현될 경우의 록 비트 레지스터 데이터 변경 방법을 나타내는 흐름도이다.
도 5는 래치형 전류 감지증폭기를 이용한 기본적인 E-Fuse 회로를 나타내는 도면이다.
도 6은 OTP 록 비트 레지스터가 E-Fuse로 구현될 경우의 록 비트 레지스터 데이터 변경 방법을 나타내는 흐름도이다.
도 7은 본 발명에 따른 불휘발성 메모리 장치를 포함한 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서 가변 저항 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다, 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
소거 및 프로그램될 수 있는 불휘발성 메모리 장치가 점차 다양한 응용처에 사용되고 있다. 최근, 점차적인 정보 처리 시스템의 복잡화에 따르면, 사용자는 사용된 장치의 ID 예를 들면, 제조업체의 시리얼 번호, 제조일, 보안이 필요한 데이터, 그리고 그와 같은 정보를 일반적인 데이터와 더불어 불휘발성 메모리 장치 내에 저장하기를 원한다. 이를 만족시키기 위해서, 불휘발성 메모리 장치에는 보안 데이터를 저장하기 위한 저장 영역(이하, OTP 블록이라 칭함)이 마련되고 있다.
일반 데이터를 저장하는 저장 영역과 마찬가지로, OTP 블록은 소거 및 프로그램 가능한 메모리 셀들로 이루어진다. 보안 데이터의 훼손 및 유출을 방지하기 위해서, 사용자는 OTP 블록에 단지 한 번만 보안 데이터가 프로그램되기를 원한다. 하지만, OTP 블록을 갖는 불휘발성 메모리 장치는 아래의 문제점들을 갖는다.
먼저, OTP 블록에 대한 프로그램 동작이 허용되는 경우, OTP 블록의 프로그램 명령을 알고 있는 허가되지 않은 사람에 의해서 OTP 블록에 저장된 데이터가 훼손될 수 있다. 따라서, OTP 블록에 저장된 중요한 보안 데이터가 훼손될 수 있다. 그러므로, 일단 OTP 블록이 프로그램되면, OTP 블록에 대한 프로그램 동작이 원천적으로 차단되어야 한다. 또한, OTP 블록이 프로그램되었는 지의 여부를 확인하기 위해서는 먼저 OTP 블록에 대한 읽기 동작이 수행되어야 하는 번거로움이 있다.
도 1은 본 발명에 따른 가변 저항 메모리 장치를 보여주는 블록도이다. 도 1을 참조하면, 가변 저항 메모리 장치는 OTP 셀 어레이(100), 노말 셀 어레이(110), 비트 라인 선택 회로(120), 감지 증폭 회로(130), 데이터 입출력 버퍼(140), 어드레스 디코더(200), OTP 컨트롤러(300), 그리고 쓰기 드라이버(600)를 포함한다. OTP 컨트롤러(300)는 OTP 모드 컨트롤러(400) 및 OTP 록 비트 레지스터(500)를 포함한다.
본 발명에 따른 가변 저항 메모리 장치는 OTP 록 비트 레지스터(500)에 저장된 프로그램 금지 정보(Program Protection Information) 또는 프로그램 허가 정보(Program Unprotection Information)에 따라 OTP 셀 어레이(100)에 대한 프로그램 동작을 수행할지 여부를 결정한다.
OTP 셀 어레이(100) 및 노말 셀 어레이(110)는, 가변 저항 소자(GST)와 선택 트랜지스터(MT)를 갖는 복수의 메모리 셀로 구성된다. 여기에서, 선택 트랜지스터(MT)는 다이오드(Diode)로 대체될 수 있다. 복수의 메모리 셀은 워드 라인(WL0~WLn, WLn') 및 비트 라인(BL0~BLm)에 연결되어 있다. 특히, OTP 셀 어레이(100)는 워드 라인(WLn')에 연결되어 있다. OTP 셀 어레이(100) 및 노말 셀 어레이(110)의 구조는 후술 될 도 2 및 3을 참조하여 자세히 설명될 것이다.
OTP 셀 어레이(100)에는 제조 업체에 대한 정보, 메모리 장치의 시리얼 번호, 제조일 등과 같은 고유 정보(ID), 즉 보안 데이터가 저장된다. 따라서 OTP 셀 어레이(100)에 프로그램된 데이터는 외부의 허가되지 않은 조작 시도로부터 안전하게 보호되어야 한다. 따라서 OTP 셀 어레이(100)는 노말 셀 어레이(110)와 달리, 프로그램 동작 시에 OTP 록 비트 레지스터(500)에 저장된 프로그램 금지 정보에 따라 제한을 받는다.
일반적으로, OTP 셀 어레이(100)에는 단지 한 번의 프로그램 동작만이 허용된다. 그러나 본 발명에 따른 가변 저항 메모리 장치는 프로그램 금지 정보에 따라 OTP 셀 어레이(100)에 대한 프로그램 동작을 제한하지만, 반드시 한 번의 프로그램 동작만을 허용하는 것은 아니다. 즉, 본 발명에 따른 가변 저항 메모리 장치는 프로그램 허가 정보에 따라 OTP 셀 어레이(100)에 대해 한 번 또는 그 이상의 프로그램 동작을 수행할 수 있다.
어드레스 디코더(200)는 어드레스(ADDR) 및 OTP_MODE 신호를 입력받는다. 여기에서, 어드레스(ADDR)는 워드 라인(WL0~WLn, WLn')을 선택하기 위한 행 어드레스(Row Address; RA)와 비트 라인(BL0~BLm)을 선택하기 위한 열 어드레스(Column Address; CA)로 구분된다. OTP_MODE 신호는 OTP 셀 어레이(100)를 선택하기 위한 신호이다. 즉, OTP_MODE 신호가 입력될 때, OTP 셀 어레이(100)의 워드 라인(WLn')이 선택된다.
비트 라인 선택회로(120)는 어드레스 디코더(200)에서 제공된 비트 라인 선택신호(Yi)에 응답하여 선택된 비트 라인을 데이터 라인(DL)에 연결한다. 비트 라인 선택회로(120)는 일반적으로 비트 라인(BL)과 데이터 라인(DL)을 연결하는 NMOS 트랜지스터(도시되지 않음)로 구성된다.
감지 증폭 회로(130)는 읽기 동작 시에 센싱 라인(SL)의 전압 레벨과 기준 전압(Vref)의 차이를 감지하여, 선택된 메모리 셀에 저장된 데이터를 읽어낸다. 여기에서, 기준 전압(Vref)은 기준 전압 발생회로(미도시)에서 제공된다.
데이터 입출력 버퍼(140)는 감지 증폭 회로(130)로부터 수신한 데이터(DATA)를 외부로 출력한다. 감지 증폭 회로(130) 및 데이터 입출력 회로(140)의 구성 및 동작은 당업자에게 이미 잘 알려져 있기 때문에 자세한 설명은 생략된다.
계속해서 도 1을 참조하면, 본 발명에 따른 가변 저항 메모리 장치는 OTP 셀 어레이(100)에 대한 프로그램 동작을 제어하기 위한 OTP 컨트롤러(300)를 포함한다. OTP 컨트롤러(300)는 OTP 모드 컨트롤러(400) 및 OTP 록 비트 레지스터(500)를 포함한다. OTP 컨트롤러는 어드레스 디코더(200) 및 쓰기 드라이버(600)를 제어한다.
OTP 모드 컨트롤러(400)는 외부 커맨드(CMD) 및 OTP 록 비트 레지스터(500)에 저장된 데이터에 응답하여, OTP_MODE 신호를 발생한다. 상술한 바와 같이, OTP_MODE 신호는 OTP 셀 어레이(100)를 선택하기 위한 신호이다. 즉, OTP_MODE 신호가 발생하면, 어드레스 디코더(200)는 OTP 셀 어레이(100)에 연결된 워드 라인(WLn`)을 선택한다.
OTP 모드 컨트롤러(400)는 외부로부터의 명령(CMD)에 응답하여 OTP 록 비트 레지스터(500)에 저장된 데이터를 변경할 수 있다. OTP 블록에 저장된 데이터를 보호하기 위해서 OTP 모드 컨트롤러(400)는 OTP 록 비트 레지스터(500)에 프로그램 금지 정보를 저장할 것이다. 반면에, OTP 블록에 저장된 데이터를 변경하기 위해서 OTP 모드 컨트롤러(400)는 OTP 록 비트 레지스터(500)에 프로그램 허가 정보를 저장할 것이다.
OTP 모드 컨트롤러(400)는 OTP 록 비트 레지스터(500)에 저장된 데이터를 참조한다. OTP 록 비트 레지스터(500)에 프로그램 금지 정보가 저장될 때, OTP 모드 컨트롤러(400)는 OTP_MODE 신호를 발생하지 않을 것이다. 반면에, OTP 록 비트 레지스터(500)에 프로그램 허가 정보가 저장될 때, OTP 모드 컨트롤러(400)는 OTP_MODE 신호를 발생할 수 있다.
OTP 모드 컨트롤러(400)는 OTP 록 비트 레지스터(500)에 프로그램 금지 정보가 저장될 때, OTP 금지 신호(OTP_PROT)를 발생한다. OTP 금지 신호(OTP_PROT)는 OTP 셀 어레이(100)에 대한 프로그램 동작을 제한하기 위한 신호이다. OTP 금지 신호(OTP_PROT)는 쓰기 드라이버(600)에 제공된다. 반면에, OTP 모드 컨트롤러(400)는 OTP 록 비트 레지스터(500)에 프로그램 허가 정보가 저장될 때, OTP 금지 신호(OTP_PROT)를 발생하지 않는다.
쓰기 드라이버(600)는 프로그램 동작 시에 메모리 셀에 프로그램 전류(program current)를 공급한다. 여기에서, 프로그램 전류는 셋 전류(set current) 또는 리셋 전류(reset current)를 포함한다. 셋 전류란 메모리 셀의 가변 저항 물질을 셋 상태로 만들기 위한 전류이며, 리셋 전류는 리셋 상태로 만들기 위한 전류이다.
쓰기 드라이버(600)는 데이터 입출력 버퍼(140)를 통해 데이터(DATA)를 입력받고, 셋 전류 또는 리셋 전류를 데이터 라인(DL)으로 제공한다. 예를 들면, 데이터가 '1'인 경우에는 리셋 전류를 제공하고, 데이터가 '0'인 경우에는 셋 전류를 제공한다.
한편, 쓰기 드라이버(600)는 OTP 금지 신호(OTP_PROT)에 응답하여, 데이터 라인(DL)으로의 셋 전류 또는 리셋 전류의 공급을 차단할 수 있다. 이에 따라 OTP 금지 신호(OTP_PROT)가 발생하면, 가변 저항 메모리 장치는 OTP 셀 어레이(100)에 대한 프로그램 동작을 차단한다.
이상에서 살펴 본 바와 같이, 본 발명에 따른 가변 저항 메모리 장치는 OTP 록 비트 레지스터(500)에 프로그램 금지 정보 또는 프로그램 허가 정보를 저장하고, 저장된 정보에 따라 OTP 셀 어레이(100)에 대한 프로그램 동작을 금지하거나 수행한다. 본 발명에 의하면, OTP 셀 어레이(100)에 보안 데이터를 안전하게 저장할 수 있을 뿐만 아니라, 필요에 따라 보안 데이터를 갱신할 수 있다.
도 2는 가변 저항 메모리 셀을 보여준다. 본 발명에 따른 OTP 록 비트 레지스터(500)는 가변 저항 메모리 셀로 구현될 수 있다. 도 2를 참조하면, 가변 저항 메모리 셀(10)은 가변 저항 소자(GST)와 선택 트랜지스터(MT)로 구성된다. 가변 저항 소자(GST)는 비트 라인(BL)에 연결된다. 선택 트랜지스터(MT)는 가변 저항 소자(GST)와 접지 사이에 연결된다. 선택 트랜지스터(MT)의 게이트에는 워드 라인(WL)이 연결된다.
워드 라인(WL)에 소정의 전압이 인가되면, 선택 트랜지스터(MT)는 턴 온(turn on) 된다. 선택 트랜지스터(MT)가 턴 온(turn on) 되면, 가변 저항 소자(GST)는 비트 라인(BL)을 통해 전류를 공급받는다.
가변 저항 소자(GST)는 상 변화 물질(phase change material)(도시되지 않음)을 포함한다. 상 변화 물질은 온도에 따라 저항이 변하는 GST(Ge-Sb-Te)와 같은 물질이 이용되며, 적어도 Te를 함유한다. 상 변화 물질은 온도에 따라 2개의 안정된 상태, 즉 결정 상태(crystal state) 및 비정질 상태(amorphous state) 중 어느 하나를갖는다.
상 변화 물질은 비트 라인(BL)을 통해 공급되는 전류에 따라 결정 상태(crystal state) 또는 비정질 상태(amorphous state)로 변한다. 가변 저항 메모리 장치는 상 변화 물질의 이러한 특성을 이용하여 데이터를 프로그램한다.
도 3은 상 변화 물질의 특성을 설명하기 위한 그래프이다. 도 3에서 참조 번호 1은 상 변화 물질이 비정질 상태(amorphous state)로 되기 위한 조건을 나타내며, 참조 번호 2는 결정 상태(crystal state)로 되기 위한 조건을 나타낸다.
도 3을 참조하면, 상 변화 물질은 전류 공급에 의해 T1 동안 용융 온도(melting temperature; Tm)보다 높은 온도로 가열한 뒤 급속히 냉각(quenching)하면 비정질 상태(amorphous state)로 된다. 비정질 상태는 보통 리셋 상태(reset state)라고 부르며, 데이터 '1'을 저장한다.
이와는 달리, 상 변화 물질은 결정화 온도(crystallization temperature; Tc)보다 높고 용융 온도(Tm)보다는 낮은 온도에서 T1 보다 긴 T2 동안 가열한 뒤 서서히 냉각하면 결정 상태(crystal state)로 된다. 결정 상태는 보통 셋 상태(set state)라고도 부르며, 데이터 '0'을 저장한다.
메모리 셀은 상 변화 물질의 비정질 양(amorphous volume)에 따라 저항(resistance)이 달라진다. 메모리 셀의 저항은 비정질 상태일 때 높고, 결정 상태일 때 낮다.
그런데, 외부로부터의 열 인가에 의해 메모리 셀이 리셋될 수 있다. 만약, 리셋 상태를 프로그램 허가 데이터로, 셋 상태를 프로그램 금지 데이터로 정의할 경우, OTP 블록에 저장된 데이터를 수정하고자 하는 허가되지 않은 제3자는 OTP 록 비트 레지스터(500)를 리셋시킴으로써 OTP 록 비트 레지스터(500)가 프로그램 허가 데이터를 저장하도록 시도할 염려가 있다. 따라서, 외부로부터 열이 가해지는 경우에도 OTP 록 비트 레지스터(500)가 프로그램 금지 데이터를 저장할 것이 요구된다.
본 발명에 있어서, 메모리 셀의 리셋 상태가 프로그램 금지 데이터로, 셋 상태가 프로그램 허가 데이터로 정의된다. 따라서 외부로부터 열 등이 가해져 OTP 록 비트 레지스터(500)가 리셋되는 경우에도 OTP 록 비트 레지스터(500)는 프로그램 금지 데이터를 유지한다.
도 4는 OTP 록 비트 레지스터가 가변 저항 메모리 셀로 구현될 경우의 록 비트 레지스터 데이터 변경 방법을 나타내는 흐름도이다. 도 4를 참조하면, OTP 록 비트 레지스터(500)는 초기값으로 프로그램 금지 데이터를 저장한다(S110). 프로그램 금지 상태에서는 OTP 블록에 저장된 데이터의 변경이 금지된다.
초기 상태가 보호 상태이기 때문에 OTP 블록에 데이터를 기입하고자 하는 벤더(Vendor)에게는 히든 코드(Hidden code)가 제공될 수 있다. 벤더는 히든 코드를 입력함으로써 OTP 록 비트 레지스터(500)가 프로그램 허가 데이터를 저장하도록 변경할 수 있다(S120). 더욱 자세히 설명하면, 벤더는 히든 코드를 OTP 모드 컨트롤러(400)에 인가한다. OTP 모드 컨트롤러(400)는 히든 코드에 응답하여 OTP 록 비트 레지스터(500)가 프로그램 허가 데이터를 저장하도록 지시한다(S130).
OTP 모드 컨트롤러(400)는 OTP_MODE 신호를 어드레스 디코더(200)에 인가한다. 따라서, OTP 블록이 선택될 수 있다. 또한, OTP 모드 컨트롤러(400)는 OTP_PROT 신호를 쓰기 드라이버(600)에 인가하지 않는다(또는 비활성화된 OTP_PROT 신호를 쓰기 드라이버(600)에 인가한다). 따라서, 쓰기 드라이버(600)는 OTP 블록에 대한 프로그램 동작을 수행할 수 있다(S140).
OTP 블록에 대한 프로그램이 끝난 후에, 외부로부터 보호 명령이 인가된다(S150). OTP 모드 컨트롤러(400)는 보호 명령에 응답하여 OTP 록 비트 레지스터(500)가 프로그램 금지 데이터를 저장하도록 한다(S160). 따라서, OTP 블록에 저장된 데이터가 보호될 수 있다.
외부로부터 OTP 블록에 저장된 데이터를 변경하려는 허가받지 않은 시도에 의해 OTP 록 비트 레지스터(500)가 초기화된 경우에도(S170), OTP 록 비트 레지스터에 저장된 데이터는 보호 상태를 지시한다(S110). 따라서, 히든 코드를 갖고 있지 않은 허가받지 않은 자는 OTP 블록에 저장된 데이터를 변경할 수 없다.
도 5는 래치형 전류 감지증폭기를 이용한 기본적인 E-Fuse 회로를 나타내는 도면이다. 본 발명에 따른 OTP 록 비트 레지스터(500)는 E_FUSE를 이용하여 구현될 수 있다.
도 5를 참조하면, E-Fuse(F1)와 저항(R1)의 각 일단은 외부 전원전압(VCC)에 연결된다. 컷팅 제어신호(EFUSE_CUT)에 의해 제어되는 컷팅 드라이버 트랜지스터(MN1)의 드레인은 E-Fuse(F1)의 타단에 연결된다.
트랜지스터들(M1,M2,M3,M4)은 노드(A)와 노드(B)를 서로 반대의 상태로 만들어 주는 상보형 래치(Complementary Latch)를 구성한다. 초기에 파워-업(Power-Up)시 노드(A)와 노드(B)의 상태는 각 노드의 기생 부하(Parasitic Loading)에 따라 임의의 상태가 된다.
초기신호(INIT_SET)에 의해 제어되는 트랜지스터들(M5,M6)과 트랜지스터들(M3,M4)은 전류 감지증폭기를 구성한다. 예를 들어, 초기신호(INIT_SET)로서 반도체 메모리장치 내의 모드 레지스터 셋트(Mode Register Set, MRS)의 출력신호가 사용될 수 있다.
한편 노드(A)와 노드(B)의 초기전압을 정하기 위해, E-Fuse(F1)의 저항값보다 저항(R1)의 저항값이 크게 설정된다. E-Fuse(F1)와 저항(R1) 간의 저항값 차이에 의해 미세한 전류 차이가 발생하며, 이에 따라 트랜지스터들(M5,M6,M3,M4)에 의해 형성되는 전류 감지증폭기에 의해 미세한 전압차이가 노드(A)와 노드(B) 사이에 발생된다.
초기신호(INIT_SET)가 논리 "하이"로부터 논리 "로우"로 천이하면, 노드(A)와 노드(B) 간의 미세한 전압차이를 트랜지스터들(M1,M2,M3,M4)에 의해 구성되는 상보형 래치(Complementary Latch)가 증폭한다.
다음에, 컷팅 제어신호(EFUSE_CUT)가 논리 "하이"로 천이하면 컷팅 드라이버 트랜지스터(MN1)가 턴온되어 순간적으로 많은 전류가 흐르게 되어 E-Fuse(F1)가 끊어지게 되며, E-Fuse(F1)의 저항값이 저항(R1)의 저항값보다 커지게 된다.
그 이후에 초기신호(INIT_SET)가 논리 "하이"로 천이하면, 전류 감지증폭기가 동작하여 미세한 전압차이를 노드(A)와 노드(B) 사이에 발생시킨다. 초기신호(INIT_SET)가 논리 "로우"로 천이하면 트랜지스터들(M1,M2,M3,M4)에 의해 형성되는 상보형 래치(Complementary Latch)에 의해 노드(A) 및 노드(B)의 전압은 E-Fuse(F1)를 컷팅하기 전의 전압과는 반대가 된다. 이로써, 상보형 래치는 E-Fuse(F1)가 끊겼다는 정보를 저장하게 된다. 참고로, E-Fuse를 구동하는데 필요한 신호들은 OTP 모드 컨트롤러(400)에 의해 제공될 수 있다.
도 6은 OTP 록 비트 레지스터가 E-Fuse로 구현될 경우의 록 비트 레지스터 데이터 변경 방법을 나타내는 흐름도이다. 도 4를 참조하면, OTP 록 비트 레지스터(500)는 초기값으로 프로그램 허가 데이터를 저장한다(S210). 프로그램 허가 상태에서는 OTP 블록에 저장된 데이터의 변경이 가능하다.
초기 상태가 비보호 상태이기 때문에 OTP 블록에 데이터를 기입하고자 하는 벤더(Vendor)에게는 별도의 히든 코드(Hidden code)가 요구되지 않는다. OTP 모드 컨트롤러(400)는 OTP_MODE 신호를 어드레스 디코더(200)에 인가한다. 따라서, OTP 블록이 선택될 수 있다. 또한, OTP 모드 컨트롤러(400)는 OTP_PROT 신호를 쓰기 드라이버(600)에 인가하지 않는다(또는 비활성화된 OTP_PROT 신호를 쓰기 드라이버(600)에 인가한다). 따라서, 쓰기 드라이버(600)는 OTP 블록에 대한 프로그램 동작을 수행할 수 있다(S220).
OTP 블록에 대한 프로그램이 끝난 후에, E-Fuse가 컷팅된다(S230). 벤더는 E-Fuse를 컷팅하기 위한 명령을 OTP 모드 컨트롤러(400)에 인가함으로써 E-Fuse를 컷팅할 수 있다. E-Fuse의 컷팅에 의해 OTP 록 비트 레지스터(500)는 프로그램 금지 데이터를 저장한다(S240). 결국, OTP 블록에 저장된 데이터가 보호될 수 있다.
상술한 바와 같이, OTP 록 비트 레지스터(500)를 E-Fuse를 이용하여 구현함으로써 프로그램 금지 데이터가 외부로부터의 시도에 의해 프로그램 허가 데이터로 변경되지 않는다. 기본적으로, E-Fuse는 비가역적인 특성을 갖기 때문이다. 따라서, OTP 블록에 저장된 데이터가 보호될 수 있다. 결국, 반도체 메모리 장치의 보안성 및 신뢰성이 향상된다.
본 실시 예에 있어서, 래치형 전류 감지증폭기를 이용한 E-Fuse 회로가 설명되었지만, 본 발명의 범위는 이에 한정되지 않는다. 즉, E-Fuse 회로는 다양한 형태로 구현될 수 있다.
도 7은 본 발명에 따른 불휘발성 메모리 장치를 포함한 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다. 도 7을 참조하면, 컴퓨팅 시스템(700)은 프로세서(710), 메모리 컨트롤러(720), 입력 장치들(730), 출력 장치들(740), 불휘발성 메모리 장치(750), 그리고 주 기억 장치(760)를 포함한다. 도면에서 실선은 데이터 또는 명령이 이동하는 시스템 버스(System bus)를 나타낸다.
메모리 컨트롤러(720)와 불휘발성 메모리 장치(750)는 메모리 카드를 구성할 수 있다. 그리고, 프로세서(710), 입력 장치들(730), 출력 장치들(740), 그리고 주 기억 장치(760)는 메모리 카드를 기억 장치로 사용하는 호스트를 구성할 수 있다.
본 발명에 따른 컴퓨팅 시스템(700)은 입력 장치들(730)(키보드, 카메라 등)을 통해 외부로부터 데이터를 입력받는다. 입력된 데이터는 사용자에 의한 명령이거나 카메라 등에 의한 영상 데이터 등의 멀티 미디어 데이터일 수 있다. 입력된 데이터는 불휘발성 메모리 장치(750) 또는 주 기억 장치(760)에 저장된다.
프로세서(710)에 의한 처리 결과는 불휘발성 메모리 장치(750) 또는 주 기억 장치(760)에 저장된다. 출력 장치들(740)은 불휘발성 메모리 장치(750) 또는 주 기억 장치(760)에 저장된 데이터를 출력한다. 출력 장치들(740)은 디지털 데이터를 인간이 감지 가능한 형태로 출력한다. 예를 들어, 출력 장치(740)는 디스플레이 또는 스피커 등을 포함한다. 불휘발성 메모리 장치(750)에는 본 발명에 따른 OTP 보안 방법이 적용될 것이다. 불휘발성 메모리 장치(750)의 보안성이 향상됨에 따라 컴퓨팅 시스템(700)의 보안성도 이에 비례하여 향상될 것이다.
불휘발성 메모리 장치(750), 그리고/또는 메모리 컨트롤러(720)는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 불휘발성 메모리 장치(750) 그리고/또는 컨트롤러(720)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
비록 도면에는 도시되지 않았지만 컴퓨팅 시스템(700)의 동작에 필요한 전원을 공급하기 위한 전원 공급부(Power supply unit)가 요구됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 그리고, 컴퓨팅 시스템(700)이 휴대용 기기(Mobile device)인 경우, 컴퓨팅 시스템(700)의 동작 전원을 공급하기 위한 휴대용 배터리(Portable battery)가 추가로 요구될 것이다.
본 발명에 따른 반도체 메모리 시스템은 이동형 저장 장치로서 사용될 수 있다. 따라서, MP3, 디지털 카메라, PDA, e-Book의 저장 장치로서 사용될 수 있다. 또한, 디지털 TV나 컴퓨터 등의 저장 장치로서 사용될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

Claims (12)

  1. 보호 데이터를 저장하기 위한 단지 한번 프로그램 가능한 블록(이하, OTP 블록이라 칭함)을 포함하는 가변 저항 메모리 셀 어레이; 및
    상기 보호 데이터의 변경 가능 여부를 나타내는 OTP 록 상태 정보를 저장하기 위한 레지스터를 포함하고,
    상기 레지스터는 가변 저항 메모리 셀로 구성되며, 상기 OTP 록 상태 정보의 초기값은 프로그램 금지 상태로 설정되는 불휘발성 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 OTP 록 상태 정보를 참조하여 상기 OTP 블록에 저장된 상기 보호 데이터를 변경할 것인지 여부를 결정하는 OTP 모드 컨트롤러를 더 포함하는 불휘발성 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 OTP 모드 컨트롤러는 외부로부터의 히든 코드에 응답하여 상기 레지스터가 프로그램 허가 데이터를 저장하도록 하는 불휘발성 반도체 메모리 장치.
  4. 제 2 항에 있어서,
    상기 가변 저항 메모리 장치는 상기 OTP 블록을 선택하기 위한 어드레스 디코더를 더 포함하고,
    상기 OTP 모드 컨트롤러는 상기 레지스터가 프로그램 허가 데이터를 저장하는 경우, 상기 어드레스 디코더가 상기 OTP 블록을 선택하도록 제어하는 불휘발성 반도체 메모리 장치.
  5. 제 2 항에 있어서,
    상기 가변 저항 메모리 장치는 상기 OTP 블록을 프로그램하기 위한 쓰기 드라이버를 더 포함하고,
    상기 OTP 모드 컨트롤러는 상기 레지스터가 프로그램 허가 데이터를 저장하는 경우, 상기 쓰기 드라이버가 상기 OTP 블록을 프로그램하도록 제어하는 불휘발성 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 OTP 록 상태 정보는 프로그램 금지 데이터 또는 프로그램 허가 데이터인 불휘발성 반도체 메모리 장치.
  7. 보호 데이터를 저장하기 위한 단지 한번 프로그램 가능한 블록(이하, OTP 블록이라 칭함)을 포함하는 가변 저항 메모리 셀 어레이; 및
    상기 보호 데이터의 변경 가능 여부를 나타내는 OTP 록 상태 정보를 저장하기 위한 레지스터를 포함하고,
    상기 레지스터는 E-Fuse 장치로 구성되며, 상기 OTP 록 상태 정보의 초기값은 프로그램 허가 상태로 설정되는 불휘발성 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 OTP 록 상태 정보를 참조하여 상기 OTP 블록에 저장된 상기 보호 데이터를 변경할 것인지 여부를 결정하는 OTP 모드 컨트롤러를 더 포함하는 불휘발성 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 OTP 모드 컨트롤러는 외부로부터의 명령에 응답하여 상기 레지스터가 프로그램 금지 데이터를 저장하도록 하는 불휘발성 반도체 메모리 장치.
  10. 제 8 항에 있어서,
    상기 가변 저항 메모리 장치는 상기 OTP 블록을 선택하기 위한 어드레스 디코더를 더 포함하고,
    상기 OTP 모드 컨트롤러는 상기 레지스터가 프로그램 허가 데이터를 저장하는 경우, 상기 어드레스 디코더가 상기 OTP 블록을 선택하도록 제어하는 불휘발성 반도체 메모리 장치.
  11. 제 8 항에 있어서,
    상기 가변 저항 메모리 장치는 상기 OTP 블록을 프로그램하기 위한 쓰기 드라이버를 더 포함하고,
    상기 OTP 모드 컨트롤러는 상기 레지스터가 프로그램 허가 데이터를 저장하는 경우, 상기 쓰기 드라이버가 상기 OTP 블록을 프로그램하도록 제어하는 불휘발성 반도체 메모리 장치.
  12. 제 7 항에 있어서,
    상기 OTP 록 상태 정보는 프로그램 금지 데이터 또는 프로그램 허가 데이터인 불휘발성 반도체 메모리 장치.
KR1020100021897A 2010-03-11 2010-03-11 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치 KR20110102734A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100021897A KR20110102734A (ko) 2010-03-11 2010-03-11 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치
US13/032,848 US8547724B2 (en) 2010-03-11 2011-02-23 Nonvolatile memory device comprising one-time-programmable lock bit register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100021897A KR20110102734A (ko) 2010-03-11 2010-03-11 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20110102734A true KR20110102734A (ko) 2011-09-19

Family

ID=44559839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021897A KR20110102734A (ko) 2010-03-11 2010-03-11 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US8547724B2 (ko)
KR (1) KR20110102734A (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780660B2 (en) * 2010-06-08 2014-07-15 Chengdu Kiloway Electronics Inc. Spurious induced charge cleanup for one time programmable (OTP) memory
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9349773B2 (en) 2010-08-20 2016-05-24 Shine C. Chung Memory devices using a plurality of diodes as program selectors for memory cells
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10249379B2 (en) * 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10229746B2 (en) * 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10949415B2 (en) * 2011-03-31 2021-03-16 International Business Machines Corporation Logging system using persistent memory
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9007804B2 (en) * 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8691622B2 (en) 2012-05-25 2014-04-08 Micron Technology, Inc. Memory cells and methods of forming memory cells
US9135978B2 (en) 2012-07-11 2015-09-15 Micron Technology, Inc. Memory programming methods and memory systems
KR20140023609A (ko) * 2012-08-16 2014-02-27 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
KR102139327B1 (ko) 2012-11-15 2020-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9293196B2 (en) 2013-03-15 2016-03-22 Micron Technology, Inc. Memory cells, memory systems, and memory programming methods
TWI530954B (zh) 2013-11-22 2016-04-21 新唐科技股份有限公司 保護非揮發性記憶體中儲存之程式碼的裝置
WO2015136740A1 (en) * 2014-03-11 2015-09-17 Masahiro Takahashi Semiconductor memory device
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
CN106708650B (zh) 2015-11-17 2022-02-08 恩智浦美国有限公司 保护嵌入式非易失性存储器免受干扰
US10579290B2 (en) * 2016-03-23 2020-03-03 Winbond Electronics Corp. Option code providing circuit and providing method thereof
JP2018014050A (ja) * 2016-07-22 2018-01-25 東芝メモリ株式会社 メモリシステム
US10579377B2 (en) 2017-01-19 2020-03-03 International Business Machines Corporation Guarded storage event handling during transactional execution
US10452288B2 (en) 2017-01-19 2019-10-22 International Business Machines Corporation Identifying processor attributes based on detecting a guarded storage event
US10496292B2 (en) 2017-01-19 2019-12-03 International Business Machines Corporation Saving/restoring guarded storage controls in a virtualized environment
US10725685B2 (en) 2017-01-19 2020-07-28 International Business Machines Corporation Load logical and shift guarded instruction
US10732858B2 (en) 2017-01-19 2020-08-04 International Business Machines Corporation Loading and storing controls regulating the operation of a guarded storage facility
US10496311B2 (en) 2017-01-19 2019-12-03 International Business Machines Corporation Run-time instrumentation of guarded storage event processing
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
CN110489351B (zh) * 2018-05-14 2021-03-09 英韧科技(上海)有限公司 芯片指纹管理装置及安全芯片
US11977662B2 (en) * 2020-04-30 2024-05-07 Dell Products, L.P. One-time programmable features for storage devices
WO2022042836A1 (en) * 2020-08-26 2022-03-03 Telefonaktiebolaget Lm Ericsson (Publ) Verifiable one-time programmable memory device
CN112286468B (zh) * 2020-12-28 2021-03-16 湖北芯擎科技有限公司 一种存储器件的访问控制方法、装置及电子设备
US11528126B2 (en) 2021-02-16 2022-12-13 Google Llc Interface for revision-limited memory

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06119791A (ja) 1992-10-02 1994-04-28 Hitachi Ltd 半導体集積回路、及びマイクロコンピュータ
FR2781918B1 (fr) * 1998-07-31 2000-10-06 St Microelectronics Sa Memoire rom a correction par redondance
JP4040215B2 (ja) 1999-07-19 2008-01-30 株式会社東芝 不揮発性半導体メモリの制御方法
TW527604B (en) * 1998-10-05 2003-04-11 Toshiba Corp A memory systems
JP4079552B2 (ja) 1999-07-16 2008-04-23 富士通株式会社 不正コピーを防止した不揮発性半導体メモリ
JP3209733B2 (ja) * 1999-09-17 2001-09-17 富士通株式会社 不揮発性半導体記憶装置
US6462985B2 (en) * 1999-12-10 2002-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory for storing initially-setting data
JP2002269988A (ja) 2001-03-07 2002-09-20 Sharp Corp 不揮発性半導体記憶装置
US6480438B1 (en) * 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
JP3875621B2 (ja) 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置
KR100558486B1 (ko) 2003-07-14 2006-03-07 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 이 장치의 원 타임프로그래밍 제어방법
KR100632939B1 (ko) 2003-11-13 2006-10-12 삼성전자주식회사 오티피 블록이 포함된 플래시 메모리를 갖는 메모리 시스템
US20050177679A1 (en) * 2004-02-06 2005-08-11 Alva Mauricio H. Semiconductor memory device
KR100634356B1 (ko) * 2004-05-12 2006-10-16 삼성전자주식회사 메인 데이터를 안전하게 로딩하는 메모리 시스템 및 그것의 데이터 로딩 방법
US7130209B2 (en) * 2004-10-15 2006-10-31 Atmel Corporation Flexible OTP sector protection architecture for flash memories
JP5111839B2 (ja) 2005-12-14 2013-01-09 三星電子株式会社 相変化ｏｔｐメモリセルを含む不揮発性メモリ素子、システム及びその方法
KR100773398B1 (ko) 2005-12-14 2007-11-05 삼성전자주식회사 오티피 셀 어레이를 구비한 상 변화 메모리 장치
US7574576B2 (en) * 2006-12-22 2009-08-11 Spansion Llc Semiconductor device and method of controlling the same
US8392683B1 (en) * 2009-11-30 2013-03-05 Micron Technology, Inc. Dynamic range unlock or lock memory device and method to operate the same
KR101061313B1 (ko) * 2010-01-28 2011-08-31 주식회사 하이닉스반도체 보안 제어장치를 포함하는 반도체 메모리 장치

Also Published As

Publication number Publication date
US20110222330A1 (en) 2011-09-15
US8547724B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
KR20110102734A (ko) 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치
US9367255B2 (en) Storage device including variable resistance memory, flash memory and controller
US7457152B2 (en) Non-volatile memory devices and systems including phase-change one-time-programmable (OTP) memory cells and related methods
US6735546B2 (en) Memory device and method for temperature-based control over write and/or read operations
US7453722B2 (en) Phase change memory device and memory cell array thereof
US8976580B2 (en) Memory system and related method of operation
US7843741B2 (en) Memory devices with selective pre-write verification and methods of operation thereof
US7248494B2 (en) Semiconductor memory device capable of compensating for leakage current
US20150043266A1 (en) Enhanced temperature range for resistive type memory circuits with pre-heat operation
KR20080011080A (ko) 상 변화 메모리용 판독 방해 센서
KR20220044615A (ko) 플래시 메모리 장치의 해킹 방지 메커니즘
US20110063903A1 (en) Nonvolatile memory devices, systems having the same, and write current control methods thereof
JP2005149715A (ja) Ｏｔｐブロックが含まれたフラッシュメモリを有するメモリシステム
KR101987426B1 (ko) 불휘발성 메모리 모듈, 불휘발성 메모리 모듈을 포함하는 메모리 시스템, 그리고 불휘발성 메모리 모듈의 제어 방법
KR102216563B1 (ko) 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US10747448B2 (en) Reducing disturbance between adjacent regions of a memory device
KR101543434B1 (ko) 반도체 메모리 시스템의 제조 방법
TWI685844B (zh) 用於更新非揮發性記憶體中之一修整參數之技術
KR20140091961A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
JP5111839B2 (ja) 相変化ｏｔｐメモリセルを含む不揮発性メモリ素子、システム及びその方法
US20140340959A1 (en) Nonvolatile memory device and data processing method thereof
US20090046499A1 (en) Integrated circuit including memory having limited read
US20060164896A1 (en) Memory cell array biasing method and a semiconductor memory device
US7710767B2 (en) Memory cell array biasing method and a semiconductor memory device
KR20120015725A (ko) 전압 제어 방법 및 이를 이용한 메모리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid