JP5453078B2 - 不揮発性メモリの制御装置および制御方法 - Google Patents
不揮発性メモリの制御装置および制御方法 Download PDFInfo
- Publication number
- JP5453078B2 JP5453078B2 JP2009293100A JP2009293100A JP5453078B2 JP 5453078 B2 JP5453078 B2 JP 5453078B2 JP 2009293100 A JP2009293100 A JP 2009293100A JP 2009293100 A JP2009293100 A JP 2009293100A JP 5453078 B2 JP5453078 B2 JP 5453078B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- written
- write
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 95
- 238000000034 method Methods 0.000 title claims description 20
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Landscapes
- Engineering & Computer Science (AREA)
- Read Only Memory (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Human Computer Interaction (AREA)
Description
ROMには、製造段階でデータが書き込まれ、後から内容を書き換えることができないマスクROMと、データを書き込むことができるPROMがある。
PROMには、一度だけデータを書き込めるワンタイムPROMと、一定回数の消去と書き込みが可能なEPROMがある。
EPROMには、紫外線を利用してデータを消去するUV−EPROM、通常より高い電圧をかけてデータを消去するEEPROM、フラッシュメモリ、等がある。
フラッシュメモリは、従来のEEPROMと比べて高速なアクセスが可能であるが、ブロック単位で消去、書き込みを行う。NOR型フラッシュメモリ、NAND型フラッシュメモリの2種類に大別される。なお、フラッシュメモリはROMでもRAMでもないメモリとして分類される場合もある。
FeRAMは、電圧を加えることによって物質内の自発分極の方向を変化させてデータを記憶させる。
PRAMは、温度変化によって、ある種の物質の結晶相とアモルファス相を切り替えて、両者の状態の違いをデータの記憶に利用する。
本発明は、ドレインディスターブを防止するために、書き込みをする前に、読み出し電圧により不揮発性メモリセルを読み出し、“0”データのメモリセルに対しては書き込みを行わない。この読み出し動作は、既に不揮発性メモリ内に準備されている読み出し電圧を利用することにより、バッファーにプログラムデータをセットするのと同時に行うので、従来、書き込み前に読み出しシーケンスを追加することによって書き込みシーケンスの時間が増加していたのを防止する。
ステップS5で確定された書き込みデータが全て正常に不揮発性メモリアレイ5に書き込まれていれば、対応する書き込みデータは全て“1”に変更され、“0”であるデータはなくなる。しかし、不揮発性メモリアレイ5への書き込みが正常に行われず、“1”が読み出されたデータが存在すると、“1”に変更されずに“0”のままである書き込みデータが存在することになる。
書き込みデータが全て“1”である場合はステップS9に進み、そうでなければ、ステップS7に戻り、変更後の書き込みデータを不揮発性メモリアレイ5に書き込むように書き込み制御回路2に指示する。
一方、書き込み制御回路2は、この不揮発性メモリの制御装置の外部からプログラムデータを取り込むとともに、バッファー回路1に書き込みアドレス信号(Write Address)AAを出力する。
一方、書き込み制御回路2は、T2とT3の間のProgramDataLoad信号の立ち下がりのタイミングで、バッファー回路1にプログラムデータ信号(ProgramData)AAを出力し、外部から取り込んだプログラムデータを書き込む。
Claims (4)
- 不揮発性メモリの指定されたアドレスから読み出し電圧によりデータを読み出してバッファーに格納する読み出し制御回路と、
指定されたプログラムデータを前記読み出しと同時にバッファーに格納し、前記読み出されたデータのうち既に書き込まれているビットが存在すると、前記格納されたプログラムデータの対応するビットを書き込まないように変更し、変更されたプログラムデータを前記不揮発性メモリの前記指定されたアドレスに書き込む書き込み制御回路と、を備え、
書き込み前に読み出しシーケンスを追加することによる書き込みシーケンスの時間が増加しないように、書き込みをする前に、既に前記不揮発性メモリ内に準備されている読み出し電圧により、前記バッファーにプログラムデータをセットするのと同時に、前記不揮発性メモリセルを読み出し、書き込まれている(programmed)データのメモリセルに対しては書き込みを行わない
ことを特徴とする不揮発性メモリの制御装置。 - 前記不揮発性メモリに書き込まれたデータを読み出し電圧より高いベリファイ電圧で読み出し、読み出されたデータのうち既に書き込まれているビットに対応する前記変更されたプログラムデータのビットを書き込まないように変更し、まだ書き込まれていないデータが存在すると、前記不揮発性メモリに書き込むように前記書き込み制御回路に指示するベリファイ制御回路をさらに備える
ことを特徴とする請求項1に記載の不揮発性メモリの制御装置。 - 読み出し制御回路によって、不揮発性メモリの指定されたアドレスから読み出し電圧によりデータを読み出してバッファーに格納する過程と、
書き込み制御回路によって、指定されたプログラムデータを前記読み出しと同時にバッファーに格納し、前記読み出されたデータのうち既に書き込まれているビットが存在すると、前記格納されたプログラムデータの対応するビットを書き込まないように変更し、変更されたプログラムデータを前記不揮発性メモリの前記指定されたアドレスに書き込む過程と、を有し、
書き込み前に読み出しシーケンスを追加することによる書き込みシーケンスの時間が増加しないように、書き込みをする前に、既に前記不揮発性メモリ内に準備されている読み出し電圧により、前記バッファーにプログラムデータをセットするのと同時に、前記不揮発性メモリセルを読み出し、書き込まれている(programmed)データのメモリセルに対しては書き込みを行わない
ことを特徴とする不揮発性メモリの制御方法。 - ベリファイ制御回路によって、前記不揮発性メモリに書き込まれたデータを読み出し電圧より高いベリファイ電圧で読み出し、読み出されたデータのうち既に書き込まれているビットに対応する前記変更されたプログラムデータのビットを書き込まないように変更し、まだ書き込まれていないデータが存在すると、前記不揮発性メモリに書き込むように前記書き込み制御回路に指示する過程をさらに有する
ことを特徴とする請求項3に記載の不揮発性メモリの制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009293100A JP5453078B2 (ja) | 2009-12-24 | 2009-12-24 | 不揮発性メモリの制御装置および制御方法 |
KR1020100028657A KR101418957B1 (ko) | 2009-12-24 | 2010-03-30 | 불휘발성 메모리 제어 장치 및 그것의 제어 방법 |
US12/914,131 US8446768B2 (en) | 2009-12-24 | 2010-10-28 | Control device for nonvolatile memory and method of operating control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009293100A JP5453078B2 (ja) | 2009-12-24 | 2009-12-24 | 不揮発性メモリの制御装置および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011134389A JP2011134389A (ja) | 2011-07-07 |
JP5453078B2 true JP5453078B2 (ja) | 2014-03-26 |
Family
ID=44346954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009293100A Active JP5453078B2 (ja) | 2009-12-24 | 2009-12-24 | 不揮発性メモリの制御装置および制御方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5453078B2 (ja) |
KR (1) | KR101418957B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101375658B1 (ko) * | 2012-08-20 | 2014-03-18 | 주식회사 안랩 | 프로그램 정보변경 보호장치 및 프로그램 정보변경 보호방법 |
US9093143B2 (en) | 2013-03-22 | 2015-07-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of controlling the same |
KR20180096845A (ko) * | 2017-02-20 | 2018-08-30 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
KR20200091712A (ko) * | 2019-01-23 | 2020-07-31 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 컨트롤러 및 이들의 동작 방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5387636A (en) * | 1977-01-12 | 1978-08-02 | Hitachi Ltd | Memory write unit |
JPS54156442A (en) * | 1978-05-31 | 1979-12-10 | Toshiba Corp | Data write-in method ror rewritable non-volatile semiconductor memory device |
JPS59135698A (ja) * | 1983-01-21 | 1984-08-03 | Hitachi Ltd | Eeprom装置 |
US4578777A (en) * | 1983-07-11 | 1986-03-25 | Signetics Corporation | One step write circuit arrangement for EEPROMS |
JPS62289999A (ja) * | 1986-06-09 | 1987-12-16 | Toshiba Corp | デ−タの書込方法 |
JPH01144297A (ja) * | 1987-11-30 | 1989-06-06 | Nippon Denso Co Ltd | Eeprom装置 |
JPH06231589A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | 不揮発性メモリ |
JPH0764868A (ja) * | 1993-08-24 | 1995-03-10 | Melco:Kk | 記憶更新装置 |
US5841696A (en) * | 1997-03-05 | 1998-11-24 | Advanced Micro Devices, Inc. | Non-volatile memory enabling simultaneous reading and writing by time multiplexing a decode path |
KR100674454B1 (ko) * | 2000-02-16 | 2007-01-29 | 후지쯔 가부시끼가이샤 | 비휘발성 메모리 |
JP2003007074A (ja) * | 2001-06-21 | 2003-01-10 | Toshiba Corp | 不揮発性半導体メモリ |
JP2003150458A (ja) * | 2001-11-14 | 2003-05-23 | Matsushita Electric Ind Co Ltd | 障害検出装置、障害検出方法、プログラム及びプログラム記録媒体 |
JP4063615B2 (ja) * | 2002-08-30 | 2008-03-19 | Necエレクトロニクス株式会社 | 不揮発性メモリおよびその書き込み処理方法 |
JP4285082B2 (ja) * | 2003-05-27 | 2009-06-24 | ソニー株式会社 | 記憶装置 |
KR100673025B1 (ko) * | 2006-01-24 | 2007-01-24 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 |
-
2009
- 2009-12-24 JP JP2009293100A patent/JP5453078B2/ja active Active
-
2010
- 2010-03-30 KR KR1020100028657A patent/KR101418957B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2011134389A (ja) | 2011-07-07 |
KR101418957B1 (ko) | 2014-07-15 |
KR20110074408A (ko) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9959931B2 (en) | Programming a memory device in response to its program history | |
JP5086972B2 (ja) | 不揮発性半導体記憶装置のためのページバッファ回路とその制御方法 | |
KR100926195B1 (ko) | 불휘발성 반도체 기억 장치 | |
US7907463B2 (en) | Non-volatile semiconductor storage device | |
US7616496B2 (en) | Charge trap type non-volatile memory device and program method thereof | |
US20170110193A1 (en) | Nonvolatile semiconductor memory device | |
JP3672435B2 (ja) | 不揮発性メモリ装置 | |
WO2008094899A2 (en) | Memory device architectures and operation | |
US6330186B2 (en) | Non-volatile semiconductor memory device having electrically programable memory matrix array | |
US20180336954A1 (en) | Flash memory storage device and operating method thereof | |
JP2004095001A (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶装置組込システムおよび不良ブロック検出方法 | |
JP5453078B2 (ja) | 不揮発性メモリの制御装置および制御方法 | |
JP4980914B2 (ja) | 半導体装置およびその制御方法 | |
KR102119179B1 (ko) | 반도체 장치 및 그 동작 방법 | |
US20090122616A1 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
US7274595B2 (en) | Nonvolatile memory device for storing data and method for erasing or programming the same | |
US10714190B2 (en) | Page buffer circuit and nonvolatile storage device | |
JP2007122640A (ja) | 記憶装置 | |
US7944758B2 (en) | Non-volatile memory device and method for copy-back thereof | |
CN114758707A (zh) | 用于存储器的程序暂停和恢复的控制方法与控制器 | |
WO2007043133A1 (ja) | 半導体装置およびその制御方法 | |
JPH05290585A (ja) | 電気的に書き込み可能な不揮発性メモリ | |
JP2009064494A (ja) | メモリ制御回路、半導体集積回路、不揮発性メモリのベリファイ方法 | |
JP5092006B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
KR20100027781A (ko) | 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5453078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |