CN114758707A - 用于存储器的程序暂停和恢复的控制方法与控制器 - Google Patents

用于存储器的程序暂停和恢复的控制方法与控制器 Download PDF

Info

Publication number
CN114758707A
CN114758707A CN202210301825.1A CN202210301825A CN114758707A CN 114758707 A CN114758707 A CN 114758707A CN 202210301825 A CN202210301825 A CN 202210301825A CN 114758707 A CN114758707 A CN 114758707A
Authority
CN
China
Prior art keywords
voltage
select gate
gate line
programming
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210301825.1A
Other languages
English (en)
Inventor
杜智超
王瑜
李海波
姜柯
田野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210301825.1A priority Critical patent/CN114758707A/zh
Publication of CN114758707A publication Critical patent/CN114758707A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it

Abstract

一种用于存储器阵列的控制方法，该控制方法包括：在编程阶段中对存储器阵列的位单元进行编程；以及在放电阶段中对存储器阵列的位单元进行放电；其中，编程阶段包括：利用多个编程电压脉冲对存储器阵列的位单元进行编程；其中，放电阶段包括：隔离存储器阵列的位单元的选择线；以及生成对存储器阵列的位单元的编程电压脉冲；其中，编程阶段可以是在放电阶段之后通过暂停命令被暂停到暂停阶段的；其中，暂停命令是在多个编程电压脉冲中的一个编程电压脉冲期间接收的。

Description

用于存储器的程序暂停和恢复的控制方法与控制器
本公开是申请日为2020年05月19日、申请号为202080001162.0、发明名称为“用于存储器的程序暂停和恢复的控制方法与控制器”的国际专利申请的分案申请。
技术领域
概括地说，本发明涉及控制方法和控制器，以及更具体地说，本发明涉及用于存储器的程序暂停和恢复的控制方法与控制器。
背景技术
半导体存储器广泛地用于诸如蜂窝电话、数码照相机、个人数字助理、医疗电子设备、移动计算设备和非移动计算设备的各种电子设备。非易失性存储器允许信息被存储和保持。非易失性存储器的示例包括闪存(例如，NAND型和NOR型闪存)和电可擦除可编程只读存储器(电可擦除可编程只读存储器、EEPROM)等。
在非易失性存储器中，每个存储元件被配置为存储电荷、电压或其它电参数，以表示在从浮栅晶体管形成的多个位单元(或存储元件)中的数据。程序操作通常在多个存储单元的组或页面中发生。读操作可以在存储单元的页面中或在较小的一组存储单元中发生。但是，在每个页面中单元的数量增加的情况下，可能需要一接收到读命令就立即暂停程序操作。
因此，有必要改进现有技术。
发明内容
因此，本发明的主要目的是提供用于存储器的程序暂停和恢复的控制方法和控制器，以改善现有技术的缺点。
本发明的实施例公开了用于存储器阵列的控制方法，该控制方法包括：在编程阶段中对存储器阵列的位单元进行编程；以及在放电阶段中对存储器阵列的位单元进行放电；其中，编程阶段包括：利用多个编程电压脉冲对存储器阵列的位单元进行编程；其中，放电阶段包括：隔离存储器阵列的位单元的选择线；以及生成对存储器阵列的位单元的编程电压脉冲；其中，编程阶段可以是在放电阶段之后通过暂停命令被暂停到暂停阶段的；其中，暂停命令是在多个编程电压脉冲中的一个编程电压脉冲期间接收的。
本发明的实施例还公开了用于对存储器阵列进行编程的控制器，用于对存储器阵列进行编程的控制器包括：存储单元，其被配置为存储程序代码；以及处理单元，其被配置为执行以下步骤：在编程阶段中对存储器阵列的位单元进行编程；以及在放电阶段中对存储器阵列的位单元进行放电；其中，编程阶段包括：利用多个编程电压脉冲对存储器阵列的位单元进行编程；其中，放电阶段包括：隔离存储器阵列的位单元的选择线；以及生成对存储器阵列的位单元的编程电压脉冲；其中，编程阶段可以是在放电阶段之后通过暂停命令被暂停到暂停阶段的。
附图说明
在阅读了以下在各个附图和绘图中示出的优选实施例的详细说明之后，本发明的这些和其它目的对于本领域的普通技术人员无疑将变得显而易见。
图1是现有技术中用于存储器阵列的编程过程的波形的示意图。
图2是现有技术中用于存储器阵列的编程过程中的暂停的波形的示意图。
图3是现有技术中在编程过程中的编程电压脉冲的波形的示意图。
图4是根据本发明的实施例的用于存储器阵列的编程过程的波形的示意图。
图5A和图5B是根据本发明的实施例的用于存储器阵列的编程过程的波形的示意图。
图6是根据本发明的实施例的用于存储系统的编程过程60的示意图。
图7是根据本发明的实施例的存储系统70的示意图。
具体实施方式
遍及说明书和所附权利要求书使用某些术语来指代特定的组件。如本领域技术人员将认识到的，制造商可以通过不同的名称来指代组件。本文档不打算在名称不同但功能相同的组件之间进行区分。在以下描述和权利要求中，术语“包括”和“包含”是以开放方式来使用的，因此应当被解释为意指“包括但不限于”。此外，术语“耦合”旨在意指间接或直接的电连接。因此，如果一个设备电连接到另一个设备，则该连接可以是通过直接电连接，或者是通过经由其它设备和连接的间接电连接。“大致”意味着在可接受的误差预算内，本领域技术人员可以在一定的误差预算内解决技术问题，以及基本上实现技术效果。
虽然本文描述了许多实施例，但是所描述的实施例中的至少一些实施例促进针对电子存储设备的程序暂停/恢复操作。换句话说，可以临时地或永久地暂停在非易失性存储器(NVM)处正在处理的编程(或其它等效物)操作，以便允许在NVM处处理一个或多个其它存储器存取操作(例如，读取、擦除、部分程序等等)。如本文所使用的，术语“程序操作”包括在NVM上保持值(数字或模拟)或者保持表示值的状态的任何操作。其它程序(或等效物)操作的一些示例包括但不限于在NVM上刻录、存储、写入和设置持久值。本文中对程序操作的引用包括其它等效的或类似的操作。本文中对“暂停”的引用包括其它等效的或类似的术语，包括但不限于中止、中断、排队和延迟。
存储器包括存储器阵列，所述存储器阵列包括许多页面的存储元件。每个存储元件被配置为存储电荷、电压或其它电参数以表示数据。但是，在每个页中的单元的数量的增加的情况下，编程时间也增加。因此，在其中存储器在每个编程命令之间可以为读命令提供服务的处于空闲的间隔在减小，以及问题在于当存储器正在执行编程命令时需要暂停命令。
更具体而言，图1是针对现有技术中的存储器阵列的编程过程的波形的示意图。如可以看出的，编程过程包括处于多个编程阶段中的多个编程电压脉冲，其中多个编程电压脉冲的电压是通过值ispp来增加的。此外，要求验证阶段来验证编程是否成功。
换句话说，编程过程可以是使用递增的电压脉冲来执行的，该递增的电压脉冲将值的电压电平递增地增加到每个电压脉冲，这将在ispp的值中的电压电平增加以将逻辑0或1存储在存储器阵列的位单元(存储单元)中，直到通过验证为止。如果然后验证失败，则施加另一个具有较高电压电平的编程电压脉冲(第二编程电压的脉冲，在验证失败之前施加的较低的电平电压为第一编程电压)以对存储器阵列的位单元进行编程。
此外，随着对存储器阵列的位单元的组进行编程，可以执行程序暂停操作以暂停在存储元件的给定页面上的程序(或者写入或其它等效的)操作，以便从存储元件中的一个存储元件中读取数据。在暂停程序操作之前，存储与当前程序操作相对应的编程电压脉冲计数，以便使存储器阵列空闲(器可以为被中断的命令服务，诸如读命令)，然后继续进行到编程阶段，其中编程电压脉冲的电压电平是基于在暂停之前存储的编程电压脉冲计数。
图2是现有技术中在针对存储器阵列的编程过程中的暂停操作的波形的示意图。如可以看出的，当执行编程过程时接收到暂停命令，存储器阵列将为到其它页面的读取请求服务，然后恢复以继续地进行编程过程。
但是，当在一个编程电压脉冲期间暂停编程过程时，对编程过程的恢复可能导致编程沟道为负。换句话说，关于正常程序，位单元的这些门限电压Vt在时间上左移。结果，孔(空穴)将在沟道中以及还在电荷捕获层(存储元件中包含了电荷俘获层)中累积。此外，暂停时间越长，将导致越多的累积，即使未很好地对位单元进行编程，这使位单元在恢复之后更易于通过首次验证。
另一方面，如果读命令是在队列中以及是在编程过程完成之后执行的，则读取时间将是悬而未决的，直到页面完成编程和验证为止。因此，读取延时将随着页面的位单元的数量增加而增加。
例如，图3是现有技术中在编程过程中的编程电压脉冲的波形的示意图。如图3中所示，由存储器阵列接收到暂停命令，在恢复之后的第一验证很容易通过，这是因为与不具有暂停的门限电压Vt(以粗线示出)相比，对门限电压Vt进行了偏移(以虚线示出)。这将使在程序之后的读取具有更多的失败位。
与现有技术不同，当存储器在编程阶段中接收暂停命令时，本发明的控制方法在编程阶段之后通过插入放电阶段来执行针对存储器阵列的编程过程。从而，改善在编程过程中的错误的出错率。
具体而言，请参考图4，图4是根据本发明的实施例，用于存储器阵列的编程过程的波形的示意图。如可以看出的，将跟随一个编程电压脉冲(第一编程电压的脉冲)的清理电压脉冲(放电电压的脉冲)冲激到存储器阵列，然后存储器阵列将编程阶段转移到暂停阶段，以为其它存储请求服务。
实际上，清理电压脉冲的电压以及其脉冲宽度可以是根据不同的利用场景来可调节的。在一实施例中，清理电压脉冲的电压及其脉冲宽度可以是通过预先确定、校准、通过映射表确定、或者相应地调整以适合实际场景的固定值，其中该实际场景对应于电压、电流、温度、使用年限或者它们的组合。本领域技术人员可以相应地进行对决策规则的修改和变更，以及不受限于此。
为了实现对产生清理电压脉冲的要求，图5A根据本发明的实施例示出了用于存储器阵列的编程过程的波形的示意图。如图5A中所示，底部选择栅极线是在放电阶段(第一编程电压之后)启用的，这可以释放孔以及防止对位单元进行错误编程。
如可以看出的，存储器阵列的位单元的接口包括顶部选择栅极线tsg、底部选择栅极线bsg、电荷捕获线、共源极线和p阱线。在编程阶段，输入编程波形以逻辑0或逻辑1的形式存储数据。但是，存储器阵列的接口并不限于上文，以及本领域技术人员可以根据在整个系统中的存储器阵列进行修改和变更。
此外，图5B根据本发明的实施例示出用于存储器阵列的编程过程的波形的示意图。如图5B中所示，可以在编程阶段的结束之前(第一编程电压的脉冲下降完成之前)提早启用底部选择栅极线(这里的启用底部选择栅极线代表向底部选择栅极线施加底部栅极线电压)。也就是说，放电阶段可以与编程阶段短暂地重叠，以节省从编程阶段到暂停阶段的过渡时间。
编程过程的操作可以概括为编程过程60，如图6所示。编程过程60包括以下步骤：
步骤600：开始。
步骤602：在编程阶段中生成多个编程电压脉冲以对位单元进行编程，以及在验证阶段中执行对位单元的验证。
步骤604：当在编程电压脉冲期间接收到暂停命令时，生成对位单元的清理电压脉冲。
步骤606：暂停编程过程，以及转换到暂停阶段。
步骤608：当完成其它请求时，恢复编程过程的其余部分。
步骤610：结束。
在步骤602中，可以将编程过程60修改为具有验证阶段，以依次跟随多个编程阶段。例如，在一实施例中，编程过程60可以包括第一编程阶段、第二编程阶段，然后是验证阶段。
在步骤604中，在完成对编程电压脉冲的一次验证之后，暂停命令可以被修改为要排队；也就是说，暂停阶段可以是从编程阶段或验证阶段转换的。但是，在步骤608中，应当继续地执行编程过程的其余部分。例如，如果存储器阵列在编程阶段中被暂停，则在步骤608中，以验证阶段来开始编程过程的其余部分；如果存储器阵列在验证阶段被暂停，则步骤608中以编程阶段来开始编程过程的其余部分。
此外，在步骤604中，可以通过虚设的编程电压脉冲、虚设的编程命令、或者可以将孔放电到针对存储系统暂停的编程过程中的位单元的其它方式，来生成清理电压脉冲。
编程过程60的详细操作可以参考前述的描述，为简洁起见，在此不再叙述。
图7是根据本发明的实施例的存储系统70的示意图。存储系统70包括：存储器阵列72，其被配置为存储以逻辑0或逻辑1的形式的数据；以及控制器74，其被配置为接收外部命令以及切换波形以控制存储器阵列72。底部选择栅极线是由用于切换波形或接收外部命令的控制器74启用的。在一实施例中，控制器74可以包括处理器和存储单元。存储单元可以存储程序代码，以指示处理器执行切换本发明的波形的功能。此外，处理器可以是处理单元、应用处理器(AP)或数字信号处理器(DSP)，其中处理单元可以是中央处理单元(CPU)，图形处理单元(GPU)或张量处理单元(TPU)，以及不限于此。存储单元可以是存储器，该存储器可以是非易失性存储器，诸如电可擦除可编程只读存储器(EEPROM)或闪存，以及不限于此。
在一实施例中，存储系统70可以通过生成虚设的编程命令，在放电阶段生成编程波形。在一实施例中，编程电压脉冲中的每个编程电压脉冲可以跟随有虚设的编程命令。值得注意的是，本发明并不限于生成对存储器的位单元的虚设的编程电压脉冲，以及本领域技术人员可以例如通过使能底部选择栅极线来适当地对位单元进行放电，或者组合上文所提及的方法的优点。控制的方法是对于本领域技术人员已知的，为简洁起见，在此不再叙述。
此外，当存储器被暂停的使用并不仅限于读取。实际上，本领域技术人员可以根据不同的利用场景，利用其它存储器存取请求以及分别与其它存储器存取请求相对应的操作来代替读命令和读操作。
值得注意的是，上文所述的实施例被利用用于说明本发明的概念。本领域技术人员可以相应地进行修改和变更，以及不限于此。因此，只要在编程阶段之后插入放电阶段，以避免在编程过程中被累积到存储器阵列的位单元的孔被暂停用于存储系统，则满足本申请的要求。
综上所述，通过避免在编程过程中累积到位单元的孔被暂停用于存储系统，用于本申请的存储器的程序暂停和恢复的控制方法和控制器具有减少在编程过程中的失败位计数的优点，这可以增加存储器的稳健性。
本领域技术人员将容易地观察到的是，在保持本发明的教导的同时，可以对设备和方法进行多种修改和变更。因此，以上公开内容应当被解释为仅由所附权利要求书的边界和界限来限定。

Claims (28)

1.一种存储系统，包括：
存储器阵列；
控制器；所述控制器耦合至所述存储器阵列，并且被配置为：
控制向字线施加第一编程电压以对所述存储器阵列中的存储元件进行编程操作，所述存储元件耦合至所述字线；以及响应于接收到暂停命令，控制在施加所述第一编程电压之后向所述字线施加放电电压。
2.根据权利要求1所述的存储系统，其特征在于，所述控制在施加所述第一编程电压之后向所述字线施加放电电压，包括：
控制在施加所述第一编程电压的脉冲下降完成后向所述字线施加放电电压。
3.根据权利要求1所述的存储系统，其特征在于，所述控制在施加所述第一编程电压之后向所述字线施加放电电压，包括：
控制在施加所述第一编程电压的脉冲下降过程中向所述字线施加放电电压。
4.根据权利要求1所述的存储系统，其特征在于，所述放电电压用于对所述存储元件进行放电。
5.根据权利要求1所述的存储系统，其特征在于，所述存储系统还包括：底部选择栅极线；所述底部选择栅极线耦合到所述存储器阵列；
所述控制器进一步被配置为：响应于接收到所述暂停命令，控制向所述底部选择栅极线施加底部选择栅极线电压；
所述放电电压的脉冲与所述底部选择栅极线电压的脉冲存在重叠。
6.根据权利要求5所述的存储系统，其特征在于，所述放电电压的脉冲在所述底部选择栅极线电压的脉冲下降之前下降。
7.根据权利要求6所述的存储系统，其特征在于，所述放电电压的脉冲的下降阶段与所述底部选择栅极线电压的脉冲的下降阶段不重叠。
8.根据权利要求2所述的存储系统，其特征在于，所述存储系统还包括：顶部选择栅极线、底部选择栅极线；所述顶部选择栅极线、底部选择栅极线均耦合到所述存储器阵列；
所述控制器进一步被配置为：响应于接收到所述暂停命令，控制向所述顶部选择栅极线施加顶部选择栅极线电压，向所述底部选择栅极线施加底部选择栅极线电压；
所述底部选择栅极线电压的脉冲与所述顶部选择栅极线电压的脉冲同时上升。
9.根据权利要求8所述的存储系统，其特征在于，所述放电电压的脉冲与所述底部选择栅极线电压的脉冲同时上升。
10.根据权利要求1所述的存储系统，其特征在于，所述第一编程电压大于所述放电电压。
11.根据权利要求1所述的存储系统，其特征在于，所述暂停命令包括读取命令。
12.根据权利要求1所述的存储系统，其特征在于，所述控制器进一步被配置为：
响应于由所述暂停命令引起的操作的完成，控制向所述字线施加第二编程电压。
13.根据权利要求12所述的存储系统，其特征在于，所述第二编程电压大于所述第一编程电压。
14.根据权利要求12所述的存储系统，其特征在于，所述控制器进一步被配置为：
响应于由所述暂停命令引起的操作的完成，在施加所述第二编程电压之前，控制向所述字线施加验证电压。
15.一种用于存储器阵列的操作方法，包括：
向字线施加第一编程电压以对所述存储器阵列中的存储元件进行编程操作，所述存储元件耦合到字线；以及
响应于接收到暂停命令，在施加所述第一编程电压之后向所述字线施加放电电压。
16.根据权利要求15所述的方法，其特征在于，所述响应于接收到暂停命令，在施加所述第一编程电压之后向所述字线施加放电电压，包括：
响应于接收到暂停命令，在施加所述第一编程电压的脉冲下降完成后向所述字线施加放电电压。
17.根据权利要求15所述的方法，其特征在于，所述响应于接收到暂停命令，在施加所述第一编程电压之后向所述字线施加放电电压，包括：
响应于接收到暂停命令，在施加所述第一编程电压的脉冲下降过程中向所述字线施加放电电压。
18.根据权利要求15所述的方法，其特征在于，所述放电电压用于对所述存储元件进行放电。
19.根据权利要求15所述的方法，其特征在于，所述方法还包括：
响应于接收到所述暂停命令，控制向耦合到所述存储器阵列的底部选择栅极线施加底部选择栅极线电压；
所述放电电压的脉冲与所述底部选择栅极线电压的脉冲存在重叠。
20.根据权利要求19所述的方法，其特征在于，所述放电电压的脉冲在所述底部选择栅极线电压的脉冲下降之前下降。
21.根据权利要求20所述的方法，其特征在于，所述放电电压的脉冲的下降阶段与所述底部选择栅极线电压的脉冲的下降阶段不重叠。
22.根据权利要求16所述的方法，其特征在于，所述方法还包括：
响应于接收到所述暂停命令，控制向耦合到所述存储器阵列的顶部选择栅极线、底部选择栅极线施加顶部选择栅极线电压、底部选择栅极线电压；
所述底部选择栅极线电压的脉冲与所述顶部选择栅极线电压的脉冲同时上升。
23.根据权利要求22所述的方法，其特征在于，所述放电电压的脉冲与所述底部选择栅极线电压的脉冲同时上升。
24.根据权利要求15所述的方法，其特征在于，所述第一编程电压大于所述放电电压。
25.根据权利要求15所述的方法，其特征在于，所述暂停命令包括读取命令。
26.根据权利要求15所述的方法，其特征在于，所述方法还包括：
响应于由所述暂停命令引起的操作的完成，向所述字线施加第二编程电压。
27.根据权利要求26所述的方法，其特征在于，所述第二编程电压大于所述第一编程电压。
28.根据权利要求26所述的方法，其特征在于，所述方法还包括：
响应于由所述暂停命令引起的操作的完成，在施加所述第二编程电压之前，向所述字线施加验证电压。
CN202210301825.1A 2020-05-19 2020-05-19 用于存储器的程序暂停和恢复的控制方法与控制器 Pending CN114758707A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210301825.1A CN114758707A (zh) 2020-05-19 2020-05-19 用于存储器的程序暂停和恢复的控制方法与控制器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2020/091037 WO2021232233A1 (en) 2020-05-19 2020-05-19 Control method and controller of program suspending and resuming for memory
CN202080001162.0A CN111758131B (zh) 2020-05-19 2020-05-19 用于存储器的程序暂停和恢复的控制方法与控制器
CN202210301825.1A CN114758707A (zh) 2020-05-19 2020-05-19 用于存储器的程序暂停和恢复的控制方法与控制器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080001162.0A Division CN111758131B (zh) 2020-05-19 2020-05-19 用于存储器的程序暂停和恢复的控制方法与控制器

Publications (1)

Publication Number Publication Date
CN114758707A true CN114758707A (zh) 2022-07-15

Family

ID=72711866

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210301825.1A Pending CN114758707A (zh) 2020-05-19 2020-05-19 用于存储器的程序暂停和恢复的控制方法与控制器
CN202080001162.0A Active CN111758131B (zh) 2020-05-19 2020-05-19 用于存储器的程序暂停和恢复的控制方法与控制器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080001162.0A Active CN111758131B (zh) 2020-05-19 2020-05-19 用于存储器的程序暂停和恢复的控制方法与控制器

Country Status (4)

Country Link
US (3) US10978158B1 (zh)
CN (2) CN114758707A (zh)
TW (1) TWI727857B (zh)
WO (2) WO2021232233A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023070612A1 (en) * 2021-10-30 2023-05-04 Yangtze Memory Technologies Co., Ltd. Memory device and program operation thereof
KR20230068683A (ko) * 2021-11-11 2023-05-18 삼성전자주식회사 서스펜드 동작 검사 방법

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3858060A (en) * 1973-06-07 1974-12-31 Ibm Integrated driver circuit
US4344154A (en) * 1980-02-04 1982-08-10 Texas Instruments Incorporated Programming sequence for electrically programmable memory
JPH0442495A (ja) * 1990-06-07 1992-02-13 Mitsubishi Electric Corp 半導体記憶装置
EP0757356B1 (en) * 1995-07-31 2001-06-06 STMicroelectronics S.r.l. Flash EEPROM with controlled discharge time of the word lines and source potentials after erase
US5822252A (en) * 1996-03-29 1998-10-13 Aplus Integrated Circuits, Inc. Flash memory wordline decoder with overerase repair
JPH10333636A (ja) * 1997-03-31 1998-12-18 Mitsubishi Electric Corp プラズマディスプレイパネル
US7116593B2 (en) * 2002-02-01 2006-10-03 Hitachi, Ltd. Storage device
US6930925B2 (en) * 2003-10-14 2005-08-16 Atmel Corporation Suspend-resume programming method for flash memory
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
US7042765B2 (en) * 2004-08-06 2006-05-09 Freescale Semiconductor, Inc. Memory bit line segment isolation
DE602005020414D1 (de) * 2005-01-12 2010-05-20 Infineon Technologies Ag Pulsgesteuerter Wortleitungstreiber
KR100723772B1 (ko) * 2005-03-28 2007-05-30 주식회사 하이닉스반도체 개선된 프로그램 동작 성능을 가지는 플래쉬 메모리 소자의페이지 버퍼 및 그것의 프로그램 동작 제어 방법
KR100723488B1 (ko) * 2005-06-16 2007-05-31 삼성전자주식회사 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법
KR100739254B1 (ko) * 2006-02-08 2007-07-12 주식회사 하이닉스반도체 프로그램 동작의 패일을 감소시키는 플래시 메모리 장치의페이지 버퍼 회로 및 그 프로그램 동작 방법
JP4989927B2 (ja) * 2006-06-23 2012-08-01 三星電子株式会社 負電位放電回路
KR100871698B1 (ko) * 2007-01-26 2008-12-08 삼성전자주식회사 비휘발성 메모리 장치의 고전압 레귤레이터
US7656731B2 (en) * 2007-03-30 2010-02-02 Qualcomm, Incorporated Semi-shared sense amplifier and global read line architecture
US8154259B2 (en) * 2007-07-25 2012-04-10 Agiga Tech Inc. Capacitor save energy verification
US8320191B2 (en) * 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
KR100933852B1 (ko) * 2007-12-28 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
WO2011001562A1 (ja) * 2009-06-30 2011-01-06 パナソニック株式会社 半導体集積回路
US9021158B2 (en) * 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
JP5746201B2 (ja) * 2009-11-05 2015-07-08 ラムバス・インコーポレーテッド インターフェースクロックマネージメント
US8054684B2 (en) * 2009-12-18 2011-11-08 Sandisk Technologies Inc. Non-volatile memory and method with atomic program sequence and write abort detection
JP2012058860A (ja) * 2010-09-06 2012-03-22 Toshiba Corp メモリシステム
KR101682189B1 (ko) * 2011-01-04 2016-12-05 삼성전자주식회사 플래시 메모리 장치 및 그것의 워드라인 전압 발생 방법
US8547750B2 (en) * 2011-04-07 2013-10-01 Micron Technology, Inc. Methods and devices for memory reads with precharged data lines
WO2013013247A2 (en) * 2011-07-21 2013-01-24 BioStar Systems Organic liquid fertilizer and process of making
KR20130136343A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR101881366B1 (ko) * 2012-06-04 2018-07-24 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
KR101976452B1 (ko) * 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
KR20140144990A (ko) * 2013-06-12 2014-12-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9812200B2 (en) * 2014-07-08 2017-11-07 Adesto Technologies Corporation Concurrent read and write operations in a serial flash device
TW201629955A (zh) 2014-10-26 2016-08-16 Neo半導體股份有限公司 用於提供三維整合揮發記憶體與動態隨機存取記憶體之記憶裝置之方法與設備
KR20160071951A (ko) * 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9543023B2 (en) * 2015-01-23 2017-01-10 Sandisk Technologies Llc Partial block erase for block programming in non-volatile memory
US9666257B2 (en) * 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
US9578054B1 (en) * 2015-08-31 2017-02-21 Newman H-R Computer Design, LLC Hacking-resistant computer design
US9911500B2 (en) 2016-04-18 2018-03-06 Sandisk Technologies Llc Dummy voltage to reduce first read effect in memory
US10528286B2 (en) * 2016-11-11 2020-01-07 Sandisk Technologies Llc Interface for non-volatile memory
CN108122582B (zh) * 2016-11-29 2023-01-03 三星电子株式会社 非易失性存储器装置的操作方法和存储器控制器
US11114173B2 (en) * 2016-12-29 2021-09-07 SK Hynix Inc. Semiconductor memory device and method of operating the same
KR102639697B1 (ko) * 2017-01-09 2024-02-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
KR20180085419A (ko) * 2017-01-18 2018-07-27 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR102420161B1 (ko) * 2017-12-01 2022-07-12 삼성전자주식회사 메모리 컨트롤러 및 그것의 제어 방법
US10984863B2 (en) * 2018-04-20 2021-04-20 Arm Limited Error detection and correction circuitry
KR102505929B1 (ko) * 2018-04-25 2023-03-06 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11056190B2 (en) * 2018-11-18 2021-07-06 NEO Semiconductor, Inc. Methods and apparatus for NAND flash memory
US11049579B2 (en) * 2018-11-18 2021-06-29 Fu-Chang Hsu Methods and apparatus for NAND flash memory
US10957402B2 (en) * 2019-01-28 2021-03-23 Micron Technology, Inc. High-voltage shifter with degradation compensation
KR20200109820A (ko) * 2019-03-14 2020-09-23 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US10665306B1 (en) * 2019-04-08 2020-05-26 Sandisk Technologies Llc Memory device with discharge voltage pulse to reduce injection type of program disturb
KR20200126609A (ko) * 2019-04-30 2020-11-09 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그래밍 방법
US11081187B2 (en) * 2019-12-11 2021-08-03 SanDiskTechnologies LLC Erase suspend scheme in a storage device

Also Published As

Publication number Publication date
CN111758131A (zh) 2020-10-09
WO2021233324A1 (en) 2021-11-25
US11250914B2 (en) 2022-02-15
US20210366552A1 (en) 2021-11-25
TWI727857B (zh) 2021-05-11
WO2021232233A1 (en) 2021-11-25
CN111758131B (zh) 2022-03-15
TW202145233A (zh) 2021-12-01
US11676663B2 (en) 2023-06-13
US20220139462A1 (en) 2022-05-05
US10978158B1 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
US11664077B2 (en) Nonvolatile semiconductor memory device which performs improved erase operation
US11915759B2 (en) Memory system for restraining threshold variation to improve data reading
KR101407361B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US7821837B2 (en) Reprogrammable nonvolatile memory devices and methods
US7072224B2 (en) Nonvolatile memory and method of erasing for nonvolatile memory
CN107785049B (zh) 半导体存储装置及存储器系统
JP4262033B2 (ja) 半導体集積回路
US11676663B2 (en) Control method and controller of program suspending and resuming for memory
US8081517B2 (en) Solid state storage system for uniformly using memory area and method controlling the same
JP5453078B2 (ja) 不揮発性メモリの制御装置および制御方法
US20090122616A1 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
TWI813886B (zh) 3d nand快閃記憶體的控制方法和控制器
KR20070105140A (ko) 낸드 플래시 메모리 장치의 소거방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination