CN107958685B - 阻变存储装置及其选择性写入电路和操作方法 - Google Patents

Abstract

阻变存储装置可以包括存储单元阵列和选择性写入电路。存储单元阵列可以包括耦接在多个字线与多个位线之间的多个阻变存储单元。基于针对写入操作所提供的输入数据的逻辑电平，选择性写入电路可以确定是否对计划要执行下一写入操作的存储单元执行预读取/比较操作。选择性写入电路可以根据预读取/比较操作的确定结果来控制存储单元阵列的写入操作。

Description

阻变存储装置及其选择性写入电路和操作方法

相关申请的交叉引用

本申请要求2016年10月14日在韩国知识产权局提交的韩国专利申请第10-2016-0133319号的优先权，其全部内容通过引用合并于此。

技术领域

各个实施例总体而言可以涉及半导体装置，且更具体而言涉及阻变存储装置及其选择性写入电路和操作方法。

背景技术

阻变存储装置可以是存储装置，该存储装置通过改变设置在一对电极之间的数据储存材料层的电阻状态来将数据储存在数据储存材料层中。阻变存储装置利用由电压或电流导致的数据储存材料层的电阻改变。

阻变存储装置的示例可以包括相变随机存取存储器(PRAM)。PRAM的单位存储单元可以包含访问元件和由相变材料制成的数据储存材料层。当预设电压被施加到字线以将数据写入(编程)到PRAM中以及写入脉冲被施加到位线时，数据储存材料层的电阻状态可以从低电阻状态变为高电阻状态，或反之亦然。例如，数据储存材料层的相可以从晶态变为非晶态，或反之亦然。

阻变存储装置的写入操作所需要的电流量可能是决定阻变存储装置的操作性能和效率的重要因素。

因此，重要的是使写入操作所需的电流量最小化。

发明内容

在本公开的一个实施例中，阻变存储装置可以包括存储单元阵列和选择性写入电路。存储单元阵列可以包括耦接在多个字线与多个位线之间的多个阻变存储单元。选择性写入电路可以基于针对写入操作所提供的输入数据的逻辑电平，确定是否对计划要执行下一写入操作的存储单元执行预读取/比较操作。选择性写入电路可以根据预读取/比较操作的确定结果来控制存储单元阵列的写入操作。

在本公开的一个实施例中，选择性写入电路可以包括预读取控制电路、读取电路、比较电路和写入电路。预读取控制电路可以基于输入数据的逻辑电平和读取命令产生读取使能信号。读取电路可以响应于读取使能信号，读取储存在计划要执行下一写入操作的存储单元中的数据以及输出读取数据。比较电路可以根据读取数据与输入数据的比较结果产生写入控制信号。写入电路可以响应于写入控制信号来操作。

在本公开的一个实施例中，公开了一种阻变存储装置的操作方法，所述阻变存储装置包括存储电路和被配置成将数据写入存储电路中的选择性写入电路，所述方法可以包括：基于输入数据的逻辑电平和读取命令，经由选择性写入电路产生读取使能信号。所述方法可以包括：当读取使能信号被使能时，通过读取储存在计划要执行下一写入操作的存储单元中的数据来输出读取数据。所述方法可以包括：根据读取数据与输入数据的比较结果，产生写入控制信号。所述方法可以包括：响应于写入控制信号，控制写入操作。

下面在标题为“具体实施方式”的节段描述这些和其它特征、方面和实施例。

附图说明

从结合附图进行的以下详细描述可以更加清楚地理解本公开主题的上述和其它方面、特征和优点，在附图中：

图1是示出根据本公开的一个实施例的阻变存储装置的示例的图；

图2是示出根据本公开的一个实施例的预读取控制电路的示例的图；

图3至图5是示出根据本公开的实施例的存储单元的示例性配置的图；

图6是示出根据本公开的一个实施例的存储单元阵列的示例性配置的图；以及

图7至图11是示出根据本公开的实施例的电子装置的示例的图。

具体实施方式

将参照附图更加详细地描述本发明的各个实施例。附图是各个实施例(和中间结构)的示意图。如此，可以预期由于例如制造技术和/或容差导致的图示的配置和形状的变化。因此，所描述的实施例不应理解为限于本文所图示的具体配置和形状，而是可以包括不脱离如所附权利要求所限定的本发明的精神和范围的配置和形状方面的差异。

本文参照本发明的理想实施例的截面图和/或平面图来描述本发明。然而，本发明的实施例不应理解为限制本发明的概念。尽管将会示出和描述本发明的几个实施例，但是本领域技术人员将理解，在不脱离本发明的原则和精神的前提下可以在这些实施例中进行改变。

图1是说明根据一个实施例的阻变存储装置的示例的图。

参见图1，根据一个实施例的阻变存储装置10可以包括存储电路110和选择性写入电路120。

存储电路110可以包括存储单元阵列112、行选择电路114以及列选择电路116。

存储单元阵列112可以包括耦接在多个字线与多个位线之间的多个存储单元。存储单元可以是阻变存储单元,例如，PRAM存储单元。

在一个实施例中，存储单元阵列112可以包括多个区块，这是一个单位的存储单元阵列。每个区块可以包括耦接在多个字线与多个位线之间的多个阻变存储单元。区块可以包括包含多个存储单元的多个块。此外，存储单元阵列可以划分为多个页。可以以一页为基础对页执行阻变存储装置的写入操作，且可以同时对多个页执行写入操作。

构成存储单元阵列112的每个存储单元可以是每一个存储单元储存一比特位数据的单电平单元(SLC)，或者可以是每一个存储单元储存两比特位或多更比特位数据的多电平单元(MLC)。

行选择单元114和列选择单元116可以是地址解码器。行选择单元114可以接收地址信号以将地址信号解码和获得要访问的存储单元的行地址，例如，要访问的存储单元的字线地址。列选择单元116可以接收地址信号以将地址信号解码和获得要访问的存储单元的列地址,例如，要访问的存储单元的位线地址。

根据针对写入操作所提供的输入数据DIN的逻辑电平，选择性写入电路120可以基于预读取/比较操作的结果执行写入操作，或者可以在不执行预读取/比较操作的情况下执行写入操作。例如，如果输入数据DIN具有特定的逻辑电平，则选择性写入电路120可以省略预读取/比较操作。

预读取/比较操作可以是这样的操作，即读取储存在计划要执行下一写入操作的存储单元中的数据并且比较之前储存的数据与输入数据DIN。这里，输入数据DIN可以是当前接收的要写入存储单元中的数据。

选择性写入电路120可以基于预读取/比较操作的结果对存储单元执行写入操作。例如，只有当之前储存的数据与输入数据DIN不同时，才可以对存储单元执行写入操作。然而，在一个实施例中，只要输入数据DIN在被写入存储单元时具有消耗较大量电荷的逻辑电平，就可以执行预读取/比较操作。如果输入数据DIN在被写入存储单元时具有消耗较小量电荷的逻辑电平，则选择性写入电路120可以省略预读取/比较操作，并且在不执行预读取/比较操作的情况下执行写入操作。

在一个实施例中，选择性写入电路120可以包括预读取控制电路122、读取电路124、比较电路126以及写入电路128。

预读取控制电路122可以基于针对写入操作提供的输入数据DIN确定是否执行预读取操作。例如，预读取控制电路122可以响应于针对写入操作提供的输入数据DIN确定输入数据DIN的电平，以及可以响应于读取命令输出读取使能信号RB_EN。

在一个实施例中，预读取控制电路122可以在输入数据DIN具有第一电平时使能读取使能信号RB_EN，并且可以在输入数据DIN具有第二电平时禁止读取使能信号RB_EN。例如，读取使能信号RB_EN可以在“设置”数据被写入时被使能而在“复位”数据被写入时被禁止。

换言之，当输入数据DIN的逻辑电平是这样的逻辑电平，即在该逻辑电平被写入时消耗较大量的电荷时，预读取控制电路122可以使能读取使能信号RB_EN，并且当输入数据DIN的逻辑电平是这样的逻辑电平，即在该逻辑电平被写入时消耗较小量的电荷时，预读取控制电路122可以禁止读取使能信号RB_EN。

读取电路124可以响应于读取使能信号RB_EN来操作。当读取使能信号RB_EN被使能时，读取电路124可以基于将要执行下一写入操作的存储单元的单元数据输出读取数据PRD。例如，读取电路124可以基于由与将要执行下一写入操作的存储单元耦接的位线BL的电压电平所表示的单元数据，输出读取数据PRD。当读取使能信号RB_EN被禁止时，读取电路124可以不操作。

比较电路126可以通过比较读取数据PRD的逻辑电平和输入数据DIN的逻辑电平来产生写入控制信号WCON。

在一个实施例中，比较电路126可以在读取数据PRD的逻辑电平等于输入数据DIN的逻辑电平时禁止写入控制信号WCON，并且可以在读取数据PRD的逻辑电平与输入数据DIN的逻辑电平不同时使能写入控制信号WCON。

当读取使能信号RB_EN被禁止且读取数据PRD不从读取电路124提供时，比较电路126可以使能写入控制信号WCON。

写入电路128可以响应于写入控制信号WCON来操作。当写入控制信号WCON被使能时，写入电路128可以产生与输入数据DIN的逻辑电平相对应的写入脉冲并且将所产生的写入脉冲施加到位线BL。

在诸如PRAM的阻变存储装置中，“设置”数据写入操作中的功耗量可以比“复位”数据写入操作的功耗量大。在一个实施例中，在“设置”数据被写入阻变存储装置之前，读取使能信号RB_EN可以被使能以执行预读取操作。这里，只有当输入数据DIN的逻辑电平与读取数据PRD的逻辑电平不同时才可以执行预读取操作。当“复位”数据被写入阻变存储装置时，读取使能信号RB_EN可以被禁止，使得可以在不执行预读取操作的情况下执行写入操作。

阻变存储装置的读取操作中所需要的电荷量可以比某些数据的写入操作中所需要的电荷量大。因此，通过省略关于某些数据(例如，“复位”数据)的预读取操作，阻变存储装置可以降低功耗。

图2是示出根据一个实施例的预读取控制电路的示例的图。

参见图2，预读取控制电路122可以包括确定电路210和控制信号发生电路220。

确定电路210可以通过确定输入数据DIN的逻辑电平来产生确定信号DEF。在一个实施例中，预读取控制电路122可以包括至少一个反相器，但本公开不限于此。

控制信号发生电路220可以响应于确定信号DEF和读取命令RD，输出读取使能信号RB_EN。

在一个实施例中，当读取命令RD被使能时，如果确定信号DEF处在预设的电平，则控制信号发生电路220可以禁止读取使能信号RB_EN。当读取命令RD被禁止时，不管确定信号DEF的电平如何，控制信号发生电路220都可以禁止读取使能信号RB_EN。

在一个实施例中，控制信号发生电路220可以包括AND运算电路(例如，AND门)或者NAND运算电路(例如，NAND门)，但本公开不限于此。

在执行预读取操作时，当输入数据DIN的逻辑电平为特定的电平(例如，由高电阻状态所表示的逻辑电平)时，读取使能信号RB_EN可以被禁止。

例如，用来执行“设置”数据读取操作的电荷量可以是10pC，用来执行“设置”数据写入操作的电荷量可以是40pC。此外，用来执行“复位”数据读取操作的电荷量可以是8pC，用来执行“复位”数据写入操作的电荷量可以是6pC。

当不管要写入的数据的逻辑电平如何预读取操作总能在执行写入操作时被执行时，在下表1中示出用于执行预读取操作和写入操作两者的电荷总量。

[表1]

当在要写入的数据具有特定的电平(例如，由高电阻状态所表示的逻辑电平)的情况下省略预读取操作时，在下表2中示出用于执行预读取操作和写入操作两者的电荷总量。

[表2]

从上表中可以看出，当复位数据被写入时，可以通过省略预读取操作来降低总功耗。

一些预读取操作(例如，在输入数据DIN是“复位”数据时要执行的预读取操作)另外需要的电功率的节省可以提高PRAM的操作效率。

此外，还可以抑制因为预读取操作的重复而另外出现的电阻漂移，因而可以提高PRAM的可靠性和寿命。

图3至图5是示出根据实施例的存储单元的示例性配置的图。

图3示出包括串联耦接的储存节点SN和访问元件D的存储单元MC-1的示例。

储存节点SN可以包含电阻值根据施加的电流而改变的材料。访问元件D可以是垂直沟道晶体管。可选择地，访问元件D可以是水平沟道晶体管。

图4示出存储单元MC-2的示例，在存储单元MC-2中，储存节点SN与访问元件OTS串联耦接。这里，访问元件OTS可以是双向阈值切换器件。

图5示出存储单元MC-3的示例，在存储单元MC-3中，储存节点SN与访问元件TR串联耦接。这里，访问元件TR可以是晶体管。在一个实施例中，访问元件TR可以是MOS晶体管。例如，访问元件TR可以是垂直沟道MOS晶体管。

图6是示出根据一个实施例的存储单元阵列的示例性配置的图。

图6中所示的存储单元阵列112-1可以具有交叉点阵列结构。

例如，第一存储单元MC1可以被布置在第一接线L1与第二接线L2之间，且第二存储单元MC2可以被布置在第二接线L2与第三接线L3之间。

第二接线L2可以被布置在第一接线L1之上，第一接线L1布置在衬底(未示出)之上。第三接线L3可以被布置在第二接线L2之上。

第一存储单元MC1和第二存储单元MC2可以相对于第二接线L2对称，但本公开不限于此。

图7至图11是示出根据本公开的各个实施例的电子装置的示例的图。

图7是示出根据本公开的一个实施例的作为电子装置的处理器的示例的图。

参见图7，处理器30可以包括控制器310、算术运算单元320、储存单元330以及高速缓冲存储单元340。

控制器310可以响应于从外部装置提供的命令和数据信号来控制处理器30的总体操作，诸如命令解码、数据输入/输出和数据处理。

算术运算单元320可以根据经控制器310解码的命令来执行数个算术运算。算术运算单元320可以包括至少一个数学和逻辑单元(ALU)，但本公开不限于此。

储存单元330可以用作寄存器，并且可以将数据储存在处理器30中。储存单元330可以包括数据寄存器、地址寄存器、浮点寄存器和其它各种寄存器。储存单元330可以储存地址，该地址中储存有算术运算单元320中正在处理或要处理的数据。

储存单元330可以包括阻变存储装置，例如，储存单元330可以包括如图1中所示的选择性写入电路。因此，当执行使用较大量的电荷的写入操作时，储存单元330可以在执行预读取操作之后执行写入操作，而当执行使用较小量的电荷的写入操作时，储存单元330可以在不执行预读取操作的情况下执行写入操作。

高速缓冲存储单元340可以用作暂时储存空间。

图7中所示的处理器30可以是电子装置的中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、应用处理器(AP)等。

图8和图9是示出根据本技术精神的各个实施例的作为电子装置的数据处理系统的示例的图。

图8中所示的数据处理系统40可以包括处理器410、接口420、主存储装置430以及辅助存储装置440。

数据处理系统40可以执行输入、处理、输出、通信、储存等以执行一系列数据处理的操作，并且数据处理系统40可以是电子装置，诸如计算机服务器、个人便携式终端、便携式计算机、网络平板计算机、无线终端、移动通信终端、数字内容播放器、照相机、卫星导航系统、视频照相机、磁带录音机、远程信息处理设备、音频/视频(AV)系统或智能电视(TV)。

在一个实施例中，数据处理系统40可以是数据储存装置。数据处理系统40可以是盘式装置诸如硬盘、光学驱动器、固态盘或者数字化通用盘(DVD)，或者可以是卡式装置诸如通用串行总线(USB)存储器、安全数字(SD)卡、记忆棒、智能媒体卡、内部/外部多媒体卡或紧凑型闪存卡。

处理器410可以经由接口420在数据处理系统40与外部装置之间交换数据，并且处理器410可以执行总体操作，诸如将经由接口420从外部装置输入的命令的解码，以及系统中储存的数据的操作或比较。

接口420可以提供其中命令和数据在外部装置与数据处理系统40之间是可交换的环境。根据数据处理系统40的应用环境，接口420可以是人机接口装置，包括输入装置(例如，键盘、按键、鼠标、语音识别装置等)和输出装置(例如，显示器、扬声器等)，或者接口420可以是卡式接口装置或盘式接口装置(例如，集成驱动电子设备(IDE)、小型计算机系统接口(SCSI)、串行高级技术附件(SATA)、外部SATA(eSATA)、个人计算机存储卡(PCMCIA等)。

主存储装置430可以储存数据处理系统40的操作所需要的应用、控制信号、数据等，并且可以用作可以从辅助储存装置440传输程序或数据以执行程序的储存空间。可以利用阻变存储装置来实现主存储装置430。

辅助存储装置440可以是用于储存程序代码、数据等的空间，并且可以是高容量存储装置。例如，可以利用阻变存储装置来实现辅助存储装置440。

主存储装置430和辅助存储装置440可以包括图1中所示的选择性写入电路。因此，当执行使用较大量的电荷的写入操作时，主存储装置430和辅助存储装置440可以在执行预读取操作之后执行写入操作，而当执行使用较小量的电荷的写入操作时，主存储装置430和辅助存储装置440可以在不执行预读取操作的情况下执行写入操作。

图9中所示的数据处理系统50可以包括存储器控制器510和包括阻变存储装置的非易失性存储装置(NVM)520。

存储器控制器510可以响应于来自主机的请求来访问非易失性存储装置520。存储器控制器510可以包括处理器511、工作存储器513、主机接口(IF)515以及存储接口(IF)517。

处理器511可以控制存储器控制器510的总体操作。工作存储器513可以储存存储器控制器510的操作所需要的应用、数据、控制信号等。

主机接口515可以执行用于主机与存储器控制器510之间的数据和控制信号的交换的协议转换，存储接口517可以执行用于存储器控制器510与非易失性存储装置520之间的数据和控制信号的交换的协议转换。

在一个实施例中，非易失性存储装置520和/或工作存储器513可以包括图1中所示的选择性写入电路。因此，当执行使用较大量的电荷的写入操作时，非易失性存储装置520可以在执行预读取操作之后执行写入操作，而当执行使用较小量的电荷的写入操作时，非易失性存储装置520可以在不执行预读取操作的情况下执行写入操作。图9中所示的数据处理系统50可以用在便携电子装置的内部/外部存储卡或盘式装置中。数据处理系统50可以用作图像处理器和其它应用芯片组。

图10和图11是示出根据本公开的各个实施例的电子装置的示例的图。

图10中所示的电子装置60可以包括处理器601、存储器控制器603、非易失性存储装置(NVM)605、输入/输出(I/O)装置607以及功能模块600。

存储器控制器603可以响应于处理器601所提供的控制信号来控制非易失性存储装置605的数据处理操作，诸如写入操作和读取操作。

在非易失性存储装置605中被编程的数据可以响应于存储器控制器603和处理器601所提供的控制信号来经由I/O装置607输出。例如，I/O装置607可以包括显示装置、扬声器装置等。

在一个实施例中，非易失性存储装置605可以包括图1中所示的阻变存储装置，如图1中所示，阻变存储装置可以包括选择性写入电路。因此，当执行使用较大量的电荷的写入操作时，非易失性存储装置605可以在执行预读取操作之后执行写入操作，而当执行使用较小量的电荷的写入操作时，非易失性存储装置605可以在不执行预读取操作的情况下执行写入操作。

I/O装置607还可以包括输入装置，并且I/O装置607可以经由输入装置来输入用于控制处理器601的操作的控制信号或处理器601中要处理的数据。

在一个实施例中，存储器控制器603可以作为处理器601的一部分或者作为与处理器601独立的芯片组来实现。

功能模块600可以是可以执行根据图10所示的电子装置60的应用示例选中的功能的模块，并且图10中示出了作为功能模块600的示例的通信模块609和图像传感器611。

通信模块609可以提供电子装置60耦接到有线通信网络或无线通信网络以交换数据和控制信号的通信环境。

图像传感器611可以将光学图像转换为数字图像信号，并且将数字图像信号传输到处理器601和存储器控制器603。

当功能模块600包括通信模块609时，图10的电子装置60可以是便携式通信装置诸如无线通信终端。当功能模块600包括图像传感器611时，电子装置60可以是数字照相机、数字摄像机或数字照相机和数字摄像机中的任何一个所附接的电子系统(例如，个人计算机(PC)、膝上型计算机、移动通信终端等)。

电子装置60还可以包括通信模块609和图像传感器611两者。

图11中所示的电子装置70可以包括卡接口701、存储器控制器703以及非易失性存储装置(NVM)705。

图11是示出用作存储卡或智能卡的电子装置70的示例的图，且图11中所示的电子装置70可以是PC卡、多媒体卡、嵌入式多媒体卡、安全数字卡和通用串行总线(USB)驱动器中的一种。

卡接口701可以根据主机的协议，对主机与存储器控制器703之间的数据交换执行交互。在一个实施例中，卡接口701可以是可以支持在主机中使用的协议的硬件。可选择地，卡接口701可以是安装在支持用在主机中的协议的硬件中的软件，或者可以是信号传输方法。

存储器控制器703可以控制非易失性存储装置705与卡接口701之间的数据交换。

非易失性存储装置705可以采用图1中所示的阻变存储装置10，例如，阻变存储装置可以包括图1中所示的选择性写入电路。因此，当执行使用较大量的电荷的写入操作时，非易失性存储装置705可以在执行预读取操作之后执行写入操作，而当执行使用较小量的电荷的写入操作时，非易失性存储装置705可以在不执行预读取操作的情况下执行写入操作。

本发明的上述实施例意在说明出本发明而并非限制本发明。各种替换方案和等同方案都是可能的。本发明不限于本文所描述的实施例。本发明也不限于半导体器件的任何具体类型。其它添加、减少或修改相对于本公开是显而易见的且意图落入所附权利要求的范围之内。

Claims (19)

1.一种阻变存储装置，包括：

存储单元阵列，其包括耦接在多个字线与多个位线之间的多个阻变存储单元；以及

选择性写入电路，其被配置成：基于针对写入操作所提供的输入数据的逻辑电平，确定是否对计划要执行下一写入操作的存储单元执行预读取/比较操作，选择性写入电路根据预读取/比较操作的确定结果来控制存储单元阵列的写入操作，

其中，预读取/比较操作包括读取储存在计划要执行下一写入操作的存储单元中的数据和比较之前储存的数据与输入数据的操作。

2.根据权利要求1所述的阻变存储装置，其中，当输入数据的逻辑电平是需要阻变存储装置在写入输入数据时使用较大量电荷的逻辑电平时，选择性写入电路基于预读取/比较操作的结果执行写入操作，而当输入数据的逻辑电平是需要阻变存储装置在写入输入数据时使用较小量电荷的逻辑电平时，选择性写入电路在不执行预读取/比较操作的情况下执行写入操作。

3.根据权利要求1所述的阻变存储装置，其中，当输入数据是由存储单元的低电阻状态所表示的数据时，选择性写入电路基于预读取/比较操作的结果执行写入操作，而当输入数据是由存储单元的高电阻状态所表示的数据时，选择性写入电路在不执行预读取/比较操作的情况下执行写入操作。

4.根据权利要求1所述的阻变存储装置，其中，当预读取/比较操作的结果是存储单元中之前储存的数据的逻辑电平等于输入数据的逻辑电平时，选择性写入电路省略写入操作。

5.根据权利要求1所述的阻变存储装置，其中，当预读取/比较操作的结果是存储单元中之前储存的数据的逻辑电平与输入数据的逻辑电平不同时，选择性写入电路执行写入操作。

6.一种选择性写入电路，包括：

预读取控制电路，其被配置成基于输入数据的逻辑电平和读取命令产生读取使能信号；

读取电路，其被配置成响应于读取使能信号，读取储存在计划要执行下一写入操作的存储单元中的数据以及输出读取数据；

比较电路，其被配置成根据读取数据与输入数据的比较结果产生写入控制信号；以及

写入电路，其被配置成响应于写入控制信号来操作。

7.根据权利要求6所述的选择性写入电路，其中，预读取控制电路包括：

确定电路，其被配置成通过确定输入数据的逻辑电平来产生确定信号；以及

控制信号发生电路，其被配置成当读取命令被使能且确定信号处在预设的电平时禁止读取使能信号，并且当读取命令被禁止时禁止读取使能信号。

8.根据权利要求6所述的选择性写入电路，其中，预读取控制电路包括：

确定电路，其被配置成通过确定输入数据的逻辑电平来产生确定信号；以及

控制信号发生电路，其被配置成当在读取命令被使能的状态下确定信号不处在预设的电平时使能读取使能信号。

9.根据权利要求6所述的选择性写入电路，其中，当读取命令被使能且读取使能信号被禁止时，比较电路使能写入控制信号。

10.根据权利要求6所述的选择性写入电路，其中，当写入控制信号被使能时，写入电路产生与输入数据的逻辑电平相对应的写入脉冲。

11.根据权利要求6所述的选择性写入电路，其中，当写入控制信号被禁止时，写入电路不操作。

12.根据权利要求6所述的选择性写入电路，其中，当输入数据处在第一电平时，预读取控制电路使能读取使能信号。

13.根据权利要求12所述的选择性写入电路，其中，第一电平是由低电阻状态所表示的逻辑电平。

14.根据权利要求6所述的选择性写入电路，其中，当输入数据处在第二电平时，预读取控制电路禁止读取使能信号。

15.根据权利要求14所述的选择性写入电路，其中，第二电平是由高电阻状态所表示的逻辑电平。

16.一种阻变存储装置的操作方法，所述阻变存储装置包括存储电路和被配置成将数据写入存储电路中的选择性写入电路，所述方法包括：

基于输入数据的逻辑电平和读取命令，产生读取使能信号；

当读取使能信号被使能时，通过读取储存在计划要执行下一写入操作的存储单元中的数据来输出读取数据；

根据读取数据与输入数据的比较结果，产生写入控制信号；以及

响应于写入控制信号，控制写入操作。

17.根据权利要求16所述的方法，还包括通过确定输入数据的逻辑电平产生确定信号，其中，产生读取使能信号还包括：

当读取命令被使能且确定信号处在预设的电平时禁止读取使能信号，以及当读取命令被禁止时禁止读取使能信号；以及

当在读取命令被使能的状态下确定信号不处在预设的电平时，使读取使能信号使能。

18.根据权利要求16所述的方法，其中，产生写入控制信号还包括当读取命令被使能且读取使能信号被禁止时使能写入控制信号。

19.根据权利要求16所述的方法，其中，当写入控制信号被使能时，写入电路产生与输入数据的逻辑电平相对应的写入脉冲。

Images