JP2005340806A - バイポーラスイッチングｐｃｍｏ薄膜の形成方法及びシステム - Google Patents

バイポーラスイッチングｐｃｍｏ薄膜の形成方法及びシステム Download PDF

Info

Publication number
JP2005340806A
JP2005340806A JP2005141775A JP2005141775A JP2005340806A JP 2005340806 A JP2005340806 A JP 2005340806A JP 2005141775 A JP2005141775 A JP 2005141775A JP 2005141775 A JP2005141775 A JP 2005141775A JP 2005340806 A JP2005340806 A JP 2005340806A
Authority
JP
Japan
Prior art keywords
pcmo
layer
forming
thin film
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005141775A
Other languages
English (en)
Inventor
Tingkai Li
ティンカイ・リー
J Charneski Lawrence
ローレンス・ジェイ・チャネスキー
Wei-Wei Zhuang
ウェイウェイ・ザン
David R Evans
デイビッド・アール・エバンス
Sheng Teng Hsu
シェン・テン・スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005340806A publication Critical patent/JP2005340806A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

【課題】 バイポーラスイッチング特性を備えたＰＣＭＯ薄膜の形成方法を提供する。
【解決手段】 下部電極を形成する工程６０２と、超微細結晶ＰＣＭＯ層を堆積する第１堆積工程６０６と、多結晶ＰＣＭＯ層を堆積する第２堆積工程６０８と、バイポーラスイッチング特性を備える多層ＰＣＭＯ膜を形成する工程６１０と、を有する。更に好適には、ＰＣＭＯ膜上に上部電極を形成する工程６１２を有する。多結晶ＰＣＭＯ層が超微細結晶ＰＣＭＯ層の上部に形成されると、短いパルス幅の負電圧パルスで高抵抗状態に書き込むことができる。この多層ＰＣＭＯ膜は、短いパルス幅の正電圧パルスで低抵抗状態にリセットできる。同様に、超微細結晶ＰＣＭＯ層が多結晶ＰＣＭＯ層の上部に形成されると、短いパルス幅の正電圧パルスで高抵抗状態に書き込むことができ、短いパルス幅の負電圧パルスで低抵抗状態にリセットできる。
【選択図】 図６

Description

本発明は、集積回路（ＩＣ）の製造方法に関し、より詳細には、抵抗性ランダムアクセスメモリ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＲＲＡＭ）：ＲＲＡＭはシャープ株式会社の登録商標）に使用されるバイポーラスイッチング特性を備えたＰＣＭＯ（ＰｒｘＣａ１−ｘＭｎＯ３）薄膜、及び、関連する薄膜形成方法に関する。
ＰＣＭＯ（ＰｒｘＣａ１−ｘＭｎＯ３）等のペロブスカイト材料は、低電力、低動作電圧、高速、大容量メモリへの応用が可能な可逆的な抵抗スイッチング特性を示す。超微小な（ナノサイズの）ＰＣＭＯ材料は、モノポーラ（単極性）スイッチング特性を現し、他方において、結晶化したＰＣＭＯ材料は、バイポーラ（両極性）スイッチング特性を現すことが知られている。しかしながら、また、ＰＣＭＯ薄膜は、データ保持特性が弱いことも知られている。
完全に均一な電気的パルスによって抵抗変化が誘起される（ＥＰＩＲ）材料のメモリ抵抗素子は、比較的大振幅で短いパルスにより高抵抗状態に書き込まれ、長いパルス幅の電気的パルスにより低抵抗状態にリセットされるのみである。しかしながら、高電圧パルスの印加を重ねると、メモリ抵抗素子の電気的特性を劣化させる虞がある。更には、電源スパイクや電源電圧変動からメモリ状態を保護するために、メモリ抵抗素子の抵抗状態の書き込み及びリセットに、互いに逆極性（両極性）の短パルスを用いてＲＲＡＭメモリの書き込みを行うことが多くの場合好適である。
バイポーラスイッチング特性を備えた安定した材料を作り出すために、種々の方法が、例えば、結晶構造や酸素含有量の分布等の調整等が、提案されている。結晶構造において大きな違いのあるＰＣＭＯ膜において、バイポーラスイッチング特性を得ることができる。しかしながら、そのような結晶構造を、微小なメモリデバイスの極めて薄い膜に対して微細化して実現することは困難である。同様に、ＰＣＭＯ膜を膜中の上部側の酸素含有量が下部側より高くなるように形成することで、バイポーラスイッチング特性を得ることができる。例えば、当該結果は、アニーリング処理を用いることで簡単に実現できる。しかしながら、酸素はＰＣＭＯ等のＲＲＡＭ材料中において可動であるため、後続の製造工程や回路動作中においてデバイス温度が高くなると、酸素マイグレーションに起因する信頼性問題が生じる。
従って、バイポーラスイッチング特性を備えたＰＣＭＯ膜を作製可能な、高信頼度、低コスト、微細化容易なＰＣＭＯ薄膜の形成方法が開発されれば有益である。
本発明は、上記問題点に鑑みてなされたものであり、抵抗性ランダムアクセスメモリ装置（ＲＲＡＭ）に好適なＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）膜を提供すること、特に、バイポーラスイッチング特性を備えたＰＣＭＯ薄膜の形成方法を提供することを目的とする。更に、本発明は、ＭＯＣＶＤ手法を用いて、ＲＲＡＭに好適な超微細結晶（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）と多結晶の多層構造のＰＣＭＯ薄膜の堆積方法を提供する。結果として、本発明の多層工程により、ＲＲＡＭメモリ抵抗素子の信頼性が改善される。
上記目的を達成するための本発明に係るＰＣＭＯ薄膜の形成方法は、下部電極を形成する工程と、超微細結晶ＰＣＭＯ層を堆積する第１堆積工程と、多結晶ＰＣＭＯ層を堆積する第２堆積工程と、バイポーラスイッチング特性を備える多層ＰＣＭＯ膜を形成する工程と、を有することを特徴とする。更に好適には、前記ＰＣＭＯ膜上に上部電極を形成する工程を有する。
前記超微細結晶ＰＣＭＯ層は、３〜４０ｎｍの範囲にあるグレインサイズ（結晶粒度）の結晶粒を有し、膜厚が５〜１００ｎｍの範囲にある。前記多結晶ＰＣＭＯ層は、４０ｎｍ〜エピタキシャル（単結晶）の範囲にあるグレインサイズの結晶粒を有し、膜厚が５〜１００ｎｍの範囲にある。前記多層ＰＣＭＯ膜を形成する前記超微細結晶ＰＣＭＯ層と前記多結晶ＰＣＭＯ層の２重層の層数が２〜２０の範囲である。
前記多層ＰＣＭＯ膜は、前記超微細結晶ＰＣＭＯ層と前記多結晶ＰＣＭＯ層の膜厚を増加すると、全体の抵抗が大きくなり、前記高抵抗状態と前記低抵抗状態の抵抗比が増加し、前記パルス印加の電圧振幅が増加する。前記多層ＰＣＭＯ膜は、（総膜厚を一定に維持しつつ、）前記２重層の層数を減少させて、前記超微細結晶ＰＣＭＯ層と前記多結晶ＰＣＭＯ層の膜厚を増加すると、全体の抵抗がより低くなり、前記高抵抗状態と前記低抵抗状態の抵抗比が減少し、前記パルス印加の電圧振幅が増加する。
前記多結晶ＰＣＭＯ層が前記超微細結晶ＰＣＭＯ層の上部に形成されると、短いパルス幅の負電圧パルスで高抵抗状態に書き込むことができる。この多層ＰＣＭＯ膜は、短いパルス幅の正電圧パルスで低抵抗状態にリセットできる。同様に、前記超微細結晶ＰＣＭＯ層が前記多結晶ＰＣＭＯ層の上部に形成されると、短いパルス幅の正電圧パルスで高抵抗状態に書き込むことができ、短いパルス幅の負電圧パルスで低抵抗状態にリセットできる。
上述の本発明に係るＰＣＭＯ薄膜の形成方法の更なる詳細、及び、バイポーラスイッチング特性を備える多層ＰＣＭＯ薄膜キャパシタについて、以下に説明する。
本発明に係るＰＣＭＯ薄膜の形成方法（以下、適宜「本発明方法」と略称する）及び本発明に係るＰＣＭＯ薄膜キャパシタ（以下、適宜「本発明キャパシタ」と略称する）の実施形態を図面に基づいて説明する。
図１は、バイポーラスイッチング特性を備える本発明キャパシタの一実施形態における部分断面図である。本発明キャパシタ１００は、下部電極（ＢＥ）１０２を備え、下部電極（ＢＥ）１０２は、ｘがＴｉ、ＴｉＮ、または、ＴａＮ等であるＰｔ／ｘ／ＳｉＯ２／Ｓｉ及びＩｒ／ｘ／ＳｉＯ２／Ｓｉ等の積層体で形成される。下部電極１０２は、また、Ｐｔ、Ａｕ、または、Ｉｒでも形成される。バイポーラスイッチング特性を備える多層ＰＣＭＯ膜１０４が、下部電極１０２の上部に形成されている。多層ＰＣＭＯ膜１０４は、超微細結晶ＰＣＭＯ層１０８と多結晶ＰＣＭＯ層１１０を含む。上部電極（ＴＥ）１０６が、多層ＰＣＭＯ膜１０４の上部に形成されている。より具体的には、多層ＰＣＭＯ膜１０４を構成するＰＣＭＯ２重層（２重層のＰＣＭＯ膜）１０７は、多結晶ＰＣＭＯ層１１０の上部に超微細結晶ＰＣＭＯ層１０８を形成した構成となっている。
図２は、バイポーラスイッチング特性を備える本発明キャパシタの別実施形態における部分断面図である。この別実施形態では、ＰＣＭＯ２重層１０７の夫々において、多結晶ＰＣＭＯ層１１０が超微細結晶ＰＣＭＯ層１０８の上部に形成されている。
図１または図２の何れの形態にせよ、超微細結晶ＰＣＭＯ層１０８は、３〜４０ｎｍの範囲にあるグレインサイズ（結晶粒度）の結晶粒を有する。また、多結晶ＰＣＭＯ層１１０は、４０ｎｍ〜エピタキシャル（単結晶）の範囲にあるグレインサイズの結晶粒（単結晶の場合を含む）を有する。超微細結晶ＰＣＭＯ層１０８の各層の膜厚１１２は、５〜１００ｎｍの範囲にあり、多結晶ＰＣＭＯ層１１０の各層の膜厚１１４は、５〜１００ｎｍの範囲にある。また、多層ＰＣＭＯ膜１０４は、超微細結晶ＰＣＭＯ層１０８と多結晶ＰＣＭＯ層１１０の２重層１０７の第１の層数は、１〜２０の範囲を取り得る。尚、超微細結晶ＰＣＭＯ層１０８と多結晶ＰＣＭＯ層１１０の合計層数は必ずしも偶数である必要はない。典型的には、多層ＰＣＭＯ膜１０４は、多結晶ＰＣＭＯの含有量が全ＰＣＭＯ材料の少なくとも２０％であり、別実施例では、該多結晶ＰＣＭＯの含有量は、２０〜５０％の範囲内にある。
結果として、多層ＰＣＭＯ膜１０４は、下記のバイポーラスイッチング特性を備える。即ち、電圧振幅が±（２〜１０）Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、１０〜１０００ｋΩの範囲の高抵抗状態に、また、電圧振幅が±（２〜１０）Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、５００Ω〜１０ｋΩの範囲の低抵抗状態に、夫々なり得る。
多層ＰＣＭＯ膜１０４は、超微細結晶ＰＣＭＯ層１０８の膜厚１１２と多結晶ＰＣＭＯ層１１０の膜厚１１４を増加すると、全体の抵抗が大きくなり、上記高抵抗状態と低抵抗状態の抵抗比が増加し、電圧パルスの電圧振幅が増加する。多層ＰＣＭＯ膜１０４は、上記に代えて、超微細結晶ＰＣＭＯ層１０８と多結晶ＰＣＭＯ層１１０の夫々の膜厚の合計である多層ＰＣＭＯ膜１０４の総膜厚１１６を一定に維持しつつ、２重層１０７の第１の層数を減少させて、超微細結晶ＰＣＭＯ層１０８の膜厚１１２と多結晶ＰＣＭＯ層１１０の膜厚１１４を増加すると、全体の抵抗がより低くなり、上記高抵抗状態と低抵抗状態の抵抗比が減少し、電圧パルスの電圧振幅が増加する。
図１だけを参照すると、下部電極１０２の上部に超微細結晶ＰＣＭＯ層１０８を形成し、超微細結晶ＰＣＭＯ層１０８の上部に多結晶ＰＣＭＯ層１１０を形成した場合に、多層ＰＣＭＯ膜１０４は、下記のバイポーラスイッチング特性を備える。即ち、電圧振幅が−２Ｖ〜−１０Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、１０〜１０００ｋΩの範囲の高抵抗状態に、電圧振幅が＋２Ｖ〜＋１０Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、５００Ω〜１０ｋΩの範囲の低抵抗状態に、夫々なり得る。
次に、図２だけを参照すると、下部電極１０２の上部に多結晶ＰＣＭＯ層１１０を形成し、多結晶ＰＣＭＯ層１１０の上部に超微細結晶ＰＣＭＯ層１０８を形成した場合に、多層ＰＣＭＯ膜１０４は、下記のバイポーラスイッチング特性を備える。即ち、電圧振幅が＋２Ｖ〜＋１０Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、１０〜１０００ｋΩの範囲の高抵抗状態に、電圧振幅が−２Ｖ〜−１０Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、５００Ω〜１０ｋΩの範囲の低抵抗状態に、夫々なり得る。
更に、図１及び図２に示す多層ＰＣＭＯ膜１０４は、超微細結晶ＰＣＭＯ層１０８と多結晶ＰＣＭＯ層１１０の順序付け（積層順）に応じて、スイッチング極性が選択可能なバイポーラスイッチング特性を有するものと捉えることもできる。つまり、超微細結晶ＰＣＭＯ層１０８の上部に多結晶ＰＣＭＯ層１１０を形成する場合（図２参照）、抵抗スイッチング特性は、下記のようになる。即ち、負極性電圧パルスに応答して高抵抗状態に、正極性電圧パルスに応答して低抵抗状態に、夫々なり得る。更に、多結晶ＰＣＭＯ層１１０の上部に超微細結晶ＰＣＭＯ層１０８を形成する場合（図１参照）、抵抗スイッチング特性は、下記のようになる。即ち、正極性電圧パルスに応答して高抵抗状態に、負極性電圧パルスに応答して低抵抗状態に、夫々なり得る。
〈機能説明〉
ナノサイズの（超微小結晶）の結晶粒と完全に結晶化された（多結晶の）結晶粒の含有量が、多層ＰＣＭＯ膜のスイッチング特性に大いに影響を与える。実験結果によれば、ナノサイズ（超微小結晶）ＰＣＭＯ薄膜は、単極性スイッチング特性を現し、結晶化されたＰＣＭＯ薄膜は、バイポーラ（両極性）スイッチング特性を現す。それ故、ＲＲＡＭメモリセルにおいて、ナノサイズの（超微小結晶）の結晶粒と完全に結晶化された（多結晶の）結晶粒の含有量を調整することで、メモリセルは、単極性のパルス印加処理または両極性のパルス印加処理の何れかにより、書き込みが可能となる。更に、本発明キャパシタは、２重層の順序付けによって、非対称な構造となり、高い書き込み電圧を必要としない。本発明方法は、ＲＲＡＭに応用すべく、ナノサイズ（超微小結晶）ＰＣＭＯ薄膜と結晶化されたＰＣＭＯ薄膜を組み合わせて堆積する方法を提供するものである。
以下に、液体搬送式ＭＯＣＶＤ（有機金属化学的気相成長法）を用いた多層ＰＭＯ／ＣＭＯ及びＰＭＯ／ＣＭＯ超格子を備えたＰｒｘＣａ１−ｘＭｎＯ３薄膜の堆積に用いられる処理工程の例を示す。
前駆体溶液を準備する工程において、前駆体に、固体有機金属化合物であるＰｒ（ｔｈｄ）３、Ｃａ（ｔｈｄ）２、及び、Ｍｎ（ｔｈｄ）３を用い、有機溶媒に、ブチルエーテルとテトラグリムを用いる。基板（下部電極）は、Ｐｔ／（Ｐｔ、Ａｕ、または、Ｉｒ）／ＳｉＯ２／Ｓｉ、Ｉｒ／（Ｐｔ、Ａｕ、または、Ｉｒ）／ＳｉＯ２／Ｓｉである。
一般的に、Ｐｒ：Ｃａ：Ｍｎのモル比が、約（０．９：０．５：１）、約（０．９：０．６：１）、及び、約（１．０４：０．６２：１）であるＰｒ（ｔｈｄ）３、Ｃａ（ｔｈｄ）２、及び、Ｍｎ（ｔｈｄ）３を、容積比３：１でブチルエーテルとテトラグリムを混合した溶媒中に溶解する。前駆体溶液は、ＰＣＭＯ材料中の金属濃度が１リットル当たり０．１ｍｏｌである。前駆体溶液は、２２０〜３００℃の温度範囲において、流量計（水流計）を用いて０．１〜０．５ｍｌ／分の割合で、前駆体蒸気を生成するために気化器に注入される。前駆体蒸気の供給ラインは２３０〜３００℃の温度範囲に維持される。ナノサイズ（超微小結晶）ＰＣＭＯ薄膜と結晶化された（多結晶）ＰＣＭＯ薄膜を形成するための２つのＭＯＣＶＤ処理は、以下の要領で区別される。
〈ナノサイズＰＣＭＯ薄膜〉：処理Ａ
前駆体溶液のＰｒ：Ｃａ：Ｍｎの比が約１．０４：０．６２：１；
堆積温度及び圧力が夫々、３５０〜４２０℃と１〜５Ｔｏｒｒ；
酸素分圧が２０〜３０％；
気化器温度が２５０〜３００℃；
溶液搬送速度が０．１〜０．５ｍｌ／分；
堆積時間が所望の膜厚に依存して１〜３０分。
〈多結晶ＰＣＭＯ薄膜〉：処理Ｂ
前駆体溶液のＰｒ：Ｃａ：Ｍｎの比が約０．９：０．５：１；
堆積温度及び圧力が夫々、４２０〜５５０℃と１〜５Ｔｏｒｒ；
酸素分圧が２０〜３０％；
気化器温度が２２０〜２６０℃；
溶液搬送速度が０．１〜０．５ｍｌ／分；
堆積時間が所望の膜厚に依存して１〜３０分。
ナノサイズＰＣＭＯ薄膜の処理Ａと多結晶ＰＣＭＯ薄膜の処理Ｂを交互に繰り返すことで、ナノサイズＰＣＭＯ薄膜と多結晶ＰＣＭＯ薄膜の合成層が堆積される。
ＰＣＭＯ薄膜の組成がＸ線分析（ＥＤＸ：エネルギー分散型Ｘ線分析装置）により測定され、ＰＣＭＯ薄膜の位相がＸ線回折を用いて特定される。
〈実験結果〉
図３（ａ）及び（ｂ）は、夫々、ナノサイズＰＣＭＯ薄膜の処理Ａと多結晶ＰＣＭＯ薄膜の処理Ｂを用いて堆積したＰＣＭＯ薄膜のＸ線パターンを示す。図３（ａ）では、ＰＣＭＯ薄膜は、最初、４００℃で５分堆積し（処理Ａ）、引き続き、温度を１５分間５００℃に上昇させた（処理Ｂ）。図３（ａ）のＸ線パターンは、強い１１０、１１２、及び、３２１ＰＣＭＯピークを示しており、これは、高度に結晶化されたＰＣＭＯ薄膜が形成されていることを意味している。
図３（ｂ）では、ＰＣＭＯ薄膜は、最初、５００℃で５分堆積し（処理Ｂ）、引き続き、温度を１５分間４００℃に低下させた（処理Ａ）。図３（ｂ）のＸ線パターンは、より小さな１１０、１１２、及び、３２１ＰＣＭＯピークを示しており、これは、高度に結晶化されたＰＣＭＯ薄膜上に超微細結晶層が形成されていることを意味している。両処理を交替することにより、ナノサイズＰＣＭＯ薄膜と多結晶ＰＣＭＯ薄膜の合成層を形成でき、これにより、多層ＰＣＭＯ膜のデータ保持特性が改善される。
図４は、積層したナノサイズＰＣＭＯ薄膜と多結晶ＰＣＭＯ薄膜のＥＤＸパターンを示す。形成された多層ＰＣＭＯ膜の組成は、大体Ｐｒ０．７Ｃａ０．３Ｍｎ０．９５Ｏ３である。
図５は、超微小結晶と多結晶の積層構造を備えたＰＣＭＯ薄膜のスイッチング特性を示す。該ＰＣＭＯ薄膜は、最初、５００℃で５分堆積し、引き続き、温度を１５分間４００℃に低下させて最後の堆積をした。図３（ｂ）のＰＣＭＯ試料のＸ線パターンは、より小さな１１０、１１２、及び、３２１ピークを示している。当該ＰＣＭＯ薄膜は、バイポーラスイッチング特性のみを現している。印加パルスの時間を増加すると、抵抗変化率が増大する。更に、図５は安定したスイッチング特性をしている。ＰＣＭＯ薄膜中のＭｎ含有量を更に増加すると、スイッチング特性はより一層安定する。
図６は、本発明方法によるバイポーラスイッチング特性を備えたＰＣＭＯ薄膜の形成方法の概略を示すフローチャートである。尚、図６中、各工程には、説明を明瞭にするためにステップ番号を順に付してあるが、明記している以外は、図中の工程順に限定されるものではない。また、当該工程の一部は省略可能であり、或いは、並行して実行可能であり、或いは、上記工程順に制限されず実行可能である。本発明方法は、ステップ６００から開始する。
ステップ６０２において、下部電極が形成される。下部電極は、Ｐｔ、Ａｕ、Ｉｒ、または、Ｐｔ／ｘ／ＳｉＯ２／Ｓｉ或いはＩｒ／ｘ／ＳｉＯ２／Ｓｉ等の積層体により形成される。ここで、上記積層体中のｘはＴｉ、ＴｉＮ、ＴａＮを含むグループから選択される物質である。
ステップ６０４において、前駆体を用意する。ステップ６０６において、超微細結晶ＰＣＭＯ層を堆積し、ステップ６０８において、多結晶ＰＣＭＯ層を堆積する。別実施形態では、ステップ６０８は、ステップ６０６の前に行われる。典型的には、ステップ６０６とステップ６０８は、何れの実行順であっても、何回か反復される。
ステップ６１０において、バイポーラスイッチング特性を備えた多層ＰＣＭＯ薄膜が形成される。幾つかの実施形態では、ステップ６１０において、ＰＣＭＯ材料全体の多結晶含有量が少なくとも２０％となるように多層ＰＣＭＯ薄膜が形成される。ステップ６１２において、多層ＰＣＭＯ薄膜の上部に上部電極が形成される。
幾つかの実施形態では、ステップ６０６において、グレインサイズが３〜４０ｎｍの範囲にあり、膜厚が５〜１００ｎｍの範囲にある超微細結晶ＰＣＭＯ層を堆積する。同様に、ステップ６０８において、グレインサイズが４０ｎｍ〜エピタキシャル（単結晶）の範囲にあり、膜厚が５〜１００ｎｍの範囲にある多結晶ＰＣＭＯ層を堆積する。
別実施形態では、ステップ６０６において、第１の層数の超微細結晶ＰＣＭＯ層を、各層の膜厚が第１の膜厚で堆積し、ステップ６０８において、上記第１の層数の多結晶ＰＣＭＯ層を、各層の膜厚が第２の膜厚で堆積する。そして、ステップ６１０において、バイポーラスイッチング特性を備えた多層ＰＣＭＯ薄膜を形成する際に、超微細結晶ＰＣＭＯ層と多結晶ＰＣＭＯ層の２重層が上記第１の層数分形成される。２重層の上記第１の層数は、１〜２０の範囲を取り得る。
一実施形態では、ステップ６０４において、前駆体溶液を以下の要領で準備する。
容積比が約３：１でブチルエーテルとテトラグリムを含むグループから選択される溶媒中に、モル比が夫々約（０．９：０．５：１）、約（０．９：０．６：１）、及び、約（１．０４：０．６２：１）であるＰｒ（ｔｈｄ）３、Ｃａ（ｔｈｄ）２、及び、Ｍｎ（ｔｈｄ）３を導入して、ＰＣＭＯ材料１リットル当たり０．１ｍｏｌの濃度で溶解させる。
当該前駆体溶液を、２２０〜３００℃の温度範囲において、水流計を用いて０．１〜０．６ｍｌ／分の割合で、気化器に注入する。
そして、前駆体蒸気を、供給ラインを用いて、２３０〜３００℃の温度範囲で、堆積容器に導入する。
以下に示す処理は、ステップ６０６の超微細結晶ＰＣＭＯ層の堆積工程と、ステップ６０８の多結晶ＰＣＭＯ層の堆積工程の両方に共通である。
即ち、両ステップに共通して、堆積容器圧を１〜５Ｔｏｒｒに維持し、２０〜３０％の酸素分圧を形成し、前駆体蒸気を１〜３０分の期間中堆積容器に導入する。
ステップ６０６の超微細結晶ＰＣＭＯ層の堆積工程については、ステップ６０４において、Ｐｒ：Ｃａ：Ｍｎの比が約１．０４：０．６２：１の前駆体を用意し、２５０〜３００℃の温度範囲で前駆体溶液を気化器に注入し、堆積温度を３５０〜４２０℃の温度範囲に維持する。
ステップ６０８の多結晶ＰＣＭＯ層の堆積工程については、ステップ６０４において、Ｐｒ：Ｃａ：Ｍｎの比が約０．８：０．５：１の前駆体を用意し、２２０〜２６０℃の温度範囲で前駆体溶液を気化器に注入し、堆積温度を４２０〜５５０℃の温度範囲に維持する。
ステップ６１０のバイポーラスイッチング特性を備えた多層ＰＣＭＯ薄膜の形成工程は、以下のサブステップを有する。ステップ６１０ａにおいて、電圧振幅が±（２〜１０）Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、１０〜１０００ｋΩの範囲の高抵抗状態に書き込まれる。ステップ６１０ｂにおいて、電圧振幅が±（２〜１０）Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、５００Ω〜１０ｋΩの範囲の低抵抗状態にリセットされる。
一実施形態において、ステップ６１０のバイポーラスイッチング特性を備えた多層ＰＣＭＯ薄膜の形成工程では、ステップ６０６とステップ６０８において、超微細結晶ＰＣＭＯ層の第１の膜厚と多結晶ＰＣＭＯ層の第２の膜厚を増加すると、全体の抵抗が大きくなり、高抵抗状態と低抵抗状態の抵抗比が増加し、電圧パルスの電圧振幅が増加する多層ＰＣＭＯ薄膜を形成する。
別実施形態において、ステップ６１０のバイポーラスイッチング特性を備えた多層ＰＣＭＯ薄膜の形成工程では、超微細結晶ＰＣＭＯ層と多結晶ＰＣＭＯ層の夫々の膜厚の合計を一定に維持しつつ、２重層の第１の層数を減少させて、超微細結晶ＰＣＭＯ層の第１の膜厚と多結晶ＰＣＭＯ層の第２の膜厚を増加すると、全体の抵抗がより低くなり、高抵抗状態と低抵抗状態の抵抗比が減少し、電圧パルスの電圧振幅が増加する。
一実施形態において、ステップ６０６において、下部電極の上部に超微細結晶ＰＣＭＯ層１０８を堆積し、ステップ６０８において、超微細結晶ＰＣＭＯ層の上部に多結晶ＰＣＭＯ層を堆積する。つまり、ステップ６０６がステップ６０８の前に行われる。そして、ステップ６１０ａにおいて、電圧振幅が−２Ｖ〜−１０Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、１０〜１０００ｋΩの範囲の高抵抗状態に書き込まれる。ステップ６１０ｂにおいて、電圧振幅が＋２Ｖ〜＋１０Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、５００Ω〜１０ｋΩの範囲の低抵抗状態にリセットされる。
別実施形態において、ステップ６０８において、下部電極の上部に多結晶ＰＣＭＯ層を堆積し、ステップ６０６において、多結晶ＰＣＭＯ層の上部に超微細結晶ＰＣＭＯ層１０８を堆積する。つまり、ステップ６０８がステップ６０６の前に行われる。そして、ステップ６１０ａにおいて、電圧振幅が＋２Ｖ〜＋１０Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、１０〜１０００ｋΩの範囲の高抵抗状態に書き込まれる。ステップ６１０ｂにおいて、電圧振幅が−２Ｖ〜−１０Ｖ、パルス幅が５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、５００Ω〜１０ｋΩの範囲の低抵抗状態にリセットされる。
図７は、本発明方法によるスイッチング極性が選択可能なバイポーラスイッチング特性を備えたＰＣＭＯ薄膜の形成方法の概略を示すフローチャートである。本発明方法はステップ７００から開始する。
ステップ７０２において、下部電極が形成される。ステップ７０４において、超微細結晶ＰＣＭＯ層と多結晶ＰＣＭＯ層の２重層を備えた多層ＰＣＭＯ薄膜を形成する。ステップ７０６において、２重層ＰＣＭＯ膜の順序付けを行う。ステップ７０８において、２重層の順序付けに応じて抵抗スイッチング特性の選択を行う。
一実施形態では、ステップ７０６の２重層ＰＣＭＯ膜の順序付けにおいて、超微細結晶ＰＣＭＯ層の上部に多結晶ＰＣＭＯ層を形成する。そして、ステップ７０８の抵抗スイッチング特性の選択工程は以下のサブステップを有する。ステップ７０８ａにおいて、負極性電圧パルスに応答して高抵抗状態に書き込まれる。ステップ７０８ｂにおいて、正極性電圧パルスに応答して低抵抗状態にリセットされる。
別実施形態では、ステップ７０６の２重層ＰＣＭＯ膜の順序付けにおいて、多結晶ＰＣＭＯ層の上部に超微細結晶ＰＣＭＯ層を形成する。そして、ステップ７０８ａにおいて、正極性電圧パルスに応答して高抵抗状態に書き込まれる。ステップ７０８ｂにおいて、負極性電圧パルスに応答して低抵抗状態にリセットされる。
以上、バイポーラスイッチング特性を備える多層ＰＣＭＯ薄膜、及び、関連するＭＯＣＶＤ堆積処理について説明した。幾つかの処理仕様及び膜の属性等の実施例を開示したが、本発明は、これらの実施例に限られるものではない。本発明の他のバリエーションまたは実施例は、これらの技術スキルから導くことができる。
本発明に係るバイポーラスイッチング特性を備えるＰｒ１−ｘＣａｘＭｎＯ（ＰＣＭＯ）薄膜キャパシタの一実施形態における部分断面図 本発明に係るバイポーラスイッチング特性を備えるＰＣＭＯ薄膜キャパシタの別実施形態における部分断面図 超微細結晶成長と多結晶成長を夫々用いて堆積したＰＣＭＯ薄膜のＸ線パターン図 超微細結晶ＰＣＭＯと結晶化ＰＣＭＯの積層されたＰＣＭＯ薄膜のＥＤＸパターン図 超微細結晶ＰＣＭＯと結晶化ＰＣＭＯの積層構造を備えたＰＣＭＯ薄膜のスイッチング特性を示す図 本発明に係るバイポーラスイッチング特性を備えるＰＣＭＯ薄膜の形成方法の一実施形態を示すフローチャート 本発明に係る選択可能なバイポーラスイッチング特性を備えるＰＣＭＯ薄膜の形成方法の一実施形態を示すフローチャート
符号の説明
１００： 本発明に係るＰＣＭＯ薄膜キャパシタ
１０２： 下部電極
１０４： 多層ＰＣＭＯ薄膜
１０６： 上部電極
１０７： ２重層
１０８： 超微細結晶ＰＣＭＯ層
１１０： 多結晶ＰＣＭＯ層
１１２： 超微細結晶ＰＣＭＯ層の膜厚
１１４： 多結晶ＰＣＭＯ層の膜厚
１１６： 多層ＰＣＭＯ薄膜の総膜厚

Claims (36)

  1. 正負両極性のパルス印加により抵抗状態がスイッチングするバイポーラスイッチング特性を備えるＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）薄膜の形成方法であって、
    下部電極を形成する工程と、
    超微細結晶ＰＣＭＯ層を堆積する第１堆積工程と、
    多結晶ＰＣＭＯ層を堆積する第２堆積工程と、
    バイポーラスイッチング特性を備える多層ＰＣＭＯ膜を形成する工程と、を有することを特徴とするＰＣＭＯ薄膜の形成方法。
  2. 前記第１堆積工程において、３〜４０ｎｍの範囲にあるグレインサイズのＰＣＭＯ層を堆積することを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  3. 前記第２堆積工程において、４０ｎｍ〜エピタキシャルの範囲にあるグレインサイズのＰＣＭＯ層を堆積することを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  4. 前記下部電極を形成する工程において、Ｐｔ、Ａｕ、Ｉｒ、及び、Ｐｔ／ｘ／ＳｉＯ２／ＳｉとＩｒ／ｘ／ＳｉＯ２／Ｓｉを含む積層体から選択される物質で前記下部電極を形成し、前記積層体を構成するｘがＴｉ、ＴｉＮ、ＴａＮを含むグループから選択される物質であることを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  5. 前駆体溶液を準備する工程を更に有し、
    前記前駆体溶液を準備する工程において、
    容積比が約３：１でブチルエーテルとテトラグリムを含むグループから選択される溶媒中に、モル比が夫々約（０．９：０．５：１）、約（０．９：０．６：１）、及び、約（１．０４：０．６２：１）であるＰｒ（ｔｈｄ）３、Ｃａ（ｔｈｄ）２、及び、Ｍｎ（ｔｈｄ）３を導入して、ＰＣＭＯ材料１リットル当たり０．１ｍｏｌの濃度で溶解させ、
    ２２０〜３００℃の温度範囲において、水流計を用いて０．１〜０．６ｍｌ／分の割合で、前記前駆体溶液を気化器に注入し、
    前駆体蒸気を、供給ラインを用いて、２３０〜３００℃の温度範囲で、堆積容器に導入し、
    前記第１堆積工程と前記第２堆積工程が、
    前記堆積容器の圧力を１〜５Ｔｏｒｒに維持すること、
    酸素分圧を２０〜３０％の範囲に形成すること、及び、
    前記前駆体蒸気を、１〜３０分の範囲で搬送すること、
    を含むことを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  6. 前駆体溶液を準備する工程を更に有し、
    前記前駆体溶液を準備する工程において、
    容積比が約３：１でブチルエーテルとテトラグリムを含むグループから選択される溶媒中に、Ｐｒ：Ｃａ：Ｍｎの比が約１．０４：０．６２：１の前駆体として準備されたＰｒ（ｔｈｄ）３、Ｃａ（ｔｈｄ）２、及び、Ｍｎ（ｔｈｄ）３を導入して、ＰＣＭＯ材料１リットル当たり０．１ｍｏｌの濃度で溶解させ、
    ２５０〜３００℃の温度範囲において、水流計を用いて０．１〜０．６ｍｌ／分の割合で、前記前駆体溶液を気化器に注入し、
    前駆体蒸気を、供給ラインを用いて、２３０〜３００℃の温度範囲で、堆積容器に導入し、
    前記第１堆積工程において、
    前記堆積容器の圧力が１〜５Ｔｏｒｒに維持され、
    堆積温度が３５０〜４２０℃の温度範囲に維持され、
    酸素分圧が２０〜３０％の範囲に形成され、
    前記前駆体蒸気が、１〜３０分の範囲で搬送されることにより、
    超微細結晶ＰＣＭＯ層が堆積されることを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  7. 前駆体溶液を準備する工程を更に有し、
    前記前駆体溶液を準備する工程において、
    容積比が約３：１でブチルエーテルとテトラグリムを含むグループから選択される溶媒中に、Ｐｒ：Ｃａ：Ｍｎの比が約０．８：０．５：１の前駆体として準備されたＰｒ（ｔｈｄ）３、Ｃａ（ｔｈｄ）２、及び、Ｍｎ（ｔｈｄ）３を導入して、ＰＣＭＯ材料１リットル当たり０．１ｍｏｌの濃度で溶解させ、
    ２２０〜２６０℃の温度範囲において、水流計を用いて０．１〜０．６ｍｌ／分の割合で、前記前駆体溶液を気化器に注入し、
    前駆体蒸気を、供給ラインを用いて、２３０〜３００℃の温度範囲で、堆積容器に導入し、
    前記第２堆積工程において、
    前記堆積容器の圧力が１〜５Ｔｏｒｒに維持され、
    堆積温度が４２０〜５５０℃の温度範囲に維持され、
    酸素分圧が２０〜３０％の範囲に形成され、
    前記前駆体蒸気が、１〜３０分の範囲で搬送されることにより、
    多結晶ＰＣＭＯ層が堆積されることを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  8. 前記バイポーラスイッチング特性を備える多層ＰＣＭＯ膜を形成する工程が、
    電圧振幅±（２〜１０）Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、１０〜１０００ｋΩの範囲の高抵抗状態に書き込む工程と、
    電圧振幅±（２〜１０）Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、５００Ω〜１０ｋΩの範囲の低抵抗状態にリセットする工程と、を有することを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  9. 前記第１堆積工程が、膜厚５〜１００ｎｍの超微細結晶ＰＣＭＯ層を堆積することを含み、
    前記第２堆積工程が、膜厚５〜１００ｎｍの多結晶ＰＣＭＯ層を堆積することを含むことを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  10. 前記第１堆積工程が、第１の膜厚で超微細結晶ＰＣＭＯ層を堆積することを含み、
    前記第２堆積工程が、第２の膜厚で多結晶ＰＣＭＯ層を堆積することを含み、
    前記バイポーラスイッチング特性を備える多層ＰＣＭＯ膜を形成する工程が、前記第１及び第２の膜厚を増加すると、全体の抵抗が大きくなり、前記高抵抗状態と前記低抵抗状態の抵抗比が増加し、前記電圧パルスの電圧振幅が増加する２重層のＰＣＭＯ膜を形成することを含むことを特徴とする請求項８に記載のＰＣＭＯ薄膜の形成方法。
  11. 前記第１堆積工程が、夫々が第１の膜厚を有する超微細結晶ＰＣＭＯ層を第１の層数堆積することを含み、
    前記第２堆積工程が、夫々が第２の膜厚を有する多結晶ＰＣＭＯ層を前記第１の層数堆積することを含み、
    前記バイポーラスイッチング特性を備える多層ＰＣＭＯ膜を形成する工程が、前記第１の層数の前記超微細結晶ＰＣＭＯ層と前記多結晶ＰＣＭＯ層の２重層を形成することを特徴とする請求項８に記載のＰＣＭＯ薄膜の形成方法。
  12. 前記第１の層数の前記２重層を形成して前記多層ＰＣＭＯ膜を形成する工程において、前記第１の層数が２〜２０の範囲であることを特徴とする請求項１１に記載のＰＣＭＯ薄膜の形成方法。
  13. 前記第１の層数の前記２重層を形成して前記多層ＰＣＭＯ膜を形成する工程が、
    前記超微細結晶ＰＣＭＯ層と前記多結晶ＰＣＭＯ層の各膜厚の合計である総膜厚を一定に維持しつつ、前記第１の層数を減少させて、前記第１及び第２の膜厚を増加すると、全体の抵抗がより低く、前記高抵抗状態と前記低抵抗状態の抵抗比が減少し、前記電圧パルスの電圧振幅が増加するＰＣＭＯ薄膜を形成することを含むことを特徴とする請求項１１に記載のＰＣＭＯ薄膜の形成方法。
  14. 前記第１堆積工程が、前記下部電極の上部に超微細結晶ＰＣＭＯ層を堆積することを含み、
    前記第２堆積工程が、前記超微細結晶ＰＣＭＯ層の上部に多結晶ＰＣＭＯ層を堆積することを含み、
    前記バイポーラスイッチング特性を備える多層ＰＣＭＯ膜を形成する工程が、
    電圧振幅−２Ｖ〜−１０Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、１０〜１０００ｋΩの範囲の高抵抗状態に書き込む工程と、
    電圧振幅＋２Ｖ〜＋１０Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、５００Ω〜１０ｋΩの範囲の低抵抗状態にリセットする工程と、を有することを特徴とする請求項８に記載のＰＣＭＯ薄膜の形成方法。
  15. 前記第２堆積工程が、前記下部電極の上部に多結晶ＰＣＭＯ層を堆積することを含み、
    前記第１堆積工程が、前記多結晶ＰＣＭＯ層の上部に超微細結晶ＰＣＭＯ層を堆積することを含み、
    前記バイポーラスイッチング特性を備える多層ＰＣＭＯ膜を形成する工程が、
    電圧振幅＋２Ｖ〜＋１０Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、１０〜１０００ｋΩの範囲の高抵抗状態に書き込む工程と、
    電圧振幅−２Ｖ〜−１０Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答して、５００Ω〜１０ｋΩの範囲の低抵抗状態にリセットする工程と、を有することを特徴とする請求項８に記載のＰＣＭＯ薄膜の形成方法。
  16. 前記多層ＰＣＭＯ膜の上部に上部電極を形成する工程を更に有することを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  17. 前記バイポーラスイッチング特性を備える多層ＰＣＭＯ膜を形成する工程が、多結晶ＰＣＭＯの含有量が全ＰＣＭＯ材料の少なくとも２０％である多層ＰＣＭＯ膜を形成することを含むことを特徴とする請求項１に記載のＰＣＭＯ薄膜の形成方法。
  18. 正負両極性のパルス印加により抵抗状態がスイッチングするバイポーラスイッチング特性であって、スイッチング極性が選択可能なスイッチング特性を備えるＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）薄膜の形成方法であって、
    下部電極を形成する工程と、
    超微細結晶ＰＣＭＯ層と多結晶ＰＣＭＯ層を含む２重層を備える多層ＰＣＭＯ膜を形成する工程と、
    前記２重層を順序付ける工程と、
    前記２重層の順序付けに応答して、前記スイッチング極性を選択する工程と、を有することを特徴とするＰＣＭＯ薄膜の形成方法。
  19. 前記２重層を順序付ける工程が、前記超微細結晶ＰＣＭＯ層の上部に前記多結晶ＰＣＭＯ層を形成する工程を含み、
    前記スイッチング極性を選択する工程が、
    負極性電圧パルスに応答して高抵抗状態に書き込む工程と、
    正極性電圧パルスに応答して低抵抗状態にリセットする工程と、を有することを特徴とする請求項１８に記載のＰＣＭＯ薄膜の形成方法。
  20. 前記２重層を順序付ける工程が、前記多結晶ＰＣＭＯ層の上部に前記超微細結晶ＰＣＭＯ層を形成する工程を含み、
    前記スイッチング極性を選択する工程が、
    正極性電圧パルスに応答して高抵抗状態に書き込む工程と、
    負極性電圧パルスに応答して低抵抗状態にリセットする工程と、を有することを特徴とする請求項１８に記載のＰＣＭＯ薄膜の形成方法。
  21. 正負両極性のパルス印加により抵抗状態がスイッチングするバイポーラスイッチング特性を備えるＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）薄膜キャパシタであって、
    下部電極と、
    前記下部電極の上部に形成された、超微細結晶ＰＣＭＯ層と多結晶ＰＣＭＯ層を含む２重層を備えるバイポーラスイッチング特性を備える多層ＰＣＭＯ膜と、
    前記２重層の上部に形成された上部電極と、
    を備えてなるＰＣＭＯ薄膜キャパシタ。
  22. 前記超微細結晶ＰＣＭＯ層が、３〜４０ｎｍの範囲にあるグレインサイズの結晶粒を有することを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  23. 前記多結晶ＰＣＭＯ層が、４０ｎｍ〜エピタキシャルの範囲にあるグレインサイズの結晶粒を有することを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  24. 前記下部電極が、Ｐｔ、Ａｕ、Ｉｒ、及び、Ｐｔ／ｘ／ＳｉＯ２／ＳｉとＩｒ／ｘ／ＳｉＯ２／Ｓｉを含む積層体から選択される物質で形成され、前記積層体を構成するｘがＴｉ、ＴｉＮ、ＴａＮを含むグループから選択される物質であることを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  25. 前記多層ＰＣＭＯ膜が、
    電圧振幅±（２〜１０）Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答してなる、１０〜１０００ｋΩの範囲の高抵抗状態と、
    電圧振幅±（２〜１０）Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答してなる、５００Ω〜１０ｋΩの範囲の低抵抗状態と、を有するバイポーラスイッチング特性を備えることを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  26. 前記超微細結晶ＰＣＭＯ層が膜厚５〜１００ｎｍであり、
    前記多結晶ＰＣＭＯ層が膜厚５〜１００ｎｍであることを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  27. 前記超微細結晶ＰＣＭＯ層が第１の膜厚を有し、
    前記多結晶ＰＣＭＯ層が第２の膜厚を有し、
    前記多層ＰＣＭＯ膜が、前記第１と第２の膜厚を増加すると、全体の抵抗が大きくなり、前記高抵抗状態と前記低抵抗状態の抵抗比が増加し、前記パルス印加の電圧振幅が増加することを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  28. 前記多層ＰＣＭＯ膜が、前記２重層を第１の層数有することを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  29. 前記多層ＰＣＭＯ膜の前記第１の層数が２〜２０の範囲であることを特徴とする請求項２８に記載のＰＣＭＯ薄膜キャパシタ。
  30. 前記超微細結晶ＰＣＭＯ層の各層が第１の膜厚を有し、
    前記多結晶ＰＣＭＯ層の各層が第２の膜厚を有し、
    前記多層ＰＣＭＯ膜が、
    前記超微細結晶ＰＣＭＯ層と前記多結晶ＰＣＭＯ層の各膜厚の合計である総膜厚を一定に維持しつつ、前記第１の層数を減少させて、前記第１及び第２の膜厚を増加すると、全体の抵抗がより低くなり、前記高抵抗状態と前記低抵抗状態の抵抗比が減少し、前記パルス印加の電圧振幅が増加することを特徴とする請求項２９に記載のＰＣＭＯ薄膜キャパシタ。
  31. 前記超微細結晶ＰＣＭＯ層が前記下部電極の上部に形成され、
    前記多結晶ＰＣＭＯ層が前記超微細結晶ＰＣＭＯ層の上部に形成され、
    前記多層ＰＣＭＯ膜が、
    電圧振幅−２Ｖ〜−１０Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答してなる、１０〜１０００ｋΩの範囲の高抵抗状態と、
    電圧振幅＋２Ｖ〜＋１０Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答してなる、５００Ω〜１０ｋΩの範囲の低抵抗状態と、を有するバイポーラスイッチング特性を備えることを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  32. 前記多結晶ＰＣＭＯ層が前記下部電極の上部に形成され、
    前記超微細結晶ＰＣＭＯ層が前記多結晶ＰＣＭＯ層の上部に形成され、
    前記多層ＰＣＭＯ膜が、
    電圧振幅＋２Ｖ〜＋１０Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答してなる、１０〜１０００ｋΩの範囲の高抵抗状態と、
    電圧振幅−２Ｖ〜−１０Ｖ、パルス幅５ｎｓ〜５０μｓの範囲の電圧パルスに応答してなる、５００Ω〜１０ｋΩの範囲の低抵抗状態と、を有するバイポーラスイッチング特性を備えることを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  33. 前記多層ＰＣＭＯ膜における多結晶ＰＣＭＯの含有量が、全ＰＣＭＯ材料の少なくとも２０％であることを特徴とする請求項２１に記載のＰＣＭＯ薄膜キャパシタ。
  34. 正負両極性のパルス印加により抵抗状態がスイッチングするバイポーラスイッチング特性であって、スイッチング極性が選択可能なスイッチング特性を備えるＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）薄膜キャパシタであって、
    下部電極と、
    超微細結晶ＰＣＭＯ層と多結晶ＰＣＭＯ層を含む２重層を備え、前記２重層の順序付けに応答して、前記スイッチング極性が選択可能な多層ＰＣＭＯ膜と、
    前記多層ＰＣＭＯ膜の上部に形成された上部電極と、
    を備えてなるＰＣＭＯ薄膜キャパシタ。
  35. 前記多層ＰＣＭＯ膜における前記２重層の順序付けが、前記超微細結晶ＰＣＭＯ層の上部に前記多結晶ＰＣＭＯ層を形成することを含み、
    前記バイポーラスイッチング特性が、負極性電圧パルスに応答してなる高抵抗状態と、正極性電圧パルスに応答してなる低抵抗状態と、を有することを特徴とする請求項３４に記載のＰＣＭＯ薄膜キャパシタ。
  36. 前記多層ＰＣＭＯ膜における前記２重層の順序付けが、前記多結晶ＰＣＭＯ層の上部に前記超微細結晶ＰＣＭＯ層を形成することを含み、
    前記バイポーラスイッチング特性が、正極性電圧パルスに応答してなる高抵抗状態と、負極性電圧パルスに応答してなる低抵抗状態と、を有することを特徴とする請求項３４に記載のＰＣＭＯ薄膜キャパシタ。
JP2005141775A 2004-05-27 2005-05-13 バイポーラスイッチングｐｃｍｏ薄膜の形成方法及びシステム Withdrawn JP2005340806A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/855,942 US7235407B2 (en) 2004-05-27 2004-05-27 System and method for forming a bipolar switching PCMO film

Publications (1)

Publication Number Publication Date
JP2005340806A true JP2005340806A (ja) 2005-12-08

Family

ID=35459662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005141775A Withdrawn JP2005340806A (ja) 2004-05-27 2005-05-13 バイポーラスイッチングｐｃｍｏ薄膜の形成方法及びシステム

Country Status (2)

Country Link
US (2) US7235407B2 (ja)
JP (1) JP2005340806A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180174A (ja) * 2005-12-27 2007-07-12 Fujitsu Ltd 抵抗変化型記憶素子
JP2012529953A (ja) * 2009-06-19 2012-11-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ メモリスタを使用したｍｒｉｒｆコイル
US8391051B2 (en) 2009-04-10 2013-03-05 Panasonic Corporation Method of programming nonvolatile memory element
US8619460B2 (en) 2010-10-29 2013-12-31 Panasonic Corporation Nonvolatile memory device and method for programming nonvolatile memory element
US9142292B2 (en) 2011-02-02 2015-09-22 Panasonic Intellectual Property Management Co., Ltd. Method for reading data from nonvolatile storage element, and nonvolatile storage device
US9183926B2 (en) 2012-07-31 2015-11-10 Panasonic Intellectual Property Management Co., Ltd. Method for driving nonvolatile storage element, and nonvolatile storage device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
JP4829502B2 (ja) * 2005-01-11 2011-12-07 シャープ株式会社 半導体記憶装置の製造方法
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
CN100495683C (zh) * 2007-06-04 2009-06-03 中国科学院物理研究所 一种制作电阻随机存储单元阵列的方法
US8004874B2 (en) * 2008-08-06 2011-08-23 Seagate Technology Llc Multi-terminal resistance device
US8445885B2 (en) * 2008-12-04 2013-05-21 Panasonic Corporation Nonvolatile memory element having a thin platinum containing electrode
US9203022B2 (en) * 2013-07-23 2015-12-01 Globalfoundries Inc. Resistive random access memory devices with extremely reactive contacts

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273656A (ja) * 2003-03-07 2004-09-30 Taiyo Yuden Co Ltd Ｅｐｉｒ素子及びそれを利用した半導体装置
US6927120B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Method for forming an asymmetric crystalline structure memory cell

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180174A (ja) * 2005-12-27 2007-07-12 Fujitsu Ltd 抵抗変化型記憶素子
US8391051B2 (en) 2009-04-10 2013-03-05 Panasonic Corporation Method of programming nonvolatile memory element
JP2012529953A (ja) * 2009-06-19 2012-11-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ メモリスタを使用したｍｒｉｒｆコイル
US8619460B2 (en) 2010-10-29 2013-12-31 Panasonic Corporation Nonvolatile memory device and method for programming nonvolatile memory element
US9142292B2 (en) 2011-02-02 2015-09-22 Panasonic Intellectual Property Management Co., Ltd. Method for reading data from nonvolatile storage element, and nonvolatile storage device
US9183926B2 (en) 2012-07-31 2015-11-10 Panasonic Intellectual Property Management Co., Ltd. Method for driving nonvolatile storage element, and nonvolatile storage device

Also Published As

Publication number Publication date
US7235407B2 (en) 2007-06-26
US20070221975A1 (en) 2007-09-27
US20050275064A1 (en) 2005-12-15
US7696550B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
JP2005340806A (ja) バイポーラスイッチングｐｃｍｏ薄膜の形成方法及びシステム
KR100680563B1 (ko) 불휘발성 반도체 기억장치
US7060586B2 (en) PCMO thin film with resistance random access memory (RRAM) characteristics
CN100364075C (zh) 可变电阻器件及其制造方法
US6887523B2 (en) Method for metal oxide thin film deposition via MOCVD
JP4772188B2 (ja) 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法
US20070048990A1 (en) Method of buffer layer formation for RRAM thin film deposition
US10985318B2 (en) Memristor device and a method of fabrication thereof
US20050040482A1 (en) EPIR device and semiconductor devices utilizing the same
JP2006210882A (ja) 抵抗体を利用した不揮発性メモリ素子及びその製造方法
CN1767049A (zh) 可变电阻元件的驱动方法及存储装置
US7098101B1 (en) Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition
CN102439724A (zh) 铁电阻变存储器及其操作方法、制备方法
JP2005123361A (ja) 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
JP3903323B2 (ja) 抵抗変化素子及びそれを用いた不揮発性メモリ
JP2008244018A (ja) 半導体装置の製造方法
WO2014100804A1 (en) MORPHOLOGY CONTROL OF ULTRA-THIN MeOx LAYER
JP2008066668A (ja) 半導体装置及びその製造方法
US9040413B2 (en) Using saturated and unsaturated ALD processes to deposit oxides as ReRAM switching layer
JP2003332539A (ja) 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
JP3732631B2 (ja) 強誘電体素子および半導体装置
KR20170107453A (ko) 음의 저항 온도 계수 재료를 갖는 저항 메모리 어레이
US8741698B2 (en) Atomic layer deposition of zirconium oxide for forming resistive-switching materials
KR101009441B1 (ko) 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법
EP2239795A1 (en) Method for manufacturing a memory element comprising a resistivity-switching NiO layer and devices obtained thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805