CN100495683C - 一种制作电阻随机存储单元阵列的方法 - Google Patents
一种制作电阻随机存储单元阵列的方法 Download PDFInfo
- Publication number
- CN100495683C CN100495683C CNB2007101000140A CN200710100014A CN100495683C CN 100495683 C CN100495683 C CN 100495683C CN B2007101000140 A CNB2007101000140 A CN B2007101000140A CN 200710100014 A CN200710100014 A CN 200710100014A CN 100495683 C CN100495683 C CN 100495683C
- Authority
- CN
- China
- Prior art keywords
- film
- pcmo
- etching
- memory unit
- unit array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种制作电阻随机存储单元阵列的方法,该方法具体为:在缺氧的条件下对制备出的PCMO薄膜进行退火处理,原位溅射金属薄膜保护层,在样品表面利用紫外光刻得到底电极总线图形,用氩离子刻蚀顶层金属薄膜保护层,用氧化性蚀刻溶液刻蚀PCMO薄膜,用氩离子刻蚀底层电极金属层,刻出底电极总线,用有机溶剂除去光刻胶,再次涂光刻胶套刻出存储单元图形,并刻出存储单元,沉积绝缘材料,用有机溶液去除光刻胶,再次在原有图形的基础上套刻出顶电极总线图形,溅射顶电极金属薄膜,去除光刻胶,形成顶电极总线。本方法包括溅射金属保护层、制作上下电极总线、选择合适的刻蚀溶液湿法刻蚀存储单元等。该方法可制作PCMO微结构的存储单元阵列。
Description
技术领域
本发明涉及一种制作电阻随机存储单元阵列的方法。
背景技术
近年来,便携式数字产品的功能越来越强大和复杂,相应地这类产品的市场也飞速地成长。数字产品强大的功能意味着这些产品具有强大的存储和处理大量数据的能力。这对数字产品的存储器提出了越来越高的要求,如非挥发、功耗低、读写速度快以及易高度集成等。遗憾的是目前市场上的存储器都无法同时具有上述的优点。比如广泛使用的闪存,由于写入速度较慢以及写入次数有限,将无法满足未来市场电子产品的需求,相应的前景也将会受到限制。为了满足未来数字产品的市场需求,国际各大公司都倾力研发下一代非挥发性存储器。Intel公司提出了下一代新型存储器的研发线路图,认为铁电随机存储(FeRAM)、磁电阻随机存储(MRAM)和相变存储(OUM)最有望成为下一代随机存储器。但随后夏普公司主导的复杂金属氧化物,如钙钛矿结构的镨钙锰氧(PCMO)电阻随机存储(RRAM)快速发展,正改变着这一研发线路图。
PCMO(Pr1-xCaxMnO3 x=0.3)是一种强关联氧化物,对PCMO薄膜施加不同电压脉冲后,薄膜的电阻发生巨大改变,如图1所示。薄膜的电阻有两个高低不同的稳定电阻态RH和RL,施加脉冲后,相应地处在一种电阻状态,而且这种阻态不会自发地衰退到另一种阻态。利用这些特性,这种材料就可以用于存储数据。如将RH态记为0,RL态记为1,要存储的数据是1,那么施加相应的电脉冲,使材料从RH态转变入RL态,就是一个写数据的过程,反之就是擦数据的过程,而施加一个小电压或小电流读取当前电阻状态就是读数据的过程。更重要的是,电阻状态不会自发地变化,意味着在关断存储器的电源后,每个存储单元中的数据仍不会改变或丢失,这就是通常所说的数据非挥发性。
RRAM的存储单元如图2a、图2b所示,上层1、下层3是金属电极,这些金属电极可以是Pt、Ag、Au等材料,中间层2是PCMO薄膜,厚约100nm,上层电极1与中间层2之间是金属保护层4,厚约20nm。对于这样一个存储单元,尽管RH/RL越大,电阻状态越容易区分,但基于读写速度和制作工艺方面的考虑,实际上并不需要非常大的RH/RL,当然也不是RH越大或RL越小越好。如果RH/RL值很大,意味着RH很大或RL很小。RH很大,和电路中的弥散电容C结合后,RC延迟变大,这会降低擦写数据的速度。而RL很小,那么相应读写数据时电流较大。对于微结构的存储器件,每个单元的电流一般不宜超过10微安,过大的电流会对器件造成损坏。尽管可以加入一些电路结构,降低电流,但除了同时增加电路的复杂性外,也同时使电路中的电容C增大,同样导致增大RC延迟,降低擦写速度。当然RH/RL也不能很小,对一定的电路,小的RH/RL意味着降低区分这两种状态的敏感度。一个初步的估算得出RH/RL在5-10,RL的值在10KΩ到100KΩ,相应地RH的值在100KΩ到1MΩ。
对每个存储单元,电阻RH和RL一方面与PCMO薄膜的厚度以及PCMO和金属电极的接触面积有关。总的来说中间夹层PCMO薄膜的厚度小、面积大,相应的电阻小,反之电阻大。对固定厚度的薄膜,可以适当改变接触面积,得到合适的电阻值。另一方面,RH、RL以及RH/RL更主要地依赖于界面处PCMO一侧材料的氧含量。目前的实验显示在缺氧条件下退火得到PCMO的RH、RL和RH/RL较大,而在富氧条件下退火得到PCMO的RH、RL和RH/RL较小。因此,在完成生长PCMO样品后,通过控制退火时氧的含量,可以调节RH、RL和RH/RL,使其落在上述的参考值范围内。而一旦PCMO暴露空气较长时间,表面层的氧成份会发生改变,相应地RH、RL和RH/RL也发生改变。为了使表面的氧含量不发生改变,最直接的办法是保证PCMO表面不与空气中的氧气直接接触。因此,一个简单而可行的办法是是在真空腔中生长PCMO薄膜并在相应的缺氧条件下完成退火后,再原位地溅射电极金属材料,从而起到保护PCMO表面的作用。这种金属材料可以是Pt、Au、Ag等,溅射的方法可以是射频溅射、磁控溅射等方法中的任意一种。
大面积制作这样的存储单元,通常使用紫外曝光、干法和湿法刻蚀以及沉积金属和绝缘材料等平面工艺,分几步做出三维的存储单元。遗憾的是即使用能量为400eV的Ar+离子来刻蚀PCMO,刻蚀速率小于0.5nm/min,而光刻胶的刻蚀速率大于20nm/min,因此,即使涂覆3微米厚的光刻胶,仍无法阻挡Ar+离子的刻蚀从而起到保护图形的作用。选择性反应离子刻蚀也是干刻中常用的方法,但对于PCMO,目前还没有相应的反应离子刻蚀方法。
发明内容
为了保护PCMO表面氧成份不发生改变,并解决上述刻蚀方法的困难,本发明提出了一套制作PCMO电阻随机存储单元阵列的方法,利用该方法可大面积制作RRAM存储单元。该方法的具体步骤如下:
1)用已知技术在底电极金属层表面制备出PCMO薄膜后,首先在缺氧的条件下对其进行退火处理,然后原位溅射金属薄膜保护层,金属薄膜的材料可以是Pt、Ag、Au中的一种;
2)在样品表面涂上光刻胶,然后前烘、紫外曝光、显影、定影、后烘,转移底电极总线图形;
3)用氩离子刻蚀顶层金属薄膜保护层;
4)用氧化性蚀刻溶液刻蚀PCMO薄膜;
5)用氩离子刻蚀底层电极金属层,刻出底电极总线;
6)用丙酮或其他有机溶剂除去光刻胶,并再次涂光刻胶套刻出存储单元图形,并重复步骤3、4,刻出存储单元;
7)沉积绝缘材料,绝缘材料的厚度略大于PCMO薄膜和底电极金属层厚度的和;
8)用丙酮或其他有机溶液去除光刻胶;
9)再在表面涂上光刻胶,在原有图形的基础上套刻出顶电极总线图形;
10)溅射顶电极金属薄膜,顶电极金属薄膜的材料可以是Pt、Ag、Au中的一种,薄膜厚度约100nm;
11)重复步骤8,去除光刻胶,形成顶电极总线。
进一步,步骤1中所述金属薄膜保护层的厚度约为20nm。
进一步,步骤4中所述氧化性蚀刻溶液可以是FeCl3、KMnO4及KIO3中的任意一种。
进一步,步骤7中的所述绝缘材料可以是SiO2、Si3N4、Al2O3或绝缘聚合物。
进一步,在进行步骤4时,同时伴以搅拌、小功率超声振动。
本发明制作这种电阻随机存储器的方法,包括溅射保护层、制作上下电极总线、选择合适的刻蚀溶液湿法刻蚀存储单元等。利用这种刻蚀方法可以方便快速地制作PCMO微结构的存储单元阵列。
附图说明
图1为极性相反的电压脉冲诱导PCMO薄膜的电阻发生变化图;
图2a为存储单元阵列示意图;
图2b为一个存储单元立体示意图;
图3为本发明工艺流程示意图。
具体实施方式
图2a所示为RRAM存储单元阵列示意图,图2b所示为RRAM存储单元立体结构示意图,图中序号1所示为存储单元的顶金属电极,序号2所示为PCMO薄膜层,序号3所示为底金属电极。
图3所示为本发明一种制作电阻随机存储单元阵列的方法的具体工艺流程示意图,按照本发明方法,制作了10um*10um的存储单元阵列。
其具体的步骤如下:
(1)用已知技术在作为基底的硅片4上制备出底电极金属层3,并在底电极金属层3表面制备出PCMO薄膜2后,首先在缺氧的条件下对其进行退火处理,退火温度是300℃~450℃,然后原位溅射金属薄膜保护层1,金属薄膜1的材料可以是Pt、Ag、Au中的任意一种,金属薄膜保护层1的厚度约为20nm;
(2)金属薄膜保护层1表面涂上光刻胶5,然后前烘、紫外曝光、显影、定影、后烘,转移底电极总线图形;
(3)用氩离子刻蚀顶层金属薄膜保护层1;
(4)用氧化性蚀刻溶液刻蚀PCMO薄膜2,氧化性蚀刻溶液可以选用FeCl3、KMnO4及KIO3中的任意一种;
(5)用氩离子刻蚀底层电极金属层3,刻出底电极总线3′;
(6)用丙酮或其他有机溶剂除去光刻胶5,并再次涂光刻胶6套刻出存储单元图形,并重复步骤3、4,刻出存储单元;
(7)沉积绝缘材料7,绝缘材料7的厚度略大于PCMO薄膜2和底电极金属层3厚度的和;
(8)用丙酮或其他有机溶液去除光刻胶6;
(9)再次在表面涂上光刻胶8,在原有图形的基础上套刻出顶电极总线图形;
(10)溅射顶电极金属薄膜9,顶电极金属薄膜9的材料可以是Pt、Ag、Au中的一种,薄膜厚度约100nm;
(11)重复步骤8,去除光刻胶8,形成顶电极总线9′。
图中工艺过程的顺序为:
A→B→C→D→E→F→G→H→I→J
各步骤中的b图分别为同步骤中的a图的俯视图,如A步骤中的右边b图为左边a图的俯视图。
上述方法中所涉及的溅射金属薄膜、紫外光刻、氩离子刻蚀、氧化性溶液湿法刻蚀等技术均为公知技术。
本发明这套方法的核心一个是原位溅射金属薄膜保护层,保护PCMO薄膜,使其表面层氧的含量不发生变化;一个是使用性能优良的刻蚀液。刻蚀液是一种氧化性的溶液,可以是FeCl3、KMnO4及KIO3中的任意一种。刻蚀液的浓度决定了刻蚀速率,对0.5%的FeCl3溶液,刻蚀速率约40nm/min。在刻蚀大面积(如8英寸)的样品时,刻蚀过程中同时伴以搅拌、小功率超声振动,有利于样品各处刻蚀速率均匀。同时利用溶液的横向刻蚀,通过控制刻蚀时间,可以控制最后得到的存储单元的大小,相应地也改变了PCMO与金属电极的接触面积。刻蚀后用去离子水洗去残留的刻蚀液,避免残留刻蚀液对器件的污染。
Claims (5)
1.一种制作电阻随机存储单元阵列的方法,其具体步骤为:
(1)在底电极金属层表面制备出镨钙锰氧(PCMO)薄膜后,首先在缺氧的条件下对其进行退火处理,然后原位溅射金属薄膜保护层;
(2)在样品表面涂上光刻胶,然后前烘、紫外曝光、显影、定影、后烘,转移底电极总线图形;
(3)用氩离子刻蚀顶层金属薄膜保护层;
(4)用氧化性蚀刻溶液刻蚀镨钙锰氧(PCMO)薄膜;
(5)用氩离子刻蚀底层电极金属层,刻出底电极总线;
(6)用丙酮或其他有机溶剂除去光刻胶,并再次涂光刻胶套刻出存储单元图形,并重复步骤(3)、(4),刻出存储单元;
(7)沉积绝缘材料,绝缘材料的厚度大于镨钙锰氧(PCMO)薄膜和底电极金属层厚度的和;
(8)用丙酮或其他有机溶液去除光刻胶;
(9)再在表面涂上光刻胶,在原有图形的基础上套刻出顶电极总线图形;
(10)溅射顶电极金属薄膜,顶电极金属薄膜的材料是Pt、Ag、Au中的一种,薄膜厚度100nm;
(11)重复步骤(8),去除光刻胶,形成顶电极总线。
2.根据权利要求1所述的制作电阻随机存储单元阵列的方法,其特征在于,所述步骤(1)中的缺氧条件是指在退火时生长室中没有氧气。
3.根据权利要求1所述的制作电阻随机存储单元阵列的方法,其特征在于,所述步骤(1)中的退火温度是300℃~450℃。
4.根据权利要求1所述的制作电阻随机存储单元阵列的方法,其特征在于,所述步骤(1)中金属薄膜保护层的材料是Pt、Ag、Au中的任意一种。
5.根据权利要求1所述的制作电阻随机存储单元阵列的方法,其特征在于,所述步骤(4)中所述氧化性蚀刻溶液是FeCl3、KMnO4及KIO3中的任意一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101000140A CN100495683C (zh) | 2007-06-04 | 2007-06-04 | 一种制作电阻随机存储单元阵列的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101000140A CN100495683C (zh) | 2007-06-04 | 2007-06-04 | 一种制作电阻随机存储单元阵列的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101079395A CN101079395A (zh) | 2007-11-28 |
CN100495683C true CN100495683C (zh) | 2009-06-03 |
Family
ID=38906761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101000140A Active CN100495683C (zh) | 2007-06-04 | 2007-06-04 | 一种制作电阻随机存储单元阵列的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100495683C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8345462B2 (en) | 2007-12-05 | 2013-01-01 | Macronix International Co., Ltd. | Resistive memory and method for manufacturing the same |
US7981742B2 (en) | 2008-07-02 | 2011-07-19 | Macronic International Co., Ltd. | Semiconductor device, data element thereof and method of fabricating the same |
DE102011120328A1 (de) * | 2011-12-06 | 2013-06-06 | Forschungszentrum Jülich GmbH | Ätzverfahren für Metall-Mischoxide |
CN103663354B (zh) * | 2012-09-11 | 2016-07-20 | 北京大学 | 微/纳米阵列及其在微/纳米材料标准弯曲应变加载中的应用 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1411074A (zh) * | 2001-09-26 | 2003-04-16 | 夏普公司 | 共享位线交叉点存储器阵列 |
CN1476109A (zh) * | 2002-06-28 | 2004-02-18 | �Ҵ���˾ | 磁性隧道结器件及存储器阵列 |
CN1497705A (zh) * | 2002-09-30 | 2004-05-19 | ������������ʽ���� | 制造自对准交叉点存储阵列的方法 |
US6849891B1 (en) * | 2003-12-08 | 2005-02-01 | Sharp Laboratories Of America, Inc. | RRAM memory cell electrodes |
CN1581372A (zh) * | 2003-08-13 | 2005-02-16 | 夏普株式会社 | 当与高度结晶的晶种层结合时在pcmo薄膜上获得可逆电阻转换的方法 |
US20050079727A1 (en) * | 2003-09-30 | 2005-04-14 | Sharp Laboratories Of America, Inc. | One mask PT/PCMO/PT stack etching process for RRAM applications |
US20050275064A1 (en) * | 2004-05-27 | 2005-12-15 | Sharp Laboratories Of America, Inc. | System and method for forming a bipolar switching PCMO film |
US20060003489A1 (en) * | 2004-07-01 | 2006-01-05 | Sharp Laboratories Of America, Inc. | One mask Pt/PCMO/Pt stack etching process for RRAM applications |
WO2006079952A1 (en) * | 2005-01-25 | 2006-08-03 | Nxp B.V. | Fabrication of phase-change resistor using a backend process |
US7098101B1 (en) * | 2005-12-07 | 2006-08-29 | Sharp Laboratories Of America, Inc. | Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition |
-
2007
- 2007-06-04 CN CNB2007101000140A patent/CN100495683C/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1411074A (zh) * | 2001-09-26 | 2003-04-16 | 夏普公司 | 共享位线交叉点存储器阵列 |
CN1476109A (zh) * | 2002-06-28 | 2004-02-18 | �Ҵ���˾ | 磁性隧道结器件及存储器阵列 |
CN1497705A (zh) * | 2002-09-30 | 2004-05-19 | ������������ʽ���� | 制造自对准交叉点存储阵列的方法 |
CN1581372A (zh) * | 2003-08-13 | 2005-02-16 | 夏普株式会社 | 当与高度结晶的晶种层结合时在pcmo薄膜上获得可逆电阻转换的方法 |
US20050079727A1 (en) * | 2003-09-30 | 2005-04-14 | Sharp Laboratories Of America, Inc. | One mask PT/PCMO/PT stack etching process for RRAM applications |
US6849891B1 (en) * | 2003-12-08 | 2005-02-01 | Sharp Laboratories Of America, Inc. | RRAM memory cell electrodes |
US20050275064A1 (en) * | 2004-05-27 | 2005-12-15 | Sharp Laboratories Of America, Inc. | System and method for forming a bipolar switching PCMO film |
US20060003489A1 (en) * | 2004-07-01 | 2006-01-05 | Sharp Laboratories Of America, Inc. | One mask Pt/PCMO/Pt stack etching process for RRAM applications |
WO2006079952A1 (en) * | 2005-01-25 | 2006-08-03 | Nxp B.V. | Fabrication of phase-change resistor using a backend process |
US7098101B1 (en) * | 2005-12-07 | 2006-08-29 | Sharp Laboratories Of America, Inc. | Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition |
Also Published As
Publication number | Publication date |
---|---|
CN101079395A (zh) | 2007-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8513639B2 (en) | Resistive-switching memory and fabrication method thereof | |
CN100397615C (zh) | 存储单元及其制造方法、半导体元件与存储单元阵列 | |
CN106165085A (zh) | 用于形成交叉点存储器的置换材料工艺 | |
WO2012034394A1 (zh) | 一种三维结构非易失存储器阵列及其制备方法 | |
CN104752609B (zh) | 一种阻变存储器及其制备方法 | |
CN109638153A (zh) | 一种选通管材料、选通管器件及其制备方法 | |
CN100495683C (zh) | 一种制作电阻随机存储单元阵列的方法 | |
CN102903845A (zh) | 一种阻变存储器及其制备方法 | |
CN100517065C (zh) | 一种制作相变存储器用的湿法刻蚀液及其湿法刻蚀工艺 | |
CN102522500B (zh) | 一种相变随机存储器阵列的制备方法 | |
CN101789492B (zh) | 一种平面相变存储器的制备方法 | |
CN103915565B (zh) | 一种多级阻变存储器单元及其制备方法 | |
CN101101960A (zh) | 一种可降低复位操作电流的电阻存储器 | |
CN106374040B (zh) | 一种多层阻变存储器单元及其制备方法 | |
CN102054934B (zh) | 一种平面相变存储器的制备方法 | |
CN112164749B (zh) | 双极性阻变存储器及其制备方法 | |
CN101764197B (zh) | 一种制作纳米尺寸相变存储器的方法 | |
CN107565017B (zh) | 一种基于卤化亚锡的阻变存储器 | |
CN102005535B (zh) | 平面相变存储器的制备方法 | |
US20190287611A1 (en) | Resistive memory device and method for fabricating the same | |
CN104733608B (zh) | 电阻式存储器及其制造方法 | |
CN110993788A (zh) | 一种氧化钛薄膜忆阻器制备方法 | |
TW200820257A (en) | Bistable resistance random access memory structures with multiple memory layers and multilevel memory states | |
CN105322090A (zh) | 一种存储器及其制作方法 | |
CN102034929B (zh) | 平面相变存储器的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |