CN1411074A - 共享位线交叉点存储器阵列 - Google Patents

共享位线交叉点存储器阵列 Download PDF

Info

Publication number
CN1411074A
CN1411074A CN02149560A CN02149560A CN1411074A CN 1411074 A CN1411074 A CN 1411074A CN 02149560 A CN02149560 A CN 02149560A CN 02149560 A CN02149560 A CN 02149560A CN 1411074 A CN1411074 A CN 1411074A
Authority
CN
China
Prior art keywords
word line
perovskite material
line
bit
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02149560A
Other languages
English (en)
Other versions
CN1186799C (zh
Inventor
许胜籐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allogeneic Development Co ltd
Eicke Fout Intellectual Property Co
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1411074A publication Critical patent/CN1411074A/zh
Application granted granted Critical
Publication of CN1186799C publication Critical patent/CN1186799C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

提供了一种共享位线交叉点存储器阵列结构，以及制造和应用它的方法。存储器结构包括一个底部字线以及覆盖底部字线的顶部字线。在底部字线与顶部字线之间插入一个位线从而使得在底部字线与位线之间形成一个第一交叉点，以及在位线与顶部字线之间形成一个第二交叉点。具有这样一种性能的材料，例如阻抗能够响应输入电压而被改变，被提供在位线之上及之下的每一交叉点处。

Description

共享位线交叉点存储器阵列
交叉参考
本申请是2001年6月28日申请的美国专利申请No.09/893,830，名称为“低串扰电可编程电阻交叉点存储器”以及也于2001年6月28日提交的美国专利申请No.09/894,922，名称为“电可编程电阻交叉点存储器”的部分继续。这两篇申请在这里也作为参考而被引用。
技术领域
本发明涉及非易失性存储器，并且更具体地涉及一种交叉点存储器结构。
背景技术
具有钙钛矿结构的材料，其中超巨磁电阻材料(colossal magnetoresistance)(CMR)以及高温超导材料(HTSC)都是具有电阻特性的材料，其电阻特性可以由外部影响而发生变化。
例如，具有钙钛矿结构材料的特性，特别是对于CMR以及HTSC材料，能够通过将一个或多个短的电脉冲施加到一个薄膜或块状材料中而被改变。来自于一个或多个脉冲的电场强度或者电流密度足够用于转换材料的物理状态，从而改变材料的特性。脉冲是足够低能量的从而不会损坏或者显著地破坏材料。多重脉冲可以被施加到材料从而在材料的特性上产生增加的变化。能够被改变的特性之一是材料的阻抗。利用与引起初始变化的脉冲极性相反的脉冲，该变化至少是部分可逆的。
交叉点存储器阵列以及与它们相伴的读出电路能够使用较大规模的芯片表面面积。降低芯片尺寸具有相应的经济利益。
发明内容
因此，提供了一种存储器结构，它降低了交叉点阵列以及相伴的读出电路所需的面积。通过将每一位线与两组字线共享，每一个交叉点的面积能够容纳两位，而不是一位，并且由于每个位的位线数目的降低，读出电路的数目也会降低。
这里提供了一种共享位线交叉点存储器阵列的结构，以及制造和使用的方法。存储器结构包括一个底部字线以及覆盖底部字线的顶部字线。在顶部字线与底部字线之间插入了一个位线，从而在底部字线与位线之间形成了第一交叉点以及在位线与顶部字线之间形成了第二交叉点。具有例如阻抗特性的材料，它能够响应于输入电压而被改变，被提供在位线之上以及之下的每一个交叉点处。
每一个位能够通过在位线与合适的字线之间提供一个电压信号同时保持其他的字线浮动而被编程。类似的，该位能够通过向所希望的字线提供一个读出电压并且读出位线的信号而被读取。一个块擦除也可以通过将所有的字线接地并且将一个擦除电压信号提供给一个或多个位线来实现。
附图说明
附图1是一个具有共享位线的交叉点存储器阵列区域的等角投影图。
附图2是在处理过程中的存储器结构的剖面图。
附图3是在处理过程中的存储器结构的剖面图。
附图4是在处理过程中的存储器结构的剖面图。
附图5是在处理过程中的存储器结构的剖面图。
附图6是在处理过程中的存储器结构的剖面图。
附图7是在处理过程中的存储器结构的剖面图。
附图8是在处理过程中的存储器结构的剖面图。
附图9是在处理过程中的存储器结构的剖面图。
附图10是在处理过程中的存储器结构的剖面图。
附图11是在处理过程中的存储器结构的剖面图。
具体实施方式
附图1是表明一个共享位线交叉点存储器阵列区域10的等角视图。存储器阵列区域10的一个实施例包括一个基底12，具有多个底部字线14形成于其上。在基底12与底部字线14之上具有一层氧化物16。在该层氧化物16之上具有多个位线18。在多个位线18之上具有第二层氧化层20。在第二层氧化层20之上具有多个顶部字线22。在多个顶部字线22之上具有一层钝化层24。从等角视图中可以清楚地看出，在底部字线与位线之间以及在顶部字线与位线之间形成了一个交叉点结构。以这种方式两组字线共享一组位线。在一个低串扰版本中，氧化层16可以被蚀刻从而使得钙钛矿材料能够被淀积从而在每一个交叉点上将多个底部字线14与多个位线18相连接。在位线与多个顶部字线之间也可以形成类似的结构。或者，连续的活性区域也能够用于取代氧化层16以及第二氧化层20。
注意，单词“顶部”与“底部”是为了参照附图解释方便，不应该被理解成需要一个特定的取向。该器件在生产和操作中也可以采取任何空间取向。
附图1正好显示了存储器阵列区域。应当清楚在一个实际的器件中，基底12，底部字线14，位线18，以及顶部字线22都可以延伸超出存储器阵列区域到达包含其他器件结构的其他区域。
这里还提供了一种用于形成低串扰电阻的存储器阵列的方法。附图2表明了在经过一些初始处理之后的交叉点存储器阵列区域10的剖视图。存储器阵列区域10包括一个基底12，其上形成了一个底部字线14。一层氧化层16，它淀积在基底上厚度为在底部字线14之上的500nm与1000nm之间，被平整到厚度为在底部字线之上的大约50nm与500nm之间。氧化层16可以被蚀刻从而形成开口15以允许访问底部字线14。
基底12可以是任何合适的基底材料，非晶的，多晶的或者结晶的，例如LaAlO3，Si，SiO2，TiN或者其他的材料。
底部字线14是由导电的氧化物或者其他的导电材料构成的。在一个优选实施例中，导电材料是一种诸如YBa2Cu3O7(YBCO)的允许覆盖钙钛矿材料的外延生长的材料。在另一优选实施例中，导电材料是铂或者铱。底部字线的厚度在大约5nm与大约500nm之间的范围内。
现在参照附图3，一层钙钛矿材料17被淀积在氧化层16上从而填充了开口15。钙钛矿材料17是一种能够响应电信号改变其电阻率的材料。钙钛矿材料最好是超巨磁电阻(CMR)材料或高温超导(HTSC)材料，例如Pr0.7Ca0.3MnO3(PCMO)。另一个合适材料的例子是Gd0.7Ca0.3aCo2 5+5。钙钛矿材料的厚度在抛光以后最好在大约50nm与500nm之间。钙钛矿材料17能够使用任何合适的淀积技术来淀积，包括脉冲激光淀积，rf溅射，电子束蒸镀，热蒸镀，金属有机化合物淀积，溶胶凝胶淀积，以及金属有机化合物化学气相淀积。钙钛矿材料最好利用CMR来抛光。
附图4示出了位线18的淀积与图形化之后的存储器阵列区域10。位线18包括一个导电材料，最好是YBCO，铂，铱，铜，银或者金。现在插入在底部字线14与位线18之间的钙钛矿材料是一组电阻存储位25。
附图5示出了经过第二氧化层20的淀积，图形化，钙钛矿材料27的淀积和抛光之后的存储区域10。这一过程与上面联系附图3所进行的描述类似。
附图6示出了经过顶部字线22的形成以及存储器阵列区域的钝化以后的存储器阵列区域10。现在在顶部字线22与位线18之间插入的钙钛矿材料是第二组电阻存储位29。顶部字线22与底部字线14最好是各自基本上平行的行。顶部字线22与底部字线14被配置成相对于位线18呈交叉点布置，这样它们就以规则的形式分别与位线交叉。一个交叉点指的是字线，或者是顶部字线或者底部字线，与一个位线交叉的每一个位置。如图所示，字线与位线相对于彼此基本上以90度配置。尽管图示和描述的都是顶部字线与底部字线相对于彼此直接对准的，也可以使它们彼此相偏移。在这样的情况下，在顶部字线与位线之间的形成的任何位将不会与在位线与顶部字线之间形成的相应的位对准。
在本方法的一个优选实施例中，在形成存储器阵列区域10以前，存储电路的一个或者多个晶体管结构，互连线，或其它的元件可以形成。通过在形成存储器阵列区域10以前形成存储电路的元件，可以降低或者消除由于顺序处理引起的钙钛矿材料的可能的退化。
附图7到11显示出了共享位线存储结构和处理方法的另一个实施例。附图7显示了在一些初始处理之后的交叉点存储器阵列区域10的剖视图。存储器阵列区域10包括一个其上形成有底部字线14的基底12。活性材料第一层76淀积在底部字线上。活性材料最好是钙钛矿材料，例如超巨磁电阻(CMR)材料以及高温超导(HTSC)材料，例如Pr0.7Ca0.3MnO3(PCMO)。另一合适材料的例子是Gd0.7Ca0.3BaCo2O5+5。活性材料的第一层76最好在大约5nm到500nm的厚度。活性材料能够利用任何合适的淀积技术淀积，包括脉冲激光淀积，rf溅射，电子束蒸镀，热蒸镀，金属有机化合物淀积，溶胶凝胶淀积，以及金属有机化合物化学气相淀积。活性材料通过离子磨或者其他合适的处理，如图8所示，从存储器阵列区域的外部被移出。也有可能形成一个大的凹形区域以淀积钙钛矿材料然后使用化学机械抛光(CMP)来形成活性材料第一层76。
附图9显示出了在位线18形成以后的存储器阵列区域10。位线18通过淀积一层氧化层并且使其图形化以形成第一层活性材料76的一个开口而被形成。然后有一层合适的导电材料被淀积并被抛光从而形成位线18。
附图10显示了在第二层活性材料80淀积和图形化以后的存储器阵列区域10。第二层活性材料80利用上面与第一层活性材料76的形成相联系所描述的方法来形成。
附图11显示了在形成顶部字线22以及钝化氧化物90的淀积以后的存储器阵列区域10。每一个顶部字线22与每一个位线18形成一个交叉点。第二层活性材料是高电阻率材料。在每一个交叉点上形成一个上电阻位(resistive bit)，其是通过在每一个字线与每一个位线之间施加一个电压信号从而将活性材料的区域变换成低阻抗状态来形成的。类似的，在一个底部字线与一个位线之间可形成一个下电阻位。在交叉点的每一个区域通常都相当于一个位。
位线与底部字线也形成一个交叉点阵列。通过施加一个电压信号也能够形成下组电阻位。这样每一个位线将具有与顶部字线之一相连的上组电阻位以及与底部字线之一相连的下组电阻位。这允许两组字线共享一组位线。这也允许对于一个指定数目的所需位可以使用更少的位线读出电路。
一旦该器件被完成并被应用，它能够被编程并读取。每一个位的电阻率可以被改变以编程，或擦除为一位。电阻率是通过在一个字线与一个位线之间施加一个编程电压同时允许剩余的字线浮动从而在其它的字线与位线之间没有信号流过而被改变的。这包括当编程电压位于一个顶部字线上时，设定底部字线浮动，或者反之亦然。这允许例如上位被编程而不会影响下位。
编程电压是能够改变位的电阻率而不会破坏该位的电压。在一些情况下，它可以不能提供能够改变位的电阻率而不会破坏该位的固定的电压。编程电压可以必须是一系列电压脉冲，其能够改变电阻率而不会破坏该位。
一旦一个位被编程，能够读取该位是有用的。该位能够通过提供一个跨在字线与位线之间的电压同时允许剩余的位线浮动从而在位线与剩余的字线之间没有电流流过而被读取。该位的输出利用一个读出电路在位线上被读取。
通过将所有的字线，顶部的和底部的，接地并且将一个编程电压施加给至少一个位线，从而将沿着一个单一的位线的所有的位设定为同样的阻抗状态，高或者低，是可能的。如果一个编程电压被施加到所有的位线，所有位的总编程将会同时有效的获得。这对于获得一个块擦除是有用的。
尽管上面描述了本发明的一个优选实施例以及其它的实施例，但是本发明的范围并不限于这些特定的实施例当中。相反，权利要求将确定本发明的范围。

Claims (43)

1.一种存储器结构包括：
a)一个基底；
b)覆盖基底的多个底部字线；
c)覆盖多个底部字线的多个顶部字线；
d)在多个底部字线与多个顶部字线之间插入的多个位线，其中每一个位线交叉在顶部字线与底部字线之间，它与每一个底部字线以及每一个顶部字线形成一个交叉点；
e)在多个底部字线与多个位线之间在每一个交叉点处插入的第一钙钛矿材料区域；
f)在多个顶部字线与多个位线之间在每一个交叉点处插入的第二钙钛矿材料区域。
2.如权利要求1所述的存储器结构，其中多个底部字线包括一个底部电极材料，它允许覆盖多个底部位线的钙钛矿材料的外延形成。
3.如权利要求2所述的存储器结构，其中底部电极度材料为YBCO。
4.如权利要求1所述的存储器结构，其中底部电极材料为铂或者铱。
5.如权利要求1所述的存储器结构，其中第一钙钛矿材料区域为一个超巨磁电阻(CMR)材料。
6.如权利要求1所述的存储器结构，其中第一钙钛矿材料区域为Pr0.7Ca0.3MnO3(PCMO)。
7.如权利要求1所述的存储器结构，其中第一钙钛矿材料区域为Gd0.7Ca0.3BaCo2O5+5。
8.一种用于生产一种存储器结构的方法，包括步骤：
a)提供一个半导体基底；
b)形成多个底部字线；
c)在底部字线上淀积一隔离材料；
d)蚀刻向底部字线的一个开口；
e)在底部字线与隔离材料之上淀积一第一层钙钛矿材料；
f)抛光第一层钙钛矿材料，由此钙钛矿材料留在开口中以形成电阻位；
g)在钙钛矿材料层上形成多个位线；
h)在位线上淀积一层附加隔离材料层；
i)蚀刻向多个位线的另一个开口；
j)在位线与隔离材料之上淀积一第二层钙钛矿材料；
k)抛光第二层钙钛矿材料，由此留下钙钛矿材料以形成电阻位；以及
l)在钙钛矿材料层上形成多个顶部字线。
9.如权利要求8所述的方法，其中底部字线包括一个电极材料，它允许覆盖底部字线的钙钛矿材料层的外延形成。
10.如权利要求9所述的方法，其中底部字线材料为YBCO。
11.如权利要求8所述的方法，其中底部字线材料为铂或者铱。
12.如权利要求8所述的方法，其中隔离材料为二氧化硅。
13.如权利要求8所述的方法，其中钙钛矿材料为超巨磁电阻(CMR)材料。
14.如权利要求8所述的方法，其中钙钛矿材料为Pr0.7Ca03MnO3(PCMO)。
15.如权利要求8所述的方法，其中钙钛矿材料为Gd0.7Ca0.3BaCo2O5+5。
16.如权利要求8的方法，其中抛光钙钛矿材料的步骤包括化学机械抛光。
17.如权利要求8所述的方法，其中多个位线覆盖多个底部字线形成一个交叉点存储结构。
18.如权利要求8所述的方法，其中多个顶部字线覆盖多个位线形成一个交叉点存储结构。
19.如权利要求8所述的方法，还进一步包括在淀积一层钙钛矿材料以前形成一个存储电路的步骤。
20.一种存储器结构，包括：
a)一个基底；
b)覆盖基底的多个底部字线；
c)覆盖多个底部字线的多个顶部字线；
d)在多个底部字线与多个顶部字线之间插入多个位线，其中每一个位线交叉在顶部字线与底部字线之间，它与每一个底部字线以及每一个顶部字线之间形成一个交叉点；
e)在多个底部字线与多个位线之间插入的第一连续活性层；
f)在多个顶部字线与多个位线之间插入的第二连续活性层。
21.如权利要求20所述的存储器结构，其中底部字线包括底部电极材料，它允许覆盖底部字线的钙钛矿材料的外延形成。
22.如权利要求21所述的存储器结构，其中底部电极材料为YBCO。
23.如权利要求20所述的存储器结构，其中底部字线为铂或者铱。
24.如权利要求20所述的存储器结构，其中第一连续活性层为钙钛矿材料。
25.如权利要求20所述的存储器结构，其中第一连续活性层为一个超巨磁电阻(CMR)材料。
26.如权利要求20所述的存储器结构，其中第一连续活性层为Pr0.7Ca0.3MnO3(PCMO)。
27.如权利要求20所述的存储器结构，其中第一连续活性层为Gd0.7Ca0.3BaCo2O5+5。
28.一种制造一种存储器结构的方法，包括步骤：
a)提供一个半导体基底；
b)形成多个底部字线；
c)在底部字线上淀积第一层钙钛矿材料；
d)移走存储器阵列区域之外的区域中的第一层钙钛矿材料，由此在存储器阵列区域中留下第一层钙钛矿材料；
e)在钙钛矿材料层上形成多个位线；
f)在多个位线上淀积第二层钙钛矿材料；
g)移走存储器阵列区域之外的区域中的第二层钙钛矿材料，由此在存储器阵列区域中留下第二层钙钛矿材料。
29.如权利要求28所述的方法，底部字线包括一个底部电极材料，它允许覆盖在底部电极的钙钛矿材料层的外延形成。
30.如权利要求29所述的方法，其中底部电极材料为YBCO。
31.如权利要求28所述的方法，其中底部字线为铂或者铱。
32.如权利要求28所述的方法，其中钙钛矿材料为一个超巨磁电阻(CMR)材料。
33.如权利要求28所述的方法，其中钙钛矿材料为Pr0.7Ca0.3MnO3(PCMO)。
34.如权利要求28所述的方法，其中钙钛矿材料为Gd0.7Ca0.3BaCo2O5+5。
35.如权利要求28所述的方法，其中位线覆盖底部字线形成了一个交叉点存储结构以及顶部字线覆盖位线形成了一个交叉点存储结构。
36.一种用于改变存储器阵列中的位的电阻率的方法，包括在第一字线与位线之间施加一个电压并允许第二字线浮动从而使位线与第二字线之间没有电流流过。
37.如权利要求36所述的方法，其中第一字线为底部字线以及第二字线为顶部字线。
38.如权利要求36所述的方法，其中第一字线为顶部字线以及第二字线为底部字线。
39.如权利要求36所述的方法，其中编程电压包括多个电压脉冲，由此该位的电阻率可以被改变并且该位不会被破坏。
40.一种读取存储器阵列中具有多种电阻率状态的位的方法，包括步骤：
a)在第一字线与位线之间施加一个电压，并允许第二字线浮动从而使得在位线与第二字线之间没有电流流过；以及
b)读出该位线的输出。
41.如权利要求40所述的方法，第一字线为底部字线以及第二字线为顶部字线。
42.如权利要求40所述的方法，其中第一字线为顶部字线以及第二字线为底部字线。
43.一种执行一个共享位线存储器阵列的块擦除的方法，包括步骤：
a)提供一个存储器阵列，具有顶部字线与底部字线，在顶部字线与底部字线之间插入位线从而形成一个上部交叉点以及一个下部交叉点，在此每一个位线交叉在每一个顶部字线与每一个底部字线之间，其中在每一个上部交叉点和每一个下部交叉点形成了一个电阻位；
b)将所有的底部字线接地；
c)将所有的顶部字线接地；以及
d)对所有的位线施加一个擦除电压。
CNB021495602A 2001-09-26 2002-09-26 共享位线交叉点存储器阵列 Expired - Lifetime CN1186799C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/965,586 US6569745B2 (en) 2001-06-28 2001-09-26 Shared bit line cross point memory array
US09/965586 2001-09-26

Publications (2)

Publication Number Publication Date
CN1411074A true CN1411074A (zh) 2003-04-16
CN1186799C CN1186799C (zh) 2005-01-26

Family

ID=25510182

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021495602A Expired - Lifetime CN1186799C (zh) 2001-09-26 2002-09-26 共享位线交叉点存储器阵列

Country Status (5)

Country Link
US (1) US6569745B2 (zh)
JP (1) JP4683816B2 (zh)
KR (1) KR100807208B1 (zh)
CN (1) CN1186799C (zh)
TW (1) TWI223437B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008019616A1 (en) * 2006-08-14 2008-02-21 Hong Kong Applied Science And Technology Research Institute Co., Ltd Electrical thin film memory
CN100495683C (zh) * 2007-06-04 2009-06-03 中国科学院物理研究所 一种制作电阻随机存储单元阵列的方法
US7811880B2 (en) 2007-05-14 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Fabrication of recordable electrical memory
CN108807667A (zh) * 2018-05-30 2018-11-13 华中科技大学 一种三维堆叠存储器及其制备方法

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6798685B2 (en) * 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6850455B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6831854B2 (en) 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US7042035B2 (en) * 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6746910B2 (en) * 2002-09-30 2004-06-08 Sharp Laboratories Of America, Inc. Method of fabricating self-aligned cross-point memory array
US6801448B2 (en) * 2002-11-26 2004-10-05 Sharp Laboratories Of America, Inc. Common bit/common source line high density 1T1R R-RAM array
US6774004B1 (en) * 2003-03-17 2004-08-10 Sharp Laboratories Of America, Inc. Nano-scale resistance cross-point memory array
JP2005056754A (ja) * 2003-08-06 2005-03-03 Sumitomo Electric Ind Ltd 超電導線材およびその製造方法
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US6955992B2 (en) * 2003-09-30 2005-10-18 Sharp Laboratories Of America, Inc. One mask PT/PCMO/PT stack etching process for RRAM applications
US7881133B2 (en) 2003-11-11 2011-02-01 Samsung Electronics Co., Ltd. Method of managing a flash memory and the flash memory
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP2005203463A (ja) * 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
JP2005243808A (ja) 2004-02-25 2005-09-08 Sharp Corp 半導体素子の製造方法
US20050230724A1 (en) * 2004-04-16 2005-10-20 Sharp Laboratories Of America, Inc. 3D cross-point memory array with shared connections
EP2204813B1 (en) 2004-05-03 2012-09-19 Unity Semiconductor Corporation Non-volatile programmable memory
JP4377751B2 (ja) * 2004-06-10 2009-12-02 シャープ株式会社 クロスポイント構造の半導体記憶装置及びその製造方法
EP1804300A4 (en) * 2004-09-09 2011-10-19 Univ Hokkaido Nat Univ Corp FUNCTIONAL ELEMENT, MEMORY ELEMENT, MAGNETIC RECORDING ELEMENT, SOLAR CELL, PHOTOELECTRIC CONVERTER ELEMENT, LIGHT ELEMENT, CATALYST REACTION EQUIPMENT AND CLEANING UNIT
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
US7423897B2 (en) * 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP4880894B2 (ja) * 2004-11-17 2012-02-22 シャープ株式会社 半導体記憶装置の構造及びその製造方法
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US8559209B2 (en) 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7323349B2 (en) * 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
US20060273298A1 (en) * 2005-06-02 2006-12-07 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a transistor and resistance-switching material in series
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
JP4231502B2 (ja) * 2005-11-02 2009-03-04 シャープ株式会社 クロスポイント構造の半導体記憶装置
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) * 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US7379364B2 (en) 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
WO2009057211A1 (ja) * 2007-10-31 2009-05-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8120941B2 (en) 2008-11-07 2012-02-21 Seagate Technology Llc Bidirectional non-volatile memory array architecture
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US8125817B2 (en) * 2008-12-18 2012-02-28 Panasonic Corporation Nonvolatile storage device and method for writing into the same
US8390100B2 (en) * 2008-12-19 2013-03-05 Unity Semiconductor Corporation Conductive oxide electrodes
US7826259B2 (en) * 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8638584B2 (en) * 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
CN103119716B (zh) 2010-09-27 2016-03-02 松下电器产业株式会社 存储单元阵列、半导体存储装置、存储单元阵列的制造方法及半导体存储装置的读出方法
US8357582B2 (en) * 2010-11-01 2013-01-22 Micron Technology, Inc. Methods of forming electrical components and memory cells
US8891276B2 (en) 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US10566056B2 (en) 2011-06-10 2020-02-18 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8796754B2 (en) * 2011-06-22 2014-08-05 Macronix International Co., Ltd. Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof
JP2021048159A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
KR20200142486A (ko) 2020-12-02 2020-12-22 이경길 빔프로젝터 ai 스피커
CN113985335B (zh) * 2021-09-22 2023-07-14 成都欧开科技有限公司 一种用于程控电阻的阻值校准方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
JPH0775247B2 (ja) * 1990-05-28 1995-08-09 株式会社東芝 半導体記憶装置
US5362665A (en) * 1994-02-14 1994-11-08 Industrial Technology Research Institute Method of making vertical DRAM cross point memory cell
JP3030333B2 (ja) * 1997-03-14 2000-04-10 工業技術院長 電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子
KR100306823B1 (ko) * 1997-06-02 2001-11-30 윤종용 강유전체메모리셀들을구비한불휘발성메모리장치
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
KR100408576B1 (ko) * 1999-03-19 2003-12-03 인피니언 테크놀로지스 아게 기억 셀 어레이 및 그의 제조 방법
US6128214A (en) 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
JP3469529B2 (ja) * 2000-03-10 2003-11-25 独立行政法人産業技術総合研究所 金属絶縁体転移によるスイッチング現象を利用した磁気抵抗素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008019616A1 (en) * 2006-08-14 2008-02-21 Hong Kong Applied Science And Technology Research Institute Co., Ltd Electrical thin film memory
US7811880B2 (en) 2007-05-14 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Fabrication of recordable electrical memory
CN100495683C (zh) * 2007-06-04 2009-06-03 中国科学院物理研究所 一种制作电阻随机存储单元阵列的方法
CN108807667A (zh) * 2018-05-30 2018-11-13 华中科技大学 一种三维堆叠存储器及其制备方法
WO2019227671A1 (zh) * 2018-05-30 2019-12-05 华中科技大学 一种三维堆叠存储器及其制备方法
US11233198B2 (en) 2018-05-30 2022-01-25 Huazhong University Of Science And Technology Three-dimensional stacked memory and preparation method thereof

Also Published As

Publication number Publication date
US20030003675A1 (en) 2003-01-02
CN1186799C (zh) 2005-01-26
JP4683816B2 (ja) 2011-05-18
JP2003197877A (ja) 2003-07-11
KR100807208B1 (ko) 2008-02-28
KR20030027725A (ko) 2003-04-07
TWI223437B (en) 2004-11-01
US6569745B2 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
CN1186799C (zh) 共享位线交叉点存储器阵列
US7192792B2 (en) Method of changing an electrically programmable resistance cross point memory bit
US6693821B2 (en) Low cross-talk electrically programmable resistance cross point memory
US7082052B2 (en) Multi-resistive state element with reactive metal
US8174875B2 (en) Memory devices including multi-bit memory cells having magnetic and resistive memory elements and related methods
US7045840B2 (en) Nonvolatile semiconductor memory device comprising a variable resistive element containing a perovskite-type crystal structure
EP2204813B1 (en) Non-volatile programmable memory
KR100680563B1 (ko) 불휘발성 반도체 기억장치
EP1643508B1 (en) Non-volatile memory element with programmable resistance
US6925001B2 (en) Electrically programmable resistance cross point memory sensing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ICAN TREFFERT INTELLECTUAL PROPERTY

Free format text: FORMER OWNER: SHARP CO. (JP) OSAKA, JAPAN

Effective date: 20130205

Owner name: ALLOGENE DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: ICAN TREFFERT INTELLECTUAL PROPERTY

Effective date: 20130205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130205

Address after: Delaware

Patentee after: Allogeneic Development Co.,Ltd.

Address before: Budapest

Patentee before: Eicke Fout intellectual property Co.

Effective date of registration: 20130205

Address after: Budapest

Patentee after: Eicke Fout intellectual property Co.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

CX01 Expiry of patent term

Granted publication date: 20050126

CX01 Expiry of patent term