KR100807208B1 - 공용 비트라인 교점 메모리 배열 - Google Patents

공용 비트라인 교점 메모리 배열 Download PDF

Info

Publication number
KR100807208B1
KR100807208B1 KR1020020058123A KR20020058123A KR100807208B1 KR 100807208 B1 KR100807208 B1 KR 100807208B1 KR 1020020058123 A KR1020020058123 A KR 1020020058123A KR 20020058123 A KR20020058123 A KR 20020058123A KR 100807208 B1 KR100807208 B1 KR 100807208B1
Authority
KR
South Korea
Prior art keywords
word line
perovskite material
lower word
layer
bit
Prior art date
Application number
KR1020020058123A
Other languages
English (en)
Other versions
KR20030027725A (ko
Inventor
슈솅텡
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030027725A publication Critical patent/KR20030027725A/ko
Application granted granted Critical
Publication of KR100807208B1 publication Critical patent/KR100807208B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

제조 및 사용 방법에 따른 공용 비트 라인 교점 메모리 배열 구조가 제공된다. 메모리 구조는 위에 상부 워드 라인이 놓이는 하부 워드 라인을 포함한다. 하부 워드 라인과 상부 워드 라인 사이에 비트 라인이 개재되어 이 하부 워드 라인과 비트 라인 사이에 제 1 교점이 형성되며, 상기 비트 라인과 상기 상부 워드 라인 사이에 제 2 교점이 형성된다. 하나의 특성, 예컨대 입력전압에 응답하여 변경될 수 있는 저항을 가진 재료는 상기 비트 라인의 위, 아래의 각각의 교점에 제공된다.

Description

공용 비트라인 교점 메모리 배열{SHARED BIT LINE CROSS POINT MEMORY ARRAY}
도 1은 공용 비트라인을 가진 교점 메모리 배열 영역의 등축도,
도 2는 처리(processing)중의 메모리 구조의 단면도,
도 3은 처리중의 메모리 구조의 단면도,
도 4는 처리중의 메모리 구조의 단면도,
도 5는 처리중의 메모리 구조의 단면도,
도 6은 처리중의 메모리 구조의 단면도,
도 7은 처리중의 메모리 구조의 단면도,
도 8은 처리중의 메모리 구조의 단면도,
도 9는 처리중의 메모리 구조의 단면도,
도 10은 처리중의 메모리 구조의 단면도,
도 11은 처리중의 메모리 구조의 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 공용 비트 라인 교점 메모리 배열 영역 12 : 기판
14 : 하부 워드 라인 16 : 산화물 층
17 : 페로브스카이트 재료 18 : 비트 라인
20 : 제 2 산화물 층 22 : 상부 워드 라인
25 : 저항
본 출원은 2001년 6월 28일에 출원된 발명의 명칭이 "Low Cross-talk Electrically Programmable Resistance Cross Point Memory"인 미국 특허 출원 09/893,830호와 2001년 6월 28일에 출원된 발명의 명칭이 "Electrically Programmable Resistance Cross Point Memory"인 미국 특허 출원 09/894,922호의 CIP출원이다. 이들 두 출원은 참조로 본 명세서에 병합된다.
본 발명은 비휘발성 메모리에 관한 것으로, 특히 교점 메모리 구조에 관한 것이다.
초 거대 자기저항(CMR) 재료 및 고온 초전도(HTSC) 재료들 중 페로브스카이트 구조를 갖는 재료는 외부 영향에 의해 변경될 수 있는 전기 저항성을 갖는 재료이다.
예컨대, 특히 CMR 및 HTSC 재료에 대한 페로브스카이트 구조를 갖는 재료의 특성은 하나 이상의 짧은 전기 펄스를 박막 또는 벌크 재료에 가함으로써 수정될 수 있다. 펄스 또는 펄스들로부터의 전계 강도 또는 전류 밀도는 상기 재료의 특성을 수정하기 위해 상기 재료들의 물리적 상태를 스위칭하기에 충분하다. 상기 펄스는 상기 재료를 파괴하거나 또는 실질적으로 손상을 주지 않도록 매우 낮은 에너지를 갖는다. 다중 펄스는 상기 재료에 인가되어 재료의 특성에 있어서의 증분 변경을 형성할 수 있다. 변경될 수 있는 특성 중 하나는 재료의 저항이다. 변경은 초기 변경을 초래하기 위해 사용된 것과는 반대 극성의 펄스를 이용하는 적어도 부분적으로 가역적인 것일 수 있다.
함께 구비된 판독회로와 함께 교점 메모리 배열은 상당한 칩 표면적을 사용할 수 있다. 칩 사이즈의 감소는 상응하는 경제적인 이익을 가져온다.
따라서, 본 발명에서는 교점 배열 및 함께 구비된 판독회로를 위해 필요한 면적을 감소시키는 메모리 구조가 제공된다. 각 비트 라인을 두 세트의 워드 라인과 공유함으로써, 각 교점의 면적은 한 비트 대신에 두 비트를 수용할 수 있으며, 비트당 비트 라인의 수가 감소하기 때문에 판독회로의 수가 감소된다.
제조 및 사용 방법과 함께, 공용 비트라인 교점 메모리 배열 구조가 제공된다. 상기 메모리 구조는 상부 워드 라인이 하부 워드라인 위에 놓이는 하부 워드 라인을 포함한다. 하부 워드 라인과 상부 워드 라인 사이에 비트라인이 개재되어 하부 워드 라인과 비트 라인 사이에 제 1 교점이 형성되고, 비트 라인과 상부 워드 라인 사이에 제 2 교점이 형성된다. 한가지 특성, 예컨대 입력전압에 응답하여 변경될 수 있는 저항을 갖는 재료는 비트 라인의 상, 하 교점 각각에 제공된다.
각 비트는, 다른 워드 라인을 부동(floating)이 되게 함으로써 비트 라인과 소정의 워드 라인 사이에 전압 신호를 인가하는 것에 의해, 프로그래밍될 수 있다. 또한, 소망의 워드 라인에 판독 전압을 인가하여 비트 라인의 시그널 오프(signal off)를 판독함으로써 비트가 판독될 수 있다. 또한, 모든 워드 라인을 접지하여 하나 이상의 비트 라인에 소거 전압 신호를 인가함으로써 블록 소거가 달성될 수 있다.
도 1은 공용 비트 라인 교점 메모리 배열 영역(10)을 도시하는 등축도이다. 메모리 배열 영역(10)의 실시예는 위에 복수의 하부 워드 라인(14)이 형성된 기판(12)을 포함한다. 산화물층(16)은 기판(12) 및 하부 워드 라인(14) 위에 놓인다. 복수의 비트 라인(18)은 산화물층(16)위에 놓인다. 제 2 산화물층(20)은 복수의 비트 라인(18) 위에 놓인다. 복수의 상부 워드 라인(22)은 제 2 산화물 층(20)위에 놓인다. 패시베이션 층(passivation layer)(24)은 복수의 상부 워드 라인(22)위에 놓인다. 상기 등축도로부터 명백한 바와 같이, 하부 워드 라인과 비트 라인 사이 뿐아니라 상부 워드 라인과 비트라인 사이에 교점 구성이 형성된다. 이와 같은 방식으로 두 세트의 워드 라인이 단일 세트의 비트 라인을 공유한다. 저 누화(low cross talk) 버전에 있어서, 산화물 층(16)은 에칭되어 복수의 하부 워드 라인(14)을 복수의 비트 라인(18)에 각 교점에서 접속하는 페로브스카이트 재료가 증착될 수 있다. 비트 라인과 복수의 상부 워드 라인 사이에 유사한 구조가 형성될 수 있다. 이에 대한 대안으로, 산화물 층(16)과 제 2 산화물 층(20) 대신에 연속 활성 영역이 사용될 수도 있다.
"상부" 및 "하부"라는 용어는 도면과 관련해 설명의 편의를 위한 것이며, 특정 방향을 필요로 하는 것으로서 해석되어서는 안된다. 상기 장치는 제조 및 작동시에 소정의 공간 방향을 가정할 수 있다.
도 1은 단지 메모리 배열 영역을 도시한다. 실제 장치에 있어서 기판(12), 하부 워드 라인(14), 비트 라인(18) 및 상부 워드 라인(22)은 메모리 배열 영역을 지나서 다른 장치 구조를 포함하는 다른 영역으로 확장될 수 있다는 것은 명백하다.
저 누화 저항 메모리 배열을 형성하는 방법이 제공된다. 도 2는 몇몇 초기 처리 다음에 나타나는 교점 메모리 배열 영역(10)의 단면도를 도시한다. 메모리 배열 영역(10)은 하부 워드 라인(14)이 위에 형성된 기판(12)을 포함한다. 기판에 걸쳐서 하부 워드 라인(14)위에 대략 500nm와 1000nm 사이의 두께로 증착된 산화물 층(16)은 하부 워드 라인(14)상에 대략 50nm와 500nm 사이의 두께로 평탄화된다. 개구(15)를 형성하도록 산화물 층(16)이 에칭되어 하부 워드 라인(14)으로의 액세스를 허락한다.
기판(12)은 LaAlO3, Si, SiO2, TiN 등과 같은 비결정성 재료, 다결정체, 결정체로 된 재료나 기타 재료 중 어떤 것이든지 관계없는 소정의 기판 재질이다.
하부 워드 라인(14)은 전도성 산화물 또는 기타 전도성 재료로 만들어진다. 바람직한 실시예에서, 전도성 재료는 페로브스카이트 재료의 에피텍셜 성장을 허용하는 YBa2Cu3O7(YBCO)와 같은 재료이다. 다른 바람직한 실시예에서, 전도성 재료는 백금 또는 이리듐이다. 하부 워드 라인은 약 5nm와 약 500nm 사이 범위의 두께를 가진다.
도 3을 참조하면, 페로브스카이트 재료(17)의 층은 산화물층(16)상에 증착되어 개구(15)를 채운다. 페로브스카이트 재료(17)는 전기 신호에 응답하여 저항이 변화될 수 있는 재료이다. 페로브스카이트 재료는, 바람직하게는, 예컨대 Pr0.7Ca0.3MnO3(PCMO)와 같은 고온 초전도(HTSC) 재료 또는 초 거대 자기저항(CMR) 재료이다. 소정 재료의 다른 예는 Gd0.7Ca0.3BaCo2O5+5 이다. 페로브스카이트 재료는, 바람직하게는, 연마 후 약 50nm와 500nm 사이의 두께를 갖는 재료이다. 페로브스카이트 재료(17)는 펄스 레이저 증착, rf-스퍼터링, 전자빔 증발, 열 증발, 금속 유기 증착, 졸 겔 증착 및 금속 유기 화학 증기 증착을 포함하는 소정의 증착기술을 사용하여 증착될 수 있다. 페로브스카이트 재료는 바람직하게는 CMP를 사용하여 연마된다.
도 4는 비트 라인(18)의 증착 및 패터닝 후의 메모리 배열 영역(10)을 도시한다. 비트 라인(18)은 전도성 재료, 바람직하게는 YBCO, 백금, 이리듐, 구리, 은 또는 금을 포함한다. 현재 하부 워드 라인(14)과 비트 라인(18) 사이에 개재된 페로브스카이트 재료는 현재 한 세트의 저항 메모리 비트(25)이다.
도 5는 제 2 산화물 층(20)의 증착, 페로브스카이트 재료(27)의 패터닝, 증착 및 연마 후의 메모리 영역(10)을 도시한다. 이 공정은 도 3과 관련하여 설명한 것과 유사하다.
도 6은 상부 워드 라인(22)의 형성 및 메모리 배열 영역의 패시베이션 후의 메모리 배열 영역(10)을 도시한다. 현재 상부 워드 라인(22)과 비트 라인(18) 사이에 개재된 페로브스카이트 재료는 현재 제 2 세트의 저항 메모리 비트(29)이다. 상부 워드 라인(22) 및 하부 워드 라인(14)은 각각 바람직하게는 거의 평행한 행이다. 상부 워드 라인(22)과 하부 워드 라인(14)은 비트 라인(18)에 대해서 교점 배열로 배열되어 각각 규칙적인 패턴으로 비트라인을 교차한다. 교점은 상부 워드 라인 또는 하부 워드 라인이 비트라인과 교차하는 각각의 위치를 말한다. 도시한 바와 같이, 워드 라인 및 비트 라인은 서로에 대해서 거의 90도 정도로 배열된다. 도시되고 설명된 상부 워드 라인 및 하부 워드 라인이 직접 서로에 대해 정렬되었음에도 불구하고, 서로에 대해서 오프셋(offset)을 가질 수 있다. 그 경우, 하부 워드 라인과 비트 라인 사이에 형성된 소정의 비트는 비트 라인과 상부 워드 라인 사이에 형성된 상응하는 비트와 정렬되지 않는다.
본 방법의 바람직한 실시예에 있어서, 하나 이상의 트랜지스터 구조, 메모리 회로의 상호 접속 또는 기타 구성요소는 메모리 배열 영역(10)의 형성에 앞서 형성될 수 있다. 메모리 배열 영역(10)에 앞서 메모리 회로의 구성요소를 형성함으로써 연이은 처리로 인한 페로브스카이트 재료의 가능한 열화가 감소되거나 제거된다.
도 7 내지 11은 공용 비트 라인 메모리 구조 및 처리 방법의 다른 실시예를 예시한다. 도 7은 몇몇 초기 처리된 교점 메모리 배열 영역(10)의 단면도를 도시한다. 메모리 배열 영역(10)은 위에 하부 워드 라인(14)이 형성된 기판(12)을 포함한다. 제 1 활성 재료의 층(76)은 하부 워드 라인 상에 증착된다. 활성 재료는 바람직하게는 예컨대, Pr0.7Ca0.3MnO3(PCMO)등의 고온 초전도(HTSC) 재료 또는 초 거대 자기저항(CMR) 재료와 같은 페로브스카이트 재료이다. 소정 재료의 다른 예는 Gd0.7Ca0.3BaCo2O5+5이다. 제 1 활성 재료의 층(76)은 바람직하게는 약 5nm와 500nm 사이의 두께이다. 활성재료는 펄스 레이저 증착, rf-스퍼터링, 전자빔 증발, 열 증발, 금속 유기 증착, 졸 겔 증착 및 금속 유기 화학 증기 증착을 포함하는 소정의 증착기술을 사용하여 증착될 수 있다. 도 8에 도시한 바와 같은 이온 밀링(ion milling) 또는 기타 소정의 처리에 의해서 메모리 배열 영역 외측으로부터 활성 재료가 제거된다. 또한, 큰 오목 영역을 형성할 수 있어, 상면에 페로브스카이트 재료를 증착한 후 화학 기계 연마(CMP)를 이용하여 제 1 활성 재료의 층(76)을 형성한다.
도 9는 비트 라인(18)의 형성 후의 메모리 배열 영역(10)을 도시한다. 산화물 층을 증착하여 패터닝함으로써 제 1 활성 재료의 층(76)에 개구를 형성함으로써 비트 라인(18)이 형성된다. 그 후,소정의 전도성 재료가 증착되고 연마되어 비트라인(18)을 형성한다.
도 10은 제 2 활성 재료의 층(80)을 증착하여 패터닝한 후의 메모리 배열 영역(10)을 도시한다. 제 2 활성 재료의 층(80)은 제 1 활성 재료의 층(76) 형성과 관련하여 상술한 방법을 사용하여 형성된다.
도 11은 상부 워드 라인(22)의 형성 및 패시베이션 산화물(90)의 증착 후의 메모리 배열 영역(10)을 도시한다. 각 상부 워드 라인(22)은 각 비트 라인(18)과의 교점을 형성한다. 제 2 활성 재료의 층은 형성된 고저항 재료이다. 상부 저항 비트는 각 워드 라인과 각 비트 라인 사이에 전압 신호를 인가하여 활성 재료 영역을 저저항 상태로 변환함으로써 각 교점에서 형성될 수 있다. 또한, 마찬가지로 하부 워드 라인과 비트 라인 사이에 하위 저항 비트가 형성될 수 있다. 교점에서의 각 영역은 통상 한 비트에 대응한다.
또한, 비트 라인은 하부 워드 라인과 함께 교점 배열을 형성한다. 전압 신호를 인가함으로써 하위 저항 비트의 세트가 형성될 수 있다. 각 비트 라인은 이후, 상부 워드 라인 중 하나에 접속된 상위 저항 비트의 세트와 하부 워드 라인중 하나에 접속된 하위 저항 비트의 세트를 가질 것이다. 이는 두 세트의 워드 라인이 단일 비트라인의 세트를 공유하게 한다. 이는, 또한 극소수의 비트 라인 판독 회로가 주어진 수의 소정 비트로 사용될 수 있게 한다.
일단 하나의 장치가 완료되어 작동되면 프로그래밍 및 판독될 수 있다. 각 비트의 저항은 프로그램 또는 소거의 단일 비트로 변경될 수 있다. 하나의 워드 라인과 하나의 비트 라인 사이에 프로그래밍 전압을 인가함으로써 저항이 변경되는 한편, 나머지 워드 라인을 부동되게 하여 어떠한 신호도 다른 워드 라인과 비트 라인 사이를 흐르지 못한다. 이는 프로그래밍 전압이 상부 워드 라인 상에 있을 때 하부 워드 라인을 부동되도록 설정하는 것 또는 그 역을 포함한다. 이는 상위 비트를 예컨대, 하위 비트에 영향을 주지 않고 프로그래밍될 수 있게 한다.
프로그래밍 전압은 비트에 손상을 주지 않고 비트의 저항을 변경할 수 있는 전압이다. 몇몇 경우에 있어서, 비트에 손상을 주지 않고 비트의 저항을 변경할 수 있는 고정 전압을 인가할 수 없을 수도 있다. 프로그래밍 전압은 비트에 손상을 주지 않고 저항을 변경시킬 수 있는 전압 펄스열일 필요가 있을 수 있다.
일단 비트가 프로그래밍되면 비트를 판독가능하기에 유용하다. 워드 라인 및 비트 라인을 가로질러 전압을 인가하는 한편, 나머지 워드 라인을 부동시켜 비트 라인과 나머지 워드 라인 사이에 전류가 흐르지 않도록 함으로써 비트가 판독될 수 있다. 이후, 비트의 출력은 판독회로를 사용하여 비트 라인에서 판독된다.
상부 및 하부의 모든 워드라인을 접지시킴과 아울러 프로그래밍 전압을 적어도 하나의 비트 라인에 인가함으로써 단일 비트 라인에 따른 모든 비트를 하이(high) 또는 로우(low)의 동일 저항 상태로 설정할 수도 있다. 프로그래밍 전압이 모든 비트 라인에 인가되면, 모든 비트의 블랭킷 프로그래밍(blanket programming)이 동시에 효과적으로 달성된다. 이는 블록 소거를 달성하는데 유용할 수 있다.
바람직한 실시예 및 기타 실시예를 상술하였으나, 범위가 이 특정 실시예로 한정되는 것은 아니며, 발명의 보호범위는 청구범위에 의해 결정될 것이다.
상술한 바와 같이, 본 발명에 의한 공용 비트라인 교점 메모리 배열에 의하면, 두 세트의 워드 라인이 각 비트 라인을 공유함으로써 각 교점의 면적은 한 비트 대신에 두 비트를 수용할 수 있어 비트당 비트 라인의 수가 감소하기 때문에 판독회로의 수가 감소된다는 효과가 있다.

Claims (43)

  1. a) 기판;
    b) 상기 기판 위에 놓이는 복수의 하부 워드 라인;
    c) 상기 복수의 하부 워드 라인 위에 놓이는 복수의 상부 워드 라인;
    d) 상기 복수의 하부 워드 라인과 상기 복수의 상부 워드 라인 사이에 개재되며, 상기 상부 워드 라인과 상기 하부 워드 라인 사이를 교차하면서 각각의 하부 워드 라인 및 각각의 상부 워드 라인과 교점을 각각 형성하는 복수의 비트 라인;
    e) 각각의 교점에서 상기 복수의 하부 워드 라인과 상기 복수의 비트 라인 사이에 개재된 제 1 페로브스카이트 재료 영역; 및
    f) 각각의 교점에서 상기 복수의 상부 워드 라인과 상기 복수의 비트 라인 사이에 개재된 제 2 페로브스카이트 재료 영역을 포함하는 것을 특징으로 하는 메모리 구조.
  2. 제 1 항에 있어서,
    상기 복수의 하부 워드 라인은 상기 복수의 하부 비트 라인 위에 놓이는 상기 페로브스카이트 재료의 에피텍셜 형성을 허용하는 하부 전극 재료를 포함하는 것을 특징으로 하는 메모리 구조.
  3. 제 2 항에 있어서,
    상기 하부 전극 재료는 YBCO인 것을 특징으로 하는 메모리 구조.
  4. 제 2 항에 있어서,
    상기 하부 전극 재료는 백금 또는 이리듐인 것을 특징으로 하는 메모리 구조.
  5. 제 1 항에 있어서,
    상기 제 1 페로브스카이트 재료 영역은 초 거대 자기저항(CMR) 재료인 것을 특징으로 하는 메모리 구조.
  6. 제 1 항에 있어서,
    상기 제 1 페로브스카이트 재료 영역은 Pr0.7Ca0.3MnO3(PCMO)인 것을 특징으로 하는 메모리 구조.
  7. 제 1 항에 있어서,
    상기 제 1 페로브스카이트 재료 영역은 Gd0.7Ca0.3BaCo2O5+5인 것을 특징으로 하는 메모리 구조.
  8. a) 반도체 기판을 제공하는 단계;
    b) 복수의 하부 워드 라인을 형성하는 단계;
    c) 상기 하부 워드 라인 위에 놓이는 아이솔레이션 재료를 증착하는 단계;
    d) 상기 하부 워드 라인에 개구를 에칭하는 단계;
    e) 상기 하부 워드 라인 및 아이솔레이션 재료 위에 제 1 페로브스카이트 재료 층을 증착하는 단계;
    f) 상기 제 1 페로브스카이트 재료 층을 연마함으로써, 페로브스카이트 재료가 상기 개구에 잔류하여 저항 비트를 형성하는 단계;
    g) 상기 페로브스카이트 재료 층 위에 놓이는 복수의 비트 라인을 형성하는 단계;
    h) 상기 비트 라인 위에 놓이는 부가적인 아이솔레이션 재료 층을 증착하는 단계;
    i) 상기 복수의 비트 라인에 다른 개구를 에칭하는 단계;
    j) 상기 비트 라인 및 아이솔레이션 재료위에 놓이는 제 2 페로브스카이트 재료 층을 증착하는 단계;
    k) 상기 제 2 페로브스카이트 재료 층을 연마함으로써, 페로브스카이트 재료가 잔류하여 저항 비트를 형성하는 단계; 및
    l) 상기 페로브스카이트 재료 층 위에 놓이는 복수의 상부 워드 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 메모리 구조 제조방법.
  9. 제 8 항에 있어서,
    상기 하부 워드 라인은, 상기 하부 워드 라인 위에 놓이는 상기 페로브스카이트 재료 층의 에피텍셜 형성을 허용하는 전극 재료를 포함하는 것을 특징으로 하는 메모리 구조 제조방법.
  10. 제 9 항에 있어서,
    상기 하부 워드 라인 재료는 YBCO인 것을 특징으로 하는 메모리 구조 제조방법.
  11. 제 8 항에 있어서,
    상기 하부 워드 라인 재료는 백금 또는 이리듐인 것을 특징으로 하는 메모리 구조 제조방법.
  12. 제 8 항에 있어서,
    상기 아이솔레이션 재료는 이산화규소인 것을 특징으로 하는 메모리 구조 제조방법.
  13. 제 8 항에 있어서,
    상기 페로브스카이트 재료는 초 거대 자기저항(CMR) 재료인 것을 특징으로 하는 메모리 구조 제조방법.
  14. 제 8 항에 있어서,
    상기 페로브스카이트 재료는 Pr0.7Ca0.3MnO3(PCMO)인 것을 특징으로 하는 메모리 구조 제조방법.
  15. 제 8 항에 있어서,
    상기 페로브스카이트 재료는 Gd0.7Ca0.3BaCo2O5+5인 것을 특징으로 하는 메모리 구조 제조방법.
  16. 제 8 항에 있어서,
    상기 페로브스카이트 재료를 연마하는 단계는 화학 기계 연마를 포함하는 것을 특징으로 하는 메모리 구조 제조방법.
  17. 제 8 항에 있어서,
    상기 복수의 비트 라인은 상기 복수의 하부 워드 라인 위에 놓여 교점 메모리 구성을 형성하는 것을 특징으로 하는 메모리 구조 제조방법.
  18. 제 8 항에 있어서,
    상기 복수의 상부 워드 라인은 상기 복수의 비트 라인 위에 놓여 교점 메모리 구성을 형성하는 것을 특징으로 하는 메모리 구조 제조방법.
  19. 제 8 항에 있어서,
    상기 페로브스카이트 재료 층을 증착하기에 앞서 메모리 회로를 형성하는 단계를 더 포함하는 것을 특징으로 하는 메모리 구조 제조방법.
  20. a) 기판;
    b) 상기 기판 위에 놓이는 복수의 하부 워드 라인;
    c) 상기 복수의 하부 워드 라인 위에 놓이는 복수의 상부 워드 라인;
    d) 상기 복수의 하부 워드 라인과 상기 복수의 상부 워드 라인 사이에 개재되며, 상기 상부 워드 라인과 상기 하부 워드 라인 사이를 교차하면서 각각의 하부 워드 라인 및 각각의 상부 워드 라인과 교점을 각각 형성하는 복수의 비트 라인;
    e) 제1 메모리 셀로 기능하고, 상기 복수의 하부 워드 라인과 상기 복수의 비트 라인 사이에 개재된 제 1 연속 활성 층; 및
    f) 제2 메모리 셀로 기능하고, 상기 복수의 상부 워드 라인과 상기 복수의 비트 라인 사이에 개재된 제 2 연속 활성 층을 포함하는 것을 특징으로 하는 메모리 구조.
  21. 제 20 항에 있어서,
    상기 하부 워드 라인은 상기 하부 워드 라인위에 놓이는 상기 페로브스카이트 재료의 에피텍셜 형성을 허용하는 하부 전극 재료를 포함하는 것을 특징으로 하는 메모리 구조.
  22. 제 21 항에 있어서,
    상기 하부 전극 재료는 YBCO인 것을 특징으로 하는 메모리 구조.
  23. 제 20 항에 있어서,
    상기 하부 워드 라인 재료는 백금 또는 이리듐인 것을 특징으로 하는 메모리 구조.
  24. 제 20 항에 있어서,
    상기 제 1 연속 활성 층은 페로브스카이트 재료인 것을 특징으로 하는 메모리 구조.
  25. 제 20 항에 있어서,
    상기 제 1 연속 활성 층은 초 거대 자기저항(CMR) 재료인 것을 특징으로 하는 메모리 구조.
  26. 제 20 항에 있어서,
    상기 제 1 연속 활성 층은 Pr0.7Ca0.3MnO3(PCMO)인 것을 특징으로 하는 메모리 구조.
  27. 제 20 항에 있어서,
    상기 제 1 연속 활성 층은 Gd0.7Ca0.3BaCo2O5+5인 것을 특징으로 하는 메모리 구조.
  28. a) 반도체 기판을 제공하는 단계;
    b) 복수의 하부 워드 라인을 형성하는 단계;
    c) 상기 하부 워드 라인 위에 놓이는 제 1 페로브스카이트 재료 층을 증착하는 단계;
    d) 메모리 배열 영역의 외측 영역으로부터 제 1 페로브스카이트 재료 층을 제거함으로써 제 1 페로브스카이트 재료 층을 상기 메모리 배열 영역 내에 잔류시키는 단계;
    e) 상기 페로브스카이트 재료 층 위에 놓이는 복수의 비트 라인을 형성하는 단계;
    f) 상기 복수의 비트 라인 위에 놓이는 제 2 페로브스카이트 재료 층을 증착하는 단계; 및
    g) 상기 메모리 배열 영역의 외측 영역으로부터 제 2 페로브스카이트 재료 층을 제거함으로써 제 2 페로브스카이트 재료 층을 상기 메모리 배열 영역내에 잔류시키는 단계를 포함하는 것을 특징으로 하는 메모리 구조 제조방법.
  29. 제 28 항에 있어서,
    상기 하부 워드 라인은 상기 하부 전극 위에 놓이는 상기 페로브스카이트 재료 층의 에피텍셜 형성을 허용하는 하부 전극 재료를 포함하는 것을 특징으로 하는 메모리 구조 제조방법.
  30. 제 29 항에 있어서,
    상기 하부 전극 재료는 YBCO인 것을 특징으로 하는 메모리 구조 제조방법.
  31. 제 28 항에 있어서,
    상기 하부 워드 라인 재료는 백금 또는 이리듐인 것을 특징으로 하는 메모리 구조 제조방법.
  32. 제 28 항에 있어서,
    상기 페로브스카이트 재료는 초 거대 자기저항(CMR) 재료인 것을 특징으로 하는 메모리 구조 제조방법.
  33. 제 28 항에 있어서,
    상기 페로브스카이트 재료는 Pr0.7Ca0.3MnO3(PCMO)인 것을 특징으로 하는 메모 리 구조 제조방법.
  34. 제 28 항에 있어서,
    상기 페로브스카이트 재료는 Gd0.7Ca0.3BaCo2O5+5인 것을 특징으로 하는 메모리 구조 제조방법.
  35. 제 28 항에 있어서,
    상기 비트 라인은 상기 하부 워드 라인 위에 놓여 교점 메모리 구성을 형성하며, 상기 상부 워드 라인은 상기 비트 라인 위에 놓여 교점 메모리 구성을 형성하는 것을 특징으로 하는 메모리 구조 제조방법.
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
KR1020020058123A 2001-09-26 2002-09-25 공용 비트라인 교점 메모리 배열 KR100807208B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/965,586 US6569745B2 (en) 2001-06-28 2001-09-26 Shared bit line cross point memory array
US09/965,586 2001-09-26

Publications (2)

Publication Number Publication Date
KR20030027725A KR20030027725A (ko) 2003-04-07
KR100807208B1 true KR100807208B1 (ko) 2008-02-28

Family

ID=25510182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020058123A KR100807208B1 (ko) 2001-09-26 2002-09-25 공용 비트라인 교점 메모리 배열

Country Status (5)

Country Link
US (1) US6569745B2 (ko)
JP (1) JP4683816B2 (ko)
KR (1) KR100807208B1 (ko)
CN (1) CN1186799C (ko)
TW (1) TWI223437B (ko)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6831854B2 (en) 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6798685B2 (en) * 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US7042035B2 (en) * 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US6850455B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6746910B2 (en) * 2002-09-30 2004-06-08 Sharp Laboratories Of America, Inc. Method of fabricating self-aligned cross-point memory array
US6801448B2 (en) * 2002-11-26 2004-10-05 Sharp Laboratories Of America, Inc. Common bit/common source line high density 1T1R R-RAM array
US6774004B1 (en) * 2003-03-17 2004-08-10 Sharp Laboratories Of America, Inc. Nano-scale resistance cross-point memory array
JP2005056754A (ja) * 2003-08-06 2005-03-03 Sumitomo Electric Ind Ltd 超電導線材およびその製造方法
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US6955992B2 (en) * 2003-09-30 2005-10-18 Sharp Laboratories Of America, Inc. One mask PT/PCMO/PT stack etching process for RRAM applications
US7881133B2 (en) 2003-11-11 2011-02-01 Samsung Electronics Co., Ltd. Method of managing a flash memory and the flash memory
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP2005203463A (ja) * 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
JP2005243808A (ja) 2004-02-25 2005-09-08 Sharp Corp 半導体素子の製造方法
US20050230724A1 (en) * 2004-04-16 2005-10-20 Sharp Laboratories Of America, Inc. 3D cross-point memory array with shared connections
ATE472157T1 (de) * 2004-05-03 2010-07-15 Unity Semiconductor Corp Nichtflüchtiger programmierbarer speicher
JP4377751B2 (ja) * 2004-06-10 2009-12-02 シャープ株式会社 クロスポイント構造の半導体記憶装置及びその製造方法
CN101015068B (zh) * 2004-09-09 2011-03-30 国立大学法人北海道大学 净化单元
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
US7423897B2 (en) * 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP4880894B2 (ja) * 2004-11-17 2012-02-22 シャープ株式会社 半導体記憶装置の構造及びその製造方法
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US8559209B2 (en) 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US7323349B2 (en) * 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
US20060273298A1 (en) * 2005-06-02 2006-12-07 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a transistor and resistance-switching material in series
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
JP4231502B2 (ja) * 2005-11-02 2009-03-04 シャープ株式会社 クロスポイント構造の半導体記憶装置
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8454810B2 (en) * 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080037324A1 (en) * 2006-08-14 2008-02-14 Geoffrey Wen-Tai Shuy Electrical thin film memory
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7379364B2 (en) 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7859883B2 (en) * 2007-05-14 2010-12-28 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Recordable electrical memory
CN100495683C (zh) * 2007-06-04 2009-06-03 中国科学院物理研究所 一种制作电阻随机存储单元阵列的方法
WO2009057211A1 (ja) * 2007-10-31 2009-05-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8120941B2 (en) * 2008-11-07 2012-02-21 Seagate Technology Llc Bidirectional non-volatile memory array architecture
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US8125817B2 (en) * 2008-12-18 2012-02-28 Panasonic Corporation Nonvolatile storage device and method for writing into the same
US8390100B2 (en) * 2008-12-19 2013-03-05 Unity Semiconductor Corporation Conductive oxide electrodes
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8638584B2 (en) * 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
WO2012042828A1 (ja) 2010-09-27 2012-04-05 パナソニック株式会社 メモリ素子、半導体記憶装置、メモリ素子の製造方法および半導体記憶装置の読み出し方法
US8357582B2 (en) * 2010-11-01 2013-01-22 Micron Technology, Inc. Methods of forming electrical components and memory cells
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8891276B2 (en) 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US10566056B2 (en) 2011-06-10 2020-02-18 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8796754B2 (en) * 2011-06-22 2014-08-05 Macronix International Co., Ltd. Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof
CN108807667B (zh) 2018-05-30 2020-08-04 华中科技大学 一种三维堆叠存储器及其制备方法
JP2021048159A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
KR20200142486A (ko) 2020-12-02 2020-12-22 이경길 빔프로젝터 ai 스피커
CN113985335B (zh) * 2021-09-22 2023-07-14 成都欧开科技有限公司 一种用于程控电阻的阻值校准方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
US5281837A (en) * 1990-05-28 1994-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device having cross-point DRAM cell structure
US5396093A (en) * 1994-02-14 1995-03-07 Industrial Technology Research Institute Vertical DRAM cross point memory cell and fabrication method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3030333B2 (ja) * 1997-03-14 2000-04-10 工業技術院長 電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子
KR100306823B1 (ko) * 1997-06-02 2001-11-30 윤종용 강유전체메모리셀들을구비한불휘발성메모리장치
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
EP1163676B1 (de) * 1999-03-19 2002-12-11 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung
US6128214A (en) 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
JP3469529B2 (ja) * 2000-03-10 2003-11-25 独立行政法人産業技術総合研究所 金属絶縁体転移によるスイッチング現象を利用した磁気抵抗素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
US5281837A (en) * 1990-05-28 1994-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device having cross-point DRAM cell structure
US5396093A (en) * 1994-02-14 1995-03-07 Industrial Technology Research Institute Vertical DRAM cross point memory cell and fabrication method

Also Published As

Publication number Publication date
US6569745B2 (en) 2003-05-27
JP2003197877A (ja) 2003-07-11
US20030003675A1 (en) 2003-01-02
CN1186799C (zh) 2005-01-26
JP4683816B2 (ja) 2011-05-18
TWI223437B (en) 2004-11-01
CN1411074A (zh) 2003-04-16
KR20030027725A (ko) 2003-04-07

Similar Documents

Publication Publication Date Title
KR100807208B1 (ko) 공용 비트라인 교점 메모리 배열
US6693821B2 (en) Low cross-talk electrically programmable resistance cross point memory
US6531371B2 (en) Electrically programmable resistance cross point memory
CN100440486C (zh) 具有电极层处理的相变随机存取存储器的制造方法
US7186569B2 (en) Conductive memory stack with sidewall
US7439082B2 (en) Conductive memory stack with non-uniform width
US6927430B2 (en) Shared bit line cross-point memory array incorporating P/N junctions
US20050230724A1 (en) 3D cross-point memory array with shared connections
US8237140B2 (en) Self-aligned, embedded phase change RAM
US8039392B2 (en) Resistor random access memory cell with reduced active area and reduced contact areas
CN100573899C (zh) 自我对准的嵌入式相变存储器及其制造方法
US10854255B1 (en) Vertical selector stt-MRAM architecture
US10256273B2 (en) High density cross point resistive memory structures and methods for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060626

Effective date: 20070426

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 12