CN1497705A - 制造自对准交叉点存储阵列的方法 - Google Patents

制造自对准交叉点存储阵列的方法 Download PDF

Info

Publication number
CN1497705A
CN1497705A CNA03159896XA CN03159896A CN1497705A CN 1497705 A CN1497705 A CN 1497705A CN A03159896X A CNA03159896X A CN A03159896XA CN 03159896 A CN03159896 A CN 03159896A CN 1497705 A CN1497705 A CN 1497705A
Authority
CN
China
Prior art keywords
layer
deposition
ion
bottom electrode
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA03159896XA
Other languages
English (en)
Other versions
CN100511643C (zh
Inventor
ʤ
许胜藤
潘威
庄维佛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allogeneic Development Co ltd
Eicke Fout Intellectual Property Co
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1497705A publication Critical patent/CN1497705A/zh
Application granted granted Critical
Publication of CN100511643C publication Critical patent/CN100511643C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种制造自对准交叉点存储阵列的方法包括：制备一衬底，包括形成任何支撑电极结构；在衬底上形成一p型阱区域；注入离子形成一深N+型区域；注入离子在N+型区域上形成一浅P+型区域从而形成P+/N结；在P+型区域沉积一阻挡金属层；在阻挡金属层沉积一底部电极层；在底部电极层沉积一牺牲层或氮化硅层；形成图形并对此结构进行刻蚀，从而移走牺牲层、底部电极层、阻挡金属层、P+型区域和N+型区域部分，形成一个沟槽；沉积氧化物填充沟槽；沉积一与剩余底部电极层自对准的PCMO层；沉积一顶部电极层；形成图形并对顶部电极层进行刻蚀；以及，完成存储阵列结构。

Description

制造自对准交叉点存储阵列的方法
相关申请
本应用涉及到2002年7月提交的序列号为10/072,225的“用于由非晶钙钛矿单极程序存储器中的电脉冲感应的可逆电阻变化的器件和方法”；2002年9月26日提交的序列号为10/256,358的“用于使用短电脉冲的电阻转换方法”；2003年3月17日提交的序列号为10/391,292的“交叉电阻存储阵列和制造的方法”；2003年3月17日提交的序列号为10/391,290的“沟槽隔离的交叉点存储阵列和制造的方法”。
技术领域
本发明涉及到高密度的交叉点电阻存储阵列ULSI存储芯片和嵌入的存储器应用。
背景技术
如Pr0.7Ca0.3MnO3(PCMO)薄膜之类的钙钛矿金属氧化物薄膜具有可逆电阻变化特性，可以用于存储信息非易失性存储器件。已知的感应电阻变化的方法包括在写时使用短电脉冲，在复位时使用长电脉冲，其中两种脉冲具有同样的极性。
PCMO薄膜在加电脉冲时显示出可逆的电阻变化。一种在外延YBa2Cu3O7(YBCO)和局部外延的铂衬底上经脉冲激光烧蚀(PLA)生长PCMO薄膜的技术，Liu等人的“磁阻膜中电脉冲感应可逆电阻改变效应”，应用物理快报，76卷，2749页，2000年；和Liu等人的2001年3月20日授权美国专利6,204,139，“转换用于薄膜电阻中的钙钛矿材料的特性的方法”。X射线衍射(XRD)极坐标图证实了PCMO薄膜的外延特性。
美国专利6,204,139描述了当电脉冲在室温下应用到薄膜上时发生的电阻改变。PCMO薄膜通过脉冲激光沉积(PLD)技术沉积到外延YBa2Cu3O7(YBCO)和局部外延的铂衬底上。电脉冲的极性决定着电阻变化的特性，即，增加或降低。
如Liu等人发表的那样，一种电可编程电阻、非易失性存储器件在室温下可以操作，其由在YBCO和LaAlO3上外延生长的PCMO制成。然而，样品尺寸在几百微米见方的量级，不适用于商业生产。这种类型的存储器可以通过相反的短电脉冲可逆地编程。这种存储单元可以产生单比特或多比特信息。然而，PCMO必须以晶体形式存在，这就需要PCMO必须在特定的底部电极如YBCO上生长，其与现有的硅集成电路技术不兼容。生长或结晶温度相对很高，如，＞700℃，这使得把器件集成进现有的集成电路非常复杂。此外，用单个PCMO晶粒不可能覆盖整个电路区域。当在单个晶粒PCMO晶体上制造的存储单元的特性和在多晶粒PCMO晶体上制造的存储单元的特性不同时，将会发生电路利用率和存储特性的问题。在Liu等人的样品中报道了一个低ΔR/R比率。很难相信Liu等人的技术可以商业化制造非易失性存储器件。
如DRAM和闪存之类的高密度存储器件具有小的存储单元尺寸，因此高密度集成是可能的。然而，传统的DRAM需要复杂的制造工艺，并且传统的闪存需要高电压编程，并很难降到亚微米存储单元尺寸。
发明内容
一种制造一个自对准交叉点(self-aligned cross-point)存储阵列的方法包括：制备一个衬底，包括形成任何支撑(supporting)电子结构；在衬底上形成一个P型阱区域；注入离子，以形成一个深N+型区域；注入离子，以在N+型区域形成一个浅P+型区域，从而形成一个P+/N节；在P+型区域沉积一个阻挡(barrier)金属层；在阻挡金属层上沉积一个底部电极层；在底部电极层上沉积一个多晶硅或氮化硅牺牲层(sacrificiallayer)；形成图形并刻蚀该结构，以移走多晶硅层、底部电极层阻挡金属层、P+型区域和N+型区域部分来形成一个沟槽；沉积氧化物，以填充这个沟槽；形成图形并刻蚀多晶硅；沉积一个和剩余的底部电极层自对准的PCMO层；沉积一顶部电极层；形成图形并刻蚀顶部电极层；以及，完成存储阵列结构。
本发明的目的之一是提供一具有自对准到底部电极的隔离的PCMO单元柱的高密度交叉点电阻存储阵列。
本发明的另一个目的是提供一个具有小单元尺寸、低漏电流、和存储单元间低串话率(cross talk)的阵列。
本概述和本发明的目的被提供来加快理解本发明的本质。对本发明更彻底的理解可以参考下面的附图和附图关联的本发明的具体实施例的细节描述来获得。
附图说明
图1是制造本发明的阵列初始步骤的横截面图。
图2是图1中阵列的顶部轮廓图。
图3是图2中阵列沿着直线3-3的横截面图。
图4是图2中阵列的顶部轮廓图，为了清楚起见，金属互联部分没有显示。
图5是图4中阵列沿着直线5-5的横截面图。
图6是图4中阵列沿着直线6-6的横截面图。
图7是图4中阵列沿着直线7-7的横截面图。
图8是根据本发明制造的存储阵列的顶部轮廓图，为了显示细节，将部分断裂开。
图9是8中阵列沿着直线9-9的横截面图。
图10是图8中阵列沿着直线10-10的横截面图。
具体实施方式
本发明是一种具有隔离的高磁阻氧化物(CMR)单元电阻柱(resistorpillar)的交叉点存储阵列的沟槽隔离方案的制造方法，其中的隔离的高磁阻氧化物(CMR)单元电阻柱在本优选实施例中是在如Pr0.7Ca0.3MnO3(PCMO)钙钛矿材料上形成的。此结构能够获得高的器件密度，并且可以用和现有的ULSI技术兼容的工艺来制造。
参看图1，本发明的制造方法包括：制备一合适的衬底，并在制造PCMO柱之前用任何现有的工艺制造将被称为“支撑电极”的非存储器件。存储阵列在一个具有一p型阱区域11的衬底10上制造。向整个存储区域注入磷，形成一深N+型区域12。注入的磷离子能量在60keV和200keV之间并且离子剂量在5·1014ions/cm2和2·1015ions/cm2之间。作为一种额外的离子注入，多能级磷可以用于降低N+层的电阻率，并且需要能级在100keV和250keV之间和剂量在1·1014ions/cm2和2·1015ions/cm2之间的磷离子的注入。注入一浅P+型层14，形成一个P+/N结。浅P+型层可以被注入能级在20keV和60keV之间和剂量在1·1015ions/cm2和5·1015ions/cm2之间的BF2离子。
图1描述了在存储区域表面被清除以移走在沉积10nm到50nm之间的例如TaN、TiN、WN、和TiTaN之类的阻挡金属16和在50nm到300nm之间的例如Pt和Ir之类的底部电极材料18的氧化物后的初级结构。在本具体实施例中，具有在200nm到400nm间厚度的多晶硅或氮化硅的牺牲层20被沉积到此结构上。
现在参看图2，光致刻蚀剂(photoresist)被沉积，用来在有源(active)区域形成图形。此结构被刻蚀以移走牺牲层20部分、底部电极18部分、阻挡金属16部分和P+型硅14和N+型硅12部分。然后移走光致刻蚀剂。刻蚀过程刻蚀穿透N+型硅12进入P型阱11至少10nm。清除所有的刻蚀损伤，用氧化物填满刻蚀的沟槽，然后通过CMP使刻蚀沟槽变得平滑。图3描述了紧跟前面步骤的图2的横截面图。
现在转到图3，光致刻蚀剂被沉积，以牺牲存储单元区域。牺牲层20、底部电极18、阻挡层16和P+型层14被刻蚀，并稍微刻蚀进N+型区域12。移走光致刻蚀剂，沉积氧化物22层并通过CMP来使其平滑。本结构在此阶段的顶视图在图4中描述，并且沿着图4中直线5-5的横截面图在图5中加以描述。沿着图4中直线6-6的横截面图在图6中进行描述。图7是沿着图4中直线7-7的横截面图，描述了尚未被PCMO置换的牺牲层20。
牺牲层20再次被刻蚀，并且PCMO存储电阻材料28被沉积，并通过CMP变得平滑。顶部电极层30被沉积，并用光致刻蚀剂形成图形。刻蚀顶部电极，然后移走光致刻蚀剂，产生图8-10中的结构。图8是交叉点存储阵列结构的顶部轮廓图，其中一些金属层和覆盖层没有显示。氧化物单元22包围着将成为如24的电阻柱的东西。在显示的图中，显示了阻挡金属层16。顶部电极30在PCMO电阻柱24上。顶部电极30被沉积厚度在50nm到300nm之间的如Pt和Ir之类的材料。图9是沿着图8中直线9-9的描述氧化物单元22、PCMO电阻柱24、p型阱11、N+型层12、P+型层14、阻挡金属层16、底部电极18、PCMO层28和顶部电极30的横截面图。图10是沿着图8中直线10-10的横截面图。如图所示，每个存储单元的CMR存储柱是隔离的并自对准到底部电极，然而，顶部电极和CMR柱不是自对准的，这样CMR电阻柱是和此结构的其他单元部分自对准的。器件通过制造额外的支撑电极和金属化而完成。
这样，揭露了一种制造自对准交叉点存储阵列的方法。可以理解，进一步的变化和改进可以如附加权利要求中定义的那样在本发明范围内得到。

Claims (22)

1、一种制造自对准交叉点存储阵列的方法，包括：
(a)制备一衬底，包括形成任何支撑电极结构；
(b)在衬底上形成一p型阱区域；
(c)注入离子，以形成深N+型区域；
(d)注入离子，以在N+型区域上形成一浅P+型区域，从而形成P+/N结；
(e)在P+型区域沉积一阻挡金属层；
(f)在阻挡金属层沉积一底部电极层；
(g)在底部电极层沉积一牺牲层；
(h)形成图形并对在由步骤(a)-(g)得到的结构进行刻蚀，从而移走牺牲层、底部电极层、阻挡金属层、P+型区域和N+型区域部分，形成一个沟槽；
(i)沉积氧化物，以填充沟槽；
(j)形成图形并对牺牲层进行刻蚀；
(k)沉积与剩余底部电极层自对准的PCMO层；
(l)沉积一顶部电极层；
(m)形成图形并对顶部电极层进行刻蚀，以及
(n)完成存储阵列结构。
2、根据权利要求1所述的方法，包括：在所述形成图形并对顶部电极进行刻蚀之后，(o)形成额外的电极结构并进行金属化。
3、根据权利要求1所述的方法，所述的(c)注入离子以形成深N+区域包括：以60keV到200keV之间的能量和5·1014ions/cm2到2·1015ions/cm2之间的离子剂量注入磷离子。
4、根据权利要求1所述的方法，所述的(c)注入离子以形成深N+区域包括：以100keV到250keV之间的能量和1·1014ions/cm2到2·1015ions/cm2之间的离子剂量注入多能级磷离子来降低N+型区域的电阻率。
5、根据权利要求1所述的方法，所述的(d)注入离子形成浅P+区域包括：以20keV到60keV之间的能量和1·1015ions/cm2到5·1015ions/cm2的离子剂量注入BF2离子。
6、根据权利要求1所述的方法，所述的(e)沉积一阻挡金属层包括：沉积一具有10nm到50nm厚度的阻挡金属的层，所述的阻挡金属从由TaN、TiN、WN和TiTaN组成的阻挡金属组中选出。
7、根据权利要求1所述的方法，所述的(f)沉积一底部电极层包括：沉积一具有50nm到300nm厚度的底部电极材料的层，所述的底部电极材料从由Pt和Ir组成的底部电极材料组中选出。
8、根据权利要求1所述的方法，所述的(g)沉积一牺牲层包括：沉积一具有200nm到400nm厚度的材料的层，所述材料从由多晶硅和氮化硅组成的材料组中选出。
9、根据权利要求1所述的方法，所述的(l)沉积一顶部电极层包括：沉积一具有50nm到300nm厚度的顶部电极材料的层，所述的顶部电极从由Pt和Ir组成的顶部电极材料组中选出。
10、一种制造具有部分对准的PCMO电阻柱的自对准交叉点存储阵列的方法，包括：
(a)制备一衬底，包括形成任何支撑电极结构；
(b)在衬底上形成一p型阱区域；
(c)注入离子，以形成深N+型区域；
(d)注入离子，以在N+型区域上形成一浅P+型区域，从而形成P+/N结；
(e)在P+型区域沉积一阻挡金属层；
(f)在阻挡金属层沉积一底部电极层；
(g)在底部电极层沉积一牺牲层，其包括沉积一从由多晶硅和氮化硅组成的材料组选出的材料的层；
(h)形成图形并对在由步骤(a)-(g)得到的结构进行刻蚀，从而移走牺牲层、底部电极层、阻挡金属层、P+型区域和N+型区域部分，形成一个沟槽；
(i)沉积氧化物，以填充沟槽；
(j)形成图形并对牺牲层进行刻蚀；
(k)沉积一与剩余的底部电极层自对准的PCMO层；
(l)沉积一顶部电极层；
(m)形成图形并对顶部电极层进行刻蚀，以及
(n)完成存储阵列结构。
11、根据权利要求10所述的方法，包括：在所述形成图形并对顶部电极层进行刻蚀之后，(o)形成额外的电极结构并进行金属化。
12、根据权利要求10所述的方法，所述的(c)注入离子以形成深N+区域包括：以60keV到200keV之间的能量和5·1014ions/cm2到2·1015ions/cm2之间的离子剂量注入磷离子。
13、根据权利要求10所述的方法，所述的(c)注入离子以形成深N+区域包括：以100keV到250keV之间的能量和1·1014ions/cm2到2·1015ions/cm2之间的离子剂量注入多能级磷离子来降低N+型区域的电阻率。
14、根据权利要求10所述的方法，所述的(d)注入离子以形成浅P+区域包括：以20keV到60keV之间的能级和1·1015ions/cm2到5·1015ions/cm2的离子剂量注入BF2离子。
15、根据权利要求10所述的方法，所述的(e)沉积一阻挡金属层包括：沉积一具有10nm到50nm厚度的阻挡金属的层，所述的阻挡金属从由TaN、TiN、WN和TiTaN组成的阻挡金属组中选出。
16、根据权利要求10所述的方法，所述的(f)沉积一底部电极层包括：沉积一具有50nm到300nm厚度底部电极材料的层，所述的底部电极材料从由Pt和Ir组成的底部电极材料组中选出。
17、根据权利要求10所述的方法，所述的(g)沉积一牺牲层包括：沉积一具有200nm到400nm厚度的牺牲材料的层。
18、根据权利要求10所述的方法，所述的(l)沉积一顶部电极层包括：沉积一具有50nm到300nm厚度顶部电极材料的层，所述的顶部电极材料从由Pt和I组成的顶部电极材料组中选出。
19、一种制造自对准交叉点存储阵列的方法，包括：
(a)制备一衬底，包括形成任何支撑电极结构；
(b)在衬底上形成一p型阱区域；
(c)注入离子形成深N+型区域，包括以60keV到200keV之间的能量和5·1014ions/cm2到2·1015ions/cm2的离子剂量注入磷离子；
(d)注入离子，在N+型区域上形成一浅P+型区域，从而形成P+/N节，包括以20keV到60keV之间的能量和1·1015ions/cm2到5·1015ions/cm2的离子剂量注入BF2离子；
(e)在P+型区域沉积一阻挡金属层，包括沉积一具有10nm到50nm厚度的阻挡金属的层，所述的阻挡金属从由TaN、TiN、WN和TiTaN组成的阻挡金属组中选出；
(f)在阻挡金属层上沉积一底部电极层，包括沉积一具有50nm到300nm厚度的底部电极材料的层，所述的底部电极材料从由Pt和Ir组成的底部电极材料组中选出；
(g)在底部电极层上沉积一牺牲层，包括沉积一具有200nm到400nm厚度的材料的层，所述的材料从由多晶硅和氮化硅组成的材料组中选出；
(h)形成图形并对在步骤(a)-(g)得到的结构进行刻蚀，从而移走牺牲层、底部电极层、阻挡金属层、P+型区域和N+型区域部分，形成一个沟槽；
(i)沉积氧化物，填充沟槽；
(j)形成图形并刻蚀牺牲层；
(k)沉积一与剩余的底部电极层自对准的PCMO层；
(l)沉积一顶部电极层；
(m)形成图形并对顶部电极层进行刻蚀，以及
(n)完成存储阵列结构。
20、根据权利要求19所述的方法，包括：在所述形成图形并对顶部电极层进行刻蚀之后，(o)形成额外的电极结构并进行金属化。
21、根据权利要求19所述的方法，所述的(c)注入离子以形成深N+区域包括：以100keV到250keV之间的能级和1·1014ions/cm2到2·1015ions/cm2的离子剂量注入多能级磷离子来降低N+型区域的电阻率。
22、根据权利要求19所述的方法，所述的(l)沉积一顶部电极层包括：沉积一具有50nm到300nm厚度的顶部电极材料的层，所述的顶部电极材料从由Pt和Ir组成的顶部电极材料组中选出。
CNB03159896XA 2002-09-30 2003-09-27 制造自对准交叉点存储阵列的方法 Expired - Fee Related CN100511643C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/262,222 US6746910B2 (en) 2002-09-30 2002-09-30 Method of fabricating self-aligned cross-point memory array
US10/262,222 2002-09-30

Publications (2)

Publication Number Publication Date
CN1497705A true CN1497705A (zh) 2004-05-19
CN100511643C CN100511643C (zh) 2009-07-08

Family

ID=31977956

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03159896XA Expired - Fee Related CN100511643C (zh) 2002-09-30 2003-09-27 制造自对准交叉点存储阵列的方法

Country Status (7)

Country Link
US (1) US6746910B2 (zh)
EP (1) EP1403920B1 (zh)
JP (1) JP4363628B2 (zh)
KR (1) KR100763928B1 (zh)
CN (1) CN100511643C (zh)
DE (1) DE60329357D1 (zh)
TW (1) TWI242261B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452473C (zh) * 2005-07-14 2009-01-14 中国科学院微电子研究所 采用氧化硅填充-回刻的交叉阵列结构有机器件制备方法
CN100495683C (zh) * 2007-06-04 2009-06-03 中国科学院物理研究所 一种制作电阻随机存储单元阵列的方法
CN105304126A (zh) * 2014-07-28 2016-02-03 财团法人交大思源基金会 记忆体阵列电路

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6875651B2 (en) * 2003-01-23 2005-04-05 Sharp Laboratories Of America, Inc. Dual-trench isolated crosspoint memory array and method for fabricating same
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
JP2005244145A (ja) * 2004-01-28 2005-09-08 Sharp Corp 半導体記憶装置及びその製造方法
JP2005243808A (ja) * 2004-02-25 2005-09-08 Sharp Corp 半導体素子の製造方法
US20060019497A1 (en) * 2004-07-22 2006-01-26 Zhizhang Chen Reduced feature-size memory devices and methods for fabricating the same
JP4827074B2 (ja) * 2004-07-22 2011-11-30 シャープ株式会社 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP4880894B2 (ja) * 2004-11-17 2012-02-22 シャープ株式会社 半導体記憶装置の構造及びその製造方法
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
KR100719346B1 (ko) 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7323349B2 (en) * 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
US7375000B2 (en) * 2005-08-22 2008-05-20 International Business Machines Corporation Discrete on-chip SOI resistors
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
WO2007102341A1 (ja) 2006-03-09 2007-09-13 Matsushita Electric Industrial Co., Ltd. 抵抗変化型素子、半導体装置、およびその製造方法
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US7629247B2 (en) * 2007-04-12 2009-12-08 Sandisk 3D Llc Method of fabricating a self-aligning damascene memory structure
US20100163836A1 (en) * 2008-12-31 2010-07-01 Shepard Daniel R Low-volume phase-change material memory cell
JP5329987B2 (ja) * 2009-01-09 2013-10-30 株式会社東芝 半導体記憶装置及びその製造方法
US8071457B2 (en) 2010-01-07 2011-12-06 Globalfoundries Inc. Low capacitance precision resistor
US8574954B2 (en) 2010-08-31 2013-11-05 Micron Technology, Inc. Phase change memory structures and methods
US9466793B2 (en) 2010-10-29 2016-10-11 Hewlett-Packard Development Company, L.P. Memristors having at least one junction
US8466031B2 (en) 2011-05-27 2013-06-18 Micron Technology, Inc. Mixed valent oxide memory and method
US10199472B2 (en) * 2015-12-30 2019-02-05 SK Hynix Inc. Neuromorphic device including gating lines with different widths
TWI723564B (zh) * 2018-10-01 2021-04-01 美商橫杆股份有限公司 電阻式隨機存取記憶體和製作技術

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5696019A (en) * 1996-06-24 1997-12-09 Macronix International Co., Ltd. Self-aligned trench isolation for memory array using sidewall spacers
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6214662B1 (en) * 2000-07-03 2001-04-10 Taiwan Semiconductor Manufacturing Company Forming self-align source line for memory array
JP2002151660A (ja) * 2000-11-14 2002-05-24 Fujitsu Ltd 磁気ランダム・アクセス・メモリ及びその磁気情報書き込み方法
US6646297B2 (en) * 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6569745B2 (en) * 2001-06-28 2003-05-27 Sharp Laboratories Of America, Inc. Shared bit line cross point memory array
US6583003B1 (en) * 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452473C (zh) * 2005-07-14 2009-01-14 中国科学院微电子研究所 采用氧化硅填充-回刻的交叉阵列结构有机器件制备方法
CN100495683C (zh) * 2007-06-04 2009-06-03 中国科学院物理研究所 一种制作电阻随机存储单元阵列的方法
CN105304126A (zh) * 2014-07-28 2016-02-03 财团法人交大思源基金会 记忆体阵列电路
CN105304126B (zh) * 2014-07-28 2018-10-26 财团法人交大思源基金会 记忆体阵列电路

Also Published As

Publication number Publication date
JP4363628B2 (ja) 2009-11-11
US20040063274A1 (en) 2004-04-01
TW200414436A (en) 2004-08-01
KR20040028498A (ko) 2004-04-03
EP1403920B1 (en) 2009-09-23
CN100511643C (zh) 2009-07-08
US6746910B2 (en) 2004-06-08
TWI242261B (en) 2005-10-21
DE60329357D1 (de) 2009-11-05
KR100763928B1 (ko) 2007-10-05
EP1403920A3 (en) 2006-01-25
JP2004128486A (ja) 2004-04-22
EP1403920A2 (en) 2004-03-31

Similar Documents

Publication Publication Date Title
CN100511643C (zh) 制造自对准交叉点存储阵列的方法
US10529852B2 (en) Ferroelectric memory device and method of manufacturing the same
US6972211B2 (en) Method of fabricating trench isolated cross-point memory array
CN100423233C (zh) 交叉点型存储器阵列
US7169624B2 (en) Shared bit line cross-point memory array manufacturing method
CN101681914B (zh) 具有大而均匀的电流的大阵列上指pin二极管及其形成方法
CN101720506B (zh) 存储器单元，存储器阵列以及形成它们的方法
CN101345251B (zh) 位于半导体衬底之上的存储单元阵列及其制造方法
US8497182B2 (en) Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US20070236981A1 (en) Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
TW201138174A (en) Semiconductor storage device and method for manufacturing same
CN101878508A (zh) 多个反熔丝存储器单元以及形成、编程和测试该器件的方法
KR20080072922A (ko) 니켈-코발트 산화물 전환 소자를 포함하는 메모리 셀
CN101720508A (zh) 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
TW201042759A (en) Phase change memory cell having vertical channel access transistor
KR20100071049A (ko) 프로그래밍 전압이 감소된 수직 다이오드 기초 메모리 셀과 이를 형성하는 방법
CN109643720A (zh) 半导体存储元件、其他元件及其制造方法
DE102021110683A1 (de) Speicherzellenbauelement mit dünnschichttransistor-auswahleinrichtung und verfahren zum bilden desselben
KR20090089320A (ko) 유전체 안티휴즈와 직렬로 실리사이드에 인접하여 결정화된 ｐ-ｉ-ｎ 다이오드와 이를 형성하는 방법
DE102008025473B4 (de) Verfahren zum Herstellen einer integrierten Schaltung mit einer Mehrzahl von Widerstandsänderungsspeicherzellen
DE102008013559B4 (de) Verfahren zum Herstellen einer integrierten Schaltung, Speichermodul und integrierte Schaltung

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ICAN TREFFERT INTELLECTUAL PROPERTY

Free format text: FORMER OWNER: SHARP CORPORATION

Effective date: 20130130

Owner name: ALLOGENE DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: ICAN TREFFERT INTELLECTUAL PROPERTY

Effective date: 20130130

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130130

Address after: Delaware

Patentee after: Allogeneic Development Co.,Ltd.

Address before: Budapest

Patentee before: Eicke Fout intellectual property Co.

Effective date of registration: 20130130

Address after: Budapest

Patentee after: Eicke Fout intellectual property Co.

Address before: Osaka Japan

Patentee before: Sharp Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20140927

EXPY Termination of patent right or utility model