CN101720508A - 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法 - Google Patents

利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法 Download PDF

Info

Publication number
CN101720508A
CN101720508A CN200880022667A CN200880022667A CN101720508A CN 101720508 A CN101720508 A CN 101720508A CN 200880022667 A CN200880022667 A CN 200880022667A CN 200880022667 A CN200880022667 A CN 200880022667A CN 101720508 A CN101720508 A CN 101720508A
Authority
CN
China
Prior art keywords
switching device
reversible resistance
memory cell
resistance switching
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880022667A
Other languages
English (en)
Other versions
CN101720508B (zh
Inventor
A·谢瑞克
S·B·赫纳
M·克拉克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/772,088 external-priority patent/US7902537B2/en
Priority claimed from US11/772,082 external-priority patent/US7824956B2/en
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN101720508A publication Critical patent/CN101720508A/zh
Application granted granted Critical
Publication of CN101720508B publication Critical patent/CN101720508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种形成存储器单元的方法，包括：(1)在衬底上方形成第一导体(206)；(2)利用选择性生长工艺在第一导体上方形成可逆电阻切换元件；(3)在第一导体上方形成二极管(204)；以及(4)在二极管和可逆电阻切换元件上方形成第二导体(208)以获得交叉点存储器件。切换元件也可以通过一个TFT控向。切换元件包含难以刻蚀的材料如TiO2，并且该切换元件不是通过刻蚀该材料形成的，而是通过氧化其它的材料如Ti或者TiN形成的。

Description

利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
该申请要求2007年6月29日提交的名称为“MEMORY CELLTHAT EMPLOYS A SELECTIVELY GROWN REVERSIBLERESISTANCE-SWITCHING ELEMENT AND METHODS OFFORMING THE SAME”的美国专利申请第11/772,082号(代理人案号SD-MXD-0335X)以及2007年6月29日提交的名称为“MEMORYCELL THAT EMPLOYS A SELECTIVELY GROWN REVERSIBLERESISTANCE-SWITCHING ELEMENT AND METHODS OFFORMING THE SAME”的美国专利申请第11/772,088号(代理人案号SD-MXD-0335Y)的优先权。上述两个专利申请均在此通过参考整体合并于此。
相关申请交叉引用
本申请涉及下列申请，下列申请中的每个均通过参考整体合并于此：
2007年6月29日提交的名称为“METHOD TO FORM AREWRITEABLE MEMORY CELL COMPRISING A DIODE AND ARESISTIVITY-SWITCHING GROWN OXIDE”的美国专利申请第No.11/772,081号(案号MD-304X)。
2007年6月29日提交的名称为“MEMORY CELL THATEMPLOYS A SELECTIVELY DEPOSITED REVERSIBLERESISTANCE-SWITCHING ELEMENT AND METHODS OFFORMING THE SAME”的美国专利申请第11/772,090号(案号MD-333X)。
2007年6月29日提交的名称为“MEMORY CELL THATEMPLOYS A SELECTIVELY DEPOSITED REVERSIBLERESISTANCE-SWITCHING ELEMENT AND METHODS OFFORMING THE SAME”的美国专利申请第11/772,084号(案号
技术领域
本申请涉及一种非易失性存储器，特别涉及一种利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法。
背景技术
由可逆电阻切换元件形成的非易失性存储器是众所周知的。例如，2005年5月9日提交的名称为“REWRITEABLE MEMORY CELLCOMPRISING A DIODE AND A RESISTANCE-SWITCHINGMATERIAL”的美国专利申请第11/125,939号(下文中称其为’939申请)，通过参考整体合并于本文以用于全部目的，其中描述了一种可重复写入的非易失性存储器单元，该存储器单元包括与可逆电阻切换材料例如金属氧化物或者金属氮化物串联的二极管。
然而，利用可重复写入的电阻切换材料制造存储器件是困难的；希望有利用可逆电阻切换材料制造存储器件的改进方法。
发明内容
在本发明的第一方面，提供一种形成存储器单元的方法，该方法包括(1)在衬底上方形成控向元件；(2)利用选择性生长工艺形成耦连到控向元件的可逆电阻切换元件。
在本发明的第二方面，提供一种形成存储器单元的方法，该方法包括(1)在衬底上方形成第一导体；(2)利用选择性生长工艺在第一导体上方形成可逆电阻切换元件；(3)在第一导体上方形成二极管；(4)在二极管和可逆电阻切换元件上方形成第二导体。
在本发明的第三方面，提供一种形成存储器单元的方法，该方法包括(1)在衬底上方形成第一导体；(2)在第一导体上方形成氮化钛层；(3)通过氧化氮化钛层选择性地形成可逆电阻切换元件；(4)在可逆电阻切换元件上形成垂直多晶二极管；(5)在竖直多晶二极管上方形成第二导体。
在本发明的第四方面，提供一种形成存储器单元的方法，该方法包括(1)形成具有源极区和漏极区的薄膜晶体管；(2)形成耦连到薄膜晶体管的源极区或漏极区的第一导体；(3)在第一导体上形成氮化钛层；(4)通过氧化氮化钛层选择性地形成可逆电阻切换元件；(5)在可逆电阻切换元件上方形成第二导体。
在本发明的第五方面，提供一种存储器单元，该存储器单元包括(1)控向元件；(2)可逆电阻切换元件，该可逆电阻切换元件耦连到该控向元件并且是利用选择性生长工艺形成的。
在本发明的第六方面，提供一种存储器单元，该存储器单元包括(1)第一导体；(2)形成于第一导体上方的第二导体；(3)形成于第一导体和第二导体之间的二极管；(4)利用选择性生长工艺形成于第一导体和第二导体之间的可逆电阻切换元件。
在本发明的第七方面，提供一种存储器单元，该存储器单元包括(1)第一导体；(2)在第一导体上方形成氮化钛层；(3)通过氧化氮化钛层选择性形成可逆电阻切换元件；(4)在可逆电阻切换元件上形成的垂直多晶硅二极管；(5)形成于竖直多晶二极管上方的第二导体。
在本发明的第八方面，提供一种存储器单元，该存储器单元包括(1)具有源极区和漏极区的薄膜晶体管；(2)耦连到薄膜晶体管的源极区或漏极区的第一导体；(3)形成于第一导体上的氮化钛层；(4)通过氧化氮化钛层而选择性地形成的可逆电阻切换元件；和(5)形成于可逆电阻切换元件上方的第二导体。
在本发明的第九方面，提供多个非易失性存储器单元，该存储器单元包括(1)沿第一方向延伸的大致平行、大致共面的多个第一导体；(2)多个二极管；(3)多个可逆电阻切换元件；(4)沿不同于第一方向的第二方向延伸的大致平行、大致共面的多个第二导体。在每个存储器单元中，二极管中的一个与可逆电阻切换元件中的一个串联，并设置在第一导体中的一个和第二导体中的一个之间。每个可逆电阻切换元件都是利用选择性生长工艺形成的。
在本发明的第十方面，提供一种包括形成于衬底上方的第一存储器级的单片三维存储阵列，其中第一存储级具有多个存储器单元。第一存储器级的每个存储器单元含有(1)控向元件；(2)可逆电阻切换元件，该可逆电阻切换元件耦连到该控向元件并且是利用选择性生长工艺形成的。单片三维存储器阵列还包括单片地形成于第一存储器级上方的至少一个第二存储器级。提供了很多的其它方面。
本发明的其它特征和方面通过下文的具体描述、权利要求以及附图得以更清楚地体现。
附图说明
图1是根据本发明提供的示例性存储器单元的示意图。
图2A是根据本发明提供的存储器单元的第一实施例的简化透视图。
图2B是由多个图2A中的存储器单元形成的第一存储器级的一部分的简化透视图。
图2C是根据本发明提供的第一示例性三维存储器阵列的一部分的简化透视图。
图2D是根据本发明提供的第二示例性三维存储器阵列的一部分的简化透视图。
图3是图2A的存储器单元的示例性实施例的截面图。
图4A-4D是根据本发明制造单个存储器级期间的衬底的一部分的截面图。
图5是根据本发明提供的可替代的存储器单元的截面图。
具体实施方式
如上所述，利用可重复写入的电阻率切换材料来制造存储器件是困难的。例如，很多可重复写入的电阻率切换材料很难被化学刻蚀，由此增加了制造的成本和将其用于集成电路的复杂性。
根据本发明，难以被化学刻蚀的可重复写入的电阻率切换材料可以用于存储器单元而不需要被刻蚀。例如，在至少一个实施例中，提供了一种存储器单元，该存储器单元包括利用选择性生长工艺形成的可逆电阻率切换材料，从而可逆电阻率切换材料可以用于存储器单元而不被刻蚀。
在一个或多个示例性实施例中，利用氧化钛作为可逆电阻率切换材料来形成可逆电阻切换元件。如上文中合并的’939申请中所记载的，氧化钛膜已经表现出适用于存储器单元。
氧化钛的膜如TiO、TiO2、TiOx、TiOxNy等都难以被化学刻蚀。在至少一个实施例中，通过利用选择性生长工艺，氧化钛层可以用于存储器单元的可逆电阻切换元件中而不需要对氧化钛层进行刻蚀。例如，可以通过氧化含钛层，如氮化钛这样比氧化钛更容易被图案化和刻蚀的氧化物，来形成可逆电阻切换元件。通过这种方式，在含钛层的氧化之前，只有下层的含钛层(如氮化钛或者钛)被图案化和刻蚀而不是氧化钛层。
在一些实施例中，通过在有氧环境，如O2、臭氧或者它们的结合，或者使用其它任何合适的氧化空间中对含钛层实施快速热氧化而选择性地形成氧化钛。在其它的实施例中，在含有臭氧或者其它氧源的化学气相沉积腔中通过氧扩散，通过气相或者液相的臭氧清洗，或者通过任何其它合适的氧化处理氧化含钛层以形成氧化钛。在所有的例子中，都不需要对氧化钛进行刻蚀，这样就现出简化了存储单元的制造。
根据本发明，其它的材料也可以被选择性地氧化以形成可逆的或者是一次性可编程的电阻率切换材料以用于存储器单元。例如，可在衬底上沉积Ta、TaN、Nb、NbN、Al、AlN、Hf、HfN、V、VN等层，并与含钛层相似地被图案化、刻蚀和/或氧化，以形成可逆电阻率切换材料如Ta2O5，Nb2O5，Al2O3，HfO2，V2O5等。
存储器单元的示例性发明
图1是根据本发明提供的示例性存储器单元100的示意图。存储器单元100包括耦连到控向元件104的可逆电阻切换元件102。
可逆电阻切换元件102包括可逆电阻率切换材料(未单独示出)，该可逆电阻率切换材料具有可在两个或更多个的状态之间可逆地切换的电阻。例如，元件102的可逆电阻率切换材料可以在制造时处于初始低电阻率状态，而在施加第一电压和/或电流后就被切换成高电阻率状态。施加第二电压和/或电流可以使该可逆电阻率切换材料变回到低电阻率状态。可替代地，可逆电阻切换元件102可以在制造时处于初始高阻状态，而在施加适当的(多个)电压和/或(多个)电流后就被可逆地切换成低阻状态。当用于存储器元件时，一种电阻状态可表示二进制的“0”而另一种电阻状态可以表示二进制的“1”，尽管可以使用多于两个的数据/电阻状态。许多可逆电阻率切换材料和利用可逆电阻切换元件的存储器单元的操作被记载在例如之前合并的’939申请文件中。
在本发明的至少一个实施例中，可逆电阻切换元件102是利用选择性生长工艺形成的。本文中下面将会记载，利用选择性生长工艺可以在可逆电阻切换元件102中提供可逆电阻率切换材料而不需要对该可逆电阻率切换材料进行刻蚀。因此可逆电阻切换元件102的制造变得简化。
控向元件104可以包括薄膜晶体管、二极管或者通过选择性地限制可逆电阻切换元件102两端的电压和/或穿过可逆电阻切换元件102的电流而表现为非欧姆导通的其它合适的控向元件。通过这种方式，存储器单元100可用作二维或三维存储器阵列的一部分，数据可以写入存储器单元100和/或从存储器单元100中读取而不影响阵列中其它存储器单元的状态。
存储器单元100、可逆电阻切换元件102和控向元件104的示例性实施例将参考附图2A-图5在下文进行描述。
存储器单元的第一优选实施例
图2A是根据本发明提供的存储器单元200第一实施例的简化透视图。参考图2A，存储器单元200包括在第一导体206和第二导体208之间与二极管204串联的可逆电阻切换元件202(如虚线所示)。在一些实施例中，在可逆电阻切换元件202和二极管204之间还形成有阻挡层209，例如氮化钛、氮化钽、氮化钨等。
如下文中将要提到的，可逆电阻切换元件是选择性形成的，这样可以简化存储单元200的制造。在至少一个实施例中，可逆电阻切换元件202包括通过氧化含钛层，如氮化钛，而形成的至少部分的氧化钛层。例如，氮化钛层或者其它相似形态的钛可被沉积在二极管204的上面或者下面，然后被图案化和刻蚀(例如，和第一导体206一起)。氮化钛(或者其它物质)层然后被氧化形成氧化钛(例如，通过快速热氧化或者其它的氧化工艺)。
在图2A的实施例中，氮化钛或者类似的层210被形成后，与第一导体一起被图案化和刻蚀。氮化钛或者类似的层然后被氧化形成氧化钛层212。与二极管204垂直重叠和/或对齐的氧化钛层的一部分作为位于存储单元200的二极管204和第一导体206之间的可逆电阻切换元件202。在一些实施例中，只有可逆电阻切换元件202的一部分，如一个或者几个细丝，可被切换和/或是可切换的。氧化钛层可包括例如TiO、TiO2、TiOx、TiOxNy者类似物。虽然在图2A中所示的可逆电阻切换元件202位于二极管204的下方，可以理解，在可替代的实施例中，可逆电阻切换元件202可位于二极管204的上方。关于可逆电阻切换元件202的更多的细节将在下文中参考图3给予说明。
二极管204可以包括任何合适的二极管，例如垂直多晶p-n或p-i-n二极管，其可以是朝上的，即二极管的n区在p区的上面，也可以是朝下的，即二极管的p区在n区的上面。二极管204的示例性实施例在下文中参考图3进行说明。
第一和/或第二导体206、208可以包括任何合适的导电材料，如钨、任何合适的金属、重掺杂的半导体材料、导电的硅化物、导电的硅-锗化物、导电的锗化物等。在图2A的实施例中，第一和第二导体206、208是轨道形状的并沿着不同的方向延伸(例如，大体上互相垂直)。其它的导体形状和/或结构也是可用的。在一些实施例中，阻挡层、粘合层、抗反射涂层和/或类似物(未示出)可以与第一和/或第二导体206、208结合使用来提高器件的性能和/或有利于器件的制造。
如上所述，其它材料也可以用于形成可逆电阻切换元件202。例如，如Ta、TaN、Nb、NbN、Al、AlN、Hf、HfN、V、VN等材料，可相似地被沉积(和/或被图案化和刻蚀)到第一导体206上，然后被氧化形成层212，其中包括可逆电阻切换材料202。
图2B是利用多个图2A中的存储器单元形成的第一存储器级214的一部分的简化透视图。为了简化，含钛的层210和氧化钛层212只示于底部导体206中的一个之上。存储器阵列214是一个“交叉点”阵列，该阵列包括多个位线(第二导体208)和字线(第一导体206)，多个存储器单元被耦连到这些线上(如图所示)。其它的存储器阵列结构也是可用的，例如也可以有多个存储器层级。例如，图2C是单片三维阵列216的一部分的简化透视图，该阵列包括位于第二存储器级220下面的第一存储器级218。在图2C所示的实施例中，每个存储器级218、220包括位于交叉点阵列中的多个存储器单元200。可以理解，在第一和第二存储器级218和220之间可以存在一个或多个另外的层(例如层间电介质)，但是为了简化，在图2C中没有示出。其它存储器阵列结构也是可用的，也可以有更多的存储器层级。在图2C所示的实施例中，根据所有的二极管可以“指向”同一个方向，例如根据使用具有在二极管底部或顶部上的p掺杂区域的p-i-n二极管来决定朝上或者朝下，以此来简化二极管的制造。
在一些实施例中，存储器级可以如例如美国专利第6,952,030号“High-density three-dimensional memory cell”中所记载的那样形成，该专利通过参考全文合并于此。例如，第一存储器级的上导体可用作位于第一存储器级上面的第二存储器级的下导体，如图2D所示。在这样的实施例中，相邻存储器级的二极管优选指向相对的方向，如2007年3月27日提交的名称为“LARGE ARRAY OF UPWARD POINTINGP-I-N DIODES HAVING LARGE AND UNIFORM CURRENT”的美国专利申请第11/692,151号(下文中被称为’151申请)中记载的那样，该申请通过参考全文合并于此。例如，第一存储器级218中的二极管如箭头A1所示朝上(例如，p区在二极管的底部)，同时第二存储器级220的二极管如箭头A2所示朝下(例如，n区在二极管的底部)，反之亦然。
单片三维存储器阵列就是这样的一种存储器阵列，其中多个存储器级形成在单个衬底例如晶片上而没有介于其间的衬底。形成第一存储器级的层直接沉积或者生长在一个或多个现有级的层上。相反，堆叠的存储器是通过在分离的衬底上形成多个存储器级并将这些存储器级在顶部彼此粘合在一起而构建成的，如Leedy的美国专利第5,915,167号“Three dimensional structure memory”中记载的那样。衬底在键合之前被减薄或者从存储器级上去除，但是因为存储器级最初形成于分离的衬底上，所以这样的存储器并不是真正的单片三维存储器阵列。
图3是图2A中的存储器单元200的示例性实施例的截面图。参考图3，存储器单元200包括可逆电阻切换元件202(例如，可逆电阻切换材料层的一部分，在该实施例中也就是氧化钛层212)，二极管204和第一以及第二导体206，208。可逆电阻切换元件202可以是与二极管204垂直重叠和/或交迭的氧化钛层212的部分。
在图3的实施例中可逆电阻切换元件202是通过选择生长工艺形成的。例如，通过氧化含钛层210，在含钛层210上选择性地形成氧化钛层212。通过这种方式，只有含钛层210，而不是氧化钛层212被蚀刻，如在第一导体206的图案化和刻蚀步骤。
含钛层210可通过任何合适的工艺被氧化。例如，可在氧、臭氧、氧和臭氧共存或者其它氧源的环境下被热氧化(例如，通过快速热氧化)。可替代地或者额外地，含有钛的层210可在含有臭氧或者其它氧源的化学气相沉积(CVD)腔中通过氧扩散，通过气相或者液相的臭氧清洗，或者通过任何其它合适的氧化工艺氧化含钛层以形成氧化钛。如上文记载，其它的可逆电阻切换材料也可以通过对Ta、TaN、Nb、NbN、Al、AlN、Hf、HfN、V、VN等进行氧化来相似地形成。
在一个优选实施例中，快速热氧化是在大约300到大约800℃的温度范围内，在氧气流的流速为大约2sccm到大约40sccm的条件下持续大约1秒到大约5分钟，其取决于需要氧化的厚度和/或其它性质。其它的氧化物质种类、温度、时间和/或流速也是可用的。
在CVD腔中通过臭氧扩散的氧化过程可在大约300到大约800℃的温度范围内，优选在大约350到大约450℃的温度范围内，持续大约2分钟到大约4小时，优选大约15到25分钟，在合适的臭氧流速下，如在大约10到60sccm之间，取决于需要氧化的厚度和/或其它性能。其它的氧化物质种类，温度，时间和/或流速也是可用的。
在上述各个实施例中，只有含有钛的层210被图案化和刻蚀，不需要对氧化钛层进行刻蚀。因此存储单元的制造被显著地简化。进一步的，可形成任何希望的氧化钛层的厚度。在一些实施例中，厚度为大约500埃或者更小，优选大约300埃或者更小的氧化钛层用于可逆电阻切换元件202中(虽然其它的厚度范围也是可用的)。
如上所述，二极管204可以是垂直的p-n或者p-i-n二极管，方向可以朝上或者朝下。在图2D所示的实施例中，相邻的存储器级共用导体，相邻的存储器级优选具有指向相对方向的二极管，例如第一存储器级中的p-i-n二极管朝下，相邻的第二存储器级的p-i-n二极管朝上(反之亦然)。
在一些实施例中，二极管204可以由多晶半导体材料形成，例如多晶硅、多晶硅-锗合金、多晶锗或者其它合适的材料。举例来说，二极管204可以包括重掺杂的n+多晶硅区域302、n+多晶硅区域302上方的轻掺杂或者本征(非有意掺杂的)多晶硅区域304和本征区域304上方的重掺杂的p+多晶硅区域306。在一些实施例中，在n+多晶硅区域302上形成薄的(例如几百埃或者更少的)锗和/或硅-锗合金层(未示出)，当使用硅-锗合金时其中锗的含量为大约10at％(原子数百分比为10％)或者更多，以阻挡和/或减少从n+多晶硅区域302到本征区域304的掺杂迁移，如2005年12月9日提交的发明名称为“DEPOSITEDSEMICONDUCTOR STRUCTURE TO MINIMIZE N-TYPE DOPANTDIFFUSION AND METHOD OF MAKING”的美国专利申请第11/298,331号(下文中被称为’331申请)中记载的那样，该申请通过参考全文合并于此。可以理解，n+区和p+区的位置是可以互换的。
在一些实施例中，阻挡层308，如氮化钛、氮化钽、氮化钨等，可形成于氧化钛层212和n+区域302之间(例如用来阻挡和/或减小金属原子迁移到多晶硅区域中)。使用这样一个金属阻挡层可在阻挡层308和氧化钛层212之间形成不希望的整流接触。因此，在一些实施例中，可在氧化钛层212和阻挡层308之间形成一个薄的导体层(图中未示出)，如钛、镍、其它导体材料等(例如，为了功函数调谐)，来降低或者阻止整流接触的形成。
当通过沉积硅(例如无定形硅或多晶硅)形成二极管204时，在制造过程中二极管204上可以形成硅化物层310以使沉积硅处于低电阻率状态。这样的低电阻率状态允许存储器单元200更容易被编程，因为不需要大的电压来将沉积硅切换到低电阻率状态。例如，硅化物形式金属(silicide-forming metal)层312如钛或钴可以被沉积在p+多晶硅区域306上。在随后为了使形成二极管204的沉积硅结晶而采用的退火步骤中(下面将详述)，硅化物形式金属层312和二极管204的沉积硅相互作用形成硅化物层310，消耗掉所有的或者一部分硅化物形式金属层312。
如美国专利第7,176,064号“Memory Cell Comprising aSemiconductor Junction Diode Crystallized Adjacent to a Silicide”中记载的(该专利通过参考全文合并于此)，硅化物形成材料例如钛和/或钴在退火过程中与沉积硅反应形成硅化物层。硅化钛和硅化钴的晶格间距大小与硅相近，很明显这样的硅化物层在沉积硅结晶时可作为邻近的沉积硅的“结晶模版”或者“籽晶”(例如，硅化物层310在退火时增强硅二极管204的晶体结构)。由此提供低电阻率的硅。在硅-锗合金二极管和/或锗二极管中也可以得到类似的结果。
在硅化物形式金属层312形成以后，形成顶部导体208。在一些实施例中，在沉积导体层315之前，在硅化物形式金属层312上形成一个或者多个的阻挡层和/或粘合层314。导体层315、阻挡层314和硅化物形式金属层312可一起被图案化和/或刻蚀，以形成顶部导体208。
顶部导体208形成后，可以使存储器单元200退火，以使二极管204的沉积半导体材料结晶(和/或形成硅化物层310)。在至少一个实施例中，退火是在氮气的气氛下在大约600-800℃之间且更优选地在大约650-750℃之间的温度下持续大约10秒至大约2分钟。也可以采用其它的退火时间、温度和/或环境。如前所述，硅化物层310可在退火过程中作为下面沉积的半导体材料的“结晶模板”或者“籽晶”，该半导体材料形成二极管204。由此提供低电阻率的二极管材料。
根据本发明用于制造存储器单元的示例性工艺在下文中结合附图4A-D进行说明。
存储器单元的示例性制造工艺
附图4A-D图示说明根据本发明制造第一存储器级过程中衬底400的一部分的截面图。如下文中将要说明的，第一存储器级包括多个存储器单元，每个存储器单元包括利用选择性生长工艺形成的可逆电阻切换元件。可以在第一存储器级上方制造另外的存储器级(如之前结合附图2C-2D所述)。
参考图4A，所示的衬底400已经经历了若干工艺步骤。衬底400可以是任何合适的衬底，如硅、锗、硅-锗、非掺杂的、掺杂的、块状的(bulk)、绝缘体上的硅(SOI)或者其它带有或不带有额外电路的衬底。例如，衬底400可以包含有一个或更多个n-阱或者p-阱区域(未示出)。
在衬底400上方形成隔离层402。在一些实施例中，隔离层402可以是一层氧化硅、氮化硅、氮氧化硅或者其它任何合适的绝缘层。在其它的实施例中，绝缘层402是浅的沟槽绝缘(STI)区域，其通过在衬底400内蚀刻沟槽，在衬底400上沉积如氧化硅、氮化硅或者其它电介质以填充沟槽，并对衬底400进行平坦化以重新露出衬底400的顶表面403而形成。注意到在一个或者多个实施例中，在绝缘区形成之前在衬底400的有源区(图中未示出)上形成氮化硅或者类似的保护层(例如为了保护有源区)(图中未示出)。作为一个可替代的选择，可使用硅的局部氧化(LOCOS)工艺或者任何其它的合适工艺限定绝缘层402。
形成隔离层402后，在隔离层402上方形成粘合层404(例如，通过物理气相沉积或者其它方法)。例如，粘合层404可以是厚度大约为20埃至大约500埃且优选为大约100埃的氮化钛，或者其它合适的粘合层如氮化钽、氮化钨、一个或更多个粘合层的结合等。可以采用其它的粘合层材料和/或厚度。在一些实施例中，粘合层404是可选的。
形成粘合层后，在粘合层404上方沉积导电层406。导电层406可以包括通过任何合适的方法沉积(例如化学气相沉积、物理气相沉积等)的任何合适的导电材料如钨或者其它合适的金属、重掺杂的半导体材料、导电的硅化物、导电的硅-锗化物、导电的锗化物等。在至少一个实施例中，导电层406可能包括大约200埃至大约2500埃的钨。也可以采用其它的导电材料和/或厚度。
导电层406形成后，在导电层406上形成含钛层407，如氮化钛(例如通过物理气相沉积或者其它的方法)。在一些实施例中，含有钛的层407包括大约20到大约1200埃厚度的钛。其它的含钛层材料，如钛、钛合金、TiSi2、TiW等和/或厚度也是可用的。
形成含钛层407后，对粘合层404、导电层406和含钛层407进行图案化和刻蚀。例如，通过传统的光刻技术，利用软掩模或者硬掩膜，湿蚀刻或者干刻蚀工艺，对粘合层404、导电层406和含钛层407进行图案化和刻蚀。在至少一个实施例中，对粘合层404和导电层406以及含钛层407进行图案化和刻蚀，以形成基本平行、基本共面的导体408(如图4A中所示)。导体408和/或导体408之间的空隙的优选宽度范围在200到2500埃之间，尽管其它的导体宽度和/或空隙宽度也是可用的。
形成导体408后，在衬底400上方形成介电层410来填充导体408之间的间隙。例如，可以在衬底400上沉积大约3000-7000埃的氧化硅，并利用化学机械抛光或回刻工艺将其平坦化以形成平坦表面412。平坦表面412包括暴露在外的由介电材料410隔开的含钛层材料407的不连续的区域407a-f(如图所示)。不连续的含钛层区域407a-f可用于为在衬底400上形成的每个存储单元选择形成氧化钛可逆电阻切换元件(如下文中将要说明的)。
其它的介电材料如氮化硅，硅的氮氧化物，低K电介质等，和/或其它的介电层的厚度也是可用的。优选的低K电介质包括碳掺杂的氧化物，碳化硅层，或者类似物。
当通过氧化一种材料而不是含钛的材料来形成可逆电阻切换元件时，可使用要被氧化的材料如Ta、TaN、Nb、NbN、Al、AlN、Hf、HfN、V、VN、等来代替含钛层407。
参考图4B，平坦化后，在每一个含钛层区域407a-f上形成一个可逆电阻切换元件413a-f。例如，通过将含有钛的层区域407a-f氧化而在每个含有钛的层区域407a-f上选择形成氧化钛层。一些或者所有的含有钛的层区域407a-f将在氧化过程中被消耗而产生可逆电阻切换元件413a-f。如上文中所述的，任何合适的方法都可以用于氧化含钛层区域407a-f，如在氧气、臭氧或者二者共存的氧环境中快速热氧化或者使用其它合适的氧化物质来进行的快速热氧化。在其它的实施例中，在含有臭氧或者其它氧源的化学气相沉积腔中通过氧扩散，通过气相或者液相的臭氧清洗，或者通过任何其它合适的氧化处理氧化含钛层区域以形成氧化钛。
参考图4C，当可逆电阻切换元件413a-f形成以后，每个存储单元的二极管结构被形成。在氧化钛层区域上可形成可选的薄金属层(图中未示出)，如大约10埃到大约300埃厚度的钛、镍等(例如为了工作函数调节)。在一些实施例中，在二极管形成之前，可在氧化钛层区域上形成如氮化钛，氮化钽，氮化钨等的阻挡层(例如，为了阻止或者减小金属原子到多晶硅区域的迁移)。阻挡层414在薄导电层之上的层，除薄导电层之外的层或代替薄导电层的层，并且其可以是厚度为大约20埃至大约500埃且优选为大约100埃的氮化钛或者其它合适的阻挡层如氮化钽、氮化钨、一个或多个阻挡层的结合、阻挡层与其它层的结合如钛/氮化钛、钽/氮化钽或者钨/氮化钨堆叠等。也可以采用其它的阻挡层材料和/或厚度。
在沉积薄导电层(如果采用)和/或阻挡层414后，开始沉积用于形成每个存储器单元中的二极管(例如图2A-3的二极管204)的半导体材料。如前所述，每个二极管可以是垂直的p-n或者p-i-n二极管。在一些实施例中，每个二极管是由多晶半导体材料如多晶硅、多晶硅-锗合金、锗或者其它合适的材料形成的。为了叙述方便，本文描述了一利多晶硅的朝下的二极管的制造过程。可以理解，其它的材料和/或二极管结构也是可用的。
参考图4C，形成阻挡层414后，在阻挡层414上方沉积重掺杂的n+硅层416。在一些实施例中，n+硅层416是以无定形状态沉积的。在其它的实施例中，n+硅层416是以多晶状态沉积的。可以采用化学气象沉淀或者其它合适的工艺来沉积n+硅层416。在至少一个实施例中，n+硅层416可以由例如厚度在大约100埃到大约1000埃之间且使用磷或砷掺杂的硅形成，掺杂浓度为大约1021cm-3。其它的厚度、掺杂剂和掺杂浓度也是可用的。n+硅层416可以是原位掺杂，例如在沉积过程中通入施主气体。其它的掺杂方法也是可用的(例如，离子注入)。
沉积n+硅层416后，在n+硅层416上方形成轻掺杂的、本征的和/或非有意掺杂的硅层418。在一些实施例中，本征硅层418是以无定形状态沉积的。在其它的实施例中，本征硅层418是以多晶状态沉积的。可以采用化学气象沉淀或者其它合适的工艺来沉积本征硅层418。在至少一个实施例中，本征硅层418的厚度可以为大约500埃到大约4800埃，优选为大约2500埃。其它的本征层厚度也是可以采用的。
在沉积本征硅层418之前，可以在n+硅层416上方形成薄的(例如几百埃或者更薄)的锗和/或硅-锗合金层(未示出)，用来阻止和/或减小从n+硅层416到本征硅层418的掺杂剂扩散(如之前合并’331申请中所记载)。
重掺杂的p型硅被沉积并通过离子注入掺杂或者在沉积过程中原位掺杂来形成p+硅层420。例如，可以采用表面均匀p+注入将硼注入到本征硅层418内一个预定的深度。示例性可注入分子离子包括BF2、BF3、B等。在一些实施例中，可以采用大约1×1015离子/cm2至5×1015离子/cm2的注入剂量。也可以采用其它的注入种类和注入剂量。进一步地，在一些实施例中，可采用扩散工艺。在至少一个实施例中，最终的p+硅层420的厚度为大约100埃-700埃，尽管其它的p+硅层尺寸也是可用的。
形成p+硅层420后，在p+硅层420上方沉积硅化物形式金属层422。示例性硅化物形式金属包括溅射的或沉积的钛或钴。在一些实施例中，硅化物形式金属层422具有大约10埃到大约200埃的厚度，优选为大约20埃到大约50埃，且更优选为大约20埃。其它的硅化物形式金属层材料和/或厚度也是可用的。
在硅化物形式金属层422上方沉积阻挡层424。阻挡层424可以是厚度为大约20埃到大约500埃且优选为大约100埃的氮化钛或者其它合适的阻挡层如氮化钽、氮化钨、一个或者多个阻挡层的结合、阻挡层与其它层的结合如钛/氮化钛、钽/氮化钽、钨/氮化钨堆叠等。也可以采用其它的阻挡层材料和/或厚度。
形成阻挡层424后，在阻挡层424上方形成导电层426。导电层426是厚度为大约50埃到大约1000埃且优选为大约500埃的导电材料，如钨或者其它合适的金属。
然后阻挡层414、硅区域416、418和420、硅化物形式金属层422、阻挡层424和导电层426被图案化并被刻蚀成柱428。例如，最开始时，导电层426和阻挡层424被刻蚀。然后刻蚀继续进行，刻蚀硅化物形式金属层422、硅区域420、418和416以及阻挡层414。在对硅进行刻蚀的时候，导电层426和阻挡层424作为硬掩膜。硬掩膜是一个刻蚀过的层，其用于对下面的层进行图案化刻蚀；如果导电层426上的所有光刻胶都被消耗掉的话，硬掩膜可以代替其提供图案。以这种方法，只用一次光刻步骤就可以形成柱428。可以采用传统的光刻技术以及湿法或干法刻蚀工艺来形成柱428。每个柱428包括p-i-n型的朝下的二极管430。类似地可以形成朝上的p-i-n二极管。
形成柱428后，在柱428上方沉积介电层432，用于填充柱428之间的空隙。例如，大约200-7000埃的氧化硅可以被沉积，然后利用化学机械抛光或回蚀工艺进行平坦化以形成平坦表面434。平坦表面434包括被介电材料432分隔开的柱428的裸露顶表面(如图所示)。其它的介电材料如氮化硅、氮氧化硅、低K介电材料等和/或其它的介电层厚度也是可用的。优选的低K介电材料包括碳掺杂的氧化物、碳化硅层等。
形成平坦表面434后，在每个柱428上方选择性地形成可逆电阻切换元件436(图4C)。例如，可以通过选择性沉积(1)氧化镍；和/或(2)选择性沉积镍然后将镍氧化的方式在每个导电的柱428上方选择性地形成氧化镍层。在上述任一种情况下，都可以省去刻蚀镍和/或氧化镍层的步骤，明显简化存储器单元的制造。如上所述，可以使用选择性沉积镍或氧化镍的任何合适的方法，如化学沉积、电镀等。在至少一个实施例中，在每个导电柱428上方形成的可逆电阻切换元件436都包括氧化镍层，该氧化镍层具有1000埃或更小的厚度优选厚度为500埃或更小。可以采用其它氧化镍厚度。氧化镍层可以包括例如NiO、NiOx和NiOxPy或者其它类似的材料。其它材料例如Nb、V、Al、Ti、Co、钴-镍合金等可以类似地被选择性沉积、氧化和/或退火以在每个柱428上方形成选择性沉积的可逆电阻率切换。
参考图4D，形成可逆电阻切换元件436后，可以以类似于底部的一组导体408的形成方法在柱428上方形成第二组导体438。例如，如图4D所示，在一些实施例中，在沉积用于形成上部第二组导体438的导电层442之前，可以在可逆电阻切换元件436上方沉积一个或更多个阻挡层和/或粘合层440。
当n+硅层416，本征硅层418形成以后，n+硅层416、本征硅层418、阻挡层414和/或任何导体层(如果需要的话)被图案化并刻蚀以形成位于导体408上的硅柱420(如图)。传统的光刻技术，使用软掩模或硬掩膜以及湿蚀刻和干刻蚀工艺都可以用于形成硅柱420。
硅柱420形成以后，沉积介电层422用以填充硅柱420之间的空隙。例如，可以沉积大约200-7000埃厚度的氧化硅，然后通过化学机械抛光或者回蚀工艺将其平坦化以形成平坦表面424。平坦表面424包括被介电材料422分隔开的硅柱420的裸露的顶面(如图所示)。其它的介电材料如氮化硅，氮氧化硅，低K值介电材料等，和/或其它的介电层厚度也是可用的。优选的低K值介电材料包括碳掺杂的氧化物，碳化硅层，或者类似物。
硅柱420形成以后，在每个硅柱内，靠近硅柱420的上表面部分形成一个p+硅区域。例如，可以通过表面p+注入，将硼注入硅柱420内预定的深度。优选的注入分子离子包括BF2、BF3、B和类似物。在一些实施例中，采用大约1-5×1015离子/cm2的注入剂量。也可以采用其它的注入元素和注入剂量。进一步地，在一些实施例中，可采用扩散工艺以掺杂硅柱420的上部部分。在至少一个实施例中，p+硅区域426的厚度为大约100-700埃，尽管其它的p+硅区域的厚度也是可用的。(需要提醒的是，如果形成的二极管是朝上的p-n或者p-i-n二极管，硅柱420的上部将会被n型掺杂)。如此，每个硅柱420上就包括了一个朝下的p-i-n二极管428。
参考图4D，p-i-n二极管428形成以后，在衬底400上沉积一层硅化物形式金属层430。优选的硅化物形式金属包括溅射或者其它方式沉积的钛或者钴。在一些实施例中，硅化物形式金属层430具有大约10到大约200埃的厚度，优选大约20到大约50埃，更优选大约20埃。其它的硅化物形式金属层材料和/或厚度也是可用的。如下文中将要说明的，对结构的退火会引起硅化物形式金属层430中的金属与p+硅区域426中的硅反应以在邻近每个p+硅区域426处形成硅化物区域432。
硅化物形式金属层430形成以后，通过与形成底部导体408相似的方法在二极管428上形成第二组导体436。在一些实施例中，在沉积导电层440之前，在硅化物形式金属层430上形成一个或者多个阻挡层和/或粘结层438，以用于形成上部的第二组导体436。
导电层440可使用任何合适的导电材料如钨、其它合适的金属、重掺杂的半导体材料、导电的硅化物、导电的硅化物-锗化物、导电的锗化物等通过任何合适的方法(如化学气象沉淀、物理汽相沉淀等)来形成。可以使用其它导电层材料。阻挡层和/或粘合层438可包括氮化钛或其它合适的层例如氮化坦、氮化钨、一个或几个层的结合或者任何其它的合适材料。沉积的导电层440和阻挡层和/或粘合层438和/或硅化物形式金属层430可被图案化和/或被刻蚀以形成第二组导体438。在至少一个实施例中，上部导体436是大致平行、大致共面的导体，其与底部导体408沿着不同的方向延伸。
形成上部导体436后，该结构可以被退火以使二极管428的沉积的半导体材料结晶(和/或形成硅化物区域432)。在至少一个实施例中，退火在600℃到800℃的温度下在氮气气氛中进行大约10秒到大约2分钟，优选在650℃到750℃的温度范围中。可以使用其它退火时间、温度和/或环境。在每个硅化物形式金属区域422与p+区域420反应时形成的硅化物区域432在退火过程中可以作为下面沉积的形成二极管432的半导体材料的“结晶模板”或“籽晶”(例如，将任何无定形半导体材料变为多晶半导体材料和/或提高二极管432的整体结晶性质)。由此提供低电阻率的二极管材料。
可替代的示例性存储器单元
图5是根据本发明提供的示例性存储器单元500的截面图。存储器单元500包括薄膜晶体管(TFT)，如薄膜金属氧化物半导体场效应晶体管(MOSFET)502，该晶体管与形成于衬底505上方的可逆电阻切换元件504耦连。例如，MOSFET 502可以是形成在任何合适的衬底上的n沟道或p沟道薄膜MOSFET。在图示的实施例中，在衬底505上方形成绝缘区域506如二氧化硅、氮化硅、氮氧化物等，然后在绝缘区域506上方形成沉积的半导体区域507如沉积的硅、锗、硅-锗等。薄膜MOSFET 502形成于沉积的半导体区域507内，并通过绝缘区506与衬底505绝缘。
MOSFET 502包括源极/漏极区508、510和沟道区512，以及栅介电层514、栅电极516和间隔区518a-b。在至少一个实施例中，源极/漏极区508、510可以是p型掺杂，沟道区512可以是n型掺杂，而在其它的实施例中源极/漏极区508、510可以是n型掺杂，沟道区512可以是p型掺杂。任何其它的MOSFET结构或者任何合适的制造技术都可以用于薄膜MOSFET 502。在一些实施例中，通过衬底506内形成(如通过使用STI、LOCOS或其它类似工艺形成)的绝缘区(未示出)来使MOSFET 502电绝缘。可替代地，MOSFET 502的栅极、源极区和/或漏极区可以与在衬底506上形成的其它晶体管(未示出)共用。
可逆电阻切换元件504包括下导体520，形成于下导体520上的含钛层521，在含钛层521上选择生长的氧化钛层522以及在可逆电阻切换材料(氧化钛层522)上形成上导体524。上导体和下导体520，524可包括任何合适的导电材料如钨、其它的金属、重掺杂的半导体材料、导电的硅化物、导电的硅化物-锗化物、导电的锗化物或者类似物。在一些实施例中，在上导体和下导体520、524和可逆电阻切换材料(氧化钛层522)之间还有一个或者多个阻挡层和/或粘合层(图中未示出)。
在至少一个实施例中，可逆电阻切换材料(氧化钛层522)是通过上文结合附图1-图4D的实施例记载的选择生长工艺形成的。例如，通过在氧环境中如O2、臭氧、或者它们的结合，或者使用其它任何合适的氧化空间对含有钛的层521实施快速热氧化而选择性地形成氧化钛层522。在其它的实施例中，在含有臭氧或者其它氧源的化学气相沉积(CVD)腔中通过氧扩散，通过气相或者液相的臭氧清洗，或者通过任何其它合适的氧化工艺氧化含钛层521以形成氧化钛层522。在任何的实施例中，都不需要对氧化钛层进行刻蚀，存储单元的执照得以显著简化。根据本发明，其它的材料也可以被选择氧化以形成用于存储单元500的可逆电阻切换材料(如Ta、TaN、Nb、NbN、Al、AlN、Hf、HfN、V和VN等)。
如图5所示，可逆电阻切换元件504通过第一导电栓塞526与MOSFET 502的源极/漏极区510耦连，并通过第二导电栓塞530(其延伸穿过介电层532)与第一金属级(Ml)线528耦连。同样地，第三导电栓塞534将MOSFET 502的源极/漏极区508与MI线536耦连。导电栓塞和/或线可以用任何合适的金属如钨、其它金属、重掺杂的半导体材料、导电的硅化物、导电的硅-锗化物、导电的锗化物等形成(带有或不带有阻挡层)。需要注意的是，当MOSFET为n-沟道器件时，区域508作为MOSFET 502的漏极区而区域510作为MOSFET 502的源极区；当MOSFET为p-沟道器件时，区域508作为MOSFET 502的源极区而区域510作为MOSFET 502的漏极区。介电层532包括任何合适的介电材料如二氧化硅、氮化硅氮氧化硅、低K介电材料等。
在存储器单元500中，薄膜MOSFET 502用作控向元件，其工作方式与图2A-4D中的存储器单元使用的二极管的工作方式类似，选择性地限制施加到可逆电阻切换元件504两端的电压和/或流过可逆电阻切换元件504的电流。
在至少一个实施例中，可逆电阻切换元件504包括厚度为大约500埃或更少的氧化钛层，优选厚度为大约300埃或更少。可以采用其它的氧化钛厚度。
前述内容只公开了本发明的优选实施例。落在本发明范围内的上面公开的设备和方法的修改对本领域技术人员来说是显而易见的。例如，尽管本发明主要描述了选择性氧化氮化钛，但应该理解其它材料也可以被选择性氧化以用于可逆电阻切换元件，形成例如Ta、TaN、Nb、NbN、Al、AlN、Hf、HfN、V和VN等。
因此，虽然已经通过其示例性实施例公开了本发明，但应该理解，如，其它实施例也可能落入随附的权利要求所限定的本发明的主旨和保护范围内。

Claims (75)

1.一种存储单元，其包括：
控向元件；和
利用选择性生长工艺形成的与所述控向元件耦连的可逆电阻切换元件。
2.如权利要求1所述的存储单元，其中所述控向元件包括二极管。
3.如权利要求2所述的存储单元，其中所述二极管包括垂直多晶二极管。
4.如权利要求3所述的存储单元，其中所述垂直多晶二极管包括处于低电阻率状态的多晶材料。
5.如权利要求2所述的存储单元，其中所述二极管包括p-n二极管或者p-i-n二极管。
6.如权利要求1所述的存储单元，其中所述控向元件包括薄膜晶体管。
7.如权利要求6所述的存储单元，其中所述晶体管包括薄膜金属氧化物半导体场效应晶体管，即MOSFET。
8.如权利要求1所述的存储单元，其中所述可逆电阻切换元件包括TiO、TiO2、TiOx和TiOxNy中的至少一种。
9.如权利要求8所述的存储单元，其中所述可逆电阻切换元件具有大约500埃或者更小厚度的氧化物。
10.如权利要求8所述的存储单元，其中所述可逆电阻切换元件具有大约300埃或者更小厚度的氧化物。
11.如权利要求1所述的存储单元，其进一步包括TiN层，并且其中通过氧化所述TiN层形成所述可逆电阻切换元件。
12.如权利要求1所述的存储单元，其中所述控向元件和所述可逆电阻切换元件是串联的。
13.一种存储单元，其包括：
第一导体；
在所述第一导体上方形成的第二导体；
在所述第一导体和所述第二导体之间形成的二极管；以及
通过选择性生长工艺在所述第一导体和所述第二导体之间形成的可逆电阻切换元件。
14.如权利要求13所述的存储单元，其中所述二极管包括垂直多晶二极管。
15.如权利要求14所述的存储单元，其进一步包括：与所述垂直多晶二极管的多晶材料相接触的硅化物、硅-锗化物或者锗化物区域，从而所述多晶材料处于低电阻率状态。
16.如权利要求13所述的存储单元，其中所述可逆电阻切换元件包括TiO、TiO2、TiOx和TiOxNy中的至少一种。
17.如权利要求13所述的存储单元，其进一步包括在所述第一导体和所述第二导体之间形成的TiN层，并且其中通过氧化所述TiN层形成所述可逆电阻切换元件。
18.一种存储单元，其包括：
第一导体；
在所述第一导体上方形成的氮化钛层；
通过氧化所述氮化钛层而选择性形成的可逆电阻切换元件；
在所述可逆电阻切换元件上方形成的垂直多晶二极管；以及
在所述垂直多晶二极管上方形成的第二导体。
19.如权利要求18所述的存储单元，其进一步包括与所述垂直多晶二极管的多晶材料相接触的硅化物、硅-锗化物或者锗化物区域，从而所述多晶材料处于低电阻率状态。
20.如权利要求18所述的存储单元，其中所述可逆电阻切换元件包括TiO、TiO2、TiOx和TiOxNy中的至少一种。
21.如权利要求20所述的存储器，其中所述可逆电阻切换元件具有大约500埃或者更小厚度的氧化物。
22.如权利要求20所述的存储器，其中所述可逆电阻切换元件具有大约300埃或者更小厚度的氧化物。
23.一种存储单元，其包括：
具有源极区和漏极区的薄膜晶体管；
与所述源极区或所述漏极区耦连的第一导体；
在所述第一导体上方形成的氮化钛层；
通过氧化所述氮化钛层形成的可逆电阻切换元件；以及
在所述可逆电阻切换元件上方形成的第二导体。
24.如权利要求23所述的存储单元，其中所述薄膜晶体管包括n-沟道或者p-沟道的金属氧化物半导体场效应晶体管。
25.如权利要求23所述的存储单元，其中所述可逆电阻切换元件包括TiO、TiO2、TiOx和TiOxNy中的至少一种。
26.如权利要求25所述的存储器，其中所述可逆电阻切换元件具有大约500埃或者更小厚度的氧化物。
27.如权利要求25所述的存储器，其中所述可逆电阻切换元件具有大约300埃或者更小厚度的氧化物。
28.多个非易失性的存储单元，其包括：
在第一方向延伸的多个基本平行、基本共面的第一导体；
多个二极管；
多个可逆电阻切换元件；以及
在不同于所述第一方向的第二方向延伸的多个基本平行、基本共面的第二导体；
其中，在每个存储单元内，所述二极管中的一个与所述可逆电阻切换元件中的一个被布置成串联在所述第一导体中的一个和所述第二导体中的一个之间；并且
其中每个可逆电阻切换元件是通过选择性生长工艺形成的。
29.如权利要求28所述的多个存储单元，其中每个二极管是垂直多晶二极管。
30.如权利要求29所述的多个存储单元，其进一步包括与每个垂直多晶二极管相接触的硅化物、硅-锗化物或者锗化物区域，从而所述多晶材料处于低电阻率状态。
31.如权利要求28所述的多个存储单元，其中每个可逆电阻切换元件包括TiO、TiO2、TiOx和TiOxNy中的至少一种。
32.一种单片三维存储阵列，其包括：
在衬底上方形成的第一存储级，所述第一存储级包括：
多个存储单元，其中所述第一存储级的每个存储单元包括：
控向元件；和
通过选择性生长工艺形成的与所述控向元件耦连的可逆电阻切换元件；和
在所述第一存储级上单片形成的至少一个第二存储级。
33.如权利要求32所述的单片三维存储阵列，其中每个控向元件包括垂直多晶二极管。
34.如权利要求33所述的单片三维存储阵列，其中每个垂直多晶二极管包括垂直多晶硅二极管。
35.如权利要求32所述的单片三维存储阵列，其中每个可逆电阻切换元件包括TiO、TiO2、TiOx和TiOxNy中的至少一种。
36.如权利要求35所述的单片三维存储阵列，其中每个可逆电阻切换元件具有大约500埃或更小厚度埃的氧化物。
37.如权利要求36所述的单片三维存储阵列，其中每个可逆电阻切换元件具有大约300埃或者更小厚度的氧化物。
38.如权利要求32所述的单片三维存储阵列，其进一步包括在每个存储单元内的TiN层，并且通过氧化各自的TiN层形成每个可逆电阻切换元件。
39.如权利要求32所述的单片三维存储阵列，其中每个存储单元的各自的控向元件和可逆电阻切换元件串联。
40.如权利要求1所述的存储单元，其中所述可逆电阻切换元件包括Ta2O5、Nb2O5、Al2O3、HfO2和V2O5中的至少一种。
41.一种形成存储单元的方法，包括：
在衬底上方形成控向元件；
利用选择性生长工艺形成与所述控向元件耦连的可逆电阻切换元件。
42.如权利要求41所述方法，其中形成所述控向元件包括形成二极管。
43.如权利要求41所述的方法，其中形成所述控向元件包括形成多晶二极管。
44.如权利要求41所述的方法，其中形成所述控向元件包括形成垂直多晶二极管。
45.如权利要求41所述的方法，其中形成所述控向元件包括形成具有处于低电阻率状态的多晶材料的垂直多晶二极管。
46.如权利要求1所述的方法，其中形成所述控向元件包括形成p-n二极管或者p-i-n二极管。
47.如权利要求41所述的方法，其中形成所述控向元件包括形成薄膜晶体管。
48.如权利要求41所述的方法，其中形成所述控向元件包括形成薄膜金属氧化物半导体场效应晶体管，即MOSFET。
49.如权利要求41所述的方法，其中形成所述可逆电阻切换元件包括形成TiO、TiO2、TiOx和TiOxNy中的至少一种。
50.如权利要求49所述的方法，其中形成所述可逆电阻切换元件包括形成具有大约为500埃或者更小厚度的氧化物的可逆电阻切换元件。
51.如权利要求50所述的方法，其中形成所述可逆电阻切换元件包括形成具有大约为300埃或者更小于厚度的氧化物的可逆电阻切换元件。
52.如权利要求41所述的方法，其中形成所述可逆电阻切换元件包括：
形成含Ti层；以及
氧化所述含Ti层。
53.如权利要求52所述的方法，其中所述含Ti层包括TiN层。
54.如权利要求41所述的方法，其进一步包括将所述控向元件和所述可逆电阻切换元件串联。
55.使用权利要求41所述的方法形成的存储单元。
56.使用权利要求49所述的方法形成的存储单元。
57.一种形成存储单元的方法，包括：
在衬底上方形成第一导体；
通过选择性生长工艺在所述第一导体上方形成可逆电阻切换元件；
在所述第一导体上方形成二极管；以及
在所述二极管和所述可逆电阻切换元件上方形成第二导体。
58.如权利要求57所述的方法，其中形成所述二极管包括形成垂直多晶二极管。
59.如权利要求58所述的方法，其进一步包括形成与所述垂直多晶二极管的多晶材料相接触的硅化物、硅-锗化物或者锗化物区域，从而所述多晶材料处于低电阻率状态。
60.如权利要求57所述的方法，其中形成所述可逆电阻切换元件包括选择性地形成TiO、TiO2、TiOx和TiOxNy中至少一种。
61.如权利要求57所述的方法，其中形成所述可逆电阻切换元件包括：
形成含Ti层；以及
氧化所述含Ti层。
62.如权利要求61所述的方法，其中所述含Ti层包括TiN层。
63.使用权利要求57所述的方法形成的存储单元。
64.使用权利要求60所述的方法形成的存储单元。
65.一种形成存储单元的方法，包括：
在衬底上方形成第一导体；
在所述第一导体上方形成氮化钛层；
通过氧化所述氮化钛层选择性地形成可逆电阻切换元件；
在所述可逆电阻切换元件上方形成垂直多晶二极管；以及
在所述垂直多晶二极管上方形成第二导体。
66.如权利要求65所述的方法，其进一步包括形成与所述垂直多晶二极管上的多晶材料相接触的硅化物、硅-锗化物或者锗化物区域，从而所述多晶材料处于低电阻率状态。
67.如权利要求65所述的方法，其中形成所述可逆电阻切换元件包括选择性地形成TiO、TiO2、TiOx和TiOxNy中的至少一种。
68.如权利要求65所述的方法，其中选择性地形成所述可逆电阻切换元件包括形成具有大约300埃或者更小厚度的氧化层的可逆电阻切换元件。
69.如权利要求65所述的方法，其中形成所述垂直多晶二极管包括形成垂直多晶硅二极管。
70.使用权利要求65所述的方法形成的存储单元。
71.一种形成存储单元的方法，包括：
在衬底上方形成含有源极区和漏极区的薄膜晶体管；
形成与所述晶体管的所述源极区或所述漏极区耦连的第一导体；
在所述第一导体上方形成氮化钛层；
通过氧化所述氮化钛层而选择性地形成可逆电阻切换元件；以及
在所述可逆电阻切换元件上方形成第二导体。
72.如权利要求71所述的方法，其中形成所述薄膜晶体管包括形成n-沟道或者p-沟道的薄膜金属氧化物半导体场效应晶体管。
73.如权利要求71所述的方法，其中形成所述可逆电阻切换元件包括选择性地形成TiO、TiO2、TiOx和TiOxNy中的至少一种。
74.使用权利要求71所述的方法形成的存储单元。
75.如权利要求41所述的方法，其中形成所述可逆电阻切换元件包括形成Ta2O5、Nb2O5、Al2O3、HfO2和V2O5中的至少一种。
CN2008800226674A 2007-06-29 2008-06-27 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法 Active CN101720508B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/772,088 US7902537B2 (en) 2007-06-29 2007-06-29 Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US11/772,082 2007-06-29
US11/772,082 US7824956B2 (en) 2007-06-29 2007-06-29 Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US11/772,088 2007-06-29
PCT/US2008/007985 WO2009005699A1 (en) 2007-06-29 2008-06-27 Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210124956.3A Division CN102709471B (zh) 2007-06-29 2008-06-27 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法

Publications (2)

Publication Number Publication Date
CN101720508A true CN101720508A (zh) 2010-06-02
CN101720508B CN101720508B (zh) 2012-05-23

Family

ID=39720213

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210124956.3A Expired - Fee Related CN102709471B (zh) 2007-06-29 2008-06-27 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
CN2008800226674A Active CN101720508B (zh) 2007-06-29 2008-06-27 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210124956.3A Expired - Fee Related CN102709471B (zh) 2007-06-29 2008-06-27 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法

Country Status (6)

Country Link
EP (1) EP2162917A1 (zh)
JP (1) JP2010532568A (zh)
KR (1) KR20100031698A (zh)
CN (2) CN102709471B (zh)
TW (1) TW200915543A (zh)
WO (1) WO2009005699A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101720506B (zh) * 2007-06-29 2012-05-16 桑迪士克3D公司 存储器单元，存储器阵列以及形成它们的方法
CN102693985A (zh) * 2011-03-25 2012-09-26 北京兆易创新科技有限公司 一种可编程存储器及其制造方法
CN102738390A (zh) * 2011-04-12 2012-10-17 北京大学 阻变存储器单元及其制造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127236B1 (ko) 2008-12-29 2012-03-29 주식회사 하이닉스반도체 저항성 메모리 소자의 제조 방법
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
JP5439147B2 (ja) 2009-12-04 2014-03-12 株式会社東芝 抵抗変化メモリ
JP2011165854A (ja) 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9299767B1 (en) * 2014-09-26 2016-03-29 Intel Corporation Source-channel interaction in 3D circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1284645A (en) * 1970-01-30 1972-08-09 Welwyn Electric Ltd Then film device
US3796926A (en) * 1971-03-29 1974-03-12 Ibm Bistable resistance device which does not require forming
DE10342026A1 (de) * 2003-09-11 2005-04-28 Infineon Technologies Ag Speicherzelle mit Ionenleitungsspeichermechanismus und Verfahren zu deren Herstellung
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
KR100622268B1 (ko) * 2005-07-04 2006-09-11 한양대학교 산학협력단 ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법
JP3889023B2 (ja) * 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101720506B (zh) * 2007-06-29 2012-05-16 桑迪士克3D公司 存储器单元，存储器阵列以及形成它们的方法
CN102693985A (zh) * 2011-03-25 2012-09-26 北京兆易创新科技有限公司 一种可编程存储器及其制造方法
CN102693985B (zh) * 2011-03-25 2016-03-02 北京兆易创新科技股份有限公司 一种可编程存储器及其制造方法
CN102738390A (zh) * 2011-04-12 2012-10-17 北京大学 阻变存储器单元及其制造方法

Also Published As

Publication number Publication date
KR20100031698A (ko) 2010-03-24
CN101720508B (zh) 2012-05-23
JP2010532568A (ja) 2010-10-07
CN102709471B (zh) 2014-12-24
WO2009005699A1 (en) 2009-01-08
EP2162917A1 (en) 2010-03-17
CN102709471A (zh) 2012-10-03
TW200915543A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
CN101720508B (zh) 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
US8809114B2 (en) Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8816315B2 (en) Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
CN101720506B (zh) 存储器单元，存储器阵列以及形成它们的方法
TWI380434B (en) Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US8233308B2 (en) Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7833823B2 (en) Programmable resistance memory element and method for making same
US7846785B2 (en) Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
CN101681914B (zh) 具有大而均匀的电流的大阵列上指pin二极管及其形成方法
US9276041B2 (en) Three dimensional RRAM device, and methods of making same
US8674332B2 (en) RRAM device with an embedded selector structure and methods of making same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160525

Address after: texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk 3D LLC

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Patentee before: Sandisk Corp.