JP2011071380A - 半導体メモリ装置およびその製造方法 - Google Patents

Abstract

【課題】 耐酸化性能に優れたシリコン窒化膜によってＲｅＲＡＭセルの側壁全面を覆うことによって、製造工程での可変抵抗膜等の酸化を抑制し、ＲｅＲＡＭセルの状態の安定性およびデータ保持性が高い半導体メモリ装置およびその製造方法を提供することを目的とする。
【解決手段】 ＲｅＲＡＭセルは、例えば、導電性材料からなる第１電極１１、多結晶シリコンからなるダイオード１２、導電性材料からなる第２電極１３、遷移金属酸化膜からなる可変抵抗膜１４、および導電性材料からなる第３電極１５から構成されるものとする。また、ＲｅＲＡＭセルの側壁全面に、シリコン窒化膜を主成分とする側壁絶縁膜２０が形成されており、更にその外側にはシリコン酸化膜を主成分とするセル間絶縁膜２１が形成されている。
【選択図】 図１

Description

本発明は、半導体メモリ装置およびその製造方法に係り、特にＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）セルから構成されたメモリセルアレイを有する半導体メモリ装置およびその製造方法に関する。

従来から、電圧、電流等を利用して物質の抵抗値を可逆的に変化させ、その抵抗値の異なる状態を情報として記憶する抵抗変化メモリであるＲｅＲＡＭセルに於いて、可変抵抗膜の側壁表面を窒化雰囲気に曝し窒化することによって、その後の製造工程での可変抵抗膜の酸化を抑制し、ＲｅＲＡＭセルの状態の安定性およびデータ保持性の向上を目的とした発明が知られている（例えば、特許文献１。）。

しかし、可変抵抗膜そのものを窒化して形成される窒化膜は、その後の製造工程での可変抵抗膜の酸化を、十分に抑制する程の耐酸化性能を有しておらず、ＲｅＲＡＭセルの状態の安定性およびデータ保持性の向上といった効果が十分に得られないという問題が存在した。

米国特許出願公開第２００９／０１２１２０８ Ａ１号明細書

本発明は、上記問題点を解決するためになされたもので、耐酸化性能に優れたシリコン窒化膜によってＲｅＲＡＭセルの側壁全面を覆うことによって、製造工程での可変抵抗膜等の酸化を抑制し、ＲｅＲＡＭセルの状態の安定性およびデータ保持性が高い半導体メモリ装置およびその製造方法を提供することを目的とする。

上記目的を達成するために、本発明による一形態の半導体メモリ装置は、ワード線と、前記ワード線と交差するビット線と、前記ワード線と前記ビット線との交差部かつ間に形成され、前記ワード線と前記ビット線とに電気的に接続されたメモリセルと、前記メモリセルの側方に形成された酸化膜と、を具備し、前記メモリセルが遷移金属酸化膜を有し、前記遷移金属酸化膜の側壁がシリコン窒化膜で覆われ、前記メモリセルと前記酸化膜との間に前記シリコン窒化膜が形成されている。

また、本発明による一形態の半導体メモリ装置の製造方法は、ワード線を形成する工程と、前記ワード線上に、電極、ダイオード、遷移金属酸化膜を有するメモリセルを形成する工程と、前記遷移金属酸化膜を覆うようにシリコン窒化膜を形成する工程と、前記メモリセルおよび前記シリコン窒化膜から見て同一方向側の側方に酸化膜を形成する工程と、前記酸化膜および前記シリコン窒化膜を機械的化学的研磨により平坦化することで前記メモリセルの上面を露出させる工程と、前記酸化膜、前記シリコン窒化膜、および前記メモリセルの上面上に、前記ワード線と交差するようにビット線を形成する工程と、を具備する。

本発明によれば、耐酸化性能に優れたシリコン窒化膜によってＲｅＲＡＭセルの側壁全面を覆うことによって、製造工程での可変抵抗膜等の酸化を抑制し、ＲｅＲＡＭセルの状態の安定性およびデータ保持性が高い半導体メモリ装置およびその製造方法を提供することができる。

本発明の一実施形態に係る半導体メモリ装置におけるＲｅＲＡＭセルを示す模式的断面図。 本発明の一実施形態に係る半導体メモリ装置におけるＲｅＲＡＭセルの可変抵抗膜内の窒素濃度の違い、および酸素原子／金属原子の割合の違いを示したグラフ。 ＲｅＲＡＭセルの可変抵抗膜のセット、リセット電圧波形を示す図。 本発明の一実施形態に係る半導体メモリ装置におけるＲｅＲＡＭセルの製造工程を示す断面図。 本発明に係る半導体メモリ装置におけるＲｅＲＡＭセルの変形例を示す断面図。

以下、本発明の実施形態について、図面を参照しながら説明する。

まず、本発明の実施形態による半導体メモリ装置におけるメモリセルであるＲｅＲＡＭセルの構造について説明する。

図１は、本発明の実施形態による半導体メモリ装置におけるメモリセルであるＲｅＲＡＭセルの、ワード線ＷＬ方向に直角かつビット線ＢＬ方向に平行な断面図である。ここで、ＲｅＲＡＭセルは、例えば、導電性材料からなる第１電極１１、多結晶シリコンからなるダイオード１２、導電性材料からなる第２電極１３、遷移金属酸化膜からなる可変抵抗膜１４、および導電性材料からなる第３電極１５から構成されるものとする。

第１絶縁膜１０中にワード線ＷＬとなるタングステン配線が埋め込まれ、ワード線ＷＬ上には第１電極１１が形成されている。第１電極１１上には、ダイオード１２、第２電極１３、可変抵抗膜１４、および第３電極１５が積層形成されている。そして、第３電極上には、ビット線ＢＬとなるタングステン配線が形成されている。また、ＲｅＲＡＭセルの側壁全面に、シリコン窒化膜を主成分とする側壁絶縁膜２０が形成されており、更にその外側にはシリコン酸化膜を主成分とするセル間絶縁膜２１が形成されている。

図２は、可変抵抗膜１４の場所による窒素濃度および酸素原子と金属原子の割合の違いを示す図である。ここで、横軸が図１中に記載されたＡＢ線に該当するものとする。

図２‐１に示すように、可変抵抗膜１４は、可変抵抗膜１４の側壁部分から中心部分に向かって窒素濃度が低くなるように形成されている。即ち、図２‐２に示すように、可変抵抗膜１４における金属原子と酸素原子の比が、可変抵抗膜１４の側壁部分では中心部分と比較して、ストイキオメトリーより金属原子が多くなっている（このような状態を金属リッチと呼ぶこととする。）。

特に、ＲｅＲＡＭセルの幅が５０ｎｍ以下の場合、同一チップ上に存在する幅が５０ｎｍよりも大きく、可変抵抗膜１４と同じ材料からなる膜（図示略。）の中心部分と比較して、可変抵抗膜１４の中心部分の方がより窒素濃度が高くなっている。

可変抵抗膜１４は、遷移金属酸化物を記録層として用いており、印加する電圧等により電気的に可変抵抗膜１４自身の抵抗値が変化する特徴を有している。その可逆的に変化する抵抗値にデータを割り当て、不揮発に記憶することができる。

図３は、可変抵抗膜１４のセット／リセット電圧波形の一例を示している。ここで可変抵抗膜１４は、熱的に安定な高抵抗状態をリセット状態とし、所定の電圧Ｖαを所定の時間Ｔα印加することにより、低抵抗状態に遷移させることができる。この動作をセット動作と呼ぶ。低抵抗状態の可変抵抗膜１４に対して、電圧Ｖβ（＜Ｖα）を所定の時間Ｔβ（＞Ｔα）印加すると、大きな電流が流れて可変抵抗膜１４自身が発生するジュール熱により元の高抵抗状態に遷移させることができる。この動作をリセット動作と呼ぶ。

即ち、この例では、可変抵抗膜１４は、セット動作を電圧過程により、リセット動作を熱過程により実現するものとしている。但し、セットおよびリセットの定義は、相対的なもので、抵抗素子の記録層によっては、低抵抗状態が熱的安定状態であり、これをリセット状態と定義しても良い。

この実施の形態では、図３により説明したセット／リセット動作を基本として、１ワード線上の複数のメモリセルにセット動作とリセット動作とを同時に行わせることを可能とする。

これらセット動作およびリセット動作が、半導体メモリ装置の書き込み動作に該当する。そして、可変抵抗膜１４の低抵抗状態や高抵抗状態を各々読み出すことで、記録されたデータを読み出すことができる。

上記構造を有するＲｅＲＡＭセル、特に金属リッチな抵抗可変膜１４を有するＲｅＲＡＭセル、を用いることで、リセット電流等を低減することが可能となる。

ＲｅＲＡＭセルの側壁全面がシリコン窒化膜を主成分とする側壁絶縁膜２０で覆われているため、製造工程において可変抵抗膜１４が酸化されることにより生じる、リセット電流等の上昇およびエンデュランスの劣化等を防止することが可能である。また、第１電極１１、第２電極１３、および第３電極１５に関しても、製造工程における酸化を防止することができ、設計段階において予定していない抵抗値の上昇を抑制することができる。

本発明の実施形態おける遷移金属酸化物は、側壁からの窒素導入が可能な材料、例えば、ニッケルオキサイド、タンタルオキサイド、ハフニウムオキサイド、ジルコニウムオキサイド、タングステンオキサイド、コバルトオキサイド、アルミニウムオキサイド、マンガンオキサイド、クロムオキサイド、ニオブオキサイド等のうち少なくともいずれか１つの物質を含むものからなる。

また、第１電極１１、第２電極１３、および第３電極１５としては、耐酸化性の観点から、チタンナイトライド、タンタルナイトライド、またはこれらにアルミニウムやシリコンを含有させた材料、もしくは白金、金、ルテニウムオキサイド等の酸化導電体が望ましい。

本発明の実施形態では、ダイオード１２にシリコンダイオードを用いた場合を記述したが、例えば、ＭＩＩＭ構造（金属‐絶縁体‐絶縁体‐金属構造）のダイオードを用いた場合でも同様の効果が得られる。

次に、本発明の実施形態による半導体メモリ装置におけるメモリセルであるＲｅＲＡＭセルの製造方法について、図４を参照しながら説明する。

第一に、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）作成工程を用いて、メモリセルアレイ駆動回路を作成する（図示略。）。そして、その上に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン酸化膜からなる第１絶縁膜１０を形成した後、ダマシン工程を用いて第１絶縁膜１０中にワード線ＷＬとなるタングステン配線を形成する。ここで、タングステン配線は、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成しても、ＣＶＤ法により形成しても良い。但し、ダマシン工程を用いた場合、ＣＶＤ法の方がカバレッジに優れているため望ましい。

第二に、ワード線ＷＬおよび第１絶縁膜の上に、ＰＶＤ法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、第１電極１１となる厚さ５‐２０ｎｍのチタンナイトライド、タンタルナイトライド等の耐酸化性のある導電性材料を形成する。

第三に、第１電極１１上にダイオード１２となる多結晶シリコン膜を形成する。ここで、ダイオード１２は、モノシランまたはジシランとジボランを用いたＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法により、４００‐６００度でボロンをドープしたシリコン層を形成し、連続成膜により、ボロンの供給を止めてノンドープシリコン層を形成した後、ホスピンを供給して燐をドープしたシリコン層を、それぞれ各層の厚さが２０‐７０ｎｍとなるように形成することにより形成される。

第四に、ダイオード１２上に、第２電極１３となる５‐２０ｎｍチタンナイトライド、タンタルナイトライド等の耐酸化性のある導電性材料をＰＶＤ法またはＡＬＤ法で成膜する。

第五に、第２電極１３上に、可変抵抗膜１４となる遷移金属酸化膜をＰＶＤ法またはＡＬＤ法により、厚さ５‐２０ｎｍ形成する。

可変抵抗膜１４の形成は、後に金属酸化膜となる遷移金属をＰＶＤ法により成膜し、その後、４００‐６００度の低温の酸化雰囲気で熱酸化するか、または、室温から６００度程度で酸素ラジカルを含む雰囲気に曝して、金属酸化膜を形成しても良い。

第六に、可変抵抗膜１４上に第３電極１５となる厚さ５‐２０ｎｍのチタンナイトライド、タンタルナイトライド等の耐酸化性のある導電性材料を、ＰＶＤ法またはＡＬＤ法によって形成する。

第七に、第３電極上にレジスト３０を塗布した後、フォトリソグラフィー技術を用いてＲｅＲＡＭセルの形状にパターニングし、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により第３電極１５から第１電極１１までを連続してエッチングする。その後、洗浄処理によってエッチングの残渣物の除去を行う。

第八に、ジクロロシランとアンモニアラジカルを用いたＡＬＤ法によって、ＲｅＲＡＭセル、即ち第１電極１１から第３電極１５までを覆うように、側壁絶縁膜２０としてシリコン窒化膜を形成する。

この時、窒素ソースとして、アンモニアラジカルや窒素ラジカルが好ましい。何故ならば、窒化種をラジカル化することで、金属酸化膜である可変抵抗膜１４の酸素と窒素の置換反応がおき、可変抵抗膜１４の側壁部分から酸素を脱離させることができるためである。更に、そのままシリコン窒化膜である側壁絶縁膜２０によって、ＲｅＲＡＭセルを保護することができるため、その後の製造工程による酸化を防止でき、可変抵抗膜１４を金属リッチのまま維持可能である。従って、リセット電流の上昇およびエンデュランスの劣化等を防止することが可能となる。また、シリコンソースとしては、ジクロロシランのようにハロゲンを含むソースの方が、金属と酸素の結合が切れて酸素空孔ができやすいため、窒素と酸素の置換反応が進みやすく本発明の効果を得られやすい。シリコンソースとしては、有機金属ソースでも、アンモニアラジカルや窒素ラジカルの置換効果が得られる。

この効果をより顕著にするために、上記第七工程のエッチング後に、窒素やアンモニアラジカルを含むプラズマ雰囲気に曝し、その後、上記第八工程に記載された方法によりシリコン窒化膜である側壁絶縁膜２０を形成しても良い。

第九に、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、または塗布によってセル間絶縁膜２１を形成する。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化し、第３電極１５を露出させる。

第十に、ＰＥＣＶＤ法、または塗布によって第２絶縁膜（図示略。）を形成し、ダマシン工程を用いてビット線ＢＬとなるタングステン配線を形成する。

本発明の実施形態では、ダイオード１２にシリコンダイオードを用いた場合を記述したが、例えば、ＭＩＩＭ構造のダイオードを用いた場合は、ＰＶＤ法またはＡＬＤ法によって、１‐３ｎｍのシリコン酸化膜またはアルミナを形成後、ＰＶＤ法またはＡＬＤ法によって、３‐５ｎｍの遷移金属酸化膜を形成することとなる。

なお、本発明は、上記実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々、変更して実施してもよいことは勿論である。

例えば、図５に示すように、ＲｅＲＡＭセルの断面図が長方形であるとは限らない。

１０ 第１絶縁膜
１１ 第１電極
１２ ダイオード
１３ 第２電極
１４ 可変抵抗膜
１５ 第３電極
２０ 側壁絶縁膜
２１ セル間絶縁膜
３０ レジスト
ＢＬ ビット線
ＷＬ ワード線

Claims (7)

1. ワード線と、
   前記ワード線と交差するビット線と、
   前記ワード線と前記ビット線との交差部かつ間に形成され、前記ワード線と前記ビット線とに電気的に接続されたメモリセルと、
   前記メモリセルの側方に形成された酸化膜と、
   を具備し、
   前記メモリセルが遷移金属酸化膜を有し、
   前記遷移金属酸化膜の側壁がシリコン窒化膜で覆われ、
   前記メモリセルと前記酸化膜との間に前記シリコン窒化膜が形成されていることを特徴とする半導体メモリ装置。
2. 前記遷移金属酸化膜の側壁部の窒素濃度が、前記遷移金属酸化膜の中心部の窒素濃度と比較して高濃度であり、かつ前記遷移金属酸化膜の側壁部の酸素濃度が、前記遷移金属酸化膜の中心部の酸素濃度と比較して低濃度であることを特徴とする請求項１記載の半導体メモリ装置。
3. 前記メモリセルが電極およびダイオードを更に有し、
   前記シリコン窒化膜が、前記電極の側壁および前記ダイオードの側壁も覆うように形成されていることを特徴とする請求項１または２記載の半導体メモリ装置。
4. 前記シリコン窒化膜が、シリコンソース物質とラジカル化された窒素ソース物質とを用いて形成されることを特徴とする請求項１乃至３いずれか１項記載の半導体メモリ装置。
5. ワード線を形成する工程と、
   前記ワード線上に、電極、ダイオード、遷移金属酸化膜を有するメモリセルを形成する工程と、
   前記遷移金属酸化膜を覆うようにシリコン窒化膜を形成する工程と、
   前記メモリセルおよび前記シリコン窒化膜から見て同一方向側の側方に酸化膜を形成する工程と、
   前記酸化膜および前記シリコン窒化膜を機械的化学的研磨により平坦化することで前記メモリセルの上面を露出させる工程と、
   前記酸化膜、前記シリコン窒化膜、および前記メモリセルの上面上に、前記ワード線と交差するようにビット線を形成する工程と、
   を具備する半導体メモリ装置の製造方法。
6. 前記シリコン窒化膜が、シリコンソース物質とラジカル化された窒素ソース物質とを用いて形成されることを特徴とする請求項５記載の半導体メモリ装置の製造方法。
7. 前記遷移金属酸化膜を覆うように前記シリコン窒化膜を形成することで、前記遷移金属酸化膜中の酸素原子を窒素原子に置換し、前記遷移金属酸化膜中の酸素原子を離脱させることを特徴とする請求項５または６記載の半導体メモリ装置の製造方法。

Images