CN107112345A - 增加相变存储器元件的电热隔离的电极配置及相关联技术 - Google Patents

增加相变存储器元件的电热隔离的电极配置及相关联技术 Download PDF

Info

Publication number
CN107112345A
CN107112345A CN201580059015.8A CN201580059015A CN107112345A CN 107112345 A CN107112345 A CN 107112345A CN 201580059015 A CN201580059015 A CN 201580059015A CN 107112345 A CN107112345 A CN 107112345A
Authority
CN
China
Prior art keywords
electrode layer
phase
pcm
pcm element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580059015.8A
Other languages
English (en)
Other versions
CN107112345B (zh
Inventor
F·佩利泽尔
G·阿尔比尼
S·W·拉塞尔
M·F·海因曼
S·兰格恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107112345A publication Critical patent/CN107112345A/zh
Application granted granted Critical
Publication of CN107112345B publication Critical patent/CN107112345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)

Abstract

本公开的实施例描述了增加相变存储器元件的电热隔离的电极配置及相关联的技术。在实施例中，一种装置包括多个相变存储器(PCM)元件，其中，多个PCM元件中的个体PCM元件包括：相变材料层；第一电极层，其被设置在所述相变材料层上并且与所述相变材料层直接接触；以及第二电极层，其被设置在所述第一电极层上并且与所述第一电极层直接接触。可以描述和/或请求保护保护其它实施例。

Description

增加相变存储器元件的电热隔离的电极配置及相关联技术
相关申请的交叉引用
本申请要求享有于2014年11月24日提交的，题为“ELECTRODE CONFIGURATIONS TOINCREASE ELECTRO-THERMAL ISOLATION OF PHASE-CHANGE MEMORY ELEMENTS ANDASSOCIATED TECHNIQUES”的美国申请No.14/552205的优先权，其全部内容为所有目的通过引用并入本文。
技术领域
本公开的实施例总体涉及集成电路领域，并且更具体地涉及增加相变存储器元件的电热隔离的电极配置及相关联的技术。
背景技术
相变存储器(PCM)技术(例如，多堆栈交叉点PCM)是其它非易失性存储器(NVM)技术的有前途的备选。存在增加相变存储器元件的电热隔离的连续驱动，以便优化PCM操作，例如包括，阈值电压(VT)对电流(I)特性VT-I的编程电流和形状。
附图说明
通过后续结合附图的详细描述可以容易地理解实施例。为了便于该说明，相似的附图标记指定相似的结构元件。实施例在附图中通过范例示出而非限制于附图的图中。
图1示意性图示了根据一些实施例的晶片形式和单一化形式的范例管芯的顶视图。
图2示意性图示了根据一些实施例的集成电路(IC)组件的横截面侧视图。
图3A-B、4A-B、5A-B、6A-B、7A-B、8A-B、9A-B和10A-B示意性图示了根据一些实施例的在制造的各种阶段期间的相变存储器(PCM)设备的横截面侧视图。
图3C、4C、5C、6C、7C、8C和9C示意性图示了根据一些实施例的在制造的各种阶段期间的相变存储器(PCM)设备的顶视图。
图11是根据一些实施例的制造PCM设备的方法的流程图。
图12示意性示出了根据本文描述的各种实施例的包括PCM设备的范例系统。
具体实施方式
本公开的实施例描述了增加相变存储器元件的电热隔离的电极配置及相关联的技术。在后续详细描述中，参考形成其一部分的附图，其中，类似的附图标记始终指代类似的部件，并且其中通过图示示出了可以实践本公开的主题的实施例。应理解，可以利用其它实施例并且可以做出结构或逻辑改变，而不背离本公开的范围。因此，后续详细描述不被认为是限制意义的，实施例的范围由随附权利要求及其等价物定义。
为了本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明书可以使用短语“在实施例中”或“在多个实施例中”，其均可以指代相同或不同的实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。术语“耦合”可以指的是直接连接、间接连接或者间接通信。
如本文使用的，术语“模块”可以指代以下项、是以下项的一部分或包括以下项：专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的(共享、专用或分组)处理器和/或(共享、专用或分组)存储器、组合逻辑电路、状态机和/或提供所描述的功能的其它适当的部件。
图1示意性图示了根据一些实施例的晶片形式10和单一化形式100的范例管芯102的顶视图。在一些实施例中，管芯102可以是包括半导体材料(例如，硅或其它适当材料)的晶片11的多个管芯(例如，管芯102、102a、102b)之一。多个管芯可以形成在晶片11的表面上。管芯中的每个可以是包括如本文所描述的相变存储器(PCM)设备的半导体产品的重复单元。例如，管芯102可以包括根据一些实施例的PCM设备的电路103。根据各种实施例，电路103可以包括一个或多个PCM元件(例如，单元)，其可以被配置在阵列中。PCM元件例如可以包括相变材料(例如硫属化合物玻璃)，其可以通过应用由电流产生的热而在晶态和非晶态之间切换。相变材料的状态(例如，晶态/非晶态)可以对应于PCM元件的逻辑值(例如，1或0)。在一些实施例中，电路103可以是PCM和开关(PCMS)设备的一部分。亦即，PCM元件可以包括开关，例如，双向阈值开关(OTS)，其被配置为在PCM元件的选择/编程操作中使用。
电路103还可以包括被耦合到PCM元件的一个或多个位线以及一个或多个字线。在一些实施例中，位线和字线可以配置为，使得PCM元件中的每个被设置在每个个体位线和字线的交叉处。可以使用字线和位线将电压和偏置应用于PCM元件的目标PCM元件，以选择目标单元来用于读取或写入操作。位线驱动器可以耦合到位线，并且字线驱动器可以耦合到字线，以便于解码/选择PCM元件。电容器和电阻器可以耦合到位线和字线。在一些实施例中，电路103可以包括其它适当的设备和配置。例如，电路103可以包括一个或多个模块，其被配置为执行读取、编程、验证和/或分析操作。
在一些实施例中，可以利用PCM制造技术和/或其它适当的半导体制造技术来形成电路103。注意，电路13仅在图1中被示意性描绘，并且可以表示电路形式的各种各样的适当的逻辑或存储器，包括例如一个或多个状态机，其包括电路和/或在存储设备(例如，固件或软件)中的指令，其被配置为执行例如读取、编程、验证和/或分析操作的动作。
在完成半导体产品的制造过程之后，晶片11可以经历单一化过程，其中，管芯(例如，管芯102、102a、102b)中的每个彼此分离以提供半导体产品的分立“芯片”。晶片11可以是多种尺寸中的任何的。在一些实施例中，晶片11具有从大约25.4mm到大约450mm的直径范围。在其它实施例中，晶片11可以包括其它尺寸和/或其它形状。根据各种实施例，电路103可以被设置在晶片形式10或单一化形式100的半导体衬底上。在一些实施例中，管芯102可以包括逻辑或存储器或其组合。
图2示意性图示了根据一些实施例的集成电路(IC)组件200的横截面侧视图。在一些实施例中，IC组件200可以包括一个或多个管芯(后文称作“管芯102”)，其与封装衬底121电耦合和/或物理耦合。管芯102可以包括电路(例如，图1的电路103)，例如本文所描述的PCM设备。在一些实施例中，封装衬底121可以与电路板122耦合，如能够看到的。
管芯102可以表示使用半导体制造技术由半导体材料(例如，硅)制成的分立产品，所述半导体制造技术例如是结合形成PCM设备使用的薄膜沉积、平版印刷、蚀刻等。在一些实施例中，管芯102可以是以下项、包括以下项或是以下项的一部分：处理器、存储器、片上系统(SoC)或ASIC。在一些实施例中，电绝缘材料(例如，模塑料或未充满材料(未示出))可以封装至少部分管芯102和/或管芯水平互连结构106。
管芯102可以根据各种各样的适当配置附接到封装衬底121上，所述适当配置例如包括在倒装配置中与封装衬底121直接耦合，如描绘的。在倒装配置中，利用管芯水平互连结构106(例如，隆起、柱子或还可以电耦合管芯102与封装衬底121的其它适当结构)，将包括有源电路的管芯102的有源侧S1附接到封装衬底121的表面。管芯102的有源侧S1可以包括例如PCM元件的电路。无源侧S2可以与有源侧S1相对布置，如能够看到的。在其它实施例中，管芯102可以被设置在与各种适当堆栈管芯配置中的任一种的封装衬底121耦合的另一管芯上。例如，处理器管芯可以以倒装配置与封装衬底121耦合，并且管芯102可以以倒装配置安装在处理器管芯上，并且利用通过处理器管芯形成的硅通孔(TSV)与封装衬底电耦合。在另外的实施例中，管芯102可以嵌入在封装衬底121中或与嵌入在封装衬底121中的管芯耦合。在其它实施例中，其它管芯可以在与管芯102的并排配置中与封装衬底121耦合。
在一些实施例中，管芯水平互连结构106可以配置为在管芯102和封装衬底121之间路由电信号。电信号例如可以包括结合管芯的操作使用的输入/输出(I/O)信号和/或功率/地信号。管芯水平互连结构106可以与被设置在管芯102的有源侧S1上的对应的管芯触点以及被设置在封装衬底121上的对应的封装触点耦合。管芯触点和/或封装触点例如可以包括：衬垫、通孔、沟槽、迹线和/或其它适当的接触结构。
在一些实施例中，封装衬底121是基于环氧树脂的层压衬底，其具有核心和堆积(build-up)层，例如Ajinomoto堆积膜(ABF)衬底。在其它实施例中，分装衬底121可以包括其它适当类型的衬底，例如由玻璃、陶瓷或半导体材料形成的衬底。
封装衬底121可以包括电路由特征，其被配置为将电信号路由到管芯102或从管芯102路由。电路由特征例如可以包括被设置在封装衬底121的一个或多个表面上的封装触点(例如，衬垫110)，和/或内部路由特征(未示出)，例如沟槽、通孔或其它互连结构来通过封装衬底121路由电信号。
电路板122可以是印刷电路板(PCB)，其包括电绝缘材料，例如环氧树脂层压。例如，电路板122可以包括电绝缘层，其包括例如聚四氟乙烯、环氧酚醛棉纸材料(例如，阻燃剂4(FR-4)、FR-1、绵纸)以及环氧树脂材料(例如，CEM-1或CEM-3)或者使用环氧树脂半固化材料层压到一起的玻璃织物材料的材料。可以通过电绝缘层形成互连结构(未示出)(例如，迹线、沟槽、通孔)，以将管芯102的电信号路由通过电路板122。在其它实施例中，电路板122可以包括其它适当的材料。在一些实施例中，电路板122是母板(例如，图12的母板1202)。
封装水平互连(例如，焊球112)可以耦合到在封装衬底121和/或电路板122上的衬垫110，以形成被配置为进一步在封装衬底121与电路板122之间路由电信号的对应焊点。衬垫110可以包括任意适当的导电材料，例如金属，包括例如镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)及其组合。封装水平互连可以包括其它结构和/或配置，例如包括连接格阵(LGA)结构等。
在其它实施例中，IC组件200可以包括各种其它适当的配置，包括例如：倒装和/或引线键合配置的适当组合、插入器、包括系统级封装(SiP)和/或封装体叠层(PoP)配置的多芯片封装配置。可以在一些实施例中使用在管芯102和IC组件200的其它部件之间路由电信号的其它适当的技术。图3A-B、4A-B、5A-B、6A-B、7A-B、8A-B、9A-B和10A-B示意性图示了根据一些实施例的在制造的各种阶段期间的相变存储器(PCM)设备的横截面侧视图。图3A、4A、5A、6A、7A、8A、9A和10A描绘了来自相同的第一视角的PCM设备300的横截面，并且图3B、4B、5B、6B、7B、8B、9B和10B描绘了来自与第一视角垂直的相同第二视角的PCM设备300的横截面。图3C、4C、5C、6C、7C、8C和9C示意性图示了根据一些实施例的在制造的各种阶段期间的相变存储器(PCM)设备300的顶视图。图3A-C表示在制造的相同阶段期间的PCM设备300，图4A-C表示在制造的相同阶段期间的PCM设备300，图5A-C表示在制造的相同阶段期间的PCM设备300，等等。提供指示符P'-P”、BL'-BL”和WL'-WL”来便于理解在不同视角(例如，图3A-C)之间的相对取向。例如，图3A-9A可以表示沿着WL'-WL”的横截面，图3B-9B可以表示沿着BL'-BL”的横截面，并且图3C-9C可以表示沿着P'-P”的横截面。
参考图3A-3C，描绘了在衬底301上沉积导电材料(例如，字线金属304)以形成字线层并且在字线金属304上沉积材料以形成层的堆栈之后的PCM设备300。一个或多个中间层和/或结构(下文称作“电路302”)可以被设置在衬底301和字线金属304之间。例如，电路302可以包括互补金属氧化物半导体(CMOS)设备，和/或在字线金属304与衬底301之间的形成在衬底301上的金属化。衬底301可以是半导体衬底，例如，在一些实施例中可以是硅。为避免模糊其它方面，在剩余附图中未示出衬底301。字线金属304例如可以包括钨。在其它实施例中可以为衬底301和字线金属304使用其它适当的材料。
层的堆栈可以包括被设置在字线金属304上的底电极层306、被设置在底电极层306上的选择设备(SD)层308、被设置在SD层308上的中间电极层310、被设置在中间电极层310上的相变材料(PM)层312，以及被设置在PM层312上的第一顶电极层(TE1)314，如能够看到的。可以根据任意适当的技术来沉积层的堆栈的每层。
根据各种实施例，底电极层306可以包括一个或多个导电和/或半导电材料，例如，碳(C)、氮化碳(CxNy)；n型掺杂多晶硅和p型掺杂多晶硅；金属，包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W；导电金属氮化物，包括TiN、TaN、WN和TaCN；导电金属硅化物，包括硅化钽、硅化钨、镍硅化物、硅化钴和硅化钛；导电金属硅氮化物，包括TiSiN和WSiN；导电金属碳氮化物，包括TiCN和WCN；以及导电金属氧化物，包括RuO2。SD层308可以包括P-N二极管，MIEC(混合离子电子传导)设备或基于具有包括针对存储元件(例如，PM层312)描述的硫属化合物合金系统中的任一种的组分的硫属化合物合金的OTS(双向阈值开关)，此外还可以包括能够抑制结晶的元件。中间电极层310可以包括一个或多个导电和/或半导电材料，例如，碳(C)、氮化碳(CxNy)；n型掺杂多晶硅和p型掺杂多晶硅；金属，包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W；导电金属氮化物，包括TiN、TaN、WN和TaCN；导电金属硅化物，包括硅化钽、硅化钨、镍硅化物、硅化钴和硅化钛；导电金属硅氮化物，包括TiSiN和WSiN；导电金属碳氮化物，包括TiCN和WCN；以及导电金属氧化物，包括RuO2。PM层312可以包括相变材料，例如，能够通过应用由电流产生的热而在晶态和非晶态之间切换的硫属化合物玻璃，例如包括以下之中的元素中的至少两个的合金：锗、锑、硅、铟、硒、硫磺、氮和碳。第一顶电极层314可以包括导电材料，例如金属或半金属(例如，半导电材料)，其具有从1毫欧厘米(mOhm·cm)到100mOhm·cm范围的电阻率，例如，碳(C)、氮化碳(CxNy)；n型掺杂多晶硅和p型掺杂多晶硅；金属，包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W；导电金属氮化物，包括TiN、TaN、WN和TaCN；导电金属硅化物，包括硅化钽、硅化钨、镍硅化物、硅化钴和硅化钛；导电金属硅氮化物，包括TiSiN和WSiN；导电金属碳氮化物，包括TiCN和WCN；以及导电金属氧化物，包括RuO2。层306、308、310、312和314可以在其它实施例中包括具有其它适当属性的其它适当的材料。
在一些实施例中，第一顶电极层314可以具有从5纳米(nm)到15nm的范围的厚度。在一个实施例中，第一顶电极层314可以具有大约15nm或更小的厚度。在仅形成第一顶电极层314的流中，由于要在字线定义处蚀刻的部分堆栈的高度，与相变材料的机械弱点耦合，以及期望可靠地分离邻近的字线，可能难以将第一顶电极层314增加大于15nm。在其它实施例中，第一顶电极层314可以具有其它适当的厚度。
参考图4A-C，描绘出在字线定义之后的PCM设备300。例如，可以通过使用图案化过程来完成字线定义，所述图案化过程例如是平版印刷和/或蚀刻过程，以选择性地移除层的堆栈的部分从而向下城电路302上的层的堆栈的线316提供在线316之间的沟槽315，如能够看到的。沟槽315可以将PCM元件彼此分离。在图4B中，字线金属304被图案化，使得字线在进出页面的方向上延伸。在图4C中，字线304被设置在第一顶电极层314之下并在从左到右跨页面的方向上延伸。
参考图5A-C，描绘了出沉积介电材料以填充在线316之间的区域之后的PCM设备300。例如，在所描绘的实施例中，介电衬层(liner)318可以共形地被设置在层的堆栈的表面上(例如，在线316上)，在字线金属304上以及在电路302上，如能够看到的。可以使用任意适当技术沉积介电填充材料320以填充在线316之间的区域。在一些实施例中，介电衬层318可以包括氮化硅(Si3N4或统称SixNy，其中，x和y表示任意适当的相对数量)，并且介电填充材料320可以包括氧化硅(SiO2)。在其它实施例中，介电衬层318和介电填充材料320可以包括其它适当的材料。
参考图6A-C，描绘出在对介电材料(例如，介电填充材料320和介电衬层318)开凹槽以暴露第一顶电极层314之后的PCM设备300。在一些实施例中，可以使用平面化过程(例如，化学-机械抛光(CMP))来对介电材料开凹槽。在其它实施例中，可以使用其它适当技术来对介电材料开凹槽。
参考图7A-C，描绘出在第一顶电极层314上沉积第二顶电极(TE2)层322以及在第二顶电极层322上沉积位线金属314以形成位线层之后的PCM设备300。在一些实施例中，第二顶电极层322可以沉积在介电衬层318和介电填充材料320的一部分上，如图7B中能够看到的。根据各种实施例，可以例如利用物理气相沉淀(PVD)或化学气相沉淀等其它适当技术来沉积第二顶电极层322。第二顶电极层322可以包括导电材料，例如金属或半金属，其具有从1毫欧厘米(mOhm·cm)到100mOhm·cm的范围中的电阻率。在一些实施例中，第二顶电极层322可以包括一个或多个导电和半导电材料，例如，碳(C)、氮化碳(CxNy)；n型掺杂多晶硅和p型掺杂多晶硅；金属，包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W；导电金属氮化物，包括TiN、TaN、WN和TaCN；导电金属硅化物，包括硅化钽、硅化钨、镍硅化物、硅化钴和硅化钛；导电金属硅氮化物，包括TiSiN和WSiN；导电金属碳氮化物，包括TiCN和WCN；以及导电金属氧化物，包括RuO2。第二顶电极层322可以适当地集成(例如，蚀刻、清理和密封)到制造过程流中，并且可以呈现与第一顶电极层314和/或位线金属324的良好粘附。在一些实施例中，第二顶电极层322可以具有与第一顶电极层314相同的化学成分。在其它实施例中，第二顶电极层322可以具有与第一顶电极层314不同的化学成分。在其它实施例中，第二顶电极层322可以包括其它适当的材料和/或可以具有其它适当的性质。
在一些实施例中，第二顶电极层322的厚度范围从5纳米(nm)到40nm。在一个实施例中，第二顶电极层322可以具有大约15nm的厚度。第二顶电极层322可以包括其它适当材料，并且在其它实施例中可以通过其它适当技术进行沉积和/或具有其它适当厚度。位线金属324可以包括任意适当的金属，例如包括钨；并且可以使用任意适当技术进行沉积。
参考图8A-C，描绘了在位线定义之后的PCM设备300。可以使用图案化过程(例如平版印刷和/或蚀刻过程)来完成位线定义，以选择性地移除位线金属324、第二顶电极322以及层306、308、310、312、314的堆栈的部分，从而提供下层电路302上的PCM元件的阵列的个体PCM元件416，如能够看到的。在图8A中，位线金属324在进出页面的方向上延伸。在图8B中，位线金属324被图案化，使得位线在垂直于字线的从左到右跨页面的方向上延伸。
在一些实施例中，第二顶电极322可以被设置在第一顶电极层314上并与其直接接触，如能够看到的。位线金属324可以布置在第二顶电极层322上并与其直接接触。在一些实施例中，包括层的堆栈(例如，PM层312)的个体PCM元件416可以被电绝缘柱420分离开。在描绘的实施例中，电绝缘柱420包括介电材料318、320。如能够从图8B看到的，第二顶电极层322的材料被设置在位线金属324和电绝缘柱420之间。例如，在垂直方向(例如，与个体PCM元件416的高度平行的方向)上，第二顶电极层322的材料直接被设置在电绝缘柱420和位线金属324之间。第一顶电极层314的材料可以直接被设置在电绝缘柱420的邻近柱之间(例如，在与垂直方向垂直的水平方向上)，如能够看到的。在一些实施例中，第一顶电极层314的材料可以不直接被设置在电绝缘柱420和位线金属324之间。
在第一顶电极层314上形成第二顶电极层322可以增加个体PCM元件416的顶电极的综合厚度(例如，超过～15nm)。本文描述的技术和配置可以克服与由于要在字线定义处蚀刻的局部堆栈的高度以及相变材料本身的机械弱点和可靠地分离邻近字线的能力而增加顶电极厚度超过15nm相关联的挑战。先前，这些挑战可能在编程电流和/或VT-I特性的形状方面约束优化相位材料操作。当前描述的制造技术和PCM配置可以提供更厚的顶电极来克服这种约束以允许另外的优化操作。例如，要在字线定义处蚀刻的局部堆栈的高度可能不增加。以这种方式，可能不会损害堆栈的机械稳定性，这可以避免在字线定义期间的短路。在一些实施例中，顶电极的总体厚度(例如，TE1+TE2的厚度)可能与仅形成TE1的流相比多于两倍。例如，在一些实施例中，TE1+TE2的总体厚度可以是大约25-40nm。在一些实施例中，第二顶电极层322可以在位线定义期间(例如，位线金属324的蚀刻)提供可靠的、连续的蚀刻停止，这可以允许使用更厚的位线金属324，这可以减少位线电阻用于在整体阵列中更好地输送电流。
参考图9A-C，描绘了在位线密封和填充之后的PCM设备300。如在图9A-B中可见的，介电衬层918可以共形地被设置在个体PCM元件416上以及在字线金属304上。介电填充材料920可以沉积在介电衬层918上以填充在个体PCM元件416之间的区域。在一些实施例中，介电衬层918和介电填充材料920可以符合分别结合介电衬层318和介电填充材料320描述的实施例。在其它实施例中，介电衬层918和介电填充材料920可以包括除了用于介电衬层318和介电填充材料320的材料的适当的介电材料。
图10A-B示意性图示了根据一些实施例的在制造期间的相变存储器(PCM)设备1000的横截面侧视图。例如，图10A-B可以表示与图9A-C相同的制造阶段，亦即，在位线密封和填充之后，但是针对PCM设备1000的不同区域。图9A-B和10A-B可以示意性表示根据各个实施例的最终产品的横截面，例如，准备卖给顾客的存储器设备。
PCM设备1000可以表示解码区域。解码区域可以与图9A的个体PCM元件416共享相同的平面。例如，PCM设备1000包括位线金属324，其被设置在第二顶电极层322上。图10A-B的位线金属324和第二顶电极层322可以与图9A-B的位线金属324和第二顶电极层322位于相同平面上。图9A的个体PCM元件416可以相对在图10A中描绘的PCM设备1000进出页面。
PCM设备1000可以包括耦合的位线通孔340和字线通孔342，如能够看到的。位线通孔340和字线通孔342中的每个均可以表示在与图9A的个体PCM元件416相同的平面中的解码区域内形成的多个通孔之一。在一些实施例中，第二顶电极层322可以直接被设置在位线金属324和位线通孔340之间，如能够看到的。在一些实施例中，第二顶电极层322可以被设置在介电填充材料320上，如能够看到的。在一些实施例中，介电填充材料320可以表示多层介电材料。
可以形成屏障衬层337和338以封装各种的位线通孔340和字线通孔342的导电材料。在一些实施例中，字线通孔342和位线通孔340中的每个可以包括钨(W)，并且屏障衬层337、338可以包括氮化钛(TiN)或氮化钽(TaN)。在其它实施例中，字线通孔342、位线通孔340和屏障衬层337、338可以包括其它适当材料。
如本文所述形成第二顶电极层322可以导致第二顶电极层322存在于位线金属324和下层通孔(例如，位线通孔340和字线通孔342)之间。第二顶电极层322的厚度可以被调谐以创建在解码器和位线侧上的单元之间的可调整镇流器。在第二顶电极层322的厚度和/或电阻率创建一系列太高的电阻的情况下，可以引入松散的面罩，以便可以通过在位线金属蚀刻结束时过蚀刻通孔，来从解码区域移除第二顶电极层322。如果针对对称单元操作期望碳形态的完全对称，则可以调节底电极的厚度(例如，通过在位线定义期间的过蚀刻)。在一些实施例中，第二顶电极层322的电阻率可能小于20mOhm·cm，并且具有小于或等于大约15nm的厚度来减少位线路径中增加电阻的影响。例如，对于等于～30x50nm2的通孔区域，具有所述电阻率和厚度的第二顶电极层322可能在位线路径上添加低于2千欧(KOhm)的电阻。
图11是根据一些实施例的制造PCM设备(例如，图3A-9C的PCM设备300)的方法1100的流程图。方法1100可以符合结合图1-10B描述的实施例，反之亦然。
在1102处，方法1100可以包括提供衬底(例如，图3A-B的衬底301)。衬底可以包括例如半导体衬底，例如硅晶片或管芯。
在1104处，方法1100可以包括在衬底上形成多个相变存储器(PCM)元件，其中，多个PCM元件的个体PCM元件(例如，图8A-B的个体PCM元件416)包括相变材料层(例如，图3A-9C的PM层312)、被设置在相变层上且与相变层直接接触的第一顶电极层(例如，图3A-9C的第一顶电极层314)、以及被设置在第一顶电极层上且与第一顶电极层直接接触的第二顶电极层(例如，图7A-9C的第二顶电极层322)。
根据各种实施例，在衬底上形成多个PCM元件可以包括形成层的堆栈。例如，层的堆栈可以通过在衬底上沉积字线层(例如，图3A-B的字线金属304)，在字线层上沉积底电极层(例如，图3A-B的底电极层306)，在底电极层上沉积选择设备层(例如，图3A-B的选择设备层308)，在选择设备层上沉积中间电极层(例如，图3A-B的中间电极层310)，在中间电极层上沉积相变材料层(例如，图3A-B的相变材料层312)，以及在相变材料层上沉积第一顶电极层(例如，图3A-B的第一顶电极层314)来形成。
层的堆栈可以被图案化以提供个体PCM元件。图案化例如可以包括平版印刷和/或蚀刻过程。例如，可以执行结合图4A-C描述的字线定义以及结合图8A-C描述的位线定义，来提供个体PCM元件。
在一些实施例中，可以沉积介电材料来填充在个体PCM元件之间的区域。例如，介电衬层(例如，介电衬层318)可以共形地被设置在个体PCM元件的层的堆栈上，并且可以沉积介电填充材料(介电填充材料320)以填充在个体PCM元件之间的剩余区域。
在一些实施例中，可以执行结合图5A-C描述的技术来沉积介电材料。可以利用例如结合图6A-C描述的技术对介电材料进行开凹槽以暴露第一顶电极层。在一些实施例中，可以利用例如结合图7A-C描述的技术在第一顶电极层上沉积第二顶电极层。可以利用例如结合图7A-C描述的技术在第二顶电极层上沉积位线层。
将各种操作以最有助于理解所要求保护的主题的方式描述为交替的多个分立操作。然而，描述的次序不应解释为暗示这些操作必须是次序依赖的。特别地，这些操作可以不以呈现的次序执行。所描述的操作可以以不同于所描述实施例的次序执行。在另外的实施例中，可以执行各种额外的操作和/或描述的操作。
可以利用任意适当的硬件和/或软件按照期望进行配置，来将本公开的实施例实现为系统。图12示意性示出了根据本文描述的各种实施例的包括PCM设备(例如，图3A-9C的PCM设备300)的示范性系统(例如，计算设备1200)。计算设备1200可以容纳例如母板1202的板。母板1202可以包括多个部件，包括但不限于：处理器1204和至少一个通信芯片1206。处理器1204可以物理和电学地耦合到母板1202上。在一些实现方式中，至少一个通信芯片1206也可以物理地和电学地耦合到母板1202上。在其它实现方式中，通信芯片1206可以是处理器1204的一部分。
取决于其应用，计算设备1200可以包括其它部件，这些部件可以物理和电地耦合到或不耦合到母板1202上。这些其它部件可以包括但不限于：易失性存储器(例如，DRAM)、非易失性存储器(例如，PCM 1208或ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、Geiger计数器、加速度计、陀螺仪、扬声器、摄像机以及大容量存储设备(例如，硬盘驱动、压缩盘(CD)、数字通用盘(DVD)等)。
根据各种实施例，PCM 1208可以符合本文描述的实施例。例如，PCM128可以包括如本文所述的PCM设备(例如，图3A-9C的PCM设备300)。
通信芯片1206可以支持无线通信以用于转移数据到计算设备1200或来自计算设备1200的数据。术语“无线”及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等，其可以通过经由非固态介质使用经调制的电磁辐射来传递数据。所述术语并不暗示相关联的设备不包含任意电线，但是在一些实施例中它们可能不包含。通信芯片1206可以实现任意多个无线标准或协议，包括但不限于：电子和电气工程师(IEEE)协会标准，包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE802.16-2005修改)、长期演进(LTE)计划以及任意修改、更新和/或修订(例如，高级LTE计划、超级移动宽带(UMB)计划(也称作“3GPP2”)等)。IEEE 802.16兼容带宽无线访问(BWA)网络一般被称作WiMAX网络，该首字母缩略词表示微波存取全球互通，其是经过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1206可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动通信系统(UMTS)、高速分组存取(HSPA)、演进型HSPA(E-HSPA)或LET网络进行操作。通信芯片1206可以根据增强型数据GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入(UTRAN)或演进型UTRAN(E-UTRAN)进行操作。通信芯片1206可以根据码分多址(CDMA)、时分多址(TDMA)、增强型数字无线电信(DECT)、演进数据优化(EV-DO)及其衍生物以及命名为的3G、4G、5G等的任意其它无线协议进行操作。在其它实施例中，通信芯片1206可以根据其它无线协议进行操作。
计算设备1200可以包括多个通信芯片1206。例如，第一通信芯片1206可以专用于较短程无线通信，例如，Wi-Fi和蓝牙；第二通信芯片1206可以专用于较长程无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等。
在各种实现方式中，计算设备1200可以是移动计算设备、膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字摄像机、便携式音乐播放器或者数字视频记录仪。在其它实施例中，计算设备1200可以是处理数据的任意其它电子设备。
范例
根据各个实施例，本公开描述了一种装置。装置的范例1可以包括：多个相变存储器(PCM)元件，其中，多个PCM元件的个体PCM元件包括：相变材料层；第一电极层，其被设置在所述相变材料层上并与所述相变材料层直接接触；以及第二电极层，其被设置在所述第一电极层上并与所述第一电极层直接接触。范例2可以包括范例1的装置，其中，所述多个PCM元件的个体PCM元件还包括：位线，其被设置在所述第二电极层上并与所述第二电极层直接接触。范例3可以包括范例2的装置，其中，所述多个PCM元件的个体PCM元件通过电绝缘柱分离；并且所述第二电极层的材料被设置在所述位线和所述电绝缘柱之间。范例4可以包括范例3的装置，其中，所述第一电极层的材料被设置在电绝缘柱的邻近柱之间。范例5可以包括范例2-4中的任一项所述的装置，其中，所述多个PCM元件的个体PCM元件还包括：字线；选择设备层；第三电极层，其被设置在选择设备层和相变材料层之间；以及第四电极层，其被设置在字线和选择设备层之间。范例6可以包括范例2-4中的任一项所述的装置，还包括：多个通孔，其被设置在与个体PCM元件在同一平面中的解码区域内，其中，所述第二电极层被设置在位线和多个通孔中的通孔之间。范例7可以包括范例1-4中的任一项所述的装置，其中，所述第一电极层和第二电极层具有不同的化学成分；并且所述第一电极层和第二电极层的电阻率从1毫欧·厘米(mOhm·cm)到100mOhm·cm。范例8可以包括范例1-4中的任一项所述的装置，其中，所述第二电极层被配置为用作用于位线定义的蚀刻停止层。
根据各种实施例，本公开描述了一种方法。方法的范例9可以包括：提供衬底；并且在所述衬底上形成多个相变存储器(PCM)元件，其中，所述多个PCM元件的个体PCM元件包括：相变材料层；第一电极层，其被设置在所述相变材料层上并与所述相变材料层直接接触；以及第二电极层，其被设置在所述第一电极层上并与所述第一电极层直接接触。范例10可以包括范例9的方法，其中，形成所述多个PCM元件包括：通过以下操作形成层的堆栈：在所述衬底上沉积字线层；在所述字线层上沉积底电极层；在所述底电极层上沉积选择设备层；在所述选择设备层上沉积中间电极层；在所述中间电极层上沉积相变材料层；并且在所述相变材料层上沉积第一顶电极层；并且对所述层的堆栈进行图案化以提供个体PCM元件。范例11可以包括范例10的方法，还包括：沉积介电材料来填充在所述个体PCM元件之间的区域。范例12可以包括范例11的方法，其中，沉积所述介电材料包括：在所述个体PCM元件上共形地沉积介电衬层；并且在所述介电衬层上沉积介电材料来填充在所述个体PCM元件之间的区域。范例13可以包括范例11的方法，还包括：对所述介电材料开凹槽以暴露所述第一顶电极层。范例14可以包括范例13的方法，还包括：在所述第一顶电极层上沉积第二顶电极层。范例15可以包括范例14的方法，还包括：在所述第二电极层上沉积位线层。范例16可以包括15的方法，其中，所述第二顶电极层的材料被设置在所述位线层和介电材料之间。
根据各种实施例，本公开描述了一种系统。系统的范例17可以包括：电路板；以及与所述电路板耦合的管芯，所述管芯包括：多个相变存储器(PCM)元件，其中，多个PCM元件的个体PCM元件包括：相变材料层；第一电极层，其被设置在所述相变材料层上并与所述相变材料层直接接触；以及第二电极层，其被设置在所述第一电极层上并与所述第一电极层直接接触。范例18可以包括范例17的系统，其中，所述多个PCM元件的个体PCM元件还包括：位线，其被设置在所述第二电极层上并与所述第二电极层直接接触。范例19可以包括范例18的系统，其中，所述多个PCM元件的个体PCM元件通过电绝缘柱分离；并且所述第二电极层的材料被设置在所述位线和所述电绝缘柱之间。范例20可以包括范例17-19中的任一项所述的系统，其中，所述系统是移动计算设备，包括以下中的一个或多个：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、Geiger计数器、加速度计、陀螺仪、扬声器或与电路板耦合的摄像机。
各种实施例可以包括上述实施例的任意适当组合，包括以以上合取式(和)描述的备选(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括在其上存储有指令的一个或多个制品(例如，非瞬态计算机可读介质)，所述指令当被执行时导致上述实施例中的任意的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任意适当单元的装置或系统。
图示的实施方式的以上描述(包括摘要中所描述的)并不旨在是排他性的或限制本公开的实施例为所公开的精确形式。尽管在本文中出于说明的目的描述了具体实现方式和范例，但是各种等价修改可能落入本公开的范围内，如本领域内技术人员将理解的。
可以根据上述详细描述对本公开的实施例做出这些修改。在权利要求中使用的术语不应该被解释为将本公开的各种实施例限制到在说明书和权利要求中公开的具体实现方式。而是，通过根据权利要求解释的已建立主义来解释的权利要求整体地确定保护范围。

Claims (20)

1.一种装置，包括：
多个相变存储器(PCM)元件，其中，所述多个PCM元件中的个体PCM元件包括：
相变材料层；
第一电极层，其被设置在所述相变材料层上并且与所述相变材料层直接接触；以及
第二电极层，其被设置在所述第一电极层上并且与所述第一电极层直接接触。
2.根据权利要求1所述的装置，其中，所述多个PCM元件中的所述个体PCM元件还包括：
位线，其被设置在所述第二电极层上并且与所述第二电极层直接接触。
3.根据权利要求2所述的装置，其中：
所述多个PCM元件中的所述个体PCM元件由电绝缘柱分离；并且
所述第二电极层的材料被设置在所述位线与所述电绝缘柱之间。
4.根据权利要求3所述的装置，其中：
所述第一电极层的材料被设置在所述电绝缘柱的邻近柱之间。
5.根据权利要求2-4中的任一项所述的装置，其中，所述多个PCM元件中的所述个体PCM元件还包括：
字线；
选择设备层；
第三电极层，其被设置在所述选择设备层与所述相变材料层之间；以及
第四电极层，其被设置在所述字线与所述选择设备层之间。
6.根据权利要求2-4中的任一项所述的装置，还包括：
多个通孔，其被设置在与所述个体PCM元件在相同平面中的解码区域中，其中，所述第二电极层被设置在所述位线与所述多个通孔中的通孔之间。
7.根据权利要求1-4中的任一项所述的装置，其中：
所述第一电极层和第二电极层具有不同的化学成分；并且
所述第一电极层和第二电极层的具有从1毫欧·厘米(mOhm·cm)到100mOhm·cm的电阻率。
8.根据权利要求1-4中的任一项所述的装置，其中，所述第二电极层被配置为充当用于位线定义的蚀刻停止层。
9.一种方法，包括：
提供衬底；并且
在所述衬底上形成多个相变存储器(PCM)元件，其中，所述多个PCM元件中的个体PCM元件包括：
相变材料层；
第一顶电极层，其被设置在所述相变材料层上并且与所述相变材料层直接接触；以及
第二顶电极层，其被设置在所述第一顶电极层上并且与所述第一顶电极层直接接触。
10.根据权利要求9所述的方法，其中，形成所述多个PCM元件包括：
通过以下操作形成层的堆栈：
在所述衬底上沉积字线层；
在所述字线层上沉积底电极层；
在所述底电极层上沉积选择设备层；
在所述选择设备层上沉积中间电极层；
在所述中间电极层上沉积所述相变材料层；并且
在所述相变材料层上沉积所述第一顶电极层；并且
对所述层的堆栈进行图案化以提供所述个体PCM元件。
11.根据权利要求10所述的方法，还包括：
沉积介电材料以填充所述个体PCM元件之间的区域。
12.根据权利要求11所述的方法，其中，沉积所述介电材料包括：
在所述个体PCM元件上共形地沉积介电衬层；并且
在所述介电衬层上沉积介电材料以填充所述个体PCM元件之间的所述区域。
13.根据权利要求11所述的方法，还包括：
对所述介电材料开凹槽以暴露所述第一顶电极层。
14.根据权利要求13所述的方法，还包括：
在所述第一顶电极层上沉积所述第二顶电极层。
15.根据权利要求14所述的方法，还包括：
在所述第二顶电极层上沉积位线层。
16.根据权利要求15所述的方法，其中，所述第二顶电极层的材料被设置在所述位线层与所述介电材料之间。
17.一种系统，包括：
电路板；以及
管芯，其与所述电路板耦合，所述管芯包括：
多个相变存储器(PCM)元件，其中，所述多个PCM元件中的个体PCM元件包括：
相变材料层；
第一电极层，其被设置在所述相变材料层上并且与所述相变材料层直接接触；以及
第二电极层，其被设置在所述第一电极层上并与所述第一电极层直接接触。
18.根据权利要求17所述的系统，其中，所述多个PCM元件中的个体PCM元件还包括：
位线，其被设置在所述第二电极层上并且与所述第二电极层直接接触。
19.根据权利要求18所述的系统，其中：
所述多个PCM元件中的所述个体PCM元件由电绝缘柱分离；并且
所述第二电极层的材料被设置在所述位线与所述电绝缘柱之间。
20.根据权利要求17-19中的任一项所述的系统，其中，所述系统是移动计算设备，包括以下中的一个或多个：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、Geiger计数器、加速度计、陀螺仪、扬声器或与所述电路板耦合的相机。
CN201580059015.8A 2014-11-24 2015-10-21 增加相变存储器元件的电热隔离的电极配置 Active CN107112345B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/552,205 US9299747B1 (en) 2014-11-24 2014-11-24 Electrode configurations to increase electro-thermal isolation of phase-change memory elements and associated techniques
US14/552,205 2014-11-24
PCT/US2015/056757 WO2016085590A1 (en) 2014-11-24 2015-10-21 Electrode configurations to increase electro-thermal isolation of phase-change memory elements and associated techniques

Publications (2)

Publication Number Publication Date
CN107112345A true CN107112345A (zh) 2017-08-29
CN107112345B CN107112345B (zh) 2021-09-07

Family

ID=55537576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580059015.8A Active CN107112345B (zh) 2014-11-24 2015-10-21 增加相变存储器元件的电热隔离的电极配置

Country Status (8)

Country Link
US (2) US9299747B1 (zh)
EP (1) EP3224876A4 (zh)
JP (1) JP6659077B2 (zh)
KR (1) KR101781977B1 (zh)
CN (1) CN107112345B (zh)
DE (1) DE102015116760A1 (zh)
TW (1) TWI594389B (zh)
WO (1) WO2016085590A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785728A (zh) * 2020-06-03 2020-10-16 长江存储科技有限责任公司 3d存储器件的位线制造方法
CN112271254A (zh) * 2020-10-27 2021-01-26 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法
CN112368771A (zh) * 2020-10-10 2021-02-12 长江先进存储产业创新中心有限责任公司 用于使用层压间隙填充来减少3d交叉点存储器阵列中的热串扰的方法
CN112449726A (zh) * 2020-10-12 2021-03-05 长江先进存储产业创新中心有限责任公司 用于3d交叉点存储器的具有减小的编程电流和热串扰的新型缩小单元结构和制造方法
CN112599667A (zh) * 2020-12-15 2021-04-02 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法
WO2022036575A1 (en) * 2020-08-19 2022-02-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Program and read biasing scheme for distributed array and cmos architecture for 2 stack 3d pcm memory
WO2022111147A1 (en) * 2020-11-27 2022-06-02 International Business Machines Corporation In-situ drift-mitigation liner for pillar cell pcm background

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741930B2 (en) * 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
TWI656692B (zh) * 2015-12-31 2019-04-11 鴻海精密工業股份有限公司 通訊裝置
US9923139B2 (en) 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation
KR102483704B1 (ko) * 2016-03-30 2023-01-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US10635970B2 (en) * 2016-08-04 2020-04-28 International Business Machines Corporation Racetrack synapse for neuromorphic applications
US11152567B2 (en) 2017-07-01 2021-10-19 Intel Corporation Phase change memory structures
KR102375588B1 (ko) 2017-07-06 2022-03-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102307058B1 (ko) 2017-07-06 2021-10-01 삼성전자주식회사 분리 라인들 사이의 정보 저장 패턴을 포함하는 반도체 소자
US10128437B1 (en) * 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods
WO2019177632A1 (en) * 2018-03-16 2019-09-19 Intel Corporation Via resistance reduction
US10892406B2 (en) 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
US11264506B2 (en) 2018-10-31 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11171177B2 (en) * 2019-01-09 2021-11-09 Intel Corporation Phase change memory devices with enhanced vias
US11349068B2 (en) 2019-03-04 2022-05-31 Intel Corporation Memory cells
US11121181B2 (en) * 2019-03-11 2021-09-14 Micron Technology, Inc. Dimension control for raised lines
KR20200131069A (ko) 2019-05-13 2020-11-23 삼성전자주식회사 메모리 소자 제조 방법
US11404480B2 (en) * 2019-12-26 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory arrays including continuous line-shaped random access memory strips and method forming same
US11100984B2 (en) 2020-01-21 2021-08-24 Intel Corporation Non volatile cross point memory having word line pass transistor with multiple active states
US11659778B2 (en) 2020-02-11 2023-05-23 Micron Technology, Inc. Composite electrode material chemistry
KR20220014144A (ko) 2020-07-28 2022-02-04 삼성전자주식회사 저항성 메모리 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249090A1 (en) * 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US20100203672A1 (en) * 2009-02-09 2010-08-12 Samsung Electronics Co., Ltd. Methods of manufacturing phase change memory devices
US7892936B1 (en) * 2008-05-12 2011-02-22 Marvell International Ltd. Self aligned integration of high density phase change memory with thin film access device
JP2011071380A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 半導体メモリ装置およびその製造方法
US20110233500A1 (en) * 2010-03-23 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor memory device including memory cell having rectifying element and switching element
US20110297911A1 (en) * 2010-06-02 2011-12-08 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US20130277640A1 (en) * 2012-03-23 2013-10-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing the same
US20140124726A1 (en) * 2012-11-08 2014-05-08 Samsung Electronics Co., Ltd. Phase-change memory devices and methods of fabricating the same
US20140158964A1 (en) * 2012-12-06 2014-06-12 Samsung Electronics Co., Ltd. Semiconductor Devices Having Blocking Layers and Methods of Forming the Same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807224B1 (ko) 2006-07-24 2008-02-28 삼성전자주식회사 상변화 메모리 장치의 제조 방법
KR20080069761A (ko) 2007-01-24 2008-07-29 삼성전자주식회사 반도체 소자의 형성 방법
KR100819560B1 (ko) * 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
KR20090090002A (ko) * 2008-02-20 2009-08-25 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
KR100979755B1 (ko) * 2008-03-28 2010-09-02 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법들
KR100972074B1 (ko) 2008-09-18 2010-07-22 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
WO2010073904A1 (ja) * 2008-12-22 2010-07-01 キヤノンアネルバ株式会社 半導体記憶素子の製造方法、及びスパッタ装置
KR20100094827A (ko) * 2009-02-19 2010-08-27 삼성전자주식회사 상변화 메모리 장치의 형성 방법
KR101033468B1 (ko) * 2009-06-30 2011-05-09 주식회사 하이닉스반도체 워드 라인의 저항을 개선할 수 있는 상변화 메모리 장치, 그것의 배열 구조, 및 그것의 제조방법
US8105859B2 (en) * 2009-09-09 2012-01-31 International Business Machines Corporation In via formed phase change memory cell with recessed pillar heater
US8828788B2 (en) * 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
KR101658492B1 (ko) * 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US9443763B2 (en) * 2013-09-12 2016-09-13 Micron Technology, Inc. Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249090A1 (en) * 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US7892936B1 (en) * 2008-05-12 2011-02-22 Marvell International Ltd. Self aligned integration of high density phase change memory with thin film access device
US20100203672A1 (en) * 2009-02-09 2010-08-12 Samsung Electronics Co., Ltd. Methods of manufacturing phase change memory devices
JP2011071380A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 半導体メモリ装置およびその製造方法
US20110233500A1 (en) * 2010-03-23 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor memory device including memory cell having rectifying element and switching element
US20110297911A1 (en) * 2010-06-02 2011-12-08 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US20130277640A1 (en) * 2012-03-23 2013-10-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing the same
US20140124726A1 (en) * 2012-11-08 2014-05-08 Samsung Electronics Co., Ltd. Phase-change memory devices and methods of fabricating the same
US20140158964A1 (en) * 2012-12-06 2014-06-12 Samsung Electronics Co., Ltd. Semiconductor Devices Having Blocking Layers and Methods of Forming the Same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785728A (zh) * 2020-06-03 2020-10-16 长江存储科技有限责任公司 3d存储器件的位线制造方法
WO2022036575A1 (en) * 2020-08-19 2022-02-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Program and read biasing scheme for distributed array and cmos architecture for 2 stack 3d pcm memory
CN112368771A (zh) * 2020-10-10 2021-02-12 长江先进存储产业创新中心有限责任公司 用于使用层压间隙填充来减少3d交叉点存储器阵列中的热串扰的方法
WO2022073221A1 (en) * 2020-10-10 2022-04-14 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Method to use laminate gap fill to reduce thermal cross talk in 3d x-point memory array
CN112368771B (zh) * 2020-10-10 2023-06-23 长江先进存储产业创新中心有限责任公司 用于使用层压间隙填充来减少3d交叉点存储器阵列中的热串扰的方法
CN112449726A (zh) * 2020-10-12 2021-03-05 长江先进存储产业创新中心有限责任公司 用于3d交叉点存储器的具有减小的编程电流和热串扰的新型缩小单元结构和制造方法
CN112271254A (zh) * 2020-10-27 2021-01-26 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法
WO2022111147A1 (en) * 2020-11-27 2022-06-02 International Business Machines Corporation In-situ drift-mitigation liner for pillar cell pcm background
US11456413B2 (en) 2020-11-27 2022-09-27 International Business Machines Corporation In-situ drift-mitigation liner for pillar cell PCM
GB2616772A (en) * 2020-11-27 2023-09-20 Ibm In-situ drift-mitigation liner for pillar cell PCM background
CN112599667A (zh) * 2020-12-15 2021-04-02 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法

Also Published As

Publication number Publication date
CN107112345B (zh) 2021-09-07
WO2016085590A1 (en) 2016-06-02
TW201631726A (zh) 2016-09-01
JP6659077B2 (ja) 2020-03-04
US20160233271A1 (en) 2016-08-11
KR20160061876A (ko) 2016-06-01
EP3224876A1 (en) 2017-10-04
US9608042B2 (en) 2017-03-28
DE102015116760A1 (de) 2016-05-25
EP3224876A4 (en) 2018-08-01
JP2017539081A (ja) 2017-12-28
US9299747B1 (en) 2016-03-29
TWI594389B (zh) 2017-08-01
KR101781977B1 (ko) 2017-09-26

Similar Documents

Publication Publication Date Title
CN107112345A (zh) 增加相变存储器元件的电热隔离的电极配置及相关联技术
CN107004765B (zh) 用于相变存储器元件的阻挡膜技术与构造
CN110176455A (zh) 量子点器件中的栅极布置
US20130051116A1 (en) Integrated circuit with face-to-face bonded passive variable resistance memory and method for making the same
CN109791924A (zh) 量子计算组件
JP6743008B2 (ja) ダミーアレイリーク減少のための相変化メモリセル注入
US11605671B2 (en) Double selector element for low voltage bipolar memory devices
US20130051115A1 (en) Integrated circuit with backside passive variable resistance memory and method for making the same
US20130051117A1 (en) Integrated circuit with vertically integrated passive variable resistance memory and method for making the same
US11171176B2 (en) Asymmetric selector element for low voltage bipolar memory devices
US11522011B2 (en) Selector element with ballast for low voltage bipolar memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant