DE102015116760A1 - Elektrodenkonfigurationen zum erhöhen der elektrothermischen isolation von phasenwechselspeicher-elementen und zugehörige techniken - Google Patents

Elektrodenkonfigurationen zum erhöhen der elektrothermischen isolation von phasenwechselspeicher-elementen und zugehörige techniken Download PDF

Info

Publication number
DE102015116760A1
DE102015116760A1 DE102015116760.3A DE102015116760A DE102015116760A1 DE 102015116760 A1 DE102015116760 A1 DE 102015116760A1 DE 102015116760 A DE102015116760 A DE 102015116760A DE 102015116760 A1 DE102015116760 A1 DE 102015116760A1
Authority
DE
Germany
Prior art keywords
electrode layer
layer
phase change
pcm elements
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015116760.3A
Other languages
English (en)
Inventor
Fabio Pellizzer
Guilio Albini
Stephen W. Russell
Max F. Hineman
Sanjay Rangan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102015116760A1 publication Critical patent/DE102015116760A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)

Abstract

Ausführungsformen der vorliegenden Erfindung beschreiben Elektrodenkonfigurationen zum Erhöhen der elektrothermischen Isolation von Phasenwechselspeicher- Elementen und zugehörige Techniken. In einer Ausführungsform enthält eine Vorrichtung mehrere Phasenwechselspeicher-Elemente (PCM-Elemente), wobei individuelle PCM-Elemente aus den mehreren PCM-Elementen eine Phasenwechselmaterialschicht, eine erste Elektrodenschicht, die auf der Phasenwechselmaterialschicht und in direktem Kontakt mit der Phasenwechselmaterialschicht angeordnet ist, und eine zweite Elektrodenschicht, die auf der ersten Elektrodenschicht und in direktem Kontakt mit der ersten Elektrodenschicht angeordnet ist, enthalten. Weitere Ausführungsformen können beschrieben und/oder beansprucht sein.

Description

  • Gebiet
  • Ausführungsformen der vorliegenden Erfindung beziehen sich im Allgemeinen auf das Gebiet integrierter Schaltungen und insbesondere auf Elektrodenkonfigurationen zum Erhöhen der elektrothermischen Isolation von Phasenwechselspeicher-Elementen und zugehörige Techniken.
  • Hintergrund
  • Phasenwechselspeicher-Technologie (PCM-Technologie) wie z. B. Mehrfachstapel-Kreuzungspunkt-PCM ist eine vielversprechende Alternative für andere nichtflüchtige Speichertechnologie (NVM-Technologie). Es ist ein kontinuierlicher Drang vorhanden, die elektrothermische Isolation von Phasenwechselspeicher-Elementen zu erhöhen, um PCM-Operation zu optimieren, die beispielsweise Programmierstrom und Form einer Schwellenspannung(VT)-zu-Strom(I)-Kennlinie, VT-I-Kennlinie, enthält.
  • Kurzbeschreibung der Zeichnungen
  • Ausführungsformen sind durch die folgende ausführliche Beschreibung im Zusammenhang mit den begleitenden Zeichnungen leicht zu verstehen. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugszeichen gleiche Strukturelemente. Ausführungsformen sind durch Beispiel und nicht durch Einschränkung in den Figuren der begleitenden Zeichnungen dargestellt.
  • 1 stellt schematisch eine Draufsicht eines Beispiel-Chips in Wafer-Form und in vereinzelter Form in Übereinstimmung mit einigen Ausführungsformen dar.
  • 2 stellt schematisch eine Querschnittsseitenansicht einer Baugruppe einer integrierten Schaltung (IC-Baugruppe) in Übereinstimmung mit einigen Ausführungsformen dar.
  • 3A–B, 4A–B, 5A–B, 6A–B, 7A–B, 8A–B, 9A–B und 10A–B stellen schematisch Querschnittsseitenansichten eines Phasenwechselspeicher-Geräts (PCM-Gerät) während verschiedener Stufen der Herstellung in Übereinstimmung mit einigen Ausführungsformen dar.
  • 3C, 4C, 5C, 6C, 7C, 8C und 9C stellen schematisch eine Draufsicht eines Phasenwechselspeicher-Geräts (PCM-Gerät) während verschiedener Stufen der Herstellung in Übereinstimmung mit einigen Ausführungsformen dar.
  • 11 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen eines PCM-Geräts in Übereinstimmung mit einigen Ausführungsformen.
  • 12 stellt schematisch ein Beispielsystem dar, das ein PCM-Gerät in Übereinstimmung mit verschiedenen hier beschriebenen Ausführungsformen enthält.
  • Ausführliche Beschreibung
  • Ausführungsformen der vorliegenden Erfindung beschreiben Elektrodenkonfigurationen zum Erhöhen der elektrothermischen Isolation von Phasenwechselspeicher-Elementen und zugehörige Techniken. In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen, die einen Teil davon bilden, Bezug genommen, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen und in denen durch Darstellung Ausführungsformen gezeigt sind, in denen der Gegenstand der vorliegenden Offenbarung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsformen benutzt werden können und strukturelle und logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Deshalb darf die folgende ausführliche Beschreibung nicht in einem einschränkenden Sinn verstanden werden, und der Schutzbereich von Ausführungsformen ist durch die beigefügten Ansprüche und ihre Äquivalente definiert.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet die Phrase "A und/oder B" (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Phrase "A, B und/oder C" (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann die Phrasen "in einer Ausführungsform" oder "in Ausführungsformen" verwenden, die sich jeweils auf eine oder mehrere derselben oder verschiedener Ausführungsformen beziehen können. Darüber hinaus sind die Begriffe "umfassen", "enthalten", "aufweisen" und Ähnliches, wie sie in Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet sind, synonym. Der Begriff "gekoppelt" kann sich auf eine direkte Verbindung, eine indirekte Verbindung oder eine indirekte Kommunikation beziehen.
  • Wie hier verwendet kann sich der Bezug "Modul" auf eine anwendungsspezifische integrierte Schaltung (ASIC), eine elektronische Schaltung, einen Prozessor (gemeinsam verwendet, dediziert oder Gruppe) und/oder Speicher (gemeinsam verwendet, dediziert oder Gruppe), der ein oder mehrere Software- oder Firmware-Programme ausführt, eine kombinatorische Logik-Schaltung, einen Zustandsautomaten und/oder andere geeignete Komponenten, die die beschriebene Funktionalität bereitstellen, beziehen, ein Teil davon sein oder sie/ihn enthalten.
  • 1 stellt schematisch eine Draufsicht eines Beispiel-Chips 102 in Wafer-Form 10 und in vereinzelter Form 100 in Übereinstimmung mit einigen Ausführungsformen dar. In einigen Ausführungsformen kann der Chip 102 einer aus mehreren Chips (z. B. den Chips 102, 102a, 102b) eines Wafers 11 sein, der aus Halbleitermaterial wie beispielsweise Silizium oder einem anderen geeigneten Material besteht. Die mehreren Chips können auf einer Oberfläche des Wafers 11 gebildet sein. Jeder dieser Chips kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das ein Phasenwechselspeicher-Gerät (PCM-Gerät) wie hier beschrieben enthält. Beispielsweise kann der Chip 102 die Schaltungsanordnung 103 eines PCM-Geräts in Übereinstimmung mit einigen Ausführungsformen enthalten. Gemäß verschiedenen Ausführungsformen kann die Schaltungsanordnung 103 ein oder mehrere PCM-Elemente (z. B. Zellen) enthalten, die in einem Feld konfiguriert sein können. Die PCM-Elemente können beispielsweise ein Phasenwechselmaterial wie z. B. ein Chalkogenidglas enthalten, das zwischen kristallinen und amorphen Zuständen mit der Anwendung von Wärme, die durch einen elektrischen Strom produziert wird, umgeschaltet werden kann. Der Zustand (z. B. kristallin/amorph) des Phasenwechselmaterials kann einem logischen Wert (z. B. 1 oder 0) der PCM-Elemente entsprechen. Die Schaltungsanordnung 103 kann in einigen Ausführungsformen Teil eines PCM- und Schaltungs-Geräts (PCMS-Gerät) sein. Das heißt die PCM-Elemente können einen Schalter enthalten wie beispielsweise einen Ovonic-Schwellenwertschalter (OTS), der zum Gebrauch in Auswahl-/Programmier-Operationen der PCM-Elemente konfiguriert ist.
  • Die Schaltungsanordnung 103 kann ferner eine oder mehrere Bitleitungen und eine oder mehrere Wortleitungen, die mit den PCM-Elementen gekoppelt sind, enthalten. Die Bitleitungen und Wortleitungen können in einigen Ausführungsformen so konfiguriert sein, dass jedes der PCM-Elemente an einer Kreuzung jeder individuellen Bitleitung und Wortleitung angeordnet ist. Eine Spannung oder Vorspannung kann an ein Ziel-PCM-Element aus den PCM-Elementen unter Verwendung der Wortleitungen und der Bitleitungen angelegt werden, um die Zielzelle für eine Lese- oder Schreiboperation auszuwählen. Bitleitungstreiber können mit den Bitleitungen gekoppelt sein, und Wortleitungstreiber können mit den Wortleitungen gekoppelt sein, um Decodieren/Auswahl der PCM-Elemente zu unterstützen. Kondensatoren und Widerstände können mit den Bitleitungen und den Wortleitungen gekoppelt sein. Die Schaltungsanordnung 103 kann in einigen Ausführungsformen andere geeignete Geräte und Konfigurationen enthalten. Beispielsweise kann die Schaltungsanordnung 103 ein oder mehrere Module enthalten, die konfiguriert sind, Lese-, Programmierungs-, Verifizierungs- und/oder Analyse-Operationen auszuführen.
  • In einigen Ausführungsformen kann die Schaltungsanordnung 103 unter Verwendung von PCM-Herstellungstechniken und/oder anderen geeigneten Halbleiterherstellungstechniken gebildet sein. Es wird darauf hingewiesen, dass die Schaltungsanordnung 103 in 1 nur schematisch abgebildet ist und eine große Vielzahl von geeigneter/m Logik oder Speicher in der Form von Schaltungsanordnung repräsentieren kann, beispielsweise einen oder mehrere Zustandsautomaten, die Schaltungsanordnung enthalten, und/oder Anweisungen im Speicher (z. B. Firmware oder Software), die konfiguriert sind, Aktionen wie z. B. Lese-, Programmierungs-, Verifizierungs- und/oder Analyse-Operationen auszuführen.
  • Nachdem ein Herstellungsprozess des Halbleiterprodukts fertiggestellt ist, kann der Wafer 11 einen Vereinzelungsprozess durchlaufen, in dem jeder der Chips (z. B. die Chips 102, 102a, 102b) voneinander getrennt wird, um diskrete "Bauteile" des Halbleiterprodukts bereitzustellen. Der Wafer 11 kann von einer beliebigen aus verschiedenen Größen sein. In einigen Ausführungsformen weist der Wafer 11 einen Durchmesser auf, der im Bereich von etwa 25,4 mm bis etwa 450 mm liegt. Der Wafer 11 kann in anderen Ausführungsformen andere Größen und/oder andere Formen enthalten. Gemäß verschiedenen Ausführungsformen kann die Schaltungsanordnung 103 auf einem Halbleitersubstrat in Waferform 10 oder vereinzelter Form 100 angeordnet sein. In einigen Ausführungsformen kann der Chip 102 Logik oder Speicher oder Kombinationen daraus enthalten.
  • 2 stellt schematisch eine Querschnittsseitenansicht einer Baugruppe 200 einer integrierten Schaltung (IC-Baugruppe) in Übereinstimmung mit einigen Ausführungsformen dar. In einigen Ausführungsformen kann die IC-Baugruppe 200 einen oder mehrere Chips (nachstehend "Chip 102") enthalten, die elektrisch und/oder physikalisch mit einem Gehäusesubstrat 121 gekoppelt sind. Der Chip 102 kann Schaltungsanordnung (z. B. die Schaltungsanordnung 103 von 1) wie z. B. ein PCM-Gerät, wie es hier beschrieben ist, enthalten. In einigen Ausführungsformen kann das Gehäusesubstrat 121 mit einer Platine 122 gekoppelt sein, wie zu sehen ist.
  • Der Chip 102 kann ein diskretes Produkt repräsentieren, das aus einem Halbleitermaterial (z. B. Silizium) unter Verwendung von Halbleiterherstellungstechniken wie z. B. Dünnschichtabscheidung, Lithographie, Ätzen und Ähnlichem, die in Verbindung mit dem Bilden von PCM-Geräten verwendet werden, hergestellt ist. In einigen Ausführungsformen kann der Chip 102 ein Prozessor, ein Speicher, ein Einchipsystem (SoC) oder eine ASIC sein, enthalten oder ein Teil davon sein in einigen Ausführungsformen. In einigen Ausführungsformen kann ein elektrisch isolierendes Material wie beispielsweise eine Formmasse oder ein Unterfüllungsmaterial (nicht gezeigt) wenigstens einen Teil des Chips 102 und/oder Zusammenschaltungsstrukturen 106 auf Chip-Ebene einkapseln.
  • Der Chip 102 kann an dem Gehäusesubstrat 121 gemäß einer großen Vielfalt von geeigneten Konfigurationen angebracht sein, die beispielsweise enthalten, dass er direkt mit dem Gehäusesubstrat 121 in einer Flip-Chip-Konfiguration gekoppelt ist, wie abgebildet. In der Flip-Chip-Konfiguration ist eine aktive Seite, S1, des Chips 102, die eine aktive Schaltungsanordnung enthält, an einer Oberfläche des Gehäusesubstrats 121 unter Verwendung von Zusammenschaltungsstrukturen 106 auf Chip-Ebene wie z. B. Kontakthöcker, Säulen und anderen geeigneten Strukturen, die den Chip 102 auch elektrisch mit dem Gehäusesubstrat 121 koppeln können, angebracht. Die aktive Seite S1 des Chips 102 kann Schaltungsanordnung wie beispielsweise PCM-Elemente enthalten. Eine inaktive Seite, S2, kann entgegengesetzt der aktiven Seite S1 angeordnet sein, wie zu sehen ist. In anderen Ausführungsformen kann der Chip 102 an auf einem weiteren Chip, der mit dem Gehäusesubstrat 121 gekoppelt ist, in jeder aus vielen geeigneten Stapel-Chip-Konfigurationen angeordnet sein. Beispielsweise kann ein Prozessor-Chip mit dem Gehäusesubstrat 101 in einer Flip-Chip-Konfiguration gekoppelt sein, und der Chip 102 kann auf dem Prozessor-Chip in einer Flip-Chip-Konfiguration montiert und elektrisch mit dem Gehäusesubstrat unter Verwendung von Silizium-Durchkontaktierungen (TSVs), die über den Prozessor-Chip gebildet sind, gekoppelt sein. In noch anderen Ausführungsformen kann der Chip 102 in das Gehäusesubstrat 121 eingebettet oder mit einem Chip, der in dem Gehäusesubstrat 121 eingebettet ist, gekoppelt sein. Andere Chips können in anderen Ausführungsformen mit dem Gehäusesubstrat 121 in einer Nebeneinanderkonfiguration mit dem Chip 102 gekoppelt sein.
  • In einigen Ausführungsformen können die Zusammenschaltungsstrukturen 106 auf Chip-Ebene konfiguriert sein, elektrische Signale zwischen dem Chip 102 und dem Gehäusesubstrat 121 zu lenken. Die elektrischen Signale können beispielsweise Eingang/Ausgang-Signale (I/O-Signale) und/oder Strom/Erdungs-Signale enthalten, die in Verbindung mit dem Betrieb des Chips verwendet werden. Die Zusammenschaltungsstrukturen 106 auf Chip-Ebene können mit entsprechenden Chip-Kontakten, die auf der aktiven Seite S1 des Chips 102 angeordnet sind, und entsprechenden Gehäusekontakten, die auf dem Gehäusesubstrat 121 angeordnet sind, gekoppelt sein. Die Chip-Kontakte und/oder Gehäusekontakte können beispielsweise Kontaktstellen, Durchkontaktierungen, Gräben, Leiterbahnen und/oder andere geeignete Kontaktstrukturen enthalten.
  • In einigen Ausführungsformen ist das Gehäusesubstrat 121 ein epoxidharzbasiertes Laminatsubstrat, das einen Kern und/oder Aufbauschichten aufweist, wie beispielsweise ein Ajinomoto-Aufbaufilm-Substrat (ABF-Substrat). Das Gehäusesubstrat 121 kann andere geeignete Typen von Substraten in anderen Ausführungsformen aufweisen, die beispielsweise Substrate, die aus Glas, Keramik oder Halbleitermaterialien gebildet sind, enthalten.
  • Das Gehäusesubstrat 121 kann elektrische Lenkungsmerkmale enthalten, die konfiguriert sind, elektrische Signale zu dem Chip 102 hin und von ihm weg zu lenken. Die elektrischen Lenkungsmerkmale können beispielsweise Gehäusekontakte (z. B. Kontaktstellen 110), die auf einer oder mehreren Oberflächen des Gehäusesubstrats 121 angeordnet sind, und/oder interne Lenkungsmerkmale (nicht gezeigt), wie beispielsweise Gräben, Durchkontaktierungen oder andere Zusammenschaltungsstrukturen, um elektrische Signale durch das Gehäusesubstrat 121 zu lenken, enthalten.
  • Die Platine 122 kann eine Leiterplatte (PCB) sein, die aus einem elektrisch isolierenden Material wie beispielsweise einem Epoxidharzlaminat aufgebaut ist. Beispielsweise kann die Platine 122 elektrisch isolierende Schichten enthalten, die aus Materialien wie beispielsweise Polytetrafluorethylen, Phenolbaumwollepapiermaterialien wie beispielsweise einem Flammschutzmittel 4 (FR-4), FR-1, Baumwollpapier und Epoxidharzmaterialien wie beispielsweise CEM-1 oder CEM-3 oder Textilglasmaterialien, die unter Verwendung eines Epoxidharz-vorimprägnierten Materials zusammen laminiert sind. Zusammenschaltungsstrukturen (nicht gezeigt) wie z. B. Leiterbahnen, Gräben, Durchkontaktierungen können durch die elektrisch isolierenden Schichten gebildet sein, um die elektrischen Signale des Chips 102 durch die Platine 122 zu lenken. Die Platine 122 kann in anderen Ausführungsformen aus anderen geeigneten Materialien bestehen. In einigen Ausführungsformen ist die Platine 122 eine Hauptplatine (z. B. Hauptplatine 1202 von 12).
  • Zusammenschaltungen auf Gehäuseebene wie beispielsweise Lotperlen 112 können mit Kontaktstellen 110 auf dem Gehäusesubstrat 121 und/oder der Platine 122 gekoppelt sein, um entsprechende Lötverbindungen zu bilden, die konfiguriert sind, die elektrischen Signale zwischen dem Gehäusesubstrat 121 und der Platine 122 weiter zu lenken. Die Kontaktstellen 110 können aus irgendeinem geeigneten elektrisch leitenden Material bestehen wie z. B. Metall, das beispielsweise Nickel (Ni), Palladium (Pd), Gold (Au), Silber (Ag), Kupfer (Cu) und Kombinationen daraus enthält. Die Zusammenschaltung auf Gehäuseebene können andere Strukturen und/oder Konfigurationen enthalten, die beispielsweise Land-Grid-Array-Strukturen (LGA-Strukturen) und Ähnliches enthalten.
  • Die IC-Baugruppe 200 kann in anderen Ausführungsformen eine große Vielzahl anderer geeigneter Konfigurationen enthalten, die beispielsweise geeignete Konfigurationen von Flip-Chip- und/oder Drahtbonding-Konfigurationen, Interposer, Mehrchip-Gehäuse-Konfigurationen, die System-in-Package-(SiP) und/oder Package-on-Package-(PoP)Konfigurationen enthalten. Andere geeignete Techniken, um elektrische Signale zwischen dem Chip 102 und anderen Komponenten der IC-Baugruppe 200 zu lenken, können in einigen Ausführungsformen verwendet sein.
  • 3A–B, 4A–B, 5A–B, 6A–B, 7A–B, 8A–B, 9A–B und 10A–B stellen schematisch Querschnittsseitenansichten eines Phasenwechselspeicher-Geräts (PCM-Gerät) während verschiedener Stufen der Herstellung in Übereinstimmung mit einigen Ausführungsformen dar. 3A, 4A, 5A, 6A, 7A, 8A, 9A und 10A bilden eine Querschnittsseite des PCM-Geräts 300 aus derselben ersten Perspektive ab, und 3B, 4B, 5B, 6B, 7B, 8B, 9B und 10B bilden eine Querschnittsseite des PCM-Geräts 300 aus derselben zweiten Perspektive ab, die senkrecht zu der ersten Perspektive ist. 3C, 4C, 5C, 6C, 7C, 8C und 9C stellen schematisch eine Draufsicht des Phasenwechselspeicher-Geräts (PCM-Gerät) 300 während verschiedener Stufen der Herstellung in Übereinstimmung mit einigen Ausführungsformen dar. 3A–C repräsentieren das PCM-Gerät 300 während derselben Stufe der Herstellung, 4A–C repräsentieren das PCM-Gerät 300 während derselben Stufe der Herstellung, 5A–C repräsentieren das PCM-Gerät 300 während derselben Stufe der Herstellung, und so weiter. Die Kennzeichen P'-P'', BL'-BL'' und WL'-WL'' sind vorgesehen, um das Verständnis der relativen Orientierung zwischen den unterschiedlichen Perspektiven (z. B. 3A–C) zu erleichtern. Beispielsweise können 3A–9A einen Querschnitt entlang WL'-WL'' repräsentieren, 3B–9B können einen Querschnitt entlang BL'-BL'' repräsentieren, und 3C–9C können einen Querschnitt entlang P'-P'' repräsentieren.
  • Bezug nehmend auf 3A–C ist ein PCM-Gerät 300 nach dem Aufbringen eines elektrisch leitenden Materials wie z. B. des Wortleitungs-Metalls 304 auf einem Substrat 301, um eine Wortleitungsschicht zu bilden, und Aufbringen von Materialien, um einen Stapel von Schichten auf dem Wortleitungs-Metall 304 zu bilden, abgebildet. Eine oder mehrere dazwischengeschobene Schichten und/oder Strukturen (nachstehend "Schaltungsanordnung 302") können zwischen dem Substrat 301 und dem Wortleitungs-Metall 304 angeordnet sein. Beispielsweise kann die Schaltungsanordnung 302 ergänzende Metalloxidhalbleiter-Geräte (CMOS-Geräte) und/oder Metallisierung enthalten, die auf dem Substrat 301 zwischen dem Wortleitungs-Metall 304 und dem Substrat 301 gebildet sind. Das Substrat 301 kann in einigen Ausführungsformen ein Halbleitersubstrat wie beispielsweise Silizium sein. Das Substrat 301 ist in den übrigen Figuren nicht gezeigt, um das Verdecken anderer Aspekte zu vermeiden. Das Wortleitungs-Metall 304 kann beispielsweise Wolfram enthalten. Andere geeignete Materialien für das Substrat 301 und das Wortleitungs-Metall 304 können in anderen Ausführungsformen verwendet werden.
  • Der Stapel aus Schichten kann eine untere Elektrodenschicht 306, die auf dem Wortleitungs-Metall 304 angeordnet ist, eine Geräteauswahlschicht (SD-Schicht) 308, die auf der unteren Elektrodenschicht 306 angeordnet ist, eine mittlere Elektrodenschicht 310, die auf der SD-Schicht 308 angeordnet ist, eine Phasenwechselmaterialschicht (PM-Schicht) 312, die auf der mittleren Elektrodenschicht 310 angeordnet ist, und eine erste obere Elektrodenschicht (TE1) 314, die auf der PM-Schicht 312 angeordnet ist, enthalten, wie zu sehen ist. Jede Schicht des Stapels aus Schichten kann gemäß irgendeiner geeigneten Technik aufgebracht werden.
  • Gemäß verschiedenen Ausführungsformen kann die untere Elektrodenschicht 306 aus einem oder mehreren leitenden und/oder halbleitenden Materialien wie beispielsweise Kohlenstoff (C), Kohlenstoffnitrid (CxNy); n-dotiertem Polysilizium und p-dotiertem Polysilizium; Metalle, die Al, Cu, Ni, Cr, Co, Ru, Rh, Pd, Ag, Pt, Au, Ir, Ta und W enthalten; leitenden Metallnitriden, die TiN, TaN, WN und TaCN enthalten; leitenden Metallsiliziden, die Tantalsilizide, Wolframsilizide, Nickelsilizide, Kobaltsilizide und Titansilizide enthalten; leitenden Metallsilizidnitriden, die TiSiN und WSiN enthalten; leitenden Metallcarbidnitriden, die TiCN und WCN enthalten; und leitenden Metalloxiden, die RuO2 enthalten, bestehen. Die SD-Schicht 308 kann eine P-N-Diode, ein MIEC-Gerät ("Mixed Ionic Electronic Conduction"-Gerät) oder einen OTS (Ovonic-Schwellenwertschalter) basierend auf Chalkogenidlegierungen mit Zusammensetzungen, die irgendeines aus den Chalkogenidlegierungssystemen enthalten, die für das Speicherelement beschrieben sind (z. B. die PM-Schicht 312), und kann zusätzlich ferner ein Element enthalten, das Kristallisierung unterdrückt. Die mittlere Elektrodenschicht 310 kann aus einem oder mehreren leitenden und/oder halbleitenden Materialien wie beispielsweise Kohlenstoff (C), Kohlenstoffnitrid (CxNy); n-dotiertem Polysilizium und p-dotiertem Polysilizium; Metallen, die Al, Cu, Ni, Cr, Co, Ru, Rh, Pd, Ag, Pt, Au, Ir, Ta und W enthalten; leitenden Metallnitriden, die TiN, TaN, WN und TaCN enthalten; leitenden Metallsiliziden, die Tantalsilizide, Wolframsilizide, Nickelsilizide, Kobaltsilizide und Titansilizide enthalten; leitenden Metallsilizidnitriden, die TiSiN und WSiN enthalten; leitenden Metallcarbidnitriden, die TiCN und WCN enthalten; und leitenden Metalloxiden, die RuO2 enthalten, bestehen. Die PM-Schicht 312 kann aus einem Phasenwechselmaterial wie z. B. einem Chalkogenidglas bestehen, das zwischen kristallinen und amorphen Zuständen mit der Anwendung von Wärme, die durch einen elektrischen Strom produziert wird, umgeschaltet werden kann, wie z. B. einer Legierung, die wenigstens zwei aus den Elementen aus Germanium, Antimon, Tellur, Silizium, Indium, Selen, Schwefel, Stickstoff und Kohlenstoff enthält. Die erste obere Elektrodenschicht 314 kann aus einem elektrisch leitenden Material wie z. B. einem Metall oder Halbmetall (z. B. halbleitenden Material), das einen Widerstand aufweist, der in einem Bereich von 1 Milliohm·Zentimeter (mOhm·cm) bis 100 mOhm·cm liegt, wie beispielsweise Kohlenstoff (C), Kohlenstoffnitrid (CxNy); n-dotiertem Polysilizium und p-dotiertem Polysilizium; Metallen, die Al, Cu, Ni, Cr, Co, Ru, Rh, Pd, Ag, Pt, Au, Ir, Ta und W enthalten; leitenden Metallnitriden, die TiN, TaN, WN und TaCN enthalten; leitenden Metallsiliziden, die Tantalsilizide, Wolframsilizide, Nickelsilizide, Kobaltsilizide und Titansilizide enthalten; leitenden Metallsilizidnitriden, die TiSiN und WSiN enthalten; leitenden Metallcarbidnitriden, die TiCN und WCN enthalten; und leitenden Metalloxiden, die RuO2 enthalten, bestehen. Die Schichten 306, 308, 310, 312 und 314 können in anderen Ausführungsformen aus anderen geeigneten Materialien bestehen, die andere geeignete Eigenschaften aufweisen.
  • In einigen Ausführungsformen kann die erste obere Elektrodenschicht 314 eine Dicke im Bereich von 5 Nanometer (nm) bis 15 nm aufweisen. In einer Ausführungsform kann die erste obere Elektrodenschicht 314 eine Dicke von etwa 15 nm oder weniger aufweisen. In Abläufen, die nur die erste obere Elektrodenschicht 314 bilden, kann es schwierig sein, die ersten obere Elektrodenschicht 314 weiter als 15 nm zu erhöhen, was der Höhe des Teilstapels, der an der Wortleitungs-Definition geätzt werden soll, gekoppelt mit mechanischer Schwäche des Phasenwechselmaterials und einem Wunsch, benachbarte Wortleitungen zuverlässig zu trennen, geschuldet ist. Die erste obere Elektrodenschicht 314 kann in einigen Ausführungsformen eine andere geeignete Dicke aufweisen.
  • Bezug nehmend auf 4A–C ist das PCM-Gerät 300 nach der Wortleitungs-Definition abgebildet. Die Wortleitungs-Definition kann beispielsweise durch Verwenden eines Strukturierungsprozesses wie z. B. Lithographie und/oder Ätzprozessen, erreicht werden, um Abschnitte des Stapels aus Schichten selektiv zu entfernen, um die Leitungen 316 des Stapels aus Schichten auf der darunterliegenden Schaltungsanordnung 302 mit Gräben 315 zwischen den Leitungen 316 bereitzustellen, wie zu sehen ist. Die Gräben 315 können PCM-Elemente voneinander trennen. In 4B ist das Wortleitungs-Metall 304 so strukturiert, dass sich die Wortleitung in einer Richtung in die Zeichenebene und aus ihr heraus erstreckt. In 4C ist das Wortleitungs-Metall 304 unterhalb der ersten oberen Elektrodenschicht 314 angeordnet und erstreckt sich in einer Richtung von links nach rechts über die Zeichenebene.
  • Bezug nehmend auf 5A–C ist das PCM-Gerät 300 nach dem Aufbringen von dielektrischem Material, um einen Bereich zwischen den Leitungen 316 zu füllen, abgebildet. Beispielsweise kann in der abgebildeten Ausführungsform eine dielektrische Unterlage 318 konform auf Oberflächen des Stapels aus Schichten (z. B. auf dem Leitungen 316), auf dem Wortleitungs-Metall und auf der Schaltungsanordnung 302 aufgebracht sein, wie zu sehen ist. Ein dielektrisches Füllmaterial 320 kann aufgebracht sein, um den Bereich zwischen den Leitungen 316 unter Verwendung jeder geeigneten Technik zu füllen. In einigen Ausführungsformen kann die dielektrische Unterlage 318 aus Siliziumnitrid (Si3N4 oder allgemein SixNy, wobei x und y irgendeine geeignete relative Menge repräsentieren) bestehen, und das dielektrische Füllmaterial 320 kann aus Siliziumoxid (SiO2) bestehen. Die dielektrische Unterlage 318 und das dielektrische Füllmaterial 320 können in anderen Ausführungsformen aus anderen geeigneten Materialien bestehen.
  • Bezug nehmend auf 6A–C ist das PCM-Gerät 300 nach dem Vertiefen des dielektrischen Materials (z. B. des dielektrischen Füllmaterials 320 und der dielektrischen Unterlage 318), um die erste obere Elektrodenschicht 314 freizulegen, abgebildet. In einigen Ausführungsformen kann ein Planarisierungsprozess wie beispielsweise chemisch-mechanisches Polieren (CMP) verwendet werden, um das dielektrische Material zu vertiefen. Andere geeignete Techniken, um das dielektrische Material zu vertiefen, können in anderen Ausführungsformen verwendet werden.
  • Bezug nehmend auf 7A–C ist das PCM-Gerät 300 nach dem Aufbringen einer zweiten oberen Elektrodenschicht (TE2-Schicht) 322 auf der ersten obere Elektrodenschicht 314 und Aufbringen eines Bitleitungs-Metalls 324 auf der zweiten oberen Elektrodenschicht 322, um eine Bitleitungsschicht zu bilden, abgebildet. In einigen Ausführungsformen kann die zweite obere Elektrodenschicht 322 auf Abschnitten der dielektrischen Unterlage 318 und des dielektrischen Füllmaterials 320 aufgebracht sein, wie in 7B zu sehen ist. Gemäß verschiedenen Ausführungsformen kann die zweite obere Elektrodenschicht 322 unter Verwendung beispielsweise von physikalischer Gasphasenabscheidung (PVD) oder chemischer Gasphasenabscheidung, unter anderen geeignet Techniken, aufgebracht werden. Die zweite obere Elektrodenschicht 322 kann aus einem elektrisch leitenden Material wie z. B. einem Metall oder Halbmetall bestehen, das einen Widerstand aufweist, der im Bereich von 1 Milliohm·Zentimeter (mOhm·cm) bis 100 mOhm·cm liegt. In einigen Ausführungsformen kann die zweite obere Elektrodenschicht 322 ein oder mehrere leitende und halbleitende Materialien enthalten wie beispielsweise Kohlenstoff (C), Kohlenstoffnitrid (CxNy); n-dotiertes Polysilizium und p-dotiertes Polysilizium; Metalle, die Al, Cu, Ni, Cr, Co, Ru, Rh, Pd, Ag, Pt, Au, Ir, Ta und W enthalten; leitende Metallnitride, die TiN, TaN, WN und TaCN enthalten; leitende Metallsilizide, die Tantalsilizide, Wolframsilizide, Nickelsilizide, Kobaltsilizide und Titansilizide enthalten; leitende Metallsilizidnitride, die TiSiN und WSiN enthalten; leitende Metallcarbidnitride, die TiCN und WCN enthalten; und leitenden Metalloxiden, die RuO2 enthalten. Die zweite obere Elektrodenschicht 322 kann auf geeignete Weise in den Herstellungsprozessablauf integriert sein (z. B. geätzt, gereinigt und versiegelt) und kann eine gute Adhäsion an der ersten oberen Elektrodenschicht 314 und/oder dem Bitleitungs-Metall 324 zeigen. In einigen Ausführungsformen kann die zweite obere Elektrodenschicht 322 dieselbe chemische Zusammensetzung aufweisen wie die erste obere Elektrodenschicht 314. In anderen Ausführungsformen kann die zweite obere Elektrodenschicht 322 eine andere chemische Zusammensetzung aufweisen als die erste obere Elektrodenschicht 314. Die zweite obere Elektrodenschicht 322 kann in anderen Ausführungsformen aus anderen geeigneten Materialien bestehen und/oder kann andere geeignete Eigenschaften aufweisen.
  • In einigen Ausführungsformen kann die zweite obere Elektrodenschicht 322 eine Dicke im Bereich von 5 Nanometer (nm) bis 40 nm aufweisen. In einer Ausführungsform kann die zweite obere Elektrodenschicht 322 eine Dicke von etwa 15 nm aufweisen. Die zweite obere Elektrodenschicht 322 kann in anderen Ausführungsformen aus anderen geeigneten Materialien bestehen, kann durch andere geeignete Techniken aufgebracht werden und/oder kann eine andere geeignete Dicke aufweisen. Das Bitleitungs-Metall 324 kann aus irgendeinem geeigneten Metall bestehen, das beispielsweise Wolfram enthält, und kann unter Verwendung irgendeiner geeigneten Technik aufgebracht werden.
  • Bezug nehmend auf 8A–C ist das PCM-Gerät 300 nach der Bitleitungs-Definition abgebildet. Die Bitleitungs-Definition kann unter Verwendung eines Strukturierungsprozesses wie beispielsweise Lithographie und/oder Ätzprozessen erreicht werden, um Abschnitte des Bitleitungs-Metalls 314, der zweiten oberen Elektrode 322 und dem Stapel aus Schichten 306, 308, 310, 312, 314 zu entfernen, um individuelle PCM-Elemente 416 aus einem Feld von PCM-Elementen auf der darunterliegenden Schaltungsanordnung 320 freizulegen, wie zu sehen ist. In 8A erstreckt sich das Bitleitungs-Metall 314 in einer Richtung in die Zeichenebene hinein und aus der Zeichenebene heraus. In 8B ist das Bitleitungs-Metall 324 so strukturiert, dass sich die Bitleitung in einer Richtung von links nach rechts über die Zeichenebene senkrecht zu den Wortleitungen erstreckt.
  • In einigen Ausführungsformen kann die zweite obere Elektrodenschicht 322 auf der und in direktem Kontakt mit der ersten oberen Elektrodenschicht 314 angeordnet sein, wie zu sehen ist. Das Bitleitungs-Metall 324 kann auf der und in direktem Kontakt mit der zweiten oberen Elektrodenschicht 322 angeordnet sein. In einigen Ausführungsformen können individuelle PM-Elemente 416, die den Stapel aus Schichten (z. B. PM-Schicht 312) enthalten, durch elektrisch isolierende Säulen 420 getrennt sein. In der abgebildeten Ausführungsform enthalten die elektrisch isolierenden Säulen 420 die dielektrischen Materialien 318, 320. Wie in 8B zu sehen ist, ist Material der zweiten obere Elektrodenschicht 322 zwischen dem Bitleitungs-Metall 324 und den elektrisch isolierenden Säulen 420 angeordnet. Beispielsweise ist in der vertikalen Richtung (z. B. eine Richtung parallel zu einer Höhe des individuellen PCM-Elements 416) Material der zweiten oberen Elektrodenschicht 322 direkt zwischen den elektrisch isolierenden Säulen 420 und dem Bitleitungs-Metall 324 angeordnet. Material der ersten oberen Elektrodenschicht 314 kann direkt zwischen (z. B. in einer horizontalen Richtung senkrecht zu der vertikalen Richtung) benachbarten Säulen der elektrisch isolierenden Säulen 420 angeordnet sein, wie zu sehen ist. Das Material der ersten oberen Elektrodenschicht 314 kann in einigen Ausführungsformen nicht direkt zwischen den elektrisch isolierenden Säulen 420 und dem Bitleitungs-Metall 324 angeordnet sein.
  • Das Bilden der zweiten oberen Elektrodenschicht 322 auf der ersten oberen Elektrodenschicht 314 kann eine gesamte Dicke (z. B. jenseits von ~15 nm) der oberen Elektrode der individuellen PCM-Elemente 416 erhöhen. Techniken und Konfigurationen, die hier beschrieben sind, können Herausforderungen bewältigen, die zu dem Ansteigen der Dicke der oberen Elektrode über 15 nm hinaus aufgrund der Höhe des Teilstapels, der bei der Wortleitungs-Definition geätzt werden soll, zusammen mit der mechanischen Schwäche des Phasenwechselmaterials selbst und einer Fähigkeit, benachbarte Wortleitungen zuverlässig zu trennen, gehören. Vorher mögen diese Herausforderungen die Optimierung der Phasenmaterialoperation hinsichtlich Programmierstrom und/oder Form der VI-I-Kennlinie begrenzt haben. Die vorliegend beschriebenen Herstellungstechniken und PCM-Konfigurationen können eine dickere obere Elektrode bereitstellen, um solche Einschränkungen zu überwinden, um weitere Optimierung der Operation zu ermöglichen. Beispielsweise kann eine Höhe des Teilstapels, der bei der Wortleitungs-Definition geätzt werden soll, nicht erhöht sein. Auf diese Weise kann die mechanische Stabilität des Stapels nicht beeinträchtigt sein, was Kurzschlüsse während der Wortleitungs-Definition vermeiden kann. In einigen Ausführungsformen kann die Gesamtdicke der oberen Elektrode (z. B. die Dicke von TE1 + TE2) mehr als verdoppelt sein im Vergleich mit einem Ablauf, der nur TE1 bildet. Beispielsweise kann in einigen Ausführungsformen die Gesamtdicke von TE1 + TE2 ungefähr 25–40 nm sein. In einigen Ausführungsformen kann die zweite obere Elektrodenschicht 322 eine zuverlässige kontinuierliche Ätzsperre während der Bitleitungs-Definition (z. B. Ätzen des Bitleitungs-Metalls 324) bereitstellen, was das Verwenden eines dickeren Bitleitungs-Metalls 324 ermöglichen kann, was den Bitleitungs-Widerstand für eine bessere Stromzuführung in dem gesamten Feld verringern kann.
  • Bezug nehmend auf 9A–C ist das PCM-Gerät 300 nach der Bitleitungs-Versiegelung und Füllung abgebildet. Wie in 9A–B zu sehen ist, kann eine dielektrische Unterlage 918 konform auf den individuellen PCM-Elementen 416 und auf dem Wortleitungs-Metall 304 aufgebracht sein. Ein dielektrisches Füllmaterial 920 kann auf der dielektrischen Unterlage 918 aufgebracht sein, um einen Bereich zwischen den individuellen PCM-Elementen 416 zu füllen. In einigen Ausführungsformen können die dielektrische Unterlage 918 und das dielektrische Füllmaterial 920 mit der Ausführungsform übereinstimmen, die in Verbindung mit der dielektrischen Unterlage 318 bzw. dem dielektrischen Füllmaterial 320 beschrieben ist. In anderen Ausführungsformen können die dielektrische Unterlage 918 und das dielektrische Füllmaterial 910 aus geeigneten dielektrischen Materialien bestehen, die nicht die Materialien sind, die für die dielektrische Unterlage 318 und das dielektrische Füllmaterial 320 verwendet sind.
  • 10A–B stellen schematische Querschnittsseitenansichten eines Phasenwechselspeicher-Geräts (PCM-Gerät) 1000 während der Herstellung in Übereinstimmung mit einigen Ausführungsformen dar. Beispielsweise können die 10A–B dieselbe Stufe der Herstellung wie 9A–C darstellen, das heißt nach der Bitleitungs-Versiegelung und Füllung, jedoch für einen unterschiedlichen Bereich des PCM-Geräts 1000. 9A–B und 10A–B können schematisch Querschnitte eines Endprodukts gemäß verschiedenen Ausführungsformen repräsentieren, wie beispielsweise eines Speichergeräts, das bereit ist, an einen Kunden verkauft zu werden.
  • Das PCM-Gerät 1000 kann einen Decodierungsbereich repräsentieren. Der Decodierungsbereich kann dieselbe Ebene mit den individuellen PCM-Elementen 416 von 9A gemeinsam verwenden. Beispielsweise enthält das PCM-Gerät 1000 ein Bitleitungs-Metall 324, das auf einer zweiten oberen Elektrodenschicht 322 angeordnet ist. Das Bitleitungs-Metall 324 und die zweite obere Elektrodenschicht 322 von 10A–B können auf derselben Ebene sein wie das Bitleitungs-Metall 324 und die zweite obere Elektrodenschicht 322 von 9A–B. Die individuellen PCM-Elemente 416 von 9A können in der Zeichenebene oder außerhalb Zeichenebene relativ zu der PCM-Gerät 1000, die in 10A abgebildet ist, sein.
  • Die PCM-Gerät 1000 kann eine Bitleitungs-Durchkontaktierung 340 und eine Wortleitungs-Durchkontaktierung 342, die wie zu sehen gekoppelt sind, enthalten. Die Bitleitungs-Durchkontaktierung 340 und die Wortleitungs-Durchkontaktierung 342 können jeweils eine aus mehreren Durchkontaktierungen repräsentieren, die in einem Decodierungsbereich gebildet sind, die in derselben Ebene sind wie die individuellen PCM-Elemente 416 von 9A. In einigen Ausführungsformen kann die zweite obere Elektrodenschicht 322 direkt zwischen dem Bitleitungs-Metall 324 und der Bitleitungs-Durchkontaktierung 340 angeordnet sein, wie zu sehen ist. In einigen Ausführungsformen kann die zweite obere Elektrodenschicht 322 auf dem dielektrischen Füllmaterial 320 angeordnet sein, wie zu sehen ist. Das dielektrische Füllmaterial 320 kann in einigen Ausführungsformen mehrere Schichten aus dielektrischem Material repräsentieren.
  • Sperrschichtunterlagen 337 und 338 können gebildet sein, um das elektrisch leitende Material der jeweiligen Bitleitungs-Durchkontaktierung 340 und Wortleitungs-Durchkontaktierung einzukapseln. In einigen Ausführungsformen können die Wortleitungs-Durchkontaktierung 342 und die Bitleitungs-Durchkontaktierung 340 jeweils aus Wolfram (W) bestehen, und die Sperrschichtunterlagen 337, 338 können aus Titannitrid (TiN) oder Tantalnitrid (TaN) bestehen. Die Wortleitungs-Durchkontaktierung 342, die Bitleitungs-Durchkontaktierung 340 und die Sperrschichtunterlagen 337, 338 können in anderen Ausführungsformen aus anderen geeigneten Materialien bestehen.
  • Das Bilden der zweiten oberen Elektrodenschicht 322, wie es hier beschrieben ist, kann dazu führen, dass die zweite oberen Elektrodenschicht 322 zwischen dem Bitleitungs-Metall 324 und darunter liegenden Durchkontaktierungen (z. B. Bitleitungs-Durchkontaktierung 340 und Wortleitungs-Durchkontaktierung 342) vorhanden ist. Eine Dicke der zweiten oberen Elektrodenschicht 322 kann so angepasst sein, um eine einstellbare Vorschalteinrichtung zwischen Decodierern und Zellen auf der Bitleitungsseite zu erzeugen. In dem Fall, wenn die Dicke und/oder der Widerstand der zweiten oberen Elektrodenschicht 322 einen Reihenwiderstand erzeugt, der zu hoch ist, kann eine lose Maske eingeführt werden, um die zweite obere Elektrodenschicht 322 von dem Decodierungsbereich zu entfernen, möglicherweise durch Überätzen der Durchkontaktierungen am Ende des Bitleitungs-Metallätzens. Falls vollständige Symmetrie der Kohlenstoffmorphologie zur symmetrischen Zellenoperation erwünscht ist, kann die Dicke der unteren Elektrode angepasst werden (z. B. durch Überätzen während der Bitleitungs-Definition). In einigen Ausführungsformen kann der Widerstand der zweiten oberen Elektrodenschicht 322 kleiner als 20 mOhm·cm sein und eine Dicke aufweisen, die kleiner als oder gleich etwa 15 nm ist, um den Einfluss ansteigenden Widerstands in dem Bitleitungsweg zu reduzieren. Beispielsweise kann für einen Durchkontaktierungsbereich, der gleich ~30 × 50 nm2 ist, eine zweite obere Elektrodenschicht 322, die einen Widerstand und eine Dicke wie beschrieben aufweist, Widerstand in dem Bitleitungsweg addieren, der niedriger als 2 Kiloohm (KOhm) ist.
  • 11 ist ein Ablaufdiagramm eines Verfahrens 1100 zum Herstellen eines PCM-Geräts (z. B. PCM-Gerät 300 von 3A–9C) in Übereinstimmung mit einigen Ausführungsformen. Das Verfahren 1100 kann mit Ausführungsformen, die in Verbindung mit 1–10B beschrieben sind, übereinstimmen, und umgekehrt.
  • Bei 1102 kann das Verfahren 1100 das Bereitstellen eines Substrats (z. B. des Substrats 301 von 3A–B) enthalten. Das Substrat kann beispielsweise ein Halbleitersubstrat wie z. B. einen Silizium-Wafer oder -Chip enthalten.
  • Bei 1104 kann das Verfahren 1100 das Bilden von mehreren Phasenwechselspeicher-Elementen (PCM-Elementen) auf dem Substrat enthalten, wobei individuelle PCM-Elemente (z. B. individuelle PCM-Elemente 416 aus 8A–B) aus den mehreren PCM-Elementen ein Phasenwechselmaterial (z. B. die PM-Schicht 312 von 3A–9C), eine erste obere Elektrodenschicht (z. B. die erste obere Elektrodenschicht 314 von 3A–9C), die auf der Phasenwechselschicht und in direktem Kontakt mit der Phasenwechselschicht angeordnet ist, und eine zweite obere Elektrodenschicht (z. B. die zweite obere Elektrodenschicht 322 von 7A–9C), die auf der ersten oberen Elektrodenschicht und in direktem Kontakt mit der ersten oberen Elektrodenschicht angeordnet ist, enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der mehreren PCM-Elemente auf dem Substrat das Bilden eines Stapels aus Schichten enthalten. Beispielsweise kann der Stapel aus Schichten durch Aufbringen einer Wortleitungsschicht (z. B. das Wortleitungs-Metall 304 von 3A–B) auf dem Substrat, Aufbringen einer unteren Elektrodenschicht (z. B. der unteren Elektrodenschicht 306 von 3A–B) auf der Wortleitungsschicht, Aufbringen einer Geräteauswahlschicht (z. B. der Geräteauswahlschicht 308 von 3A–B) auf der unteren Elektrodenschicht, Aufbringen einer mittleren Elektrodenschicht (z. B. der mittleren Elektrodenschicht 310 von 3A–B) auf der Geräteauswahlschicht, Aufbringen einer Phasenwechselmaterialschicht (z. B. der Phasenwechselmaterialschicht 312 von 3A–B) auf der mittleren Elektrodenschicht und Aufbringen einer ersten oberen Elektrodenschicht (z. B. der ersten oberen Elektrodenschicht 314 von 3A–B) auf der Phasenwechselmaterialschicht gebildet werden.
  • Der Stapel aus Schichten kann strukturiert werden, um die individuellen PCM-Elemente bereitzustellen. Das Strukturieren kann beispielsweise Lithographie und/oder Ätzprozesse enthalten. Beispielsweise kann Wortleitungs-Definition wie sie in Verbindung mit 4A–C beschrieben ist, ausgeführt werden, und/oder Bitleitungs-Definition, wie sie in Verbindung mit 8A–C beschrieben ist, kann ausgeführt werden, um die individuellen PCM-Elemente bereitzustellen.
  • In einigen Ausführungsformen kann dielektrisches Material aufgebracht werden, um einen Bereich zwischen den individuellen PCM-Elementen zu füllen. Beispielsweise kann eine dielektrische Unterlage (z. B. die dielektrische Unterlage 318) konform auf dem Stapel aus Schichten der individuellen PCM-Elemente aufgebracht werden, und ein dielektrisches Füllmaterial (z. B. das dielektrische Füllmaterial 320) kann aufgebracht werden, um einen verbleibenden Bereich zwischen den individuellen PCM-Elementen zu füllen.
  • In einigen Ausführungsformen können Techniken, die in Verbindung mit 5A–C beschrieben sind, ausgeführt werden, um dielektrisches Material aufzubringen. Das dielektrische Material kann vertieft werden, um die erste obere Elektrodenschicht freizulegen, beispielsweise unter Verwendung von Techniken, die in Verbindung mit 6A–6C beschrieben sind. In einigen Ausführungsformen kann die zweite obere Elektrodenschicht auf der ersten oberen Elektrodenschicht aufgebracht werden, beispielsweise unter Verwendung von Techniken, die in Verbindung mit 7A–C beschrieben sind. Eine Bitleitungsschicht kann auf der zweiten oberen Elektrodenschicht aufgebracht werden, beispielsweise unter Verwendung von Techniken, die in Verbindung mit 7A–C beschrieben sind.
  • Verschiedene Operationen sind als mehrere diskrete Operationen der Reihe nach auf eine Weise beschrieben, die zum Verstehen des beanspruchten Gegenstands sehr hilfreich ist. Die Reihenfolge der Beschreibung sollte jedoch nicht gedeutet werden, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Präsentation ausgeführt werden. Beschriebene Operationen können in einer anderen Reihenfolge als die beschriebene Ausführungsform ausgeführt werden. Verschiedene zusätzliche Operationen können ausgeführt werden, und/oder beschriebene Operationen können in zusätzlichen Ausführungsformen weggelassen werden.
  • Ausführungsformen der vorliegenden Offenbarung können in ein System implementiert sein, unter Verwendung irgendeiner geeigneten Hardware und/oder Software, um es wie erwünscht zu konfigurieren. 12 stellt schematisch ein Beispielsystem (z. B. ein Computergerät 1200) dar, das ein PCM-Gerät (z. B. das PCM-Gerät 300 von 3A–9C) in Übereinstimmung mit verschiedenen hier beschriebenen Ausführungsformen enthält. Das Computergerät 1200 kann eine Platine aufnehmen, wie z. B. die Hauptplatine 1202. Die Hauptplatine 1202 kann jede Anzahl von Komponenten enthalten, die einen Prozessor 1204 und wenigstens ein Kommunikations-Bauteil 1206 enthält, jedoch nicht darauf beschränkt ist. Der Prozessor 1204 kann physikalisch und elektrisch mit der Hauptplatine 1202 gekoppelt sein. In einigen Implementierungen kann das wenigstens ein Kommunikations-Bauteil 1206 außerdem physikalisch und elektrisch mit der Hauptplatine 1202 gekoppelt sein. In weiteren Implementierungen kann das Kommunikations-Bauteil 1206 Teil des Prozessors 1204 sein.
  • Abhängig von seinen Anwendungen kann das Computergerät 1200 andere Komponenten enthalten, die physikalisch und elektrisch mit der Hauptplatine 1202 gekoppelt sein können oder nicht. Diese anderen Komponenten können flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. PCM 1208 oder ROM), Flash-Speicher, einen Graphikprozessor, einen Digitalsignalprozessor einen Kryptoprozessor, einen Chipsatz, eine Antenne, ein Anzeigegerät, ein Anzeigegerät mit berührungssensitivem Bildschirm, eine Steuereinheit für den berührungssensitiven Bildschirm, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein Gerät für ein globales Positionierungssystem (GPS-Gerät), einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera, ein Massenspeichergerät (wie z. B. ein Festplattenlaufwerk, Compact-Disk (CD), digitale flexible Platte (DVD), und so weiter) enthalten, sind jedoch nicht darauf beschränkt.
  • Gemäß verschiedenen Ausführungsformen kann der PCM 1208 mit hier beschriebenen Ausführungsformen übereinstimmen. Beispielsweise kann der PCM 1208 ein PCM-Gerät (z. B. das PCM-Gerät 300 von 3A–9C) wie hier beschrieben enthalten.
  • Das Kommunikations-Bauteil 1206 kann drahtlose Kommunikation zur Übertragung von Daten zu und von dem Computergerät 1200 ermöglichen. Der Begriff "drahtlos" und seine Ableitungen können verwendet werden, um Schaltungen, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch den Gebrauch von modulierter elektromagnetischer Strahlung über ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die zugeordneten Geräte keine Drähte enthalten, obwohl das in einigen Ausführungsformen der Fall sein kann. Das Kommunikations-Bauteil 1206 kann irgendeinen aus einer Anzahl von drahtlosen Standards oder Protokollen implementieren, die Standards des Instituts für Elektro- und Elektronik-Ingenieure (IEEE-Standards), die Wi-Fi (IEEE-Familie 802.11), IEEE-Standards 802.16 (z. B. IEEE 802.16-2005 Änderung), Langzeitentwicklungs-Projekt (LTE-Projekt) zusammen mit allen Änderungen, Aktualisierungen und/oder Überarbeitungen (z. B. weiterentwickeltes LTE-Projekt, Ultramobil-Breitband-Projekt (UBM-Projekt) (auch als "3GPP2" bezeichnet) usw.) enthalten, jedoch nicht darauf beschränkt sind. IEEE 802.16-kompatible Netze für drahtlosen Breitbandzugang (BWA-Netze) werden im Allgemeinen als WiMAX-Netze bezeichnet, ein Akronym, das für weltweite Interoperabilität für Mikrowellenzugang ("Worldwide Interoperability for Microwave Access") steht, das eine Zertifizierungsmarkierung für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE 802.16-Standards bestehen. Das Kommunikations-Bauteil 1206 kann in Übereinstimmung mit einem globalen System für Mobilkommunikation (GSM), dem allgemeinen Paketfunkdienst (GPRS), dem universellen mobilen Telekommunikationssystem (UMTS) Hochgeschwindigkeitspaketzugang (HSPA), entwickeltem HSPA (E-HSPA) oder LTE-Netz arbeiten. Das Kommunikations-Bauteil 1206 kann in Übereinstimmung mit entwickelten Daten für GSM-Weiterentwicklung (EDGE), GSM-EDGE-Funkzugangsnetz (GERAN), universellem terrestrischem Funkzugangsnetz (UTRAN) oder entwickeltem UTRAN (E-UTRAN) arbeiten. Das Kommunikations-Bauteil 1206 kann in Übereinstimmung mit Codemultiplexmehrfachzugriff (CDMA), Zeitmultiplexmehrfachzugriff (TDMA), digitaler verbesserter Schnurlostelekommunikation (DECT), Entwicklung datenoptimiert (EV-DO), Ableitungen davon und außerdem allen anderen drahtlosen Protokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet sind, arbeiten. Das Kommunikations-Bauteil 1206 kann in anderen Ausführungsformen in Übereinstimmung mit anderen drahtlosen Protokollen arbeiten.
  • Das Computergerät 1200 kann mehrere Kommunikations-Bauteile 1206 enthalten. Beispielsweise kann ein erstes Kommunikations-Bauteil 1206 für drahtlose Kommunikation im näheren Bereich wie z. B. Wi-Fi und Bluetooth dediziert sein, und ein zweites Kommunikations-Bauteil 1206 kann für drahtlose Kommunikation in einem weiteren Bereich wie z. B. GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO und andere dediziert sein.
  • In verschiedenen Implementierungen kann das Computergerät 1200 ein mobiles Computergerät, ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikabspielgerät oder ein digitaler Videorecorder sein. In weiteren Implementierungen kann das Computergerät 1200 irgendein anderes elektronisches Gerät sein, das Daten verarbeitet.
  • BEISPIELE
  • Gemäß verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung eine Vorrichtung. Beispiel 1 einer Vorrichtung kann mehrere Phasenwechselspeicher-Elemente (PCM-Elemente) enthalten, wobei individuelle PCM-Elemente aus den mehreren PCM-Elementen Folgendes enthalten: eine Phasenwechselmaterialschicht; eine erste Elektrodenschicht, die auf der Phasenwechselmaterialschicht und in direktem Kontakt mit der Phasenwechselmaterialschicht angeordnet ist; und eine zweite Elektrodenschicht, die auf der ersten Elektrodenschicht und in direktem Kontakt mit der ersten Elektrodenschicht angeordnet ist. Beispiel 2 kann die Vorrichtung von Beispiel 1 enthalten, wobei die individuellen PCM-Elemente aus den mehreren PCM-Elementen ferner eine Bitleitung enthalten, die auf der zweiten Elektrodenschicht und in direktem Kontakt mit der zweiten Elektrodenschicht angeordnet ist. Beispiel 3 kann die Vorrichtung von Beispiel 2 enthalten, wobei die individuellen PCM-Elemente aus den mehreren PCM-Elementen durch elektrisch isolierende Säulen getrennt sind und Material der zweiten Elektrodenschicht zwischen der Bitleitung und den elektrisch isolierenden Säulen angeordnet ist. Beispiel 4 kann die Vorrichtung von Beispiel 3 enthalten, wobei Material der ersten Elektrodenschicht zwischen benachbarten Säulen aus den elektrisch isolierenden Säulen angeordnet ist. Beispiel 5 kann die Vorrichtung eines der Beispiele 2–4 enthalten, wobei die individuellen PCM-Elemente aus den mehreren PCM-Elementen ferner Folgendes enthalten: eine Wortleitung; eine Geräteauswahlschicht; eine dritte Elektrodenschicht, die zwischen der Geräteauswahlschicht und der Phasenwechselmaterialschicht angeordnet ist; und eine vierte Elektrodenschicht, die zwischen der Wortleitung und der Geräteauswahlschicht angeordnet ist. Beispiel 6 kann die Vorrichtung eines der Beispiele 2–4 enthalten, die ferner mehrere Durchkontaktierungen, die in einem Decodierungsbereich angeordnet sind, der sich in derselben Ebene wie die individuellen PCM-Elemente befindet, umfasst, wobei die zweite Elektrodenschicht zwischen der Bitleitung und einer Durchkontaktierung aus den mehreren Durchkontaktierungen angeordnet ist. Beispiel 7 kann die Vorrichtung eines der Beispiele 1–4 enthalten, wobei die erste Elektrodenschicht und die zweite Elektrodenschicht eine unterschiedliche chemische Zusammensetzung aufweisen und die erste Elektrodenschicht und die zweite Elektrodenschicht einen Widerstand im Bereich von 1 Milliohm·Zentimeter (mOhm·cm) bis 100 mOhm·cm aufweisen. Beispiel 8 kann die Vorrichtung eines der Beispiele 1–4 enthalten, wobei die zweite Elektrodenschicht konfiguriert ist, als eine Ätzsperrschicht zur Bitleitungs-Definition zu dienen.
  • Gemäß verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung ein Verfahren. Beispiel 9 eines Verfahrens kann das Bereitstellen eines Substrats und Bilden von mehreren Phasenwechselspeicher-Elementen (PCM-Elementen) auf dem Substrat bereitstellen, wobei individuelle PCM-Elemente aus den mehreren PCM-Elementen Folgendes enthalten: eine Phasenwechselmaterialschicht; eine erste obere Elektrodenschicht, die auf der Phasenwechselmaterialschicht und in direktem Kontakt mit der Phasenwechselmaterialschicht angeordnet ist; und eine zweite obere Elektrodenschicht, die auf der ersten oberen Elektrodenschicht und in direktem Kontakt mit der ersten oberen Elektrodenschicht angeordnet ist. Beispiel 10 kann das Verfahren von Beispiel 9 enthalten, wobei das Bilden der mehreren PCM-Elemente das Bilden eines Stapels von Schichten umfasst durch: Aufbringen einer Wortleitungsschicht auf dem Substrat; Aufbringen einer unteren Elektrodenschicht auf der Wortleitungsschicht; Aufbringen einer Geräteauswahlschicht auf der unteren Elektrodenschicht; Aufbringen einer mittleren Elektrodenschicht auf der Geräteauswahlschicht; Aufbringen der Phasenwechselmaterialschicht auf der mittleren Elektrodenschicht; und Aufbringen der ersten oberen Elektrodenschicht auf der Phasenwechselmaterialschicht; und Strukturieren des Stapels aus Schichten, um individuelle PCM-Elemente bereitzustellen. Beispiel 11 kann das Verfahren von Beispiel 10 enthalten, das ferner das Aufbringen von dielektrischem Material, um einen Bereich zwischen den individuellen PCM-Elementen zu füllen, umfasst. Beispiel 12 kann das Verfahren von Beispiel 11 enthalten, wobei das Aufbringen des dielektrischen Materials das konforme Aufbringen einer dielektrischen Unterlage auf den individuellen PCM-Elementen und Aufbringen eines dielektrischen Materials auf der dielektrischen Unterlage, um den Bereich zwischen den individuellen PCM-Elementen zu füllen, umfasst. Beispiel 13 kann das Verfahren von Beispiel 11 enthalten, das ferner das Vertiefen des dielektrischen Materials, um die erste obere Elektrodenschicht freizulegen, umfasst. Beispiel 14 kann das Verfahren von Beispiel 13 enthalten, das ferner das Aufbringen der zweiten oberen Elektrodenschicht auf der ersten oberen Elektrodenschicht umfasst. Beispiel 15 kann das Verfahren von Beispiel 14 enthalten, das ferner das Aufbringen einer Bitleitungsschicht auf der zweiten oberen Elektrodenschicht umfasst. Beispiel 16 kann das Verfahren von Beispiel 15 enthalten, wobei Material der zweiten oberen Elektrodenschicht zwischen der Bitleitungsschicht und dem dielektrischen Material angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung ein System. Beispiel 17 eines Systems kann eine Platine und einen Chip, der mit der Platine gekoppelt ist, enthalten, wobei der Chip mehrere Phasenwechselspeicher-Elemente (PCM-Elemente) umfasst, wobei die individuellen PCM-Elemente aus den mehreren PCM-Elementen Folgendes enthalten: eine Phasenwechselmaterialschicht; eine erste Elektrodenschicht, die auf der Phasenwechselmaterialschicht und in direktem Kontakt mit der Phasenwechselmaterialschicht angeordnet ist; und eine zweite Elektrodenschicht, die auf der ersten Elektrodenschicht und in direktem Kontakt mit der ersten Elektrodenschicht angeordnet ist. Beispiel 18 kann das System von Beispiel 17 enthalten, wobei die individuellen PCM-Elemente aus den mehreren PCM-Elementen ferner eine Bitleitung enthalten, die auf der zweiten Elektrodenschicht und in direktem Kontakt mit der zweiten Elektrodenschicht angeordnet ist. Beispiel 19 kann das System von Beispiel 18 enthalten, wobei die individuellen PCM-Elemente aus den mehreren PCM-Elementen durch elektrisch isolierende Säulen getrennt sind und Material der zweiten Elektrodenschicht zwischen der Bitleitung und den elektrisch isolierenden Säulen angeordnet ist. Beispiel 20 kann das System eines der Beispiele 17–19 enthalten, wobei das System ein mobiles Computergerät ist, das eines oder mehrere aus einer Antenne, einem Anzeigegerät, einem Anzeigegerät mit berührungssensitivem Bildschirm, einer Steuereinheit für einen berührungssensitiven Bildschirm, einer Batterie, einem Audio-Codec, einem Video-Codec, einem Leistungsverstärker, einem Gerät für ein globales Positionierungssystem (GPS-Gerät), einem Kompass, einem Geigerzähler, einem Beschleunigungsmesser, einem Gyroskop, einem Lautsprecher oder einer Kamera, die mit der Platine gekoppelt ist, enthält.
  • Verschiedene Ausführungsformen können jede geeignete Kombination der vorstehend beschriebenen Ausführungsformen enthalten, die alternative (oder) Ausführungsformen von Ausführungsformen enthalten, die in Konjunktivform (und) vorstehend beschrieben sind (z. B. das "und" kann "und/oder" sein). Darüber hinaus können einige Ausführungsformen ein oder mehrere Produkte enthalten (z. B. nichtflüchtige computerlesbare Medien), die darauf gespeichert Anweisungen aufweisen, die dann, wenn sie ausgeführt werden, zu Aktionen einer der vorstehend beschriebenen Ausführungsformen führen. Darüber hinaus können einige Ausführungsformen Vorrichtungen oder Systeme enthalten, die irgendein geeignetes Mittel zum Ausführen der verschiedenen Operationen der vorstehend beschriebenen Ausführungsformen aufweisen.
  • Die vorstehende Beschreibung dargestellter Implementierungen, einschließlich dessen, was in der Zusammenfassung beschrieben ist, ist nicht vorgesehen, vollständig zu sein oder die Ausführungsformen der vorliegenden Offenbarung auf die präzisen offenbarten Formen einzuschränken. Obwohl hier spezifische Implementierungen und Beispiele zu darstellenden Zwecken beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Schutzbereichs der vorliegenden Offenbarung möglich, wie Fachleute erkennen werden.
  • Diese Modifikationen können an Ausführungsformen der vorliegenden Offenbarung im Hinblick auf die vorstehende ausführliche Beschreibung vorgenommen werden. Die Begriffe, die in den folgenden Ansprüchen verwendet sind, sollten nicht so gedeutet werden, dass sie die verschiedenen Ausführungsformen der vorliegenden Offenbarung auf die spezifischen Implementierungen, die in der Spezifikation und den Ansprüchen offenbart sind, einschränken. Vielmehr ist der Schutzbereich vollständig durch die folgenden Ansprüche zu bestimmen, die in Übereinstimmung mit feststehenden Lehren für die Interpretation von Ansprüchen gedeutet werden sollen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE-Familie 802.11 [0057]
    • IEEE-Standards 802.16 [0057]

Claims (20)

  1. Vorrichtung, die Folgendes umfasst: mehrere Phasenwechselspeicher-Elemente (PCM-Elemente), wobei individuelle PCM-Elemente aus den mehreren PCM-Elementen Folgendes enthalten: eine Phasenwechselmaterialschicht; eine erste Elektrodenschicht, die auf der Phasenwechselmaterialschicht und in direktem Kontakt mit der Phasenwechselmaterialschicht angeordnet ist; und eine zweite Elektrodenschicht, die auf der ersten Elektrodenschicht und in direktem Kontakt mit der ersten Elektrodenschicht angeordnet ist.
  2. Vorrichtung nach Anspruch 1, wobei die individuellen PCM-Elemente aus den mehreren PCM-Elementen ferner Folgendes enthalten: eine Bitleitung, die auf der zweiten Elektrodenschicht und in direktem Kontakt mit der zweiten Elektrodenschicht angeordnet ist.
  3. Vorrichtung nach Anspruch 2, wobei: die individuellen PCM-Elemente aus den mehreren PCM-Elementen durch elektrisch isolierende Säulen getrennt sind; und Material der zweiten Elektrodenschicht zwischen der Bitleitung und den elektrisch isolierenden Säulen angeordnet ist.
  4. Vorrichtung nach Anspruch 3, wobei: Material der ersten Elektrodenschicht zwischen benachbarten Säulen aus den elektrisch isolierenden Säulen angeordnet ist.
  5. Vorrichtung nach einem der Ansprüche 2–4, wobei die individuellen PCM-Elemente aus den mehreren PCM-Elementen ferner Folgendes enthalten: eine Wortleitung; eine Geräteauswahlschicht; eine dritte Elektrodenschicht, die zwischen der Geräteauswahlschicht und der Phasenwechselmaterialschicht angeordnet ist; und eine vierte Elektrodenschicht, die zwischen der Wortleitung und der Geräteauswahlschicht angeordnet ist.
  6. Vorrichtung nach einem der Ansprüche 2–4, die ferner Folgendes umfasst: mehrere Durchkontaktierungen, die in einem Decodierungsbereich, der in derselben Ebene wie die individuellen PCM-Elemente ist, angeordnet sind, wobei die zweite Elektrodenschicht zwischen der Bitleitung und einer Durchkontaktierung aus den mehreren Durchkontaktierungen angeordnet ist.
  7. Vorrichtung nach einem der Ansprüche 1–4, wobei: die erste Elektrodenschicht und die zweite Elektrodenschicht eine unterschiedliche chemische Zusammensetzung aufweisen; und die erste Elektrodenschicht und die zweite Elektrodenschicht einen Widerstand im Bereich von 1 Milliohm·Zentimeter (mOhm·cm) bis 100 mOhm·cm aufweisen.
  8. Vorrichtung nach einem der der Ansprüche 1–4, wobei die zweite Elektrodenschicht konfiguriert ist, als eine Ätzsperrschicht für Bitleitungs-Definition zu dienen.
  9. Verfahren, das Folgendes umfasst: Bereitstellen eines Substrats; und Bilden mehrerer Phasenwechselspeicher-Elemente (PCM-Elemente) auf dem Substrat, wobei individuelle PCM-Elemente aus den mehreren PCM-Elementen Folgendes enthalten: eine Phasenwechselmaterialschicht; eine erste obere Elektrodenschicht, die auf der Phasenwechselmaterialschicht und in direktem Kontakt mit der Phasenwechselmaterialschicht angeordnet ist; und eine zweite obere Elektrodenschicht, die auf der ersten oberen Elektrodenschicht und in direktem Kontakt mit der ersten oberen Elektrodenschicht angeordnet ist.
  10. Verfahren nach Anspruch 9, wobei das Bilden der mehreren PCM-Elemente Folgendes umfasst: Bilden eines Stapels von Schichten durch: Aufbringen einer Wortleitungsschicht auf dem Substrat; Aufbringen einer unteren Elektrodenschicht auf der Wortleitungsschicht; Aufbringen einer Geräteauswahlschicht auf der unteren Elektrodenschicht; Aufbringen einer mittleren Elektrodenschicht auf der Geräteauswahlschicht; Aufbringen der Phasenwechselmaterialschicht auf der mittleren Elektrodenschicht; und Aufbringen der ersten oberen Elektrodenschicht auf der Phasenwechselmaterialschicht; und Strukturieren des Stapels aus Schichten, um individuelle PCM-Elemente bereitzustellen.
  11. Verfahren nach Anspruch 10, das ferner Folgendes umfasst: Aufbringen von dielektrischem Material, um einen Bereich zwischen den individuellen PCM-Elementen zu füllen.
  12. Verfahren nach Anspruch 11, wobei das Aufbringen des dielektrischen Materials Folgendes umfasst: konformes Aufbringen einer dielektrischen Unterlage auf die individuellen PCM-Elemente; und Aufbringen eines dielektrischen Materials auf die dielektrische Unterlage, um den Bereich zwischen den individuellen PCM-Elementen zu füllen.
  13. Verfahren nach Anspruch 11, das ferner Folgendes umfasst: Vertiefen des dielektrischen Materials, um die erste obere Elektrodenschicht freizulegen.
  14. Verfahren nach Anspruch 13, das ferner Folgendes umfasst: Aufbringen der zweiten oberen Elektrodenschicht auf der ersten oberen Elektrodenschicht.
  15. Verfahren nach Anspruch 14, das ferner Folgendes umfasst: Aufbringen der Bitleitungsschicht auf der zweiten oberen Elektrodenschicht.
  16. Verfahren nach Anspruch 15, wobei Material der zweiten oberen Elektrodenschicht zwischen der Bitleitungsschicht und dem dielektrischen Material angeordnet ist.
  17. System, das Folgendes umfasst: eine Platine; und einen Chip, der mit der Platine gekoppelt ist, wobei der Chip Folgendes umfasst: mehrere Phasenwechselspeicher-Elemente (PCM-Elemente), wobei individuelle PCM-Elemente aus den mehreren PCM-Elementen Folgendes enthalten: eine Phasenwechselmaterial-Schicht; eine erste Elektrodenschicht, die auf der Phasenwechselmaterialschicht und in direktem Kontakt mit der Phasenwechselmaterialschicht angeordnet ist; und eine zweite Elektrodenschicht, die auf der ersten Elektrodenschicht und in direktem Kontakt mit der ersten Elektrodenschicht angeordnet ist.
  18. System nach Anspruch 17, wobei die individuellen PCM-Elemente aus den mehreren PCM-Elementen ferner Folgendes enthalten: eine Bitleitung, die auf der zweiten Elektrodenschicht und in direktem Kontakt mit der zweiten Elektrodenschicht angeordnet ist.
  19. System nach Anspruch 18, wobei: die individuellen PCM-Elemente aus den mehreren PCM-Elementen durch elektrisch isolierende Säulen getrennt sind; und Material der zweiten Elektrodenschicht zwischen der Bitleitung und den elektrisch isolierenden Säulen angeordnet ist.
  20. System nach einem der Ansprüche 17–19, wobei das System ein mobiles Computergerät ist, das eines oder mehrere aus einer Antenne, einem Anzeigegerät, einem Anzeigegerät mit berührungssensitivem Bildschirm, einer Steuereinheit für einen berührungssensitiven Bildschirm, einer Batterie, einem Audio-Codec, einem Video-Codec, einem Leistungsverstärker, einem Gerät für ein globales Positionierungssystem (GPS-Gerät), einem Kompass, einem Geigerzähler, einem Beschleunigungsmesser, einem Gyroskop, einem Lautsprecher oder einer Kamera, die mit der Platine gekoppelt ist, enthält.
DE102015116760.3A 2014-11-24 2015-10-02 Elektrodenkonfigurationen zum erhöhen der elektrothermischen isolation von phasenwechselspeicher-elementen und zugehörige techniken Pending DE102015116760A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/552,205 US9299747B1 (en) 2014-11-24 2014-11-24 Electrode configurations to increase electro-thermal isolation of phase-change memory elements and associated techniques
US14/552,205 2014-11-24

Publications (1)

Publication Number Publication Date
DE102015116760A1 true DE102015116760A1 (de) 2016-05-25

Family

ID=55537576

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116760.3A Pending DE102015116760A1 (de) 2014-11-24 2015-10-02 Elektrodenkonfigurationen zum erhöhen der elektrothermischen isolation von phasenwechselspeicher-elementen und zugehörige techniken

Country Status (8)

Country Link
US (2) US9299747B1 (de)
EP (1) EP3224876A4 (de)
JP (1) JP6659077B2 (de)
KR (1) KR101781977B1 (de)
CN (1) CN107112345B (de)
DE (1) DE102015116760A1 (de)
TW (1) TWI594389B (de)
WO (1) WO2016085590A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741930B2 (en) * 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
TWI656692B (zh) * 2015-12-31 2019-04-11 鴻海精密工業股份有限公司 通訊裝置
US9923139B2 (en) 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation
KR102483704B1 (ko) * 2016-03-30 2023-01-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US10635970B2 (en) * 2016-08-04 2020-04-28 International Business Machines Corporation Racetrack synapse for neuromorphic applications
US11152567B2 (en) 2017-07-01 2021-10-19 Intel Corporation Phase change memory structures
KR102375588B1 (ko) 2017-07-06 2022-03-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102307058B1 (ko) 2017-07-06 2021-10-01 삼성전자주식회사 분리 라인들 사이의 정보 저장 패턴을 포함하는 반도체 소자
US10128437B1 (en) * 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods
US11271042B2 (en) 2018-03-16 2022-03-08 Intel Corporation Via resistance reduction
US10892406B2 (en) 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
US11264506B2 (en) 2018-10-31 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11171177B2 (en) * 2019-01-09 2021-11-09 Intel Corporation Phase change memory devices with enhanced vias
US11349068B2 (en) 2019-03-04 2022-05-31 Intel Corporation Memory cells
US11121181B2 (en) * 2019-03-11 2021-09-14 Micron Technology, Inc. Dimension control for raised lines
KR20200131069A (ko) 2019-05-13 2020-11-23 삼성전자주식회사 메모리 소자 제조 방법
US11404480B2 (en) 2019-12-26 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory arrays including continuous line-shaped random access memory strips and method forming same
US11100984B2 (en) 2020-01-21 2021-08-24 Intel Corporation Non volatile cross point memory having word line pass transistor with multiple active states
US11659778B2 (en) 2020-02-11 2023-05-23 Micron Technology, Inc. Composite electrode material chemistry
CN111785728B (zh) * 2020-06-03 2021-10-29 长江存储科技有限责任公司 3d存储器件的位线制造方法
KR102684721B1 (ko) 2020-07-28 2024-07-12 삼성전자주식회사 저항성 메모리 소자
WO2022036575A1 (en) * 2020-08-19 2022-02-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Program and read biasing scheme for distributed array and cmos architecture for 2 stack 3d pcm memory
CN112368771B (zh) * 2020-10-10 2023-06-23 长江先进存储产业创新中心有限责任公司 用于使用层压间隙填充来减少3d交叉点存储器阵列中的热串扰的方法
CN112449726A (zh) * 2020-10-12 2021-03-05 长江先进存储产业创新中心有限责任公司 用于3d交叉点存储器的具有减小的编程电流和热串扰的新型缩小单元结构和制造方法
CN112271254B (zh) * 2020-10-27 2021-12-28 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法
US11456413B2 (en) 2020-11-27 2022-09-27 International Business Machines Corporation In-situ drift-mitigation liner for pillar cell PCM
CN112599667B (zh) * 2020-12-15 2024-06-18 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249090A1 (en) * 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
KR100807224B1 (ko) 2006-07-24 2008-02-28 삼성전자주식회사 상변화 메모리 장치의 제조 방법
KR20080069761A (ko) 2007-01-24 2008-07-29 삼성전자주식회사 반도체 소자의 형성 방법
KR100819560B1 (ko) * 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
KR20090090002A (ko) * 2008-02-20 2009-08-25 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
KR100979755B1 (ko) * 2008-03-28 2010-09-02 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법들
US7892936B1 (en) * 2008-05-12 2011-02-22 Marvell International Ltd. Self aligned integration of high density phase change memory with thin film access device
KR100972074B1 (ko) 2008-09-18 2010-07-22 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
WO2010073904A1 (ja) * 2008-12-22 2010-07-01 キヤノンアネルバ株式会社 半導体記憶素子の製造方法、及びスパッタ装置
KR101535653B1 (ko) 2009-02-09 2015-07-10 삼성전자주식회사 상변화 메모리 소자의 제조방법
KR20100094827A (ko) * 2009-02-19 2010-08-27 삼성전자주식회사 상변화 메모리 장치의 형성 방법
KR101033468B1 (ko) * 2009-06-30 2011-05-09 주식회사 하이닉스반도체 워드 라인의 저항을 개선할 수 있는 상변화 메모리 장치, 그것의 배열 구조, 및 그것의 제조방법
US8105859B2 (en) * 2009-09-09 2012-01-31 International Business Machines Corporation In via formed phase change memory cell with recessed pillar heater
JP2011071380A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 半導体メモリ装置およびその製造方法
JP2011199197A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置
US8828788B2 (en) * 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
JP5636212B2 (ja) * 2010-06-02 2014-12-03 株式会社日立製作所 半導体装置およびその製造方法
KR101658492B1 (ko) * 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US9111858B2 (en) * 2012-03-23 2015-08-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing the same
KR101994449B1 (ko) * 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
KR102021978B1 (ko) * 2012-12-06 2019-09-18 삼성전자주식회사 블로킹 막을 갖는 반도체 소자 및 그 형성 방법
US9443763B2 (en) * 2013-09-12 2016-09-13 Micron Technology, Inc. Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE-Familie 802.11
IEEE-Standards 802.16

Also Published As

Publication number Publication date
CN107112345B (zh) 2021-09-07
US9299747B1 (en) 2016-03-29
CN107112345A (zh) 2017-08-29
TW201631726A (zh) 2016-09-01
JP6659077B2 (ja) 2020-03-04
KR101781977B1 (ko) 2017-09-26
TWI594389B (zh) 2017-08-01
EP3224876A4 (de) 2018-08-01
US20160233271A1 (en) 2016-08-11
EP3224876A1 (de) 2017-10-04
WO2016085590A1 (en) 2016-06-02
US9608042B2 (en) 2017-03-28
KR20160061876A (ko) 2016-06-01
JP2017539081A (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
DE102015116760A1 (de) Elektrodenkonfigurationen zum erhöhen der elektrothermischen isolation von phasenwechselspeicher-elementen und zugehörige techniken
DE112014004720B4 (de) Apparat mit einem Array von Phasenwechselspeicherelementen, Verfahren zu dessen Herstellung und System, aufweisend ein Die mit einem Array von Phasenwechselspeicherelementen
DE102011054829B4 (de) Nichtflüchtige Speichervorrichtung, welche widerstandsveränderliche Elemente hat, und verwandte Systeme und Verfahren
DE112016006040T5 (de) Doppelschichtiges dielektrikum in einer speichervorrichtung
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE102016102955B4 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
US11605671B2 (en) Double selector element for low voltage bipolar memory devices
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
US20070069314A1 (en) Magnetoresistive Random Access Memory with Improved Layout Design and Process Thereof
DE112013005582T5 (de) Kontaktfleckstruktur für eine Silicium-Durchkontaktierung
US11233040B2 (en) Integration of high density cross-point memory and CMOS logic for high density low latency eNVM and eDRAM applications
CN107004693B (zh) 用于虚设阵列泄漏减少的相变存储器单元注入
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE102019132101A1 (de) Kontakt-über-aktivem-gate-strukturen mit leitfähigen gateabgriffenfür fortgeschrittene integrierte-schaltungsstruktur-herstellung
US11171176B2 (en) Asymmetric selector element for low voltage bipolar memory devices
DE102019114022A1 (de) Source- oder Drainstrukturen mit Kontaktätzstoppschicht
US11522011B2 (en) Selector element with ballast for low voltage bipolar memory devices
DE102021121935A1 (de) Gate-beabstandung in integrierte-schaltung-strukturen
DE102020132539A1 (de) Magnetische strukturen in integrierter-schaltkreis-gehäusestützen
DE102020102933A1 (de) Selbstausgerichtete Gate-Endabdeckungs- (SAGE) Architektur mit Gate-Kontakten
DE102022105953A1 (de) Stromverteilung für gestapelte speicher
DE112017007799T5 (de) Verbindungen mit einem Abschnitt ohne Mantelmaterial und diesbezügliche Strukturen, Einrichtungen und Verfahren
DE112017008120T5 (de) Selbstausgerichtete, eingebettete Phasenänderungs-Speicherzelle
DE102011055018A1 (de) Halbleitergehäuse mit einem Zwischenträger mit Substrat-Durchkontaktierung (TSV) und Verfahren zum Herstellen des Halbleitergehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000