CN117690958A - 基于含有金属间隙杂质的介电材料的半导体器件 - Google Patents

Abstract

本公开提供一种基于含有金属间隙杂质的介电材料的半导体器件，包括：衬底，介电材料层，以及功能层；介电材料层的制备材料选自含有金属间隙杂质的化合物；其中，选用电方式、热方式、光方式、磁方式中至少一种作用于介电材料层和/或功能层，能够使得介电材料层达到结晶温度而从第一状态转变到第二状态。上述含有金属间隙杂质的介电材料及基于其制成的半导体器件具有制备成本低，矫顽电场可调，低功耗，可靠性高，结构简单，适合大规模集成等优点。

Description

基于含有金属间隙杂质的介电材料的半导体器件

技术领域

本公开涉及微电子、介电材料技术领域，尤其涉及一种基于含有金属间隙杂质的介电材料的半导体器件。

背景技术

随着信息技术的发展，人们对于信息存储的需求不断增大，对存储器的容量、体积、功耗和价格等提出了越来越高的要求。为了增加存储器的容量，集成电路工业旨在通过减小器件最小特征尺寸来实现。这转化为了电子实体的小型化。例如晶体管、电容器、电阻器和/或信号线。其中，许多电子实体涉及介电层。例如晶体管，其包括利用介质层与晶体管沟道分离的栅极电极。此外，电容器包括布置在两个相对的电极之间的介电层。通常，最大化介电层的介电常数，能够减小特征和/或电极面积，这可以是存储器的容量增加。此外，还可以减少通过介电层的泄漏电流。

高k材料是一种具有较高介电常数的介电材料，受到了产业界与学术界的广泛研究。这种的材料被定义为具有大于二氧化硅的介电常数的介电材料。高k材料的示例包括过渡金属氧化物、氧化锆、氧化铪、钛酸铅锆、氧化钽、氮化硅和/或钛酸钡锶等。闪存器件作为采用高k材料提高存储器容量的典型代表，其发展一面临了瓶颈。一方面，不断缩小的器件尺寸使得制造成本越来越高；另一方面，尺寸缩小带来的一系列可靠性问题，使得闪存器件难以继续沿摩尔定律向前发展。因此，寻找和研制高密度，低功耗的新型非易失性存储器的需求迫在眉睫。铁电存储器因为具有高速、低功耗、结构简单易集成等一系列优点，近来在高k材料掺杂HfO2中发现铁电性，使铁电存储器成为后摩尔时代新型非易失性存储器的热门候选之一。然而现有的掺杂HfO2铁电薄膜仍存在操作电压接近击穿电压，疲劳等可靠性问题。

发明内容

基于上述问题，本公开提供了一种基于含有金属间隙杂质的介电材料的半导体器件，以缓解现有技术中的上述技术问题。

(一)技术方案

本公开提供一种基于含有金属间隙杂质的介电材料的半导体器件，包括：衬底，介电材料层，以及功能层；介电材料层的制备材料选自含有金属间隙杂质的化合物；其中，选用电方式、热方式、光方式、磁方式中至少一种作用于介电材料层和/或功能层，能够使得介电材料层达到结晶温度而从第一状态转变到第二状态。

根据本公开实施例，含有金属间隙杂质的化合物的表达式为：X_aY_1-aZ_bW，其中，X为第一元素，Y为掺杂杂质元素，Z为间隙杂质元素，W为第二元素，a为第一元素的含量，1-a为掺杂杂质元素的含量，0≤a≤1；b为间隙杂质元素的含量，0.05≤b≤0.5。

根据本公开实施例，第一元素选自过渡金属元素铪、锆、硅、铝、钛、钽、钡、锶、镧、钇、铒、钙、镁、稀土元素；第二元素选自氮、氧和钛酸；掺杂杂质元素选自过渡金属元素铪、锆、硅、铝、钛、钽、钡、锶、镧、钇、铒、钙、镁、稀土元素中的一种或者多种；间隙杂质元素选自过渡金属元素铪、锆、硅、铝、钛、钽、钡、锶、镧、钇、铒、钙、镁、稀土元素中的一种或者多种；金属间隙杂质位于结晶态的介电材料的晶格间隙之中。

根据本公开实施例，介电材料层包括铪锆氧化合物，第一元素和/或掺杂杂质元素和/或间隙杂质元素选自铪、锆；第二元素为氧。

根据本公开实施例，第一状态包括非晶态，第二状态包括结晶状态；结晶状态包括单斜晶态、四方晶态、菱方晶态、正交晶态或立方晶态，其中结晶态的晶格间隙中含有金属间隙杂质。

根据本公开实施例，介电材料层结晶状态的晶格间隙杂质，可以使晶格膨胀、形变，产生拉伸和/或压缩应力，并且，介电材料层中具有铁电畴。

根据本公开实施例，第一状态包括第一结晶状态，第二状态包括第二结晶状态。

根据本公开实施例，第一结晶状态和/或第二结晶状态包括单斜晶态、四方晶态、菱方晶态、正交晶态或立方晶态的区域或畴。

根据本公开实施例，介电材料层整体或部分处于铁电极化状态时，介电材料层的极化取向指向与介电材料层与功能层或衬底层之间的界面，并且极化取向可以在电方式、热方式、光方式、力方式或磁方式中至少一种的作用下反转，以使得介电材料层在不同的铁电状态之间切换。

根据本公开实施例，介电材料层还包括反铁电状态，介电材料层的整体或部分处于反铁电状态时，介电材料层中相邻的偶极矩彼此相反地取向，使得介电材料层的整体极化趋于消失。

根据本公开实施例，功能层包括：电极、沟道层，以实现包括晶体管、电容器、电阻器、导体激光器或光传感器中至少之一的器件功能。

(二)有益效果

从上述技术方案可以看出，本公开基于含有金属间隙杂质的介电材料的半导体器件至少具有以下有益效果其中之一或其中一部分：

(1)矫顽电场可调；

(2)低功耗，可靠性高；

(3)结构简洁，适合大规模集成；

(4)制备成本低。

附图说明

图1A示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的半导体器件的组成示意图。

图1B示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的半导体器件的基础结构示意图。

图2A示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的晶体管的基础结构示意图。

图2B示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的电容器的结构示意图。

图3A示出了根据本公开实施例的标准化学比的处于菱方晶体状态的介电材料的微观结构示意图。

图3B示出了根据本公开实施例的含有金属间隙杂质的处于菱方晶体状态的介电材料的微观结构示意图。

图4A至图4D示出了根据本公开一个实施例的各个制备阶段中的基于含有金属间隙杂质的介电材料的半导体器件的基础结构示意图。

图5A至图5C示出了根据本公开一个实施例的介电材料层处于各种铁电状态的示意图。

图6示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的晶体管的具体结构示意图。

具体实施方式

本公开提供了一种基于含有金属间隙杂质的介电材料的半导体器件，在衬底上形成底电极层，在底电极层上形成非晶态的介电材料层，该介电材料层需要掺杂，具有结晶温度。在低于结晶温度的温度下，在介电材料层上形成上电极层；最后将介电材料层加热到大于或等于结晶温度完成退火，介电材料层中形成富含金属间隙杂质的结晶，该介电材料层具有铁电特性，形成铁电薄膜，薄膜中的间隙杂质会降低铁电极化翻转的能量，降低器件的矫顽电场。本公开所提出的含有金属间隙杂质的介电材料制成铁电薄膜可以应用铁电电容，铁电晶体管等。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

图1A示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的半导体器件的组成示意图。在本公开实施例中，提供一种基于含有金属间隙杂质的介电材料的半导体器件，如图1A所示，所述基于含有金属间隙杂质的介电材料的半导体器件，包括：

衬底1，介电材料层2，以及功能层3；

所述介电材料层2的制备材料选自含有金属间隙杂质的化合物；

其中，选用电方式、热方式、光方式、磁方式中至少一种作用于所述介电材料层2和/或功能层3，能够使得所述介电材料层2达到结晶温度而从第一状态转变到第二状态。

根据本公开实施例，所述含有金属间隙杂质的化合物的表达式为：X_aY_1-aZ_bW，其中，X为第一元素，Y为掺杂杂质元素，Z为间隙杂质元素，W为第二元素，a为第一元素的含量，1-a为掺杂杂质元素的含量，0≤a≤1；b为间隙杂质元素的含量，0.05≤b≤0.5。

根据本公开实施例，第一元素选自过渡金属元素铪、锆、硅、铝、钛、钽、钡、锶、镧、钇、铒、钙、镁、稀土元素；第二元素选自氮、氧和钛酸；掺杂杂质元素选自过渡金属元素铪、锆、硅、铝、钛、钽、钡、锶、镧、钇、铒、钙、镁、稀土元素中的一种或者多种；间隙杂质元素选自过渡金属元素铪、锆、硅、铝、钛、钽、钡、锶、镧、钇、铒、钙、镁、稀土元素；金属间隙杂质位于结晶态的介电材料的晶格间隙之中。优选的，所述介电材料层包括铪锆氧化合物，第一元素和/或所述掺杂杂质元素和/或所述间隙杂质元素选自铪、锆；所述第二元素为氧。

在本公开实施例中，图1A中示意性的示出了功能层3的位置和结构，其设置于介电材料层2之上，需要说明的是，功能层2也可以包括多层不同的子功能层，也可以根据实际半导体器件的需求而分别设置于不同位置，例如位于分别介电材料层2的上方和/或下方。

在本公开实施例中，图1B示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的半导体器件的基础结构示意图。如图1B所示，介电材料层20放置在衬底10上，衬底10可以包括半导体衬底、具有电子实体的半导体衬底、电极或具有电极区域或电极层的衬底。电子实体可以包括晶体管、电容器、电阻器、二极管、导体、绝缘体。在介电材料层20上布置有覆盖层30，覆盖层30可以包括导电区域、电极区域或电极层。覆盖层30可以包括电极。例如顶部电极，电极包括氮化钛、氮化钽、氮化钨、氮化铌、氧化钌、钨、珀、碳、铱和/或钌，或上述组分的混合物。电极的厚度可以在5至100nm的范围内。

介电材料层20可以包括过渡金属氧化物、氧化锆、氧化铪、钛酸锆铅、氧化钽、氮化硅和/或钛酸锶钡。此外，介电材料层20可以包括以上掺杂的氧化物，掺杂剂可以包括硅、铪、锆、铝、钛、镧、钇、铒、稀土元素、钙、镁和/或锶。衬底10为另一电极，例如底部电极，其可包括氮化钛、氮化钽、氮化钨、氮化铌、氧化钌、钨、珀、碳、铱、硅和/或钌。电极的厚度可以在5nm至100nm的范围内。

介电材料层20可以包括富含间隙杂质的单斜晶系、四方晶系、菱方晶系、正交晶系或立方晶系的区域或畴。此外，整个介电材料层20可以是四方晶、正交晶或菱方晶态。其中晶格中的间隙杂质会使晶格发生膨胀，产生较大的拉伸和压缩应力。这样的应力可以稳定在相应的结晶状态，在给定的组成、温度和/或压力下，如果没有应力，将不存在所述结晶状态。晶体取向可以分别相对于介电材料层20与衬底、电极或覆盖层(例如与衬底10或覆盖层30)的界面来限定。这样的界面可以由区域201、202包括。结晶状态结合图3描述。

根据本公开实施例，所述第一状态包括非晶态，所述第二状态包括结晶状态；所述结晶状态包括单斜晶态、四方晶态、菱方晶态、正交晶态或立方晶态，其中结晶态的晶格间隙中含有金属间隙杂质。

根据本公开实施例，所述介电材料层结晶状态的晶格间隙杂质，可以使晶格膨胀、形变，产生拉伸和/或压缩应力，并且，所述介电材料层中具有铁电畴。

根据本公开实施例，所述第一状态包括第一结晶状态，所述第二状态包括第二结晶状态。所述第一结晶状态和/或第二结晶状态包括单斜晶态、四方晶态、菱方晶态、正交晶态或立方晶态的区域或畴。

所述介电材料层整体或部分处于铁电极化状态时，介电材料层的极化取向指向与介电材料层与功能层或衬底层之间的界面，并且极化取向可以在电方式、热方式、光方式、力方式或磁方式中至少一种的作用下反转，以使得介电材料层在不同的铁电状态之间切换。

覆盖层30可以促进介电材料层20的结构状态的转变，例如，从非晶态到结晶状态的转变、从其中一种结晶态向另一种结晶态的转变。结晶态包括单斜晶态、四方晶态、菱方晶态、正交晶态或立方晶态。

根据本公开实施例，功能层可以包括电极、沟道层等功能结构层，以实现包括晶体管、电容器、电阻器、导体激光器或光传感器中至少之一的器件功能。

在本公开实施例中，图2A示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的晶体管的基础结构示意图。晶体管101布置在衬底11上。衬底11包括掺杂区110，例如源极和/或漏极区域。在衬底11中并且在掺杂区110之间布置有晶体管沟道111。介电材料层20设置在衬底11的表面上，并将电极31(例如栅电极)与晶体管沟道111分隔开。介电材料层20与衬底11和覆盖层31的界面之间有区域203和区域204，晶体管沟道111的导电性可以通过在电极31处施加电压来增强和/或耗尽。

晶体管101实体可为存储器装置的选择晶体管。例如动态随机存取存储器(DRAM)。此外，晶体管101实体可以是逻辑电路的晶体管、微处理器或存储器设备的逻辑实体的晶体管。

在本公开实施例中，图2B示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的电容器的结构示意图。电容器102布置在衬底12上、衬底12中和/或衬底12附近。介电材料层20布置在第一电极32和第二电极33之间。第一电极32可以是底部电极，而第二电极33可以是顶部电极。介电材料层20或具有处于前述结晶状态之一的区域或畴，例如区域205、206，可提供增强的介电常数，并且可以产生铁电特性，从而增加电容器102的容量，使器件具有非易失性存储功能。同时允许第一电极32和/或第二电极33的电极面积的小型化。介电材料层20可以是任何类型的电容器的一部分。这样的电容器包括集成电容器，诸如沟槽、堆叠或平面电容器，以及分立电容器。

在本公开实施例中，图3A示出了根据本公开实施例的标准化学比的处于菱方晶体状态的介电材料(如HfO₂)的微观结构示意图。如图所示，化合物材料包括第一种元素301和第二元素302。第一元素301和第二元素302可以是过渡金属锆、铪、钽、钡、锶、硅、铝、钛、镧、钇、铒、钙、镁、稀土元素、氮和/或氧中的一种。化合物材料的示例可以包括氧化铪或者氧化锆。此外，化合物材料可以包括掺杂剂。例如硅、铪、锆、铝、镧、钇、铒、镁、稀土元素、钙和/或锶。第一种元素可以包括氧，而第二种元素302可以包括过渡金属锆、铪、钽、钡、锶、硅、铝、钛、镧、钇、铒、钙、镁、稀土元素、氮和/或氧中的一种。

在本公开实施例中，图3B示出了根据本公开实施例的含有金属间隙杂质的处于菱方晶体状态的介电材料的微观结构示意图。与图3A的结构相比，这个结构的化合物材料富含间隙杂质303。间隙杂质303可以是过渡金属、锆、铪、钽、钡、锶、硅、铝、钛、镧、钇、铒、钙、镁、稀土元素中的至少的一种。其中间隙杂质远的含量的变化范围可以在0.05-0.5之间，例如0.125。

在本公开实施例中，图4A至图4D示出了根据本公开一个实施例的各个制备阶段中的基于含有金属间隙杂质的介电材料的半导体器件的基础结构示意图。如图所示。参考图4A，提供衬底10。衬底10可以包括半导体衬底，进而可以包括电子或光学实体。这些实体包括晶体管元件、电容器元件、电阻器元件、二极管元件、发光元件、半导体激光器元件、光传感器元件或已知的其他集成电路制造的电子或光学实体。此外，衬底10可以包括电极。包括氮化钛、氮化钽、氮化钨、氮化铌、氧化钌、钨、珀、碳、铱和/或钌。电极的厚度可以在5至100nm的范围内。介电材料层

在另一个过程中，如图4B所示，在衬底10上提供介电材料层初级介电材料层21。可以通过原子层沉积(ALD)、金属有机原子层沉积(MOALD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)或相关工艺中的一种来提供初级电介质层21。介电材料层初级介电材料层21可以包括过渡金属氧化物、氧化锆、氧化铪、氧化钛、氮化硅。此外，初级介电材料层21可以包括至少一种掺杂剂，其可以选自硅、铝、镧、钇、铒、钙、镁、锶和/或稀土元素的组合。初级介电材料层21的制备过程中需要控制氧的含量，使介电材料层21中富含金属元素，初级介电材料层21可以包括铪-锆-氧化物，并富含铪或锆元素。即Hf(Zr)_1+xO₂，其中x的变化范围可以在0.05-0.5之间，例如0.125，此外，初级电介质层21的层厚度可以在2至200nm的范围内、在2至50nm的范围内或低于10nm。然而，本公开也适用于在所述范围之外的层厚度。

初级介电材料层21可以具有结晶温度，在温度大于或等于该结晶温度时，介电材料层21经历从非晶态向结晶态转变、从其中一种结晶态向另一种结晶态的转变。结晶态包括单斜晶态、四方晶态、菱方晶态、正交晶态或立方晶态。

最初，初级介电材料层21可以非晶态提供。结晶温度可以高于400℃、750℃或高于1000℃。初级介电材料层21的提供可以包括用掺杂剂掺杂的初级介电材料层21。掺杂可以在单独的工艺中进行，例如，通过注入、扩散。此外，掺杂剂可以与介电材料层的剩余组分一起原位提供。这可以通过使用适当前体的原子层沉积(ALD、MOALD)工艺、化学气相沉积工艺(CVD、MOCVD)或者适当靶材的物理气相沉积工艺(PVD)来实现。前驱体可包括过渡金属氧化物、过渡金属锆、铪、铅、钛、硅、钡、锶、氧、氮、铝、镧、钇、铒、钙、镁和/或稀土元素。靶材可包括过渡金属氧化物、过渡金属锆、氧化锆、铪、氧化铪、铅、钛、氧化钛、硅、氧化硅、钡、锶、氧、氮、铝、氧化铝、镧、钇、铒、钙、镁和/或稀土元素。

在另一个过程中，在图4C中，覆盖层30设置在初级介电材料层21上。覆盖层30可以包括导电区域、导电材料或电极。覆盖层30还可以包括氮化钛、氮化钽、氮化钨、氮化铌、氧化钌、碳、钨、铂、铱或钌。电极的厚度可以在5至100nm的范围内。覆盖层30可以在第一温度下提供，第一温度低于初级介电材料层21的结晶温度。该第一温度可以低于1000℃。低于750℃。或低于400℃。

在另一个过程中，如图4D所示，将介电材料层20和覆盖层30的布置加热到第二温度，第二温度等于或大于结晶温度。以这种方式，初级介电材料层21转变为介电材料层20，介电材料层20包括处于任何前述晶态的区域。加热可以作为退火阶段来实现，该退火阶段可以包括CMOS制造工艺的标准退火阶段。

介电材料层20的介电常数还可以是介电材料层20的掺杂剂含量以及多余金属元素含量的函数。选择介电材料层20的组成可以进一步导致期望的结晶。可以通过选择至少一种适当的掺杂剂和预定的明确限定的含量来确定结晶状态。

根据一个实施例，介电材料层、材料或其部分域的相变被理解为从第一状态到第二状态的转变。第一状态和第二状态可以包括非晶态、正交晶态、四方晶态、菱方晶态、立方晶态、单斜晶态或其任何组合。术语结晶在本文中用于包括单晶、多晶。根据一个实施例，诱导相变以减少退化、减少导电晶界的形成、减少晶界的导电性、减少漏电流和/或增加介电材料层的介电常数。此外，根据一个实施例，可以调整掺杂剂和多余金属元素的浓度，获得令人满意的物理和介电性质。

根据一个实施例，介电材料层20还可以包括处于铁电极化状态或反铁电状态的区域或畴。在这种情况下，结晶状态可以是前述实施方案描述的其中一种或多种结晶状态。此外，整个介电材料层20可以是铁电或反铁电的。

以这种方式，介电材料层20可以利用电极化，以便提供存储器实体的信息状态，诸如二进制状态“0”或“1”，通过两个可区分的铁电极化状态存储在介电材料层20中。在两个饱和铁电极化状态的电平之间的电极化可提供若干信息单元(例如，两位或三位存储器单元)的存储。后者也可以被称为多位存储单元。

处于铁电极化状态的介电材料层20的极化取向可以分别相对于与衬底、电极或覆盖层(例如衬底10或覆盖层30)的界面来限定，例如向上垂直于界面或向下垂直于界面。

根据本公开实施例，所述介电材料层还包括反铁电状态，所述介电材料层的整体或部分处于反铁电状态时，介电材料层中相邻的偶极矩彼此相反地取向，使得介电材料层的整体极化趋于消失。

在本公开实施例中，图5A至图5C示出了根据本公开一个实施例的介电材料层处于各种铁电状态的示意图。如图5A所示，在衬底10上布置有介电材料层22。在介电材料层22上布置有覆盖层30。介电材料层22处于铁电状态(或称铁电极化状态)，使得介电材料层22内的偶极矩垂直于介电材料层22和衬底10的界面或垂直于氧化物层22和覆盖层30之间的界面取向。此外，偶极矩的取向指向覆盖层30。

如图5B所示，在衬底10上布置有介电材料层23。与图5A中所示的介电材料层22相比。介电材料层23的电偶极子的取向与介电材料层22的电偶极子的取向反向平行。在物理上，介电材料层22、23和24是相同的层，仅通过电偶极子的取向来区分，电偶极子的取向进而可以被切换和改变。这种切换可以通过在衬底10或其导电实体(诸如电极)与覆盖层30之间施加电压来实现。这样的电压可以在0.5V至5V的范围内。可以考虑介电材料层的厚度，以便确定用于合适的切换电压阈值。除此之外，可以通过阈值电压的偏移来区分两个铁电状态，诸如介电材料层22的铁电状态和介电材料层23的铁电状态。这样的偏移可以在50mV至1.5V的范围内。介电材料层22、23、24、的厚度可以在1nm至70nm的范围内，或者大约10nm。

如图5C所示，介电材料层23布置在衬底10和覆盖层30之间。介电材料层24的偶极矩被布置成使得相邻的偶极矩彼此相反地取向。以这种方式，相邻偶极矩彼此抵消使得介电材料层24的整体极化基本上消失。这种状态可以称为介电材料层24的反铁电状态。反铁电材料具有微观、微晶或畴尺度上的偶极矩，因此反铁电材料仍然可以与非铁电材料区分，仍然是铁电材料，所以可以切换到铁电状态，例如切换到诸如介电材料层22或介电材料层23的状态。

图6示出了根据本公开实施例的基于含有金属间隙杂质的介电材料的晶体管的具体结构示意图。晶体管103布置在衬底11上。衬底11包括掺杂区110和晶体管沟道111，与图2A的描述类似。第一中间层60布置在衬底11上。在第一中间层60上布置有铁电层25，铁电层即为介电材料制备而成的，在铁电层25上又布置有第二中间层61。在第二中间层61上布置有顶层62，最终得到基于含有金属间隙杂质的介电材料的晶体管。

第一中间层60包括缓冲层和/或绝缘层，包括例如氧化硅或高密度集成器件的制造中已知的常见绝缘材料之一。第二中间层61为金属栅极，包括导电材料，例如氮化钛、氮化钽、钨、中间带隙材料或相关导电材料。

铁电层25包括处于铁电状态的畴，类似于电荷俘获的空穴或电子的作用。此外，氧化物层25可以在不同的铁电状态之间切换。以此方式，介电材料层25可展现不同偶极矩，因此可以影响晶体管沟道111的导电性。以这种方式，介电材料层25的稳定和永久偶极子可以确定沟道111的导电性，因此可以提供信息状态的存储。存储的信息状态可以通过测量晶体管沟道111的电流来确定。

中间层60的厚度可以在0.1至5nm之间的范围内。中间层60包括绝缘材料。例如二氧化硅。铁电层25的厚度可以在2至50nm之间的范围内。铁电层可以包括富含金属元素的氧化铪、氧化锆、掺杂氧化铪、掺杂氧化锆、掺杂铪锆氧、掺杂稀土元素的氧化铪。掺杂稀土元素的铪氧化物、或来自介电材料层20的上述可能材料的任何材料。该材料富含金属元素，并在退火结晶晶粒中存在间隙杂质。

根据一个实施例，基于含有金属间隙杂质的介电材料的晶体管具有两个可区分的铁电状态。包括第一铁电状态和第二铁电状态，可以施加到铁电层25上，以便提供存储器实体或单元。可以通过向第二中间层61施加电压脉冲来实现切换，在这种情况下，第二中间层61可以充当栅电极。这样的电压脉冲的幅度可以在0.5伏至7伏的范围内，或者大约1.5伏或3伏。铁电层25的铁电偶极子极化状态可以提供电压偏移，进而影响晶体管沟道111导电性。

根据另一个实施例，在衬底上生长厚度为0.2nm至3nm的二氧化硅层(SiO₂)。二氧化硅层可以是第一中间层60或者是第一中间层60的一部分。在二氧化硅层上，沉积铪-锆-氧化物层，其中富含铪和/或锆元素。也可以应用上述所描述的介电材料层22、23、24、25的任何上述材料。在铪-锆-氧化物层上，可以进行金属电极沉积，包括例如氮化钽、氮化钛、钨、珀、氮化钽-碳(TaCN)或氮化铌-碳的沉积。金属电极可以是第二中间层61和/或顶层62，或者可以是第二中间层61和/或顶层62的一部分。进一步的可以进行高温退火，退火可以在高于400℃的温度下使用等离子体氮化或氮/氨的氛围中进行。以便使铪-锆氧化物层结晶，或者以便诱导铪-锆氧化物层向任何上述结晶状态相变。

前面的描述仅描述了本公开的示例性实施例。因此，其中公开的特征以及权利要求书和附图对于在其各种实施例中单独地和以任何组合的方式实现本公开是必要的。虽然前述内容针对本公开，但是在不脱离本公开的基本范围的情况下，可以设计本公开的其他和进一步的实施例，本公开的范围由所附权利要求书确定。

至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

依据以上描述，本领域技术人员应当对本公开基于含有金属间隙杂质的介电材料的半导体器件有了清楚的认识。

综上所述，本公开提供了一种基于含有金属间隙杂质的介电材料的半导体器件，涉及了一种新型的介电材料，为制造各种半导体器件和集成电路提供了具有特定优点的材料。介电材料层处于结晶状态，晶格中存在间隙杂质产生应力，在介电材料层中诱导出铁电特性，从而在此基础上实现不同的功能器件。

还需要说明的是，以上为本公开提供的不同实施例。这些实施例是用于说明本公开的技术内容，而非用于限制本公开的权利保护范围。一实施例的一特征可通过合适的修饰、置换、组合、分离以应用于其他实施例。

应注意的是，在本文中，除了特别指明的之外，具备“一”元件不限于具备单一的该元件，而可具备一或更多的该元件。

此外，在本文中，除了特别指明的之外，“第一”、“第二”等序数，只是用于区别具有相同名称的多个元件，并不表示它们之间存在位阶、层级、执行顺序、或制程顺序。一“第一”元件与一“第二”元件可能一起出现在同一构件中，或分别出现在不同构件中。序数较大的一元件的存在不必然表示序数较小的另一元件的存在。

在本文中，除了特别指明的之外，所谓的特征甲“或”(or)或“及/或”(and/or)特征乙，是指甲单独存在、乙单独存在、或甲与乙同时存在；所谓的特征甲“及”(and)或“与”(and)或“且”(and)特征乙，是指甲与乙同时存在；所谓的“包括”、“包含”、“具有”、“含有”，是指包括但不限于此。

此外，在本文中，所谓的“上”、“下”、“左”、“右”、“前”、“后”、或“之间”等用语，只是用于描述多个元件之间的相对位置，并在解释上可推广成包括平移、旋转、或镜像的情形。此外，在本文中，除了特别指明的之外，“一元件在另一元件上”或类似叙述不必然表示该元件接触该另一元件。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (11)

1.一种基于含有金属间隙杂质的介电材料的半导体器件，包括：

衬底，介电材料层，以及功能层；

所述介电材料层的制备材料选自含有金属间隙杂质的化合物；

其中，选用电方式、热方式、光方式、磁方式中至少一种作用于所述介电材料层和/或功能层，能够使得所述介电材料层达到结晶温度而从第一状态转变到第二状态。

2.根据权利要求1所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，所述含有金属间隙杂质的化合物的表达式为：

X_aY_1-aZ_bW，

其中，X为第一元素，Y为掺杂杂质元素，Z为间隙杂质元素，W为第二元素，a为第一元素的含量，1-a为掺杂杂质元素的含量，0≤a≤1；b为间隙杂质元素的含量，0.05≤b≤0.5。

3.根据权利要求2所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，

所述第一元素选自过渡金属元素铪、锆、硅、铝、钛、钽、钡、锶、镧、钇、铒、钙、镁、稀土元素；

所述第二元素选自氮、氧和钛酸；

所述掺杂杂质元素选自过渡金属元素铪、锆、硅、铝、钛、钽、钡、锶、镧、钇、铒、钙、镁、稀土元素中的一种或者多种；

所述间隙杂质元素选自过渡金属元素铪、锆、硅、铝、钛、钽、钡、锶、镧、钇、铒、钙、镁、稀土元素中的一种或者多种；

所述金属间隙杂质位于结晶态的介电材料的晶格间隙之中。

4.根据权利要求3所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，所述介电材料层包括铪锆氧化合物，第一元素和/或所述掺杂杂质元素和/或所述间隙杂质元素选自铪、锆；所述第二元素为氧。

5.根据权利要求1所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，所述第一状态包括非晶态，所述第二状态包括结晶状态；所述结晶状态包括单斜晶态、四方晶态、菱方晶态、正交晶态或立方晶态，其中结晶态的晶格间隙中含有金属间隙杂质。

6.根据权利要求5所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，所述介电材料层结晶状态的晶格间隙杂质，可以使晶格膨胀、形变，产生拉伸和/或压缩应力，并且，所述介电材料层中具有铁电畴。

7.根据权利要求1所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，所述第一状态包括第一结晶状态，所述第二状态包括第二结晶状态。

8.根据权利要求7所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，所述第一结晶状态和/或第二结晶状态包括单斜晶态、四方晶态、菱方晶态、正交晶态或立方晶态的区域或畴。

9.根据权利要求1所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，所述介电材料层整体或部分处于铁电极化状态时，介电材料层的极化取向指向与介电材料层与功能层或衬底层之间的界面，并且极化取向可以在电方式、热方式、光方式、力方式或磁方式中至少一种的作用下反转，以使得介电材料层在不同的铁电状态之间切换。

10.根据权利要求1所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，所述介电材料层还包括反铁电状态，所述介电材料层的整体或部分处于反铁电状态时，介电材料层中相邻的偶极矩彼此相反地取向，使得介电材料层的整体极化趋于消失。

11.根据权利要求1-10任一项所述的基于含有金属间隙杂质的介电材料的半导体器件，其中，所述功能层包括：电极、沟道层，以实现包括晶体管、电容器、电阻器、导体激光器或光传感器中至少之一的器件功能。