TWI503964B

TWI503964B - 電阻式非揮發性記憶體裝置

Info

Publication number: TWI503964B
Application number: TW102108784A
Authority: TW
Inventors: Wen Yueh Jang
Original assignee: Winbond Electronics Corp
Priority date: 2013-03-13
Filing date: 2013-03-13
Publication date: 2015-10-11
Also published as: TW201436190A

Description

電阻式非揮發性記憶體裝置

本發明係關於一種電阻式非揮發性記憶體裝置，特別係關於一種具低電阻轉換阻值變異量的電阻式電阻式非揮發性記憶體裝置。

電阻式非揮發性記憶體(RRAM)因具有功率消耗低、操作電壓低、寫入抹除時間短、耐久度長、記憶時間長、非破壞性讀取、多狀態記憶、元件製程簡單及可微縮性等優點，所以成為新興非揮發性記憶體的主流。習知的電阻式非揮發性記憶體的基本結構為底電極、電阻轉態層及頂電極構成的一金屬-絕緣體-金屬(metal-insulator-metal,MIM)疊層結構，且電阻式非揮發性記憶體的電阻轉換(resistive switching，RS)阻值特性為元件的重要特性。然而，電阻式非揮發性記憶體的電阻轉換阻值控制的困難度非常高。舉例來說，習知電阻式非揮發性記憶體的電阻轉態層的晶粒結晶取向(crystalline orientation)與其下的底電極的晶粒結晶取向兩者極為相關，因而底電極的晶粒結晶取向會影響電阻式非揮發性記憶體的電阻轉換阻值特性。另外，底電極的表面輪廓(profile)的平坦度也會影響電阻式非揮發性記憶體的電阻轉換阻值特性。

因此，在此技術領域中，有需要一種非揮發性記憶體及其製造方法，以改善上述缺點。

有鑑於此，本發明提供一種電阻式非揮發性記憶體裝置，以降低電阻式非揮發性記憶體裝置的電阻轉換(RS)阻值變異量。

本發明之一實施例係提供一種電阻式非揮發性記憶體裝置。上述電阻式非揮發性記憶體裝置包括一底電極接觸插塞；一底電極，設置於上述底電極插塞上，且與上述底電極插塞接觸；一電阻轉態層，設置於上述底電極上；一頂電極，設置於上述電阻轉態層上；一頂電極接觸插塞，設置於上述頂電極上，且與上述頂電極接觸，其中上述底電極接觸插塞和上述頂電極接觸插塞沿一上視方向以一距離彼此隔開。

500、500a、500b、500c‧‧‧電阻式非揮發性記憶體裝置

200、200a、200b、200c‧‧‧金屬-絕緣體-金屬疊層

202‧‧‧底電極接觸插塞

203、253、255‧‧‧頂面

204‧‧‧頂電極接觸插塞

206‧‧‧底電極

208‧‧‧電阻轉態層

210‧‧‧頂電極

212、216‧‧‧寬邊

214、218‧‧‧窄邊

220、222‧‧‧側邊

230‧‧‧第二長軸方向

232‧‧‧第一長軸方向

234a、234b、234c‧‧‧第一半部

236a、236b、236c‧‧‧第二半部

250‧‧‧半導體基板

252、254‧‧‧層間介電層

256‧‧‧電路

A1、A2、B1、B2、C1、C2、D1、D2、E1、E2、G1、G2‧‧‧面積

D‧‧‧距離

L‧‧‧中心線

第1圖顯示本發明之一實施例之電阻式非揮發性記憶體裝置之剖面示意圖。

第2圖顯示本發明之一實施例之電阻式非揮發性記憶體裝置之上視示意圖。

第3圖顯示本發明之另一實施例之電阻式非揮發性記憶體裝置之上視示意圖。

第4圖顯示本發明之又一實施例之電阻式非揮發性記憶體裝置之上視示意圖。

為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。

本發明實施例係提供一種非揮發性記憶體，例如為一電阻式非揮發性記憶體(RRAM)裝置，其使連接至頂電極的頂電極接觸插塞與連接至底電極的底電極接觸插塞橫向隔開一距離。此處的「橫向」意即大體上垂直於RRAM之由底電極、電阻轉態層及頂電極構成的金屬-絕緣體-金屬(MIM)疊層之頂面的方向，上述方向也可大體上垂直於頂電極接觸插塞與底電極接觸插塞的長軸方向。經由上述電極接觸插塞配置可使頂電極接觸插塞遠離於MIM疊層位於底電極接觸插塞的不平整部分，因而可降低元件的電阻轉換(resistive switching，RS)阻值變異量。

第1圖顯示本發明之一實施例之電阻式非揮發性記憶體裝置500之剖面示意圖。如第1圖所示，本發明一實施例之電阻式非揮發性記憶體裝置500可設置於例如矽基板之一半導體基板250上，電阻式非揮發性記憶體裝置500的主要元件包括一底電極接觸插塞202。在本發明之一實施例中，底電極接觸插塞202係設置於上述基板上。一底電極206，設置於底電極插塞202上，且與上述底電極插塞202接觸。一電阻轉態層208，設置於上述底電極206上。一頂電極210，設置於上述電阻轉態層208上，以及一頂電極接觸插塞204，設置於上述頂電極210上，且與上述頂電極210接觸。

在本發明之一實施例中，底電極接觸插塞202和頂電極接觸插塞204的材質可包括鎢(W)。在本發明之一實施例中，底電極206和頂電極210的材質可包括鋁(Al)、鈦、氮化鈦或上述組合。在本發明之一實施例中，可利用電子束真空蒸鍍(E-beam evaporation)或濺鍍法(sputtering)形成底電極206和頂電極210。另外，在本發明之一實施例中，電阻轉態層208的材質可包括二氧化鉿(HfO₂ )、氧化鋁(Al₂ O₃ )、鉻摻雜的鈦酸鍶、鉻摻雜的鋯酸鍶、二氧化鋯薄膜。在本發明之一實施例中，可利用原子層沉積法(ALD)形成電阻轉態層208。如第1圖所示，在本發明之一實施例中，底電極206、電阻轉態層208及頂電極210可共同構成一金屬-絕緣體-金屬(MIM)疊層200。

接著將進一步說明本發明一實施例之電阻式非揮發性記憶體裝置500之製造方法。首先，提供一半導體基板250，例如一矽基板，並對其進行RCA(Radio Corporation of America)清洗製程。之後，可利用高溫爐管製程，於半導體基板上形成一電路256，其用以對電阻式非揮發性記憶體裝置500施加操作電壓。在本發明之一實施例中，電路256可包括電晶體、二極體、電容、電阻等電子元件。然後，可利用化學氣相沉積法(CVD)或電漿增強型化學氣相沉積法(PECVD)，全面性沉積一層間介電層252。然後，可利用例如包括微影法和非等向性蝕刻法之一圖案化製程，於層間介電層252中形成一開口，定義出底電極接觸插塞202的形成位置，且部分電路會從上述開口中暴露出來。接著，可利用化學氣相沉積法(CVD)，於開口側壁沉積例如鈦或氮化鈦(TiN)之阻障層，再於開口中填入例如鎢(W)的導電材料，再進行例如化學機械研磨(CMP)法之平坦化製程，以移除層間介電層252的頂面253上方多餘的導電材料，以於開口中形成底電極接觸插塞202。值得注意的是，由於層間介電層252與開口中的導電材料(例如鎢(W))在化學機械研磨(CMP)法的製程期間的研磨速率不同，所以進行平坦化製程之後，底電極接觸插塞202的頂面203仍有可能會凸出於層間介電層252的頂面253。接著，可利用電子束真空蒸鍍(E-beam evaporation)或濺鍍法(sputtering)，於層間介電層252上形成一底電極206。在本發明之一實施例中，底電極接觸插塞202與底電極206之間的界面(與底電極接觸插塞202的頂面203的位置相同)，可為對齊層間介電層252的頂面253的一平面或為一不平整表面。之後，可利用原子層沉積法(ALD)，於底電極206成長一電阻轉態層208。在本發明之一實施例中，形成電阻轉態層208之後，可對上述電阻轉態層208進行例如快速高溫退火製程(rapid thermal annealing，RTA)法的一退火製程。接著，可利用電子束蒸鍍法，於電阻轉態層208上形成一頂電極210，並藉由利用金屬光罩的圖案化製程定義頂電極210、電阻轉態層208及底電極206面積和形成位置，經過上述圖案化製程製程之後，圖案化後的底電極206、電阻轉態層208及頂電極210可共同構成一金屬-絕緣體-金屬(MIM)疊層200，其中位於底電極接觸插塞202正上方的MIM疊層200的部分頂面輪廓會與底電極接觸插塞202與底電極206之間的界面(位置相同於頂面203)一致，舉例來說，如果底電極接觸插塞202與底電極206之間的界面為一平面，位於底電極接觸插塞202正上方的MIM 疊層200的部分頂面輪廓也會為一平面，如果底電極接觸插塞202與底電極206之間的界面為一不平整表面，位於底電極接觸插塞202正上方的MIM疊層200的部分頂面輪廓也會為一不平整表面。

之後，可再利用化學氣相沉積法(CVD)或電漿增強型化學氣相沉積法(PECVD)，全面性沉積一層間介電層254。然後，可利用例如包括微影法和非等向性蝕刻法之一圖案化製程，於層間介電層254中形成一開口，定義出頂電極接觸插塞204的形成位置，且使部分頂電極210從上述開口暴露出來。接著，可利用化學氣相沉積法(CVD)，於開口側壁沉積例如鈦或氮化鈦(TiN)之阻障層，再於開口中填入例如鎢(W)的導電材料，再進行例如化學機械研磨(CMP)法之平坦化製程，以移除層間介電層254的頂面255上方多餘的導電材料，以於開口中形成頂電極接觸插塞204。

本發明實施例之電阻式非揮發性記憶體裝置500的操作方式為對頂電極接觸插塞204和底電極接觸插塞202施加正(負)直流偏壓，以轉換電阻式非揮發性記憶體裝置500的電阻狀態(resistance state)。當對本發明實施例之電阻式非揮發性記憶體裝置500的頂電極接觸插塞204施加正(負)直流偏壓時，電流會隨著電壓增加而增加，當電流上升至限流值，其對應的偏壓為形成電壓(forming voltage)，通常需要較大的偏壓，此時電阻式非揮發性記憶體裝置500的電阻狀態由原始狀態(original state；O-state)轉換到低電阻狀態(low resistance state；LRS，或可稱為ON-state)。接著，對本發明實施例之電阻式非揮發性記憶體裝置500的頂電極接觸插塞204施予一抹除電壓(turn-off voltage)，當抹除電壓至一適當值時元件電流開始下降，當抹除電壓至一極限值時電流急遽下降至較低的電流值，此時電阻式非揮發性記憶體裝置500的電阻狀態由低電阻狀態之電流轉態到高電阻狀態(high resistance state；HRS，或可稱為OFF-state)。接著，對本發明實施例之電阻式非揮發性記憶體裝置500的頂電極接觸插塞204施予一寫入電壓(turn-on voltage)時，電流會隨著電壓增加而增加，當寫入電壓至一極限值時到達電流限流值，此時電阻式非揮發性記憶體裝置500的電阻狀態由高電阻狀態轉換至低電阻狀態，且此電阻轉換特性可以多次重複操作。另外，可對電阻狀態為高電阻狀態(HRS)或低電阻狀態(LRS)之電阻式非揮發性記憶體裝置500施予小於抹除電壓和寫入電壓之一讀取電壓，以讀取電阻式非揮發性記憶體裝置500在不同電阻狀態下之電流值來得知電阻式非揮發性記憶體裝置500的記憶狀態。亦即我們可以利用控制施予偏壓的大小使本發明實施例之電阻式非揮發性記憶體裝置500產生電阻的轉換以達到記憶目的，在無外加電源供應下，高低電阻態皆能維持其記憶態，可用於非揮發性記憶體之應用。

所以，在本發明之一實施例中，係設計電阻式非揮發性記憶體裝置500，使連接至頂電極210的頂電極接觸插塞204與連接至底電極206的底電極接觸插塞202橫向(意即大體上平行MIM疊層200的頂面)隔開一距離。在本發明之一實施例中，上述頂電極接觸插塞204和底電極接觸插塞202的配置位置關係會使頂電極接觸插塞204遠離於位於底電極接觸插塞202正上方的MIM疊層200的部分頂面輪廓，以降低電阻式非揮發性記憶體裝置500的電阻轉換(resistive switching，RS)阻值變異量。因此，如第1圖所示，電阻式非揮發性記憶體裝置500的底電極接觸插塞202的一第一長軸方向232和頂電極接觸插塞204的一第二長軸方向230彼此平行且不重合。也因此，如第1圖所示，底電極接觸插塞202沿第一長軸方向232的一第一剖面和頂電極接觸插塞204沿第二長軸方向230的一第二剖面兩者不共平面。

第2圖顯示本發明之一實施例之電阻式非揮發性記憶體裝置500a之上視示意圖。請同時參考第1、2圖，第1圖所示的上述第一長軸方向232和第二長軸方向230大體上平行於電阻式非揮發性記憶體裝置500的上視方向(即第2圖垂直入紙面的方向)，因此，如第1、2圖所示，電阻式非揮發性記憶體裝置500/500a的底電極接觸插塞202/202a和頂電極接觸插塞204/204a沿一上視方向(大體上平行於上述第一長軸方向232和第二長軸方向230)以一距離D彼此隔開。換句話說，在如第1、2圖所示之實施例中，沿上述上視方向看去，頂電極接觸插塞204和底電極接觸插塞202兩者不對齊。

在本發明之一實施例中，除了將電阻式非揮發性記憶體裝置的頂電極接觸插塞配置遠離於位於底電極接觸插塞正上方的部分MIM疊層，使位於頂電極接觸插塞正下方的頂電極和底電極均具平坦表面輪廓之外。也可降低頂電極接觸插塞與MIM疊層的頂電極之間的接觸電阻，以保證在操作電阻式非揮發性記憶體裝置時，電阻式非揮發性記憶體裝置的高低電阻狀態轉換區域會接近於頂電極接觸插塞與MIM疊層接觸的區域。根據上述設計，電阻式非揮發性記憶體裝置的高-低電阻狀態轉換區域遠離於位於底電極接觸插塞正上方的部分MIM疊層，使高-低電阻狀態轉換區域內的部分頂電極和部分底電極均具平坦表面輪廓，以進一步降低電阻式非揮發性記憶體裝置的電阻轉換(RS)阻值變異量。

如第2圖所示，本發明之一實施例之電阻式非揮發性記憶體裝置500a的MIM疊層200a的上視形狀可為一端寬一端窄的非對稱形狀，例如為三角形、梯形或多邊形。在本實施例中，MIM疊層200a的上視形狀為梯形時，MIM疊層200a的上視形狀包括彼此相對的一寬邊212和一窄邊214，且設計將頂電極接觸插塞204a設置接近寬邊212，且底電極接觸插塞202a設置接近窄邊214。在本發明之一實施例中，MIM疊層200a位於寬邊212和窄邊214之間的一中心線L將MIM疊層200a分為包含窄邊214的一第一半部234a和包含寬邊212的一第二半部236a，其中第一半部234a的上視面積B1小於第二半部236a的上視面積B2，同時底電極接觸插塞202a的上視面積A1等於頂電極接觸插塞204a的上視面積A2。在本實施例中，底電極接觸插塞202a與MIM疊層200a之間的接觸面積也會等於面積A1，且頂電極接觸插塞204a與MIM疊層200a之間的接觸面積也會等於面積A2。所以，在本實施例中，底電極接觸插塞202a與MIM疊層200a的底電極206(如第1圖所示)之間的接觸面積A1等於頂電極接觸插塞204a與MIM疊層200a的頂電極210(如第1圖所示)之間的接觸面積A2。根據上述設計，可使頂電極接觸插塞204a與MIM疊層200a之間的電阻值低於底電極接觸插塞202a與其接觸的第一半部234a的電阻值。

第3圖顯示本發明之另一實施例之電阻式非揮發性記憶體裝置500b之上視示意圖。在本發明之另一實施例中，除了可將電阻式非揮發性記憶體裝置500b的MIM疊層200b的上視形狀設計為一端寬一端窄的非對稱形狀，且可同時設計底電極接觸插塞202b與MIM疊層200b的底電極206(如第1圖所示)之間的接觸面積小於頂電極接觸插塞204b與MIM疊層200b的頂電極210(如第1圖所示)之間的接觸面積，以進一步降低頂電極接觸插塞204b與MIM疊層200b之間的電阻值。在本實施例中，當MIM疊層200b的上視形狀為梯形時，MIM疊層200b的上視形狀包括彼此相對的一寬邊216和一窄邊218，且設計將頂電極接觸插塞204b設置接近寬邊216，且底電極接觸插塞202b設置接近窄邊218。在本發明之一實施例中，MIM疊層200b位於寬邊216和窄邊218之間的一中心線L將MIM疊層200b分為包含窄邊218的一第一半部234b和包含寬邊216的一第二半部236b，其中第一半部234b的上視面積D1小於第二半部236b的上視面積D2，同時底電極接觸插塞202b的上視面積C1設計小於頂電極接觸插塞204b的上視面積C2。在本實施例中，底電極接觸插塞202b與MIM疊層200b之間的接觸面積也會等於面積C1，且頂電極接觸插塞204b與MIM疊層200b之間的接觸面積也會等於面積C2。所以，在本實施例中，底電極接觸插塞202b與MIM疊層200b的底電極206(如第1圖所示)之間的接觸面C1 小於頂電極接觸插塞204b與MIM疊層200b的頂電極210(如第1圖所示)之間的接觸面積C2。根據上述設計，可使頂電極接觸插塞204b與MIM疊層200b之間的電阻值更加低於底電極接觸插塞202b與其接觸的第一半部234b的電阻值。

第4圖顯示本發明之又一實施例之電阻式非揮發性記憶體裝置500c之上視示意圖。在本發明之又一實施例中，也可將電阻式非揮發性記憶體裝置500c的MIM疊層200c的上視形狀設計為例如正方形或長方形的對稱形狀，且可同時設計底電極接觸插塞202c與MIM疊層200c的底電極206(如第1圖所示)之間的接觸面積小於頂電極接觸插塞204c與MIM疊層200c的頂電極210(如第1圖所示)之間的接觸面積，以降低頂電極接觸插塞204c與MIM疊層200c之間的電阻值。如第4圖所示，在本實施例中，電阻式非揮發性記憶體裝置500c的MIM疊層200c的上視形狀設計為長方形，因此頂電極接觸插塞204c設置接近的側邊220長度會等於底電極接觸插塞202c設置接近的相對側邊222。所以，MIM疊層200c位於側邊220和222之間的一中心線L將MIM疊層200c分為包含側邊222的一第一半部234c和包含側邊220的一第二半部236c，其中第一半部234c的上視面積G1可等於第二半部236c的上視面積G2。同時，在本實施例中，底電極接觸插塞202c的上視面積E1設計小於頂電極接觸插塞204c的上視面積E2。在本實施例中，底電極接觸插塞202c與MIM疊層200c之間的接觸面積也會等於面積E1，且頂電極接觸插塞204c與MIM疊層200c之間的接觸面積也會等於面積E2。所以，在本實施例中，底電極接觸插塞202c與MIM疊層200c的底電極206(如第1圖所示)之間的接觸面E1小於頂電極接觸插塞204c與MIM疊層200c的頂電極210(如第1圖所示)之間的接觸面積E2。根據上述設計，也可使頂電極接觸插塞204c與MIM疊層200c之間的電阻值更加低於底電極接觸插塞202c與其接觸的MIM疊層200c的電阻值。

本發明實施例係提供一種電阻式非揮發性記憶體裝置，例如為一電阻式非揮發性記憶體(RRAM)裝置，其使連接至頂電極的頂電極接觸插塞與連接至底電極的底電極接觸插塞橫向隔開一距離。經由上述電極接觸插塞配置可使頂電極接觸插塞遠離於位於底電極接觸插塞正上方的部分MIM疊層，以降低因底電極接觸插塞頂面輪廓造成的元件電性影響，因而可降低元件的電阻轉換(resistive switching，RS)阻值變異量。或者，可設計降低頂電極接觸插塞與MIM疊層的頂電極之間的接觸電阻，以保證在操作電阻式非揮發性記憶體裝置時，電阻式非揮發性記憶體裝置的高低電阻狀態轉換區域會接近於頂電極接觸插塞與MIM疊層接觸的區域，因為位於上述區域的部分頂電極和部分底電極均具平坦表面輪廓，所以也可以進一步降低電阻式非揮發性記憶體裝置的電阻轉換(RS)阻值變異量。

雖然本發明已以較佳實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

500‧‧‧電阻式非揮發性記憶體裝置

200‧‧‧金屬-絕緣體-金屬疊層