TW201800595A - 相關電子材料元件的製造及操作 - Google Patents

相關電子材料元件的製造及操作

Info

Publication number
TW201800595A
TW201800595A TW106102828A TW106102828A TW201800595A TW 201800595 A TW201800595 A TW 201800595A TW 106102828 A TW106102828 A TW 106102828A TW 106102828 A TW106102828 A TW 106102828A TW 201800595 A TW201800595 A TW 201800595A
Authority
TW
Taiwan
Prior art keywords
cem
substrate
ligand
nickel
transition metal
Prior art date
Application number
TW106102828A
Other languages
English (en)
Other versions
TWI726985B (zh
Inventor
金柏莉 瑞德
卡羅斯 艾洛喬
露西安 席芙蘭
Original Assignee
Arm股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/006,889 external-priority patent/US9627615B1/en
Priority claimed from US15/046,177 external-priority patent/US20170237001A1/en
Application filed by Arm股份有限公司 filed Critical Arm股份有限公司
Publication of TW201800595A publication Critical patent/TW201800595A/zh
Application granted granted Critical
Publication of TWI726985B publication Critical patent/TWI726985B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/085Oxides of iron group metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/406Oxides of iron group metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本文所揭示之標的可係關於(例如)用以進行轉換功能之相關電子材料之製造。在實施例中,相關電子材料可包含主導配位體及可取代配位體,此可在相關電子材料中允許電子給予及逆給予。電子給予及逆給予可使相關電子材料呈現從高阻抗/絕緣狀態至低阻抗導電狀態之轉變。

Description

相關電子材料元件的製造及操作
本申請案係於2016年2月17日提交之標題為「FABRICATION OF CORRELATED ELECTRON MATERIAL DEVICES COMPRISING NITROGEN」之美國申請案第15/046,177號及於2016年1月26日提交之標題為「FABRICATION OF CORRELATED ELECTRON MATERIAL DEVICES」之美國申請案第15/006,889號之部分繼續申請,此等美國申請案均讓渡給本案受讓人並明確地以引用方式併入本文。
本揭示係關於相關電子元件,並且更特定言之,可係關於製造相關電子元件之方法,此等相關電子元件諸如可用於開關、記憶體電路等等,此等相關電子元件可呈現所需阻抗特性。
積體電路元件,諸如電子轉換元件,例如可在廣泛電子元件類型中發現。例如,記憶體及/或邏輯元件可併入有適用於電腦、數位攝影機、智慧型電話、平板設備、個人數位助理等等之電子開關。可為正考慮電子轉換元件是否適用於特定應用的設計者所關注之有關電子轉換元件之因素可包括例如實體大小、儲存密度、操作電壓、阻抗範圍、及/或功率消耗。可為設計者所關注之其他因素可包括例如製造成本、製造簡易性、可擴縮性、及/或可靠性。此外,似乎存在對呈現較低功率及/或較高速度之特性之記憶體及/或邏輯元件的不斷增長之需求。然而,可良好適用於某些類型記憶體及/或邏輯元件之習知製造技術可不適用於採用相關電子材料的製造元件。
一種構造元件之方法包括:在腔室中,在基板上形成一或更多層相關電子材料(correlated electron material; CEM),該一或更多層CEM由過渡金屬及主導配位體形成,該一或更多層CEM在形成該CEM之配位層中具有一定濃度之缺陷;以及將該一或更多層CEM曝露至包含可取代配位體之分子摻雜劑以形成P型CEM,其中該分子摻雜劑包含下列之一或更多個:O2 2− (氧)、I (碘離子)、Br (溴離子)、S2− (硫)、SCN (硫氰酸根離子)、[SCN] (碳在中間之硫-碳-氮配位體)、Cl (氯離子)、N3 疊氮、F (氟離子)、NCO (氰酸根)、OH (氫氧根)、C2 O4 2− 草酸根、H2 O(水)、NCS (異硫氰酸根)、CH3 CN(乙腈)、C5 H5 N(吡啶)、乙二胺(C2 H4 (NH2 )2 )、聯吡啶(2,2’-聯吡啶)、C10 H8 N2 (鄰啡啉(1,10-啡啉))、C12 H8 N2 (啡啉)、NO2 亞硝酸根、P(C6 H5 )3 (三苯膦)、CN (氰離子)、及以下分子:Cx Hy Oz ,其中x、y、及z係整數並且:至少x及y及z≥1,Cx Hy Nz ,其中x、y、及z係整數並且:至少x或y或z≥1,及Nx Oy ,其中x及y係整數並且:至少x或y≥1,其中,一或更多層形成之CEM包含近似在0.1%至10.0%之範圍中的分子摻雜劑原子濃度。
一種元件包含:導電基板;以及在該基板上形成之一或更多層相關電子材料(correlated electron material; CEM),該一或更多層CEM由過渡金屬或過渡金屬氧化物與主導配位體鍵結而形成,其中該一或更多層CEM包含作為分子摻雜劑之可取代配位體,其中該分子摻雜劑包含下列之一或更多個:O2 2− (氧)、I (碘離子)、Br (溴離子)、S2− (硫)、SCN (硫氰酸根離子)、[SCN] (碳在中間之硫-碳-氮配位體)、Cl (氯離子)、N3 疊氮、F (氟離子)、NCO (氰酸根)、OH (氫氧根)、C2 O4 2− 草酸根、H2 O(水)、NCS (異硫氰酸根)、CH3 CN(乙腈)、C5 H5 N(吡啶)、乙二胺(C2 H4 (NH2 )2 )、聯吡啶(2,2’-聯吡啶)、C10 H8 N2 (鄰啡啉(1,10-啡啉))、C12 H8 N2 (啡啉)、NO2 亞硝酸根、P(C6 H5 )3 (三苯膦)、CN (氰離子)、及以下分子:Cx Hy Oz ,其中x、y、及z係整數並且:至少x及y及z≥1,Cx Hy Nz ,其中x、y、及z係整數並且:至少x或y或z≥1,及Nx Oy ,其中x及y係整數並且:至少x或y≥1。
一種轉換元件包含:在基板上形成之一或更多層相關電子材料(correlated electron material; CEM),該一或更多層CEM由過渡金屬或過渡金屬氧化物與主導配位體鍵結而形成,其中該一或更多層CEM包含作為p型分子摻雜劑之可取代配位體以使CEM至少部分回應於跨該轉換元件施加之電壓在阻抗狀態之間轉變,其中該分子摻雜劑包含下列之一或更多個:O2 2− (氧)、I (碘離子)、Br (溴離子)、S2− (硫)、SCN (硫氰酸根離子)、[SCN] (碳在中間之硫-碳-氮配位體)、Cl (氯離子)、N3 疊氮、F (氟離子)、NCO (氰酸根)、OH (氫氧根)、C2 O4 2− 草酸根、H2 O(水)、NCS (異硫氰酸根)、CH3 CN(乙腈)、C5 H5 N(吡啶)、乙二胺(C2 H4 (NH2 )2 )、聯吡啶(2,2’-聯吡啶)、C10 H8 N2 (鄰啡啉(1,10-啡啉))、C12 H8 N2 (啡啉)、NO2 亞硝酸根、P(C6 H5 )3 (三苯膦)、CN (氰離子)、及以下分子:Cx Hy Oz ,其中x、y、及z係整數並且:至少x及y及z≥1,Cx Hy Nz ,其中x、y、及z係整數並且:至少x或y或z≥1,及Nx Oy ,其中x及y係整數並且:至少x或y≥1。
一種方法包括:在腔室中,將基板曝露至呈氣體狀態之第一前驅物,該第一前驅物包含過渡金屬氧化物、過渡金屬或過渡金屬化合物、或其任何組合,及第一配位體;將該基板曝露至呈氣體狀態之第二前驅物,該第二前驅物包含氧化物以便形成第一層相關電子材料膜;以及重複將該基板曝露至該第一及第二前驅物以便形成額外層相關電子材料膜,該相關電子材料膜呈現第一阻抗狀態及第二阻抗狀態,該第一阻抗狀態及該第二阻抗狀態實質上彼此不相似。
在基板上沉積之膜包含:近似厚度在1.0 nm與100.0 nm之間的相關電子材料,該膜至少部分回應於將跨膜之厚度尺寸施加的在0.1 V與10.0 V之間之電壓而呈現至少5.0:1.0之第一阻抗狀態比第二阻抗狀態之比率。
一種轉換元件包含:位於兩個或兩個以上導電電極之間之相關電子材料,該相關電子材料的厚度在近似1.0 nm與近似100.0 nm之間,該開關元件至少部分回應於將跨該兩個或兩個以上導電電極之至少兩個施加的在0.1 V與10.0 V之間之電壓而呈現至少5.0:1.0之第一阻抗狀態比第二阻抗狀態之比率。
一種方法包括:在腔室中,將基板曝露至一或更多種氣體,該一或更多種氣體包含過渡金屬氧化物或過渡金屬、或其任何組合,及第一配位體,該一或更多種氣體包含一定原子濃度之含氮配位體以便在所製成的相關電子材料中產生在0.1%與10.0%之間的氮原子濃度;將該基板曝露至氣體氧化物以形成第一層相關電子材料膜;以及重複將該基板曝露至一或更多種氣體及氣體氧化物以便形成額外層相關電子材料膜,該相關電子材料膜呈現實質上彼此不相似之第一阻抗狀態及第二阻抗狀態。
一種在基板上沉積之膜包含:採用氮來提供電子逆給予之相關電子材料,該氮包含在0.1%與10.0%之間之原子濃度,該膜具有在1.0 nm與100.0 nm之間之近似厚度並且至少部分回應於將跨膜之厚度尺寸施加的在0.1 V與10.0 V之間之電壓而呈現至少5.0:1.0之第一電阻狀態比第二電阻狀態之比率。
一種轉換元件包含:採用原子濃度在0.1%與10.0%之間之基於氮的材料作為電子逆給予材料的相關電子材料,該相關電子材料位於兩個或兩個以上導電電極之間,該相關電子材料的厚度在1.0 nm與100.0 nm之間,並且至少部分回應於將跨兩個或兩個以上導電電極之至少兩個施加的在0.1 V與10.0 V之間之電壓呈現至少5.0:1.0之第一電阻狀態比第二電阻狀態之比率。
在此說明書全文中提及一個實施方式、一實施方式、一個實施例、一實施例及/或類似者意謂結合一特定實施方式及/或實施例所描述之特定特徵、結構、特性、及/或類似者係包括在所請求標的之至少一個實施方式及/或實施例中。因此,例如,在此說明書全文之各個位置出現此類用語並非必定意欲指相同實施方式及/或實施例或指任何一個特定實施方式及/或實施例。此外,應理解所描述之特定特徵、結構、特性、及/或類似者能夠以各種方式結合在一或更多個實施方式及/或實施例中,並且由此係在所欲之要求保護的範疇內。當然,一般而言,如專利申請案之說明書存在之情形,此等及其他問題具有在特定使用情境中變化之潛能。換言之,在本揭示全文中,描述及/或使用之特定情境提供關於得出之有理由推論之有用引導;然而,同樣,一般無進一步條件之「在此情境中」指本揭示之情境。
本揭示之特定態樣描述用於製備及/或製造相關電子材料(correlated electron material; CEM)膜以形成(例如)相關電子開關之方法及/或製程,該相關電子開關諸如可用於形成在(例如)記憶體及/或邏輯元件中之相關電子隨機存取記憶體(correlated electron random access memory; CERAM)。可用於構造CERAM元件及CEM開關之相關電子材料(例如)亦可包含廣泛其他電子電路類型,諸如記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、光學儀器、鎖相迴路電路、微波及毫米波收發器等等,儘管所請求標的之範疇不限於此等方面。在此情境中,CEM開關諸如回應於(例如)在相變記憶體元件中從結晶態至非晶態之改變或(在另一實例中)在電阻RAM(resistive RAM; RERAM)元件中之絲極之奈米離子形成(例如)可呈現實質上快速的導體至絕緣體轉變,該導體至絕緣體轉變可藉由電子相關性而非固態結構相變產生。在一個態樣中,在CEM元件中實質上快速的導體至絕緣體轉變可回應於量子力學現象,例如與在相變及(RERAM)元件中熔融/固化或奈米離子絲極形成相比。例如在CEM中在相對導電與相對絕緣狀態之間、及/或在第一阻抗狀態與第二阻抗狀態之間之此等量子力學轉變可在若干態樣之任一者中理解。如本文所使用,術語「相對導電狀態」、「相對較低阻抗狀態」、及/或「金屬狀態」可互換,及/或可有時被稱為「相對導電/較低阻抗狀態」。相似地,術語「相對絕緣狀態」及「相對較高阻抗狀態」本文可互換使用,及/或有時可被稱為相對「絕緣/較高阻抗狀態」。
在一個態樣中,相關電子材料在相對絕緣/較高阻抗狀態與相對導電/較低阻抗狀態之間之量子力學轉變可理解為術語莫特(Mott)轉變,其中相對導電/較低阻抗狀態係實質上與絕緣/較高阻抗狀態不相似。根據莫特轉變,若莫特轉變條件發生,則材料可從相對絕緣/較高阻抗狀態轉換為相對導電/較低阻抗狀態。莫特準則可由(nc )1/3 a≈0.26定義,其中nc 表示電子濃度,並且其中「a」表示波爾(Bohr)半徑。若達到臨限載流子濃度,使得莫特準則得以滿足,則認為莫特轉變發生。回應於莫特轉變發生,CEM元件之狀態從相對較高電阻/較高電容狀態(例如,絕緣/較高阻抗狀態)改變為實質上與較高電阻/較高電容狀態不相似之相對較低電阻/較低電容狀態(例如,導電/較低阻抗狀態)。
在另一態樣中,莫特轉變可由電子定位控制。例如,若定位載流子(諸如電子)時,則認為在載流子之間之強庫倫相互作用分割CEM頻帶而產生相對絕緣(相對較高阻抗)狀態。若不再定位電子,則弱庫倫相互作用可主導,此可引起頻帶分割移除,繼而可產生至金屬(導電)狀態(相對較低阻抗狀態)之轉變,該金屬狀態實質上與相對較高(絕緣)阻抗狀態不相似。在本文中參考第4A圖及第4B圖圖示並進一步描述從金屬至絕緣狀態之此轉變。
此外,在一實施例中,除電阻改變外,從相對絕緣/較高阻抗狀態轉換至實質上不相似且相對導電/較低阻抗狀態亦可產生電容改變。例如,CEM元件可呈現可變電阻連同可變電容性質。換言之,CEM元件之阻抗特性可包括電阻分量及電容分量。例如,在金屬狀態中,CEM元件可包含相對低之電場,該電場可近似為零,並由此可呈現實質上低電容,該電容可同樣近似為零。
相似地,在相對絕緣/較高阻抗狀態(其可由較高密度之束縛電子或相關電子產生)中,外部電場可能能夠穿透該CEM並且由此該CEM可至少部分基於儲存在該CEM中之額外電荷而呈現較高電容。因此例如,至少在特定實施例中,在CEM元件中從相對絕緣/較高阻抗狀態至實質上不相似且相對導電/較低阻抗狀態之轉變可導致電阻及電容之改變。此轉變可產生額外可量測之現象,且所請求標的不限於此方面。
在一實施例中,由CEM形成之元件可在構成元件之CEM之大部分體積中回應於莫特轉變呈現阻抗狀態之轉換。在一實施例中,CEM可形成「主體開關」。如本文所使用,術語「主體開關」指諸如回應於莫特轉變而轉換元件之阻抗狀態的CEM之至少大部分體積。例如,在一實施例中,元件之CEM之很大一部分可回應於莫特轉變從相對絕緣/較高阻抗狀態轉換至相對導電/較低阻抗狀態或從相對導電/較低阻抗狀態轉換至相對絕緣/較高阻抗狀態。在一實施例中,CEM可包含一或更多種過渡金屬、或更多種過渡金屬化合物、一或更多種過渡金屬氧化物(transition metal oxide; TMO)、一或更多種包含稀土元素之氧化物、週期表之一或更多種d區或f區元素之一或更多種氧化物、一或更多種稀土過渡金屬氧化物鈣鈦礦、釔、及/或鐿,儘管所請求標的之範疇不限於此方面。在一實施例中,CEM元件可包含選自包含鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔、及鋅(其可連接至陰離子,諸如氧或其他類型配位體)、或其組合之群組之一或更多種材料,儘管所請求標的之範疇不限於此方面。
第1A圖係由相關電子材料形成之元件的電流密度對電壓分佈之實施例100之圖解。例如,在「寫入操作」期間,至少部分基於施加至CEM元件之端子之電壓,可將CEM元件置於相對低阻抗狀態或相對高阻抗狀態。例如,施加電壓V 設定 及電流密度J 設定 可產生CEM元件至相對低阻抗記憶體狀態之轉變。相反地,施加電壓V 重置 及電流密度J 重置 可產生CEM元件至相對高阻抗記憶體狀態之轉變。如第1A圖所示,參考指示符110圖示可分離V 設定 V 重置 之電壓範圍。在將CEM元件置於高阻抗狀態或低阻抗狀態之後,可藉由施加電壓V 讀取 (例如,在讀取操作期間)及偵測於CEM元件之端子之電流或電流密度(例如,採用讀取窗口107)來偵測CEM元件之特定狀態。
根據一實施例,在第1A圖中表徵之CEM元件可包含任何過渡金屬氧化物(transition metal oxide; TMO),諸如,例如,鈣鈦礦、莫特絕緣體、電荷交換絕緣體、及/或安德森(Anderson)無序絕緣體。在特定實施方式中,CEM元件可由轉換材料形成,該等轉換材料為諸如氧化鎳、氧化鈷、氧化鐵、氧化釔、氧化釔鈦、及鈣鈦礦(諸如鉻摻雜之鈦酸鍶、鈦酸鑭)、及錳酸鹽族,該錳酸鹽族包括例如亞錳酸鐠鈣(praesydium calcium manganite)、及亞錳酸鐠鑭(praesydium calcium manganite)。特定言之,併入有具有不完全「d」及「f」軌道殼之元素的氧化物可呈現用於CEM元件中之充分阻抗轉換性質。在不偏離所請求標的的情況下,其他實施方式可採用其他過渡金屬化合物。
在一個態樣中,第1A圖之CEM元件可包含其他類型的過渡金屬氧化物可變阻抗材料,但應理解此等僅係例示性且並不意欲限制所請求標的。氧化鎳(NiO)揭示為一種特定TMO,其中氧包含主導配位體。因此,在此情境中,如本文所提及之「主導配位體」意謂在最高原子濃度之過渡金屬氧化物或其他類型過渡金屬、基於d區、或基於f區之CEM中出現之配位體。例如,在其中氧包含主導配位體之基於氧化鎳之CEM中,氧之原子濃度可超過(例如)約90.0%。然而,應理解,此僅係主導配位體之實例,並且所請求標的不限於此方面。
本文所論述之CEM可摻雜有「外來」或「可取代」配位體,例如,該等配位體可跨CEM膜建立及/或穩定可變阻抗性質。在此情境中,如本文所提及之「可取代」配位體意謂可取代在過渡金屬分子或其他類型過渡金屬、基於d區、或基於f區之CEM中之主導配位體之配位體。例如,在基於NiO之CEM中,羰基(CO)分子可取代氧原子,此導致在低阻抗狀態下操作之CEM之導電性增加。在另一實例中,在基於NiO之CEM中,氨(NH3 )分子可取代氧原子,此同樣導致在低阻抗狀態操作之CEM之導電性增加。至少在特定實施例中,可取代配位體之可能屬性可包括(例如)在構成CEM之分子之配位層中進行填充或代替空位(諸如氧空位)之額外功能。在此情境中,如本文所提及之「配位層」意謂在特定分子結構中之中心原子或離子,並且該等原子或分子直接結合至該中心原子或離子。「配位層」之非限制性實例在第3E圖中說明。
在此情境中,本文所提及之「CEM膜」意謂包含來自元素週期表(the Periodic Table of the Elements)之「d」族或「f」族之一或更多種元素之層。此等元素之屬性係部分填充之「d」或「f」原子軌域及此等元素形成具有主導配位體及可取代(例如,摻雜劑)配位體之配位層之能力。在此情境中,如本文所使用之術語「層」意謂可位於下層形成物(諸如基板)上或上方之材料片或材料塗層。例如,以原子層沉積製程之方式在下層基板上沉積之層可包含一定厚度之單種原子,包括分數埃(例如,0.6 Å)的厚度。然而,取決於例如用以製造包含CEM膜之膜的製程,一層涵蓋具有大於單種原子厚度之厚度的片或塗層。
在實施例中,認為(例如)使用可取代配位體代替或填充氧空位諸如回應於在相變記憶體元件中從結晶態至非晶態之改變或在另一實例中在電阻RAM(resistive RAM; RERAM)元件中絲極之奈米離子形成而減少CEM中絲極形成之出現。此外,認為(例如)使用可取代配位體代替或填充氧空位減少CEM中電子捕獲之發生率,此可操作以降低寄生元件電容並增加元件耐久性。然而,應理解,使用可取代配位體可影響CEM之其他態樣,並且所請求標的不限於此方面。在實施例中,可取代配位體可包含近似在0.1%與10.0%之範圍中之原子濃度。然而,應理解,上文提及之可取代配位體僅提供為實例,並且示例濃度僅提供為實例,並且所請求標的不限於此方面。
因此,在另一特定實例中,摻雜有可取代配位體之NiO可表示為NiO:Lx ,其中L可指示配位體元素或化合物,諸如羰基(CO)或氨(NH3 ),並且x可指示一個單位NiO之配位體單位之數量。可針對任何特定配位體及配位體與NiO或與任何其他過渡金屬化合物之任何特定組合,簡單地藉由平衡效價之來判定x值。除CO及NH3 外,可用作分子摻雜劑之其他可取代配位體可包括:亞硝醯基(NO)、三苯膦(PPH3 )、啡啉(C12 H8 N2 )、聯吡啶(C10 H8 N2 )、乙烯(C2 H4 )、乙二胺(C2 H4 (NH2 )2 )、乙腈(CH3 CN)、氟(F)、氯(Cl)、溴(Br)、碘、氰化物(CN)、硫(S)、硒(Se)、銻(Te)、及硫硒化物(Sx Se1-x )、硫氰化物(SCN)、及其他。
在另一實施例中,第1A圖之CEM元件可包含其他過渡金屬氧化物可變阻抗材料,諸如含氮配位體,但是應理解此等僅係例示性且並不意欲限制所請求標的。氧化鎳(NiO)揭示為一種特定TMO。本文所論述之NiO材料可摻雜有可取代含氮配位體,該等可取代含氮配位體可穩定化可變阻抗性質。特定言之,本文所揭示之NiO可變阻抗材料可包括Cx Hy Nz 形式(其中x≥0,y≥0,z≥0,並且其中至少x、y、或z包含>0的值)之含氮分子,諸如:氨(NH3 )、氰基(CN- )、疊氮離子(N3 - )、乙二胺(C2 H8 N2 )、鄰啡啉(1,10-啡啉)(C12 H8 N2 )、2,2’聯吡啶(C10 ,H8 N2 )、乙二胺((C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)、及氰硫化物,諸如硫氰酸根(NCS- )、亞硝鎓離子(NO)、異氰化物(具有官能團N≡C之RNC-有機化合物,其中有機片段(R)係藉由氮原子結合至異氰根基團)、烯烴、及炔烴,。本文所揭示之NiO可變阻抗材料可包括氮氧化物族(Nx Oy ,其中x及y包含整數,並且其中x≥0且y≥0及至少x或y包含>0的值)之成員,其可包括,例如,氧化氮(NO)、氧化亞氮(N2 O)、二氧化氮(NO2 )、或具有NO3 配位體之前驅物。在實施例中,金屬前驅物包含含氮配位體,諸如具有藉由平衡效價之NiO的配位體胺、醯胺、烷基醯胺含氮配位體。
根據第1A圖,若施加充分偏壓(例如,超過頻帶分割電位(U=電離-電子親和力),其將參考第4A圖及第4B圖進一步描述)並滿足先前提及之莫特條件(例如,注入電子電洞係與在轉換區域中電子群體相當之群體,例如),CEM元件可例如回應於莫特轉變而從相對低阻抗狀態轉變為相對高阻抗狀態。此可對應於第1A圖之電壓對電流密度分佈之點108。於此點、或適宜地靠近此點,電子不再被屏蔽並且變為定位在金屬離子附近。此相關性可導致強電子對電子相互作用電位,其可操作以分割該等頻帶,進而形成相對高阻抗材料。若CEM元件包含相對高阻抗狀態,則電流可藉由電子電洞傳輸產生。因此,若跨CEM元件之端子施加臨限電壓,則電子可越過金屬-絕緣體-金屬(metal-insulator-metal; MIM)元件之電位障上被注入MIM二極體中。在某些實施例中,於跨CEM元件之端子施加之臨限電位注入臨限電子電流可進行「設定」操作,該操作將CEM元件置於低阻抗狀態中。在低阻抗狀態中,電子增加可屏蔽輸入電子並移除電子定位,此舉可作用以瓦解頻帶分割電位,由此產生低阻抗狀態。
根據一實施例,CEM元件之電流可藉由外部施加「順應」條件來控制,該「順應」條件至少部分基於可在寫入操作期間限制之所施加外部電流判定,例如,用以將CEM元件置於相對高阻抗狀態中。在一些實施例中,此外部施加之順應電流亦可設定電流密度條件以供用於隨後的重置操作,從而將CEM元件置於相對高阻抗狀態中。如第1A圖之特定實施方式所示,電流密度J 順應 可在寫入操作期間於點116施加以將CEM元件置於相對低阻抗狀態中,並且可判定在隨後寫入操作中用於將CEM元件置於高阻抗狀態之順應條件。如第1A圖所示,可隨後於點108(此處外部施加J 順應 )藉由於電壓V 重置 下施加電流密度J 重置 J 順應 將CEM元件置於低阻抗狀態中。
在實施例中,順應可設定在CEM元件中可由用於莫特轉變之電洞「捕獲」之電子數量。換言之,在寫入操作中施加以將CEM元件置於相對低阻抗記憶體狀態中之電流可判定將注入CEM元件中以用於隨後將該CEM元件轉變為相對高阻抗記憶體狀態之電洞的數量。
如上文指出,重置條件可回應於於點108之莫特轉變而發生。如上文指出,此莫特轉變可在CEM元件中產生類似P型摻雜半導體的條件,其中電子濃度n 近似等於電子電洞濃度p ,或變得至少與電子電洞濃度p 相當。此條件可根據如下表達式(1)模型化:
Figure TW201800595AD00001
在表達式(1)中,λ TF 對應於托馬斯費米(Thomas Fermi)屏蔽長度,並且C 係常數。
根據一實施例,在第1A圖所示之電壓對電流密度分佈之區域104中電流或電流密度可回應於根據跨CEM元件之端子施加之電壓訊號的電洞注入而存在。在本文中,電洞注入可滿足關於當跨CEM元件之端子施加臨限電壓VMI 時於電流IMI 之低阻抗狀態至高阻抗狀態轉變的莫特轉變準則。此可根據如下表達式(2)模型化:
Figure TW201800595AD00002
其中Q(VMI ) 對應於注入之電荷(電洞或電子)並且係施加之電壓之函數。注入電子及/或電洞以實現莫特轉變可發生在頻帶之間並回應於臨限電壓VMI 、及臨限電流IMI 。藉由在表達式(2)中使電子濃度n 與電荷濃度等化以產生藉由根據表達式(1)藉由IMI 注入之電洞之莫特轉變,可根據如下表達式(3)模型化此臨限電壓VMI 對托馬斯費米屏蔽長度λ TF 之依賴性:
Figure TW201800595AD00003
其中ACEM 係CEM元件之橫截面積;並且J 重置 (VMI )可表示將於臨限電壓VMI 施加至CEM元件之穿過CEM元件之電流密度,其可將CEM元件置於相對高阻抗狀態中。
第1B圖係包含相關電子材料之轉換元件之實施例150之圖解及相關電子材料開關之等效電路之示意圖。如先前提及,相關電子元件,諸如CEM開關,CERAM陣列、或採用一或更多種相關電子材料之其他類型元件可包含可變或複雜阻抗元件,該元件可呈現可變電阻及可變電容兩種特性。換言之,當跨元件端子122及130量測時,CEM可變阻抗元件(諸如包含導電基板160、CEM 170、及導電覆蓋層180之元件)之阻抗特性可至少部分取決於該元件之電阻特性及電容特性。在一實施例中,可變阻抗元件之等效電路可包含與可變電容器(諸如可變電容器128)並聯之可變電阻器(諸如可變電阻器126)。當然,儘管可變電阻器126及可變電容器128在第1B圖中描繪為包括離散部件,可變阻抗元件(諸如實施例150之元件)可包含實質上同質CEM並且所請求標的不限於此方面。
下表1描繪示例性可變阻抗元件(諸如實施例150之元件)之示例真值表。
Figure TW201800595AD00004
表1-相關電子開關真值表
在一個實施例中,表1顯示可變阻抗元件(諸如實施例150之元件)之電阻可作為至少部分取決於跨CEM元件施加之電壓之函數,在低阻抗狀態與實質上不相似之高阻抗狀態之間轉變。在一實施例中,於低阻抗狀態呈現之阻抗可近似在低於在高阻抗狀態中呈現之阻抗10.0至100,000.0倍之範圍中。在其他實施例中,於低阻抗狀態呈現之阻抗可例如近似在低於在高阻抗狀態中呈現之阻抗5.0至10.0倍之範圍中。然而,應注意,所請求標的不限於在高阻抗狀態與低阻抗狀態之間的任何特定阻抗比率。表1顯示可變阻抗元件(諸如實施例150之元件)之電容可在較低電容狀態與較高電容狀態之間轉變,在示例性實施例中較低電容狀態可包含近似零(或非常低)之電容,較高電容狀態係至少部分跨CEM元件施加之電壓之函數。
根據一實施例,可用以形成CEM開關之CEM元件、CERAM記憶體元件、或包含一或更多種相關電子材料之各種其他電子元件可諸如藉由從相對高阻抗狀態之轉變(例如,經由注入足夠量電子以滿足莫特轉變準則)而被置於相對低阻抗記憶體狀態中。在將CEM元件轉變至相對低阻抗狀態時,若注入足夠電子並且跨CEM元件之端子之電位克服臨限轉換電位(例如,V 設定 ),則注入之電子可開始屏蔽。如先前提及,屏蔽可操作以不定位雙佔據電子以瓦解頻帶分割電位(U),由此產生相對低阻抗狀態。
在特定實施例中,CEM元件之阻抗狀態之改變(諸如從低阻抗狀態改變為實質上不相似之高阻抗狀態)例如可藉由包含過渡金屬、過渡金屬氧化物(諸如Nix Oy ,其中下標「x」及「y」包含整數)、d區金屬、或f區金屬之材料之電子「給予」及「逆給予」來產生。在此情境中,如本文所述使用之術語,電子「給予」,如參考第3A圖至第3D圖更為詳細地描述,意謂藉由配位層之相鄰分子(例如,包含過渡金屬、過渡金屬氧化物、D區金屬或F區金屬、或其組合)將一或更多個電子供應至過渡金屬、過渡金屬氧化物、d區金屬或f區金屬、或其任何組合。如本文所使用之術語,「逆給予」電子(亦參考第3A圖至第3D圖更為詳細地描述)指藉由配位層之相鄰分子(例如,包含主導或可取代配位體)接受一或更多個電子。給予及逆給予電子可允許過渡金屬、過渡金屬化合物、過渡金屬氧化物、d區金屬或f區金屬、或其組合維持電離狀態,該狀態允許在施加之電壓的影響下控制阻抗。在某些實施例中,例如,可回應於使用含碳摻雜劑(諸如羰基(CO))或含氮摻雜劑(諸如氨(NH3 )、乙二胺(C2 H8 N2 )、或氮氧化物族(Nx Oy )之成員)增強在CEM中之給予及逆給予,例如,此舉可允許CEM呈現其中電子係可控並且(例如)在操作包含CEM之元件或電路期間可逆地被給予過渡金屬或過渡金屬氧化物(諸如鎳)之導電頻帶之性質。在實施例中,例如,在氧化鎳材料(例如,NiO:CO或NiO:NH3 )中,給予可逆轉,由此允許在元件操作期間氧化鎳材料從呈現高阻抗性質轉變為呈現低阻抗性質。
因此,在此情境中,給予/逆給予材料指至少部分基於施加之電壓之影響呈現阻抗轉換性質,諸如從第一阻抗狀態轉換至實質上不相似之第二阻抗狀態(例如,從相對低阻抗狀態至相對高阻抗狀態,或反之亦然),以控制將電子給予材料之導電頻帶及自材料之導電頻帶逆轉電子給予(逆給予)之材料。
如參考第4A圖及第4B圖更為詳細描述,藉由電子給予之方式,若過渡金屬(諸如鎳),例如,被置於氧化狀態2+(例如,在材料諸如NiO:CO或NiO:NH3 中之Ni2+ ),則包含過渡金屬、過渡金屬化合物、或過渡金屬氧化物之CEM開關可呈現低阻抗/低電容性質。相反地,若過渡金屬(諸如Ni),例如,被置於氧化狀態1+或3+,則電子給予可逆轉。由此,在操作CEM元件期間,逆給予可導致實質上根據如下表達式(4)之「歧化(disproportionation)」,其可包含實質上同時之氧化及還原反應:
Figure TW201800595AD00005
在此情形中,此歧化指如表達式(4)所示之鎳離子如Ni1+ +Ni3+ 的形成,該形成可在操作CEM元件期間產生(例如)相對高阻抗狀態。電子給予可引起實質上根據如下表達式(5)的表達式(4)之歧化反應逆轉:
Figure TW201800595AD00006
在此情境中,如本文所提及之「分子摻雜劑」意謂實現局部(諸如在CEM之配位層中)電子給予/逆給予至/自包含CEM之過渡金屬、過渡金屬氧化物、基於d區、或基於f區之金屬的原子或分子種類。因此,在配位層中,從分子摻雜劑至金屬之電子給予可產生CEM之低阻抗狀態。另外,在配位層中,從金屬至分子摻雜劑之電子逆給予可產生CEM之高阻抗狀態。在一實施例中,「分子摻雜劑」諸如含碳配位體(例如,CO)或含氮配位體(例如,NH3 )可允許在操作CEM元件期間共用電子以產生表達式(4)及(5)之歧化及其逆轉。
如參考第3A圖至第3D圖所描述,包括某些分子(諸如CO及NH3 )之一類分子摻雜劑局部作用至配位層或在配位層中以自(例如)σ鍵給予電子。在一實施例中,此σ鍵可在碳與氧原子之間形成並且可自金屬原子之π鍵逆給予電子。分子摻雜劑另外涵蓋局部操作至CEM之配位層以給予/逆給予電子的某些單一原子種類,諸如鹵化物(例如,Cl、Br、F、及等等)。在分子摻雜之CEM中電子給予操作以減少在配位層中金屬原子之導電帶與價能帶之間之能隙,而在分子摻雜之CEM中電子逆給予可操作以增加在配位層中金屬離子之導電帶及價能帶之間之能量。單一原子分子摻雜劑之示例性理論操作參考第4A圖至第4B圖描述。
在此情境中,如本文所提及之「σ鍵」意謂藉由原子軌域之軸向重疊形成之共價化學鍵。在CO分子中,例如,σ鍵指可在碳與氧原子之間「共用」的電子。然而,應理解,此僅係σ鍵之實例,並且所請求標的不限於此方面。亦在此情境中,如本文所提及之「π鍵」意謂獲自藉由涉及原子之原子軌域之面對面重疊之分子軌域之形成的共價鍵。在CO分子中,例如,π鍵指CO分子之面對面軌道,諸如由第3A圖至第3B圖之322及324給出。然而,應理解,此僅係π鍵之實例,並且所請求標的不限於此方面。
應理解,CO、NH3 、Cl、Br、及F僅係分子摻雜劑之實例,並且其他類型分子摻雜劑諸如氰基(CN- )、疊氮離子(N3 - )、乙二胺(C2 H8 N2 )、鄰啡啉(1,10-啡啉)(C12 H8 N2 )、2,2’聯吡啶(C10 ,H8 N2 )、乙二胺((C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)、及氰硫化物可相似地提供電子給予/逆給予以產生在低阻抗狀態及高阻抗狀態中之CEM操作,並且所請求標的不限於此方面。
在實施例中,分子摻雜劑諸如羰基(以形成NiO:CO)及氨(以形成NiO:NH3 )之濃度,例如,可從近似在0.1%至10.0%之原子百分比之範圍中的值變化。此等濃度可影響如第1A圖所示之V 重置 V 設定 ,其可根據條件V 設定 V 重置 近似在0.1 V至10.0 V之範圍中變化。例如,在一個可能實施例中,V 重置 可於近似在0.1 V至1.0 V範圍中之電壓發生,並且V 設定 可於近似在1.0 V至2.0 V之範圍中之電壓發生,例如。然而,應注意,V 設定 V 重置 之變化可至少部分基於各種因素發生,諸如給予/逆給予材料(諸如NiO:CO或NiO:NH3 及在CEM元件中存在之其他材料)之原子濃度以及其他製程變化,並且所請求標的不限於此方面。
在某些實施例中,原子層沉積(atomic layer deposition; ALD)可用以形成或用以製造包含NiO材料之膜,諸如NiO:CO或NiO:NH3 ,以允許在電路環境中操作CEM元件期間給予電子,例如,進而引起低阻抗/低電容狀態。亦在電路環境中操作期間,例如,可逆轉電子給予以便引起實質上不相似之阻抗狀態,諸如高阻抗狀態,例如。在特定實施例中,原子層沉積可採用兩種或兩種以上前驅物以將(例如)NiO:CO或NiO:NH3 ,或其他過渡金屬氧化物、過渡金屬、或其組合之組分沉積至導電基板上。在一實施例中,可採用獨立之前驅物分子(AX及BY)沉積CEM元件層,根據如下之表達式(6a): AX(氣體) +BY(氣體) =AB(固體) +XY(氣體) (6a)
其中表達式(6a)之「A」對應於過渡金屬、過渡金屬化合物、過渡金屬氧化物、或其任何組合。在實施例中,過渡金屬氧化物可包含鎳,但可包含其他過渡金屬、過渡金屬化合物、及/或過渡金屬氧化物,諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔、及鋅(其可連接至陰離子,諸如氧或其他類型配位體)、或其組合,儘管所請求標的不限於在此方面中之範疇。在特定實施例中,亦可採用包含超過一種過渡金屬氧化物之化合物,諸如鈦酸釔(YTiO3 )。
在實施例中,表達式(6a)之「X」可包含配位體(諸如有機配位體),包含脒基(AMD)、二環戊二烯基(Cp)2 、二乙基環戊二烯基(EtCp)2 、雙(2,2,6,6-四甲基庚烷-3,5-二酮基)((thd)2 )、乙醯基丙酮酸鹽(acac)、雙(甲基環戊二烯基)((CH3 C5 H4 )2 )、二甲基乙二醛肟鹽(dmg)2 、2-胺基-戊-2-烯-4-酮基(apo)2 、(dmamb)2 (其中dmamb=1-二甲基胺基-2-甲基-2-丁醇鹽)、(dmamp)2 (其中dmamp=1-二甲基胺基-2-甲基-2-丙醇鹽)、雙(五甲基環戊二烯基)(C5 (CH3 )5 )2 及羰基(CO)4 。由此,在一些實施例中,基於鎳之前驅物AX可僅舉例而言包含,例如,脒基鎳(Ni(AMD))、二環戊二烯基鎳(Ni(Cp)2 )、二乙基環戊二烯基鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚-3,5-二酮基)Ni(II)(Ni(thd)2 )、乙醯基丙酮酸鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 、二甲基乙二醛肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮基鎳(Ni(apo)2 )、Ni(dmamb)2 (其中dmamb=1-二甲基胺基-2-甲基-2-丁醇鹽)、Ni(dmamp)2 (其中dmamp=1-二甲基胺基-2-甲基-2-丙醇鹽)、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 )、及羰基鎳(Ni(CO)4 )。在表達式(6a)中,前驅物「XY」可僅舉例而言包含氧化劑,諸如氧(O2 )、臭氧(O3 )、氧化氮(NO)、過氧化氫(H2 O2 )。在如本文將進一步描述之其他實施例中,電漿可與氧化劑一起用於形成氧基。
然而,在特定實施例中,除前驅物AX及BY之外,包含電子給予/逆給予材料之摻雜劑可用於形成CEM元件層。可與前驅物AX共同流動之包含電子給予/逆給予材料之額外摻雜劑配位體可允許實質上根據如下之表達式(6b)形成給予/逆給予化合物。在實施例中,可採用包含給予/逆給予材料之摻雜劑,諸如氨(NH3 )、甲烷(CH4 )、一氧化碳(CO)、或其他材料,如可採用包含碳或氮之其他配位體或包含上文列出之給予/逆給予材料之其他摻雜劑。因此,表達式(6a)可經修改以包括實質上根據如下之表達式(6b)的包含給予/逆給予材料之額外摻雜劑配位體: AX(氣體) +(NH3 或包含氮之其他配位體)+BY(氣體) =AB:NH3 (固體) +XY(氣體) (6b)
應注意,表達式(6a)及(6b)之前驅物(諸如AX、BY、及NH3 )(或包含氮之其他配位體)之濃度(諸如原子濃度)可經調節以便產生在製造之CEM元件中包含給予/逆給予材料的基於氮或基於碳之摻雜劑分子之最終原子濃度,諸如呈包含在近似0.1%與10.0%之間之濃度的氨(NH3 )或羰基(CO)之形式。然而,所請求標的不必限制於上文提及之前驅物及/或原子濃度。而是,所請求標的意欲涵蓋用於CEM元件製造中之原子層沉積、化學氣相沉積、電漿化學氣相沉積、濺鍍沉積、物理氣相沉積、熱線化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速熱化學氣相沉積、旋塗沉積、或類似者的全部此等前驅物。在表達式(6a)及(6b)中,「BY」可僅舉例而言包含氧化劑,諸如氧(O2 )、臭氧(O3 )、氧化氮(NO)、過氧化氫(H2 O2 )。在其他實施例中,電漿可與氧化劑(BY)一起用以形成氧基。同樣,電漿可與包含給予/逆給予材料之摻雜種類一起形成活化種類,進而控制CEM之摻雜濃度。
在特定實施例中,諸如採用原子層沉積之實施例,可在加熱腔室中將基板曝露於前驅物,諸如AX及BY,以及包含電子給予/逆給予材料之摻雜劑(諸如氨或包含金屬-氮鍵之其他配位體,包括,例如,醯胺鎳、醯亞胺鎳、脒基鎳、或其組合),該加熱腔室可達到(例如)近似在20.0℃至1000.0℃之範圍中之溫度,例如,或在某些實施例中在近似在20.0℃與500.0℃之範圍中之溫度之間。在其中(例如)進行NiO:NH3 之原子層沉積的一個特定實施例中,可採用近似在20.0℃與400.0℃之範圍中的腔室溫度範圍。回應於曝露至前驅物氣體(例如,AX、BY、NH3 、或包含氮之其他配位體),此等氣體可從加熱腔室中吹掃近似在0.5秒至180.0秒之範圍中之持續時間。然而,應注意,此等僅係腔室溫度及/或時間之潛在適宜範圍之實例並且所請求標的不限於此方面。
在某些實施例中,採用原子層沉積之單一二前驅物循環(例如,AX及BY,如參考表達式6(a)所描述)或單一三前驅物循環(例如,AX、NH3 、CH4 、或包含氮、碳或包含電子給予/逆給予材料之其他摻雜劑之配位體、及BY,如參考表達式6(b)所描述)可產生包含近似每循環在0.6 Å至5.0 Å範圍中之厚度的CEM元件層。由此,在一實施例中,為了採用其中層包含近似0.6 Å厚度之原子層沉積製程形成包含近似500.0 Å厚度之CEM元件膜,可採用(例如)800至900次循環。在另一實施例中,例如,採用其中層包含近似5.0 Å之原子層沉積製程,100次二前驅物循環。應注意,原子層沉積可用以形成具有其他厚度之CEM元件膜,諸如近似在1.5 nm與150.0 nm之範圍中的厚度,例如,並且所請求標的不限於此方面。
在特定實施例中,回應於原子層沉積之一或更多次二前驅物循環(例如,AX及BY)、或三前驅物循環(AX、NH3 、CH4 或包含氮、碳或包含給予/逆給予材料之其他摻雜劑之其他配位體及BY),CEM元件膜可經歷原位退火,其在CEM元件膜中可允許改良膜性質或可用以併入有包含電子給予/逆給予材料之摻雜劑,諸如呈羰基或氨之形式。在某些實施例中,可將腔室加熱至近似在20.0℃至1000.0℃之範圍中的溫度。然而,在其他實施例中,可採用近似在100.0℃至800.0℃之範圍中的腔室溫度進行原位退火。原位退火次數可從近似在1.0秒至5.0小時之範圍中的持續時間變化。在特定實施例中,退火時間可在更狹窄之範圍內變化,諸如,例如,從近似0.5分鐘至近似180.0分鐘,例如,並且所請求標的不限於此等方面。
在特定實施例中,根據上文所述之製程製造之CEM元件可呈現「天生」性質,其中元件在製造元件之後即刻呈現相對低阻抗(相對高導電性)。由此,若將CEM元件整合至較大電子環境中,例如,於初始活化施加至CEM元件之相對小電壓可允許穿過CEM元件之相對高電流,如第1A圖之區域104所示。例如,如在本文中先前所描述,在至少一個可能實施例中,V 重置 可發生於近似在0.1 V至1.0 V之範圍中的電壓,並且V 設定 可發生於近似在1.0 V至2.0 V之範圍中的電壓,例如。由此,在近似2.0 V或更低之範圍中操作之電氣轉換電壓可允許記憶體電路(例如)寫入CERAM記憶體元件、自CERAM記憶體元件讀取、或改變CERAM開關之狀態,例如。在實施例中,此相對低電壓慚怍可降低複雜性、成本,並且可提供優於競爭性記憶體及/或轉換元件技術之其他優點。
第2圖係在過渡金屬氧化物膜中之導電材料之間形成的包含絲極之轉換元件之實施例的圖解。導電基板(諸如導電基板210),例如,可包含在層中製造之基於鈦及/或含鈦之基板,諸如氮化鈦(TiN),例如,用於CERAM轉換元件中或用於任何其他類型基於CEM之元件中。在其他實施例中,導電基板210可包含其他類型導電材料,諸如氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥、或其任何組合。在其他實施例中,導電基板210可包含在層中形成之基於鉭及/或含鉭之材料,諸如氮化鉭(TaN),用於CERAM元件中或用於任何其他類型基於CEM之元件中並且所請求標的不限於此方面。在實施例中,例如,可採用前驅物諸如五二甲基醯胺基鉭(pentakisdimethylamido tantalum; PDMAT)形成TaN。
在其他實施例中,導電基板210可包含在層中形成之基於鎢及/或含鎢之材料,諸如氮化鎢(WN),例如,用於CERAM元件或其他類型基於CEM之元件。在實施例中,例如,可採用前驅物(諸如六羰基鎢(W(CO)6 )及/或環戊二烯基鎢(II)三羰基氫化物)形成WN基板。在另一實施例中,可採用三羰基三胺鎢((NH3 )3 W(CO)3 )及/或五羰基甲基丁基異腈鎢(W(CO)5 (C5 H11 NC)形成WN基板,或,例如。導電覆蓋層240可包含相似於包含導電基板210之材料的一或更多種材料,例如,或可包含完全不同之材料,並且所請求標的不限於此方面。
在特定實施例中,回應於施加在特定範圍內之電壓,絲極230可在導電基板210與導電覆蓋層240之間形成。在某些實施例中,絲極可表示在導電基板210與導電覆蓋層240之間的低電阻結晶路徑。如先前所述,絲極形成可包含一或更多個奈米離子氧化還原(redox)反應,其中過渡金屬氧化物膜可例如變得氧化。在其他實施例中,絲極形成可藉由採用空位離子擴散製程之離子傳輸產生。
然而,儘管在過渡金屬氧化物膜220中之絲極230之形成可允許元件回應於施加近似在3.0 V或更低之範圍中的電壓位準進行轉換操作,例如,絲極形成可避免或阻止轉換元件根據量子力學相關電子現象操作。例如,絲極形成可允許寄生電荷在由過渡金屬氧化物膜構造之元件中聚積,其可引起增加之寄生元件電容。由此,經由增加之寄生電容,CEM元件之高頻率操作可減少。
由此,在某些實施例中,可有利地減少或消除導電絲極形成以便允許低阻抗、低電容、在導電基板210與導電覆蓋層240之間流動之電流路徑。在由(例如)過渡金屬氧化物形成之CEM元件中避免絲極形成亦可保持CEM元件之「天生」性質,其指CEM元件回應於製造該元件呈現相對低阻抗(相對高導電性)之能力。
第3A圖至第3D圖係根據一實施例描繪在CEM中經由金屬羰基分子之σ及π鍵進行的電子給予及逆給予之圖解。如先前所描述,CEM元件之阻抗狀態改變(此改變從低阻抗狀態至高阻抗狀態),例如,可藉由給予/逆給予電子至或自配位體及金屬原子(諸如Ni)產生。在特定實施例中,諸如參考第3A圖至第3D圖所描述,發生在第一方向(諸如從配位體分子至金屬原子)中之電子給予可經由σ鍵達成,其可涉及(例如)在包含NiO:CO之CEM中羰基配位體之較高(或甚至最高)佔據分子軌域。發生在第二方向(諸如從金屬原子至配位體分子)中之電子逆給予可經由π鍵達成,其可表示(例如)羰基配位體之最低未佔據分子軌域。
為說明電子給予/逆給予,實施例300(第3A圖)表示可至少在特定實施例中用作CEM(諸如包含氧化鎳(NiO)之CEM)之可取代配位體的羰基(CO)分子以例如形成NiO:CO。在第3A圖之實施例中,σ鍵310可表示允許一或更多個電子在朝向CEM之金屬離子(諸如,例如,NiO)之方向中從CO配位體遷移的結合電子軌域。在實施例320中(第3B圖),例如,π鍵322及324包含表示CO配位體之最低未佔據分子軌域之抗結合軌域。針對CO配位體之特定實例,π鍵322及324可接受來自(例如)金屬原子(諸如Ni)之「d」軌域的電子。
在實施例340中(第3C圖),圖示出在包含NiO:CO之CEM中可包含(例如)Ni之金屬原子接受來自羰基配位體之σ鍵之電子。在一實施例中,從羰基配位體之σ鍵結受之電子可補充(例如)Ni原子之「d」軌域,其可將該原子置於氧化狀態2+(例如,在諸如NiO:CO或NiO:NH3 之材料中之Ni2+ )。由此,用以產生CEM元件至相對導電狀態之轉變的電子給予可實質上根據如下之表達式(7)總結:
Figure TW201800595AD00007
在實施例360中(第3D圖),圖示出在包含NiO:CO之CEM中可包含(例如)Ni之金屬原子逆轉其中自Ni原子之「d」軌域335及337逆給予電子的逆給予製程(由第3C圖及第3D圖之M表示)。針對NiO:CO複合物之特定實例,如第3D圖所示,將來自「d」軌域之電子給予CO分子之較低(或甚至最低)未佔據分子軌域(π鍵)。如本文關於表達式(4)所描述,逆給予可導致歧化,其可包含實質上根據表達式(8)(其與表達式(4)相同)的同時之氧化及還原。
Figure TW201800595AD00008
在此實例中,此歧化指如表達式(8)所示之鎳離子形成如Ni1+ +Ni3+ ,該形成可在操作CEM元件期間產生(例如)相對高阻抗狀態。
第3E圖根據一實施例圖示在相關電子材料中包含呈氧空位形式之缺陷的代表性NiO複合物380,該缺陷可由第3A圖至第3D圖之羰基分子修復。在特定實施例中,NiO複合物385可表示Ni原子390及391之配位層。如先前提及,可包括氧空位395之此等缺陷可在CEM材料中產生電子給予及逆給予之降低。繼而,在CEM材料中電子給予及逆給予降低可引起基於CEM之元件之導電性降低、在基於CEM之元件中電荷儲存增加(其可增加寄生電容,並因此降低高頻轉換效能)、及/或可影響基於CEM之元件的其他效能態樣,並且所請求標的不限於此方面。
因此,在第3E圖之實施例中,在NiO複合物385中之缺陷(諸如氧空位395),例如,可藉由CO配位體397或NH3 配位體398修復,該等配位體可操作為可填充氧空位395之可取代配位體。可採用(例如)退火步驟將CO配位體397或NH3 配位體398引入CEM膜中,例如,在該退火步驟中在腔室中將包含NiO之CEM膜於近似在100℃至800℃之範圍中的溫度曝露至氣體CO(或氣體NH3 )。在特定實施例中,可取代配位體(諸如CO配位體397及NH3 配位體398),例如,可操作以調節配位層之局部陰電性,其可促進電子給予/逆給予。由此,存在可取代配位體(諸如CO配位體397及NH3 配位體398),例如,可操作以降低在形成CEM之配位層中之缺陷濃度。在實施例中,藉由促進電子給予/逆給予之方式降低在形成CEM之配位層中缺陷之濃度可引起增加之導電性、降低之電容、及/或產生基於CEM之元件之額外效能增強。另外,藉由促進電子給予/逆給予之方式,可抑制其中導電絲極可在過渡金屬氧化物膜中形成之奈米離子絲極形成之出現。
第4A圖至第4B圖係根據一實施例描繪包含氧作為主導配位體之基於鎳之CEM中能量對能態密度之圖。在實施例400中(第4B圖中),可被稱為上哈巴德(Hubbard)帶之空導電帶410位於僅輕微高於費米能階。可被稱為下哈巴德帶之價能帶420位於輕微低於費米能階。指示電子可相對容易地在CEM之導電帶與價能帶之間移動的第4A圖之能量對能態密度圖(例如)對應於可在導電(例如,金屬)狀態中操作之CEM。在一特定實例中,第4A圖之能量對能態密度圖可對應於低阻抗(導電)狀態,其中電子給予/逆給予係普遍的。針對採用羰基及/或氨作為可取代配位體(NiO:CO及NiO:NH3 )的包含Ni之基於CEM之材料的實例(諸如NiO),第4A圖之能量對能態密度圖可指示其中Ni原子之「3d」軌域包括8個電子並且Ni包含氧化數2+的條件。此關係可在如下之表達式(9)中總結:
Figure TW201800595AD00009
另外,在特定實施例中,NiO可操作為P型CEM元件,其可操作以在第4A圖中驅動費米能階向下,諸如在價能帶420之方向中。在此情境中,如本文所提及之「P型摻雜之CEM」意謂包含特定分子摻雜劑之第一類型CEM,若在低阻抗狀態中操作CEM,則該分子摻雜劑相對於未摻雜之CEM呈現增加之導電性。引入可取代配位體(諸如CO及NH3 )可操作以增強NiO CEM之P型性質。由此,至少在特定實施例中,CEM之P型操作之屬性可包括藉由控制在CEM中P型摻雜劑之原子濃度特製或定制在低阻抗狀態中操作之CEM之導電性能力。在特定實施例中,P型摻雜劑之增加之原子濃度可產生CEM之增加之導電性,儘管所請求標的不限於此方面。
在實施例450中(第4B圖),在某些實施例中,可表示在電離能量與電子親和性之間之區別的頻帶分割電位(U)分離導電帶460與價能帶470。由此,指示可限制電子在CEM之導電帶與價能帶之間移動的第4B圖之能量對能態密度圖對應於可在絕緣(高阻抗)狀態中操作之CEM。針對採用羰基及/或氨作為可取代配位體(NiO:CO及NiO:NH3 )的包含Ni之基於CEM之材料之實例(諸如NiO),第4A圖之能量對能態密度圖可指示其中Ni原子之第一「3d」軌域包括7個電子而Ni之第二「3d」軌域包括9個電子之條件。在此實例中,配位層之相鄰Ni原子之氧化數(諸如在第3E圖之NiO複合物385中)可例如不等於另一者,諸如N1+ 及Ni3+ ,並且Ni可包含氧化數2+。此關係可在如下之表達式(10)中總結:
Figure TW201800595AD00010
第5圖係用於製造相關電子材料之製程之實施例500的流程圖。諸如在第5圖及本文所述之其他圖中所描述的示例實施方式可包括除圖示及描述之彼等外的方塊、較少方塊、或以不同於可識別之順序發生之方塊、或其任何組合。該方法可於方塊510開始,其可包含在腔室中在基板上形成一或更多層CEM。一或更多層CEM可由過渡金屬及主導配位體形成。一或更多層CEM可在形成CEM之配位層中具有一定濃度之缺陷。該方法可於方塊520繼續,其可包含將一或更多個CEM曝露於包含可取代配位體之分子摻雜劑以形成P型CEM。該可取代配位體可操作以降低在形成該CEM之配位層中的缺陷濃度,其中在配位層中缺陷濃度之降低抑制在一或更多層CEM中之導電絲極形成。
如本文先前所描述,分子摻雜劑(諸如羰基(CO))可允許在操作CEM元件期間共用電子以便引起表達式(4)之歧化反應或其實質上根據表達式(5)之逆轉。由此,使用羰基作為分子摻雜劑,第6A圖係根據一實施例601用於製造相關電子元件材料之方法之流程圖。諸如第6A圖、第6B圖、及第6C圖所描述之示例實施方式(例如)可包括除圖示及描述之彼等外的方塊、較少方塊、或以不同於可識別之順序發生之方塊、或其任何組合。在一實施例中,一種方法可包括方塊610、630、及650,例如。第6A圖之方法可根據本文先前所描述之原子層沉積之一般描述。第6A圖之方法可於方塊610開始,其可包含在加熱腔室中將基板(例如)曝露至呈氣體狀態之第一前驅物(例如,「AX」),其中第一前驅物包含過渡金屬氧化物、過渡金屬、過渡金屬化合物或其任何組合及第一配位體。在一個實例中,如於方塊610所提及,可採用環戊二烯基鎳(Ni(Cp)2 ),其中Ni表示過渡金屬且CP表示配位體。
該方法可於方塊620繼續,其可包含藉由使用惰性氣體或抽氣或其組合移除前驅物AX及AX之副產物。該方法可於方塊630繼續,其可包含將該基板曝露至呈氣體狀態之第二前驅物(例如,BY),其中第二前驅物包含氧化物以便形成CEM元件之膜之第一層。該方法可於方塊640繼續,其可包含經由使用惰性氣體或抽氣或組合移除前驅物BY及BY之副產物。該方法可於方塊650繼續,其可包含使用中間吹掃及/或抽氣步驟重複將該基板曝露至第一及第二前驅物以便形成額外層之膜,直至相關電子材料可能能夠呈現至少5.0:1.0之第一阻抗狀態比第二阻抗狀態之比率。
第6B圖係根據一實施例602用於製造相關電子元件材料之方法之流程圖。第6B圖之方法可根據化學氣相沉積或CVD或CVD之變型(諸如電漿增強CVD)及其他之一般描述。在第6B圖中,諸如於方塊660,可在壓力及溫度條件下將基板同時曝露於前驅物AX及BY以促進對應於CEM之AB形成。可採用額外方法以產生CEM形成,諸如作為CVD形式之實例施加直接或遠端電漿、使用熱線以部分分解前驅物、或雷射以增強反應。CVD膜製程及/或變型可用於期間或在如可由CVD領域一般技藝人士所判定之條件下,直至(例如)相關電子材料具有適當厚度並且呈現適當性質,諸如電氣性質,諸如至少5.0:1.0之第一阻抗狀態比第二阻抗狀態之比率。
第6C圖係根據一實施例603用於製造相關電子元件材料之方法之流程圖。第6C圖之方法可根據物理氣相沉積或PVD或濺鍍氣相沉積或此等及/或相關方法之變型之一般描述。在第6C圖中,於方塊671,可在腔室中將基板(例如)曝露至在溫度及壓力之特定條件下具有「視線」之前驅物衝擊流以促進包含材料AB之CEM之形成。前驅物之來源可係(例如)來自分離「靶」之AB或A及B,其中沉積使用物理或熱或藉由其他方式從由材料A或B或AB構成之靶移除(濺鍍)並且在基板之「視線」中的原子或分子氣流產生。在一實施方式中,可採用製程腔室,其中在該製程腔室壓力內之壓力包含足夠低之值,諸如接近較低臨限之壓力值、或低於臨限之壓力值,使得原子或分子或A或B或AB之平均自由路徑係近似或超過從靶至基板之距離。AB(或A或B)或二者之氣流可結合以在基板上形成AB,歸因於可由PVD及濺鍍沉積領域一般技藝人士控制之反應腔室壓力、基板溫度及其他性質之條件。在PVD或濺鍍沉積之其他實施例中,周圍環境可係用於濺鍍之鎳之反應以形成摻雜有碳或CO(例如共同濺鍍之碳)之NiO的來源諸如BY或例如O2 環境。PVD膜及其變化可繼續需要之時間並在如可由PVD領域一般技藝人士所判定之條件下,直至沉積能夠呈現至少5.0:1.0之第一阻抗狀態比第二阻抗狀態之比率的厚度及性質之相關電子材料。
該方法可於方塊672繼續,至少在一些實施例中,其中金屬(諸如鎳)可自靶濺鍍並且過渡金屬氧化物可在後續氧化製程中形成。該方法可於方塊673繼續,至少在一些實施例中,其中金屬或金屬氧化物可在具有或不具有相當大部分氧之包含氣體碳之腔室中濺鍍。
如上文提及,參考第6A圖之方塊610,Ni(Cp)2 指示為在CEM膜形成中採用之過渡金屬及配位體之一個可能實例。因此,第7圖係雙(環戊二烯基)分子(Ni(C5 H5 )2 )之圖,該分子可用作根據一實施例在製造相關電子材料元件中採用之呈氣體形式之示例性前驅物。在實施例中,Ni(C5 H5 )2 可用作根據一實施例700在製造相關電子材料中採用之呈氣體形式之前驅物。如第7圖所示,已將在二環戊二烯基鎳分子之中心附近的鎳原子置於電離狀態+2以形成Ni2+ 離子。在第7圖之示例性分子中,額外電子在二環戊二烯基((Cp)2 )分子之環戊二烯基(Cp)部分之左上及右下CH- 位點存在。第7圖另外說明圖示鍵結至二環戊二烯基分子之五邊型單體之鎳的簡寫記號。
第8A圖至第8D圖根據一實施例圖示在製造包含CEM之基於NiO之膜的方法中採用之子製程。第8A圖至第8D圖之子製程可對應於採用表達式(6)之前驅物AX及BY以將NiO:CO之組分沉積至導電基板上的原子層沉積製程。在實施例中,導電基板可包含電極材料,該電極材料包含與在導電基板210之構造中採用之彼等相似的材料,如本文參考第2圖所描述。然而,可採用具有適當材料取代之第8A圖至第8D圖之子製程以製造包含CEM之膜,其採用其他過渡金屬、過渡金屬氧化物、過渡金屬化合物或其組合,並且所請求標的不限於此方面。
如第8A圖所示,(實施例800)可將基板(諸如基板850)曝露至第一氣體前驅物(諸如表達式(6a)之前驅物AX,諸如包含二環戊二烯基鎳(Ni(Cp)2 )之氣體前驅物)近似在0.5秒至180.0秒範圍中之持續時間。如先前所描述,第一氣體前驅物之濃度(諸如原子濃度)以及曝露時間可經調節以便產生在近似0.1%與10.0%之間的碳(諸如呈羰基之形式)之最終原子濃度,例如。如第8A圖所示,將基板曝露至氣體(Ni(Cp)2 )可導致(Ni(Cp)2 )分子或(Ni(Cp))附接於基板850之表面之各個位置。沉積可在加熱腔室中發生,該加熱腔室可保持(例如)近似在20.0℃至400.0℃範圍中之溫度。然而,應注意,額外溫度範圍諸如包含小於近似20.0℃並且大於近似400.0℃之溫度範圍係可能的,並且所請求標的不限於此方面。
如第8B圖所示,(實施例810)在將導電基板(諸如導電基板850)曝露至氣體前驅物(諸如包含(Ni(Cp)2 )之氣體前驅物)之後,可吹掃該腔室之餘留之氣體Ni(Cp)2 及/或Cp配位體。在一實施例中,針對包含(Ni(Cp)2 )之氣體前驅物之實例,可吹掃該腔室近似在0.5秒至180.0秒之範圍持續時間。在一或更多個實施例中,吹掃期間可(例如)取決於未反應之配位體及副產物與過渡金屬、過渡金屬化合物、過渡金屬氧化物、或類似表面以及在該製程腔室中存在之其他表面的親和性(除化學鍵合之外)。因此,針對第8B圖之實例,若未反應之Ni(Cp)2 、Ni(Cp)、Ni、及其他副產物將呈現增加之對基板或腔室之表面之親和性,較大吹掃時期可用以移除餘留之氣體配位體(諸如提及之彼等)。在其他實施例中,吹掃時期可(例如)取決於在腔室中之氣流。例如,在腔室中之氣流(其主要係層流)可允許於較快速率移除餘留之氣體配位體,而在腔室中之氣流(其主要係湍流)可允許於較低速率移除餘留配位體。應注意,所請求標的意欲涵蓋吹掃餘留之氣體材料而不考慮在腔室中之流動特性。
如第8C圖所示,(實施例820)可將第二氣體前驅物(諸如表達式(6a)之前驅物BY)引入腔室中。如先前所提及,第二氣體前驅物可包含氧化劑,其可操作以移置第一配位體(諸如(Cp)2 ),例如,並且僅舉例而言使用氧化劑(諸如氧(O2 )、臭氧(O3 )、氧化氮(NO)、過氧化氫(H2 O2 ))替代該配位體。由此,如第8C圖所示,氧原子可與結合至基板850之至少一些鎳原子一起形成鍵。在一實施例中,前驅物BY可根據如下之表達式(11)氧化(Ni(Cp)2 )以形成數種額外氧化劑,及/或其組合: Ni(C5 H5 )2 +O3 →NiO+潛在副產物(例如,CO、CO2 、C5 H5 、C5 H6 、CH3 、CH4 、C2 H5 、C2 H6 、…)(11) 其中在表達式(11)中C5 H5 已經取代Cp。如第8C圖所示,圖示數種潛在副產物,包括C2 H5 、CO2 、CH4 、及C5 H6 。亦如第8C圖所示,羰基(CO)分子可諸如於位點860及861結合至氧化鎳複合物,例如。在實施例中,例如,原子濃度在0.1%與10.0%之間之此等鎳至羰基鍵(例如,NiO:CO)可產生CEM元件之實質上快速導體/絕緣體轉變。
如第8D圖所示,(實施例830)例如可自腔室吹掃潛在烴副產物,諸如CO、CO2 、C5 H5 、C5 H6 、CH3 、CH4 、C2 H5 、C2 H6 。在特定實施例中,此吹掃該腔室可採用近似在0.01 Pa至105.0 kPa之範圍中的壓力發生近似在0.5秒至180.0秒之範圍中的時期。
在特定實施例中,如第8A圖至第8D圖所示描述之子製程可重複直至達到所需厚度,諸如近似在1.5 nm至100.0 nm之範圍中的厚度。如先前所提及,諸如參考第8A圖至第8D圖圖示並描述之原子層沉積方法(例如)可引起CEM元件膜針對一個ALD循環具有近似在0.6 Å至1.5 Å之範圍中的厚度,例如。由此,為構造包含500.0 Å(50.0 nm)厚度之CEM元件膜(僅為可能實例),可(例如)採用AX+BY進行近似300至900個二前驅物循環。在某些實施例中,循環可偶爾散佈在不同過渡金屬、及/或過渡金屬化合物及/或過渡金屬氧化物中以獲得所需性質。例如,在一實施例中,在兩個原子層沉積循環(其中可形成NiO:CO層)之後可接著三個原子層沉積循環以形成(例如)氧化鈦羰基複合物(TiO:CO)。過渡金屬、及/或過渡金屬化合物及/或過渡金屬氧化物之其他散佈係可能的,並且所請求標的不限於此方面。
在特定實施例中,在完成一或更多個原子層沉積循環之後,可退火基板,此可有助於控制晶粒結構、緻密CEM膜或另外改良該膜性質、效能或耐久性。例如,若原子層沉積產生數個圓柱型晶粒,則退火可允許圓柱型晶粒之邊界一起生長,此可(例如)降低例如CEM元件之電阻變化。退火可引起額外益處,諸如更均勻分佈之碳分子,諸如羰基;例如,穿過該CEM元件材料,並且所請求標的不限於此方面。
第9A圖至第9D圖係根據一實施例圖示隨時間變化之前驅物流動及溫度分佈之圖,其可用於製造CEM元件(諸如基於NiO之元件)之方法中。共用時間標度(T0 –T8 )用於第9A圖至第9D圖。第9A圖根據一實施例901圖示用於前驅物(例如,AX)之前驅物氣流分佈910。如第9B圖所示,前驅物氣流可增加,以便允許前驅物氣體進入其中CEM元件經歷製造之腔室。因此,根據前驅物氣流分佈910,於時間T0 ,前驅物AX氣流可係近似0.0(例如可忽略不計)。於時間T1 ,前驅物AX氣流可增加至相對較高值。於時間T2 ,其可對應於在時間T1 之後近似0.5秒至180.0秒之範圍中的時間,可吹掃及/或例如,從腔室中抽出前驅物AX氣體,諸如藉由吹掃。直至近似時間T5 前驅物AX氣流可停止,於此時前驅物AX氣流可增加至相對較高值。在時間T5 之後,諸如時間T6 及T7 ,前驅物AX氣流可返回0.0(例如,可忽略不計之量)直至於隨後時間增加。
第9B圖根據一實施例902圖示用於吹掃氣體之氣流分佈920。如第9B圖所示,吹掃氣流可增加並降低以便允許抽氣前驅物氣體AX及BY之製造腔室,例如。於時間T0 ,吹掃氣體分佈920指示相對高吹掃氣流,其可允許在時間T1 之前移除在製造腔室中之不純氣體。於時間T1 ,吹掃氣流可降低至近似0.0,其可允許將前驅物AX氣體引入製造腔室中。於時間T2 ,吹掃氣流可增加近似在0.5秒至180.0秒之範圍中的時期以便允許從製造腔室移除過量前驅物氣體AY及反應副產物。
第9C圖根據一實施例903圖示用於前驅物氣體(例如,BY)之氣流分佈930。如第9C圖所示,前驅物BY氣流可保持於近似0.0之流動,直至近似時間T3 ,於此時氣流可增加至相對較高值。於時間T4 ,其可對應於在時間T2 之後近似0.5秒至180.0秒之範圍中的時間,可例如吹掃及/或從該腔室抽出前驅物BY氣體,諸如藉由吹掃。前驅物BY氣流可返回0.0,直至近似時間T7 ,於此時前驅物BY氣流可增加至相對較高值。
於時間T3 ,吹掃氣流可降低至相對低值,其可允許前驅物BY氣體進入製造腔室。在將基板曝露至前驅物BY氣體之後,吹掃氣流可再次增加以便允許移除製造腔室之前驅物BY氣體,其可例如指示CEM元件膜之單一原子層之完成。在移除前驅物BY氣體之後,可將前驅物AX氣體再次引入製造腔室中以便開始CEM元件膜之第二原子層之沉積循環。在特定實施例中,例如,將前驅物AX氣體引入製造腔室中、吹掃來自製造腔室之餘留前驅物AX氣體、引入前驅物BY氣體、及吹掃餘留前驅物BY氣體之上文所描述之製程可重複(例如)近似在300次至900次之範圍中。重複上述製程可例如產生具有(例如)在近似20.0 nm與100.0 nm之間之厚度尺寸之CEM元件膜。
第9D圖係根據一實施例904圖示在製造相關電子元件材料之方法中使用的隨時間變化之溫度分佈之圖。在第9D圖中,可提升沉積溫度以達到一溫度,例如,近似在20.0℃至900.0℃之範圍中的溫度。然而,在特定實施例中,有時可採用較小範圍,諸如近似在100.0℃至800.0℃之範圍中的溫度範圍。此外,針對特定材料,可採用甚至更小之溫度範圍,諸如近似100.0℃至近似600.0℃。
第9E圖至第9H圖係根據一實施例圖示隨時間變化之前驅物流及溫度分佈之圖,其可用於製造相關電子元件材料之方法中。共用時間標度(T0 –T3 )用於第9E圖至第9H圖。如905所示,可於時間T1 將前驅物AX帶入製造腔室中,其中時間T0 至時間T1 係在沉積製備時用於藉由增加吹掃氣流(諸如實施例950所示)吹掃及/或抽氣製程腔室。實施例940圖示發生於時間T1 的前驅物AX流之相對增加。亦於時間T1 ,第二反應物前驅物BY流可增加,如具有於960之氣流增加的實施例907所示。兩種前驅物(AX及BY)可實質上同時流動針對該厚度之CEM膜所需之時間量。如第9H圖(實施例908)所示之溫度分佈圖示用於沉積之溫度係在時間T0 之前或附近設定。
第10A至10C圖係根據一實施例圖示用於製造CEM元件之沉積及退火製程的隨時間變化之溫度分佈之圖。如第10A圖所示(實施例1000),沉積可發生在初始時間間隔期間,諸如從T0 至T1m ,在此期間,可採用原子層沉積製程將CEM元件膜沉積在適當基板上。在沉積CEM元件膜之後,可隨後進行退火期間。在一些實施例中,數個原子層沉積循環可從(例如)近似10個循環至至多1000個循環或更多變化,並且所請求標的不限於此方面。在完成將CEM膜沉積至適宜基板上之後,與沉積溫度相比相對高溫度退火或於相同溫度或較低溫度之退火可採用近似在20.0℃(T )至900.0℃(T )之範圍中的溫度進行,諸如從時間T1n 至時間T1z 。然而,在特定實施例中,可採用較小範圍,諸如近似在100.0℃(T )至800.0℃(T )之範圍中的溫度範圍。此外,針對特定材料,可採用甚至更小之溫度範圍,諸如從近似200.0℃(T )至近似600.0℃(T )。退火時間可從近似1.0秒至近似5.0小時變化,但可變狹窄至(例如)近似0.5分鐘至180.0分鐘持續時間。應注意,所請求標的既不限於用於退火CEM元件之任何特定溫度範圍,所請求標的亦不限於退火之任何特定持續時間。在其他實施例中,該沉積方法可係化學氣相沉積、物理氣相沉積、濺鍍、電漿增強化學氣相沉積或其他沉積方法或沉積方法之組合(諸如ALD與CVD之組合)以形成CEM膜。
在實施例中,可在氣體環境中進行退火,該氣體環境包含一或更多種氣體氮(N2 )、氫(H2 )、氧(O2 )、水或蒸汽(H2 O)、氧化氮(NO)、氧化亞氮(N2 O)、二氧化氮(NO2 )、臭氧(O3 )、氬(Ar)、氦(He)、氨(NH3 )、一氧化碳(CO)、甲烷(CH4 )、乙炔(C2 H2 )、乙烷(C2 H6 )、丙烷(C3 H8 )、乙烯(C2 H4 )、丁烷(C4 H10 )、或其任何組合。退火亦可發生在減壓環境中或壓力提升至並超過大氣壓力(包括多個大氣壓力)。
如第10B圖所示(實施例1001),沉積可發生在初始時間間隔期間,諸如從T0 至T2m (沉積-1),此期間可進行原子層沉積之近似10個與近似500個之間的循環。於時間T2n ,退火期間可開始並且可持續直至時間T2z 。在時間T2z 之後,第二組原子層沉積循環可發生,或許例如編號在近似10個與近似500個之間的循環。如第10B圖所示,第二組原子層沉積(沉積-2)循環可發生。在其他實施例中,該沉積方法可係化學氣相沉積、物理氣相沉積、濺鍍、電漿增強化學氣相沉積或其他沉積方法或沉積方法之組合(諸如ALD與CVD之組合)以形成CEM膜。
如第10C圖所示,(實施例1002)沉積發生在初始時間間隔期間,諸如從時間T0 至時間T3m ,此期間可進行原子層沉積之近似10個與近似500個之間的循環。於時間T3n ,第一退火期間(退火-1)可開始並且可繼續直至時間T3z 。於時間T3j ,可進行第二組原子層沉積循環(沉積-2)直至時間T3k ,此時腔室溫度可增加使得第二退火期間(退火-2)可發生,諸如於時間T3l 起始,例如。在其他實施例中,該沉積方法可係化學氣相沉積、物理氣相沉積、濺鍍、電漿增強化學氣相沉積或其他沉積方法或沉積方法之組合(諸如ALD與CVD之組合)以形成CEM膜。
如本文先前所描述,分子摻雜劑,諸如諸如含氮分子(例如,氨、氰基(CN- )、疊氮離子(N3 - )、乙二胺(C2 H8 N2 )、鄰啡啉(1,10-啡啉)、及等等)可允許在操作CEM元件期間共用電子以便引起實質上根據表達式(5)之表達式(4)歧化反應及其逆轉。第11A圖至第11C圖係根據一或更多個實施例使用含氮分子製造相關電子材料膜之方法之流程圖。諸如第11A圖、第11B圖、及第11C圖所描述之示例實施方式(例如)可包括除圖示及描述之彼等外的方塊、較少方塊、或以不同於可識別之順序發生之方塊、或其任何組合。在一實施例中,一種方法可包括方塊1110、1120、1130、1140及1150,例如。第11A圖之方法(實施例1101)可根據本文先前所描述之原子層沉積之一般描述。第11A圖之方法可於方塊1110開始,其可包含在加熱腔室中將基板曝露至(例如)呈氣體狀態之第一前驅物(例如,「AX」),其中第一前驅物包含過渡金屬氧化物、過渡金屬、過渡金屬化合物或其任何組合及第一配位體(該配位體無需包含氮摻雜劑源)。用於鎳前驅物之含氮配位體之實例包括醯胺鎳、醯亞胺鎳、及脒基鎳(Ni(AMD))。該方法可於方塊1120繼續,其可包含藉由使用惰性氣體或抽氣或組合移除過量前驅物AX及AX之副產物。該方法可於方塊1130繼續,其可包含將該基板曝露至呈氣體狀態之第二前驅物(例如,BY),其中第二前驅物包含氧化物及/或可含有基於氮之前驅物(諸如氨(NH3 )、乙二胺(C2 H8 N2 )、或氧化氮族成員(Nx Oy ),諸如氧化氮(NO)、氧化亞氮(N2 O)、二氧化氮(NO2 )、或具有NO3 配位體之前驅物)以便形成CEM元件之膜之第一層。該方法可於方塊1140繼續,其可包含經由使用惰性氣體或藉由抽氣之方式或藉由抽氣製程腔室與使用惰性氣體吹掃該腔室之組合之方式移除過量前驅物BY及BY之副產物。該方法可於方塊1150繼續,其可包含重複使用中間吹掃及/或抽氣步驟將該基板曝露至第一及第二前驅物以便形成膜之額外層,直至相關電子材料能夠呈現至少5.0:1.0之第一與第二阻抗狀態之比率。
第11B圖係根據一實施例1102使用含氮分子製造相關電子元件材料之方法之流程圖。第11B圖之方法可根據化學氣相沉積或CVD或CVD之變化(諸如電漿增強CVD)及其他之一般描述。在第11B圖中,諸如於方塊1160,可在壓力及溫度條件下將基板同時曝露於前驅物AX及BY以促進對應於CEM之AB形成。可採用額外方法以產生CEM形成,諸如作為CVD形式之實例施加直接或遠端電漿、使用熱線以部分分解前驅物、或雷射以增強反應。CVD膜製程及/或變化可發生一段時間並在如可由CVD領域一般技藝人士所判定之條件下,直至(例如)相關電子材料具有適當厚度並呈現適當性質,諸如電氣性質,諸如至少5.0:1.0之第一阻抗狀態比第二阻抗狀態之比率。
第11C圖係根據一實施例1103之使用含氮分子製造相關電子元件材料之方法之流程圖。第11C圖之方法可根據物理氣相沉積或PVD或濺鍍氣相沉積或此等及/或相關方法之變化之一般描述。在第11C圖中,可在腔室中在溫度及壓力之特定條件下將基板曝露(例如)至具有「視線」之前驅物之衝擊流以促進包含材料AB之CEM形成。前驅物之來源可係(例如)來自分離之「靶」之AB或A及B,其中使用物理或熱或藉由其他方式從由材料A或B或AB構成之靶移除(濺鍍)並且在製程腔室中係在基板之「視線」中的原子或分子氣流產生沉積,該製程腔室之壓力係足夠低或更低使得原子或分子或A或B或AB之平均自由路徑係近似或大於從靶至基板之距離。AB(或A或B)或二者之氣流可結合以在基板上形成AB,歸因於可由PVD及濺鍍沉積領域一般技藝人士控制之反應腔室壓力、基板溫度及其他性質之條件。在PVD或濺鍍沉積之其他實施例中,周圍環境可係用於濺鍍之鎳之反應的來源諸如BY或例如NH3 環境以形成摻雜有氮種類諸如NH3 之NiO。PVD膜及其變化將持續所需時間並在如可由PVD領域一般技藝人士所判定之條件下,直至沉積能夠呈現至少5.0:1.0之第一阻抗狀態比第二阻抗狀態之比率的厚度及性質之相關電子材料。
在實施例中,含有單一氮之前驅物(諸如第12A圖之示例性分子所示)可用於氣體前驅物(諸如AX及基於氮之氣體)之混合物之位置以製造相關電子材料元件。第12A圖係根據實施例1201可用作將在製造相關電子材料元件中採用之前驅物的脒基鎳Ni(AMD)之圖。如第12A圖所示,在(Ni(AMD))分子中心附近之鎳原子係由四個氮原子圍繞,一或更多個該等氮原子可附接至烴基(在第12A圖中由「R」表示)。適宜烴基可僅舉例而言包括但不限於異丙基(C3 H7 )、異丁基(C4 H9 )、或甲基(CH3 )。在某些實施例中,可採用(Ni(AMD))作為前驅物AX,由此避免採用AX及單獨之基於氮之氣體(諸如氨)的需要。在特定實施例中,氧化(諸如可回應於曝露至前驅物BY發生),例如,可釋放氮原子以允許其用作電子給予/逆給予材料。
在另一實施例中,含有氮之前驅物(諸如第12B圖之示例性分子所示)可在製造相關電子材料元件中用於置換氣體前驅物(諸如AX及基於氮之氣體)之混合物。例如,如第12B圖之示例性分子所示(實施例1202)2-胺基-戊-2-烯-4-酮基鎳(Ni(apo)2 )可用作前驅物AX,由此避免採用AX及分離之基於氮之氣體(諸如氨)之需要。如第12B圖之示例性分子所示(實施例1202),氮可藉由位於Ni(apo)2 分子中心附近之兩個氮原子供應。在特定實施例中,氧化(諸如可回應於曝露至前驅物BY發生),例如,可釋放氮原子以允許其用作電子給予/逆給予材料。
第13A圖至第13D圖根據一實施例圖示在製造包含CEM之膜之方法中採用之子製程。第13A圖至第13D圖之子製程可對應於採用前驅物AX、BY、及表達式(6b)之基於氮之氣體(諸如氨(NH3 )、乙二胺(C2 H8 N2 )、及等等)的原子層沉積製程以將NiO:NH3 之組分沉積在導電基板上。然而,可採用具有適當材料取代之第13A圖至第13D圖之子製程以製造包含CEM之膜,其採用其他過渡金屬、過渡金屬化合物、過渡金屬氧化物、或其組合,並且所請求標的不限於此方面。
如第13A圖所示,(實施例1301)可將基板(諸如基板1350)曝露於第一氣體前驅物(諸如表達式(6a)之前驅物AX)(例如)近似在1.0秒至120.0秒之範圍中的持續時間,該第一氣體前驅物可由氣體二環戊二烯基鎳(Ni(Cp)2 )、氣體脒基鎳(Ni(AMD))、及/或氣體2-胺基-戊-2-烯-4-酮基鎳構成。在根據表達式(6b)之一實施例中,前驅物AX可伴隨著含氮前驅物,諸如氨(NH3 )、乙二胺(C2 H8 N2 )、或其他含氮配位體。如先前所描述,例如,第一氣體前驅物之原子濃度以及曝露時間可經調節以便產生在近似0.1%與10.0%之間的在製造之相關電子材料中之氮之最終原子濃度。
如第13A圖所示,將基板曝露至氣體二環戊二烯基鎳(Ni(Cp)2 )(例如)與氣體氨(NH3 )之混合物可導致(Ni(Cp)2 )分子附接於基板1350之表面之各個位置。在實施例中,Ni(Cp)2 以及氨(NH3 )之此附接或沉積可發生在加熱腔室中,該加熱腔室可保持(例如)近似在20.0℃至400.0℃之範圍中的溫度。然而,應注意,額外溫度範圍諸如包含低於近似20.0℃並高於近似400.0℃之溫度範圍係可能的,並且所請求標的不限於此方面。應注意,包含(Ni(AMD))(第12A圖所示之示例性分子)及/或Ni(apo)2 (第12B圖所示之示例性分子)之氣體前驅物可用於氣體Ni(Cp)2 及氣體氨(NH3 )之混合物之位置。
如第13B圖所示,(實施例1302)在將導電基板(諸如導電基板1350)曝露至氣體前驅物(諸如包含(Ni(Cp)2 )及氨(NH3 )之氣體前驅物之混合物)之後,可吹掃該腔室之餘留之氣體Ni(Cp)2 、Cp配位體、及未附接之氨分子。在一實施例中,針對包含(Ni(Cp)2 )與NH3 之氣體混合物之氣體前驅物的實例,可吹掃該腔室近似在5.0秒至180.0秒之範圍中的持續時間。在一或更多個實施例中,吹掃持續時間可(例如)取決於未反應之配位體及/或未反應之氨分子與過渡金屬、過渡金屬氧化物、或類似者之親和性(除化學鍵合之外)。因此,針對第13B圖之實例,若未反應之(Cp)2 及/或未反應之氨分子將呈現增加之對Ni之親和性,可採用較長吹掃持續時間以移除餘留之氣體配位體(諸如Cp配位體),以及用以移除未反應之氨。在其他實施例中,吹掃時期可(例如)取決於在腔室中之氣流。例如,在腔室中之氣流(其主要係層流)可允許於較快速率移除餘留之氣體配位體及/或氨,而在腔室中之氣流(其主要係湍流)可允許於較慢速率移除餘留之配位體。應注意,所請求標的意欲涵蓋吹掃餘留之氣體材料,而不考慮在腔室中之流動特性,此可增加或降低移除氣體材料之速率。
如第13C圖所示,(實施例1303)可將第二氣體前驅物(諸如表達式(6a)及(6b)之前驅物BY)引入該腔室中。如先前所提及,第二氣體前驅物可包含氧化劑,其可操作以移動第一配位體(諸如(Cp)2 ),例如,並且僅舉例而言使用氧化劑(諸如氧(O2 )、臭氧(O3 )、氧化氮(NO)、過氧化氫(H2 O2 ))替代該配位體。由此,如第13C圖所示,除移動相對少量氨(NH3 )之外,氧原子可與至少一些鍵結至基板1350之鎳原子一起形成鍵,例如。在一實施例中,前驅物BY可根據如下之表達式(12)氧化(Ni(Cp)2 )以形成數種額外氧化劑,及/或其組合: Ni(C5 H5 )2 +O3 →NiO+潛在副產物(例如,CO、CO2 、C5 H5 、C5 H6 、CH3 、CH4 、C2 H5 、C2 H6 、NH3 …)(12) 其中在表達式(12)中C5 H5 已經取代Cp。根據第4C圖,圖示數種潛在副產物,包括C2 H5 、CO2 、CH4 、及C5 H6 。亦如第13C圖所示,氨(NH3 )可保持結合至氧化鎳複合物,諸如於位點1360及1361,例如。在實施例中,在製造之CEM元件中,在例如0.1%與10.0%之間之原子濃度中此等鎳至氨鍵(例如,NiO:NH3 )可允許電子給予/逆給予,此可產生CEM元件之實質上快速導體/絕緣體轉變。
如第13D圖所示,(實施例1304)可從該腔室吹掃潛在烴副產物,諸如除未反應之氨外的CO、CO2 、C5 H5 、C5 H6 、CH3 、CH4 、C2 H5 、C2 H6 ,例如。在特定實施例中,此吹掃該腔室可採用近似在0.25 Pa至100.0 kPa之範圍中的壓力發生近似在5.0秒至180.0秒之範圍中的持續時間。
在特定實施例中,第13A圖至第13D圖所示描述之子製程可重複直至達到相關電子材料之所需厚度,諸如近似在200.0 Å至1000.0 Å之範圍中的厚度。如先前所提及,諸如參考第13A圖至第13D圖圖示並描述之原子層沉積方法(例如)可引起包含近似在0.6A至1.5 Å之範圍中的厚度之CEM元件膜,例如。由此,只作為可能的實例,為了構造包含500.0 Å厚度之CEM元件膜,可進行近似300至900個二前驅物循環,採用AX氣體 +(NH3 或包含氮之其他配位體)+BX氣體 ,例如。在某些實施例中,循環可偶爾散佈在不同過渡金屬及/或過渡金屬氧化物中以獲得所需性質。例如,在一實施例中,在其中可形成NiO:NH3 層之兩個原子層沉積循環之後可接著三個原子層沉積循環以形成(例如)氧化鈦氨複合物(TiO:NH3 )。過渡金屬及/或過渡金屬氧化物之其他散佈係可能的,並且所請求標的不限於此方面。
在特定實施例中,在完成一或更多個原子層沉積循環之後,可退火基板,此可有助於控制晶粒結構。例如,若原子層沉積產生數個圓柱型晶粒,則退火可允許圓柱型晶粒之邊界生長在一起,此可(例如)降低電阻及/或增強CEM元件之相對阻抗狀態之電流容量,例如。退火可引起額外益處,諸如氮分子(諸如氨)之更均勻分佈;例如,穿過CEM元件材料,並且所請求標的不限於此方面。
在實施例中,可採用如參考第9A圖至第9D圖圖示並描述之前驅物流分佈及如參考第10A圖至第10C圖圖示並描述之溫度分佈製造包含含氮摻雜劑之CEM元件。
第14圖至第18圖係用於製造相關電子材料之額外製程之實施例的流程圖。第14圖之方法(實施例1400)可於方塊1410開始,其可包含沉積包含d區或f區元素(諸如Ni)之膜。在實施例中,例如,沉積可包含PVD(例如,可包括電漿及/或可包括反應性氣體之濺鍍)、CVD、MOCVD、ALD、氣體簇離子束(gas cluster ion beam; GCIB)沉積、電漿ALD、電漿CVD、及電漿MOCVD。此方法可於方塊1420繼續,其可包含藉由氧化Ni(例如)以形成NiO(例如)或藉由採用O2 、O3 、O*、H2 O、NO、N2 O、或NO*源(其中「*」包含任何整數)之氧化/氮氧化來形成包含d區或f區元素及主導配位體之膜。於方塊1420,該膜可摻雜有分子摻雜劑諸如光譜系列配位體,諸如,例如,O2 2− (氧)、I (碘離子)、Br (溴離子)、S2− (硫)、SCN (硫氰酸根離子)、[SCN] (碳在中間之硫-碳-氮配位體)、Cl (氯離子)、N3 疊氮、F (氟離子)、NCO (氰酸根)、OH (氫氧根)、C2 O4 2− 草酸根、H2 O(水)、NCS (異硫氰酸根)、CH3 CN(乙腈)、C5 H5 N(py或吡啶)、NH3 、乙二胺(C2 H4 (NH2 )2 )、聯吡啶(2,2’-聯吡啶)、C10 H8 N2 (鄰啡啉(1,10-啡啉))、C12 H8 N2 (啡啉)、NO2 亞硝酸根、PPh3 (三苯膦、或P(C6 H5 )3 )、CN (氰離子)、及CO。分子摻雜劑亦可包括烴、碳酸氫鹽、氫氧化物、及氮複合物,諸如以下分子:Cx Hy Oz ,其中x、y、及z係整數並且:至少x或y或z>1,Cx Hy Nz ,其中x、y、及z係整數,並且:至少x或y或z≥1,以及Nx Oy ,其中x及y係整數並且,至少x或y≥1。
氧化或氮氧化可發生於近似在0.01 kPa至800.0 kPa之範圍中的壓力並於近似在20.0℃至1100.0℃之範圍中的溫度。在特定實施例中,氧化或氮氧化可發生於近似在50.0℃至900.0℃之範圍中的溫度。在特定實施例中,氧化或氮氧化可發生近似在1.0秒至5.0小時之範圍中的一段時期,但在某些實施例中,可發生近似在1.0秒至60.0分鐘之範圍中。於方塊1430,CEM膜可諸如藉由採用基於碳之來源(諸如甲烷(CH4 ))摻雜有摻雜劑配位體。於方塊1440,可退火該膜以形成特定摻雜劑物質諸如,例如,CO或NH3 。可採用近似在20.0℃(T )至900.0℃(T )之範圍中的溫度進行高溫退火或於與沉積溫度相比相同之溫度或更低之溫度的退火。然而,在特定實施例中,可採用較小範圍,諸如近似在100.0℃(T )至800.0℃(T )之範圍中的溫度範圍。於方塊1450,可使用與用於方塊1440之彼等相似之溫度進行額外退火,但至少在特定實施例中,該額外退火可採用不同溫度範圍。於方塊1450之退火可操作以將特定摻雜劑物質分子(諸如CO或NH3 )移動至d區或f區元素之原子。
第15圖之方法(實施例1500)可於方塊1510開始,其可包括沉積包含d區或f區元素(諸如Ni)及主導配位體之膜使得形成配位層,諸如NiO。在特定實施例中,配位層可包括主導配位體之空位,諸如氧空位。於方塊1520,該膜可摻雜有分子摻雜劑,諸如光譜系列配位體,諸如參考方塊1420描述之彼等。於方塊1530,可退火該膜以形成特定摻雜劑物質,諸如CO或NH3 。於方塊1540,可退火該膜以將特定摻雜劑物質(諸如CO或NH3 )移動至d區或f區元素原子。
第16圖之方法(實施例1600)可於方塊1610開始,其可包括沉積包含d區或f區元素(諸如Ni)及分子配位體(諸如參考方塊1420所描述之彼等)之膜,其中摻雜劑物質整合在該膜中。在實施例中,整合至該膜中之摻雜劑物質可能能夠形成摻雜劑配位體,諸如在MOCVD製程中之有機配位體。有機配位體MOVCD製程可採用β-二酮酸鹽類型諸如雙(2,4-戊二酮基)或乙醯丙酮基(acac)、1,1,1,5,5,5-六氟乙醯丙酮基(hfac)、2,2,6,6-四甲基-3,5-庚二酮基(thd),環戊二烯基類型諸如環戊二烯基(Cp)、及其乙基及甲基衍生物、(MeCp)、(CpEt)及烷氧基類型諸如乙氧基(OEt)、甲氧基(OMe)、及異丙氧基(Oi Pr)。於方塊1630,可退火該膜以將特定摻雜劑物質(諸如CO或NH3 )移動至d區或f區元素原子(諸如Ni)。
第17圖之方法(實施例1700)可於方塊1710開始,其可包括沉積包含d區或f區元素(諸如Ni)及分子配位體(諸如參考方塊1420所描述之彼等)之膜,其中摻雜劑物質整合在該膜中。在實施例中,整合至該膜中之摻雜劑物質可能能夠形成摻雜劑配位體(諸如在MOCVD製程中之有機配位體)。於方塊1720,可退火該膜以將特定摻雜劑物質(諸如CO或NH3 )移動至d區或f區元素原子(諸如Ni)。
第18圖之方法(實施例1800)可包括方塊1810,其包括在包含至主導配位體之主鍵的配位層中沉積d區或f區元素。該配位層可在較小程度上包含至分子配位體(諸如參考方塊1420描述之彼等)之鍵。可在操作CEM元件期間發生之方塊1820可包含使得電子移動至分子能階中並移動出分子能階以產生CEM行為。此行為可包含在CEM元件之低阻抗狀態與高阻抗狀態之間轉換。
在特定實施例中,CEM元件可在任何廣泛範圍之積體電路類型中實施。例如,若干CEM元件可在積體電路中實施以形成可程式化之記憶體陣列,例如,在一實施例中,該記憶體陣列可藉由改變一或更多個CEM元件之阻抗狀態來再次配置。在另一實施例中,可程式化之CEM元件可用作非依電性記憶體陣列,例如。當然,所請求標的不限於本文所提供之特定實例之範疇。
可形成複數個CEM元件以產生積體電路元件,該等積體電路元件可包括(例如)具有第一相關電子材料之第一相關電子元件及具有第二相關電子材料之第二相關電子元件,其中第一及第二相關電子材料可包含彼此不同之實質上不相似之阻抗特性。此外,在一實施例中,包含不同於另一者之阻抗特性之第一CEM元件及第二CEM元件可在積體電路之特定層中形成。此外,在一實施例中,在積體電路之特定層中形成第一及第二CEM元件可包括至少部分藉由選擇性磊晶沉積形成CEM元件。在另一實施例中,在積體電路之特定層中可至少部分藉由離子佈植形成第一及第二CEM元件,諸如用以改變第一及/或第二CEM元件之阻抗特性,例如。
此外,在一實施例中,兩個或兩個以上CEM元件可至少部分藉由相關電子材料之原子層沉積在積體電路之特定層中形成。在又一實施例中,第一相關電子開關材料之複數個相關電子開關元件之一或更多個及第二相關電子開關材料之複數個相關電子開關元件之一或更多個可至少部分藉由毯覆式沉積及選擇性磊晶沉積之組合形成。另外,在一實施例中,第一及第二存取元件可分別位於實質上第一及第二CEM元件附近。
在又一實施例中,複數個CEM元件之一或更多個可於第一金屬化層之導電線與第二金屬化層之導電線之一或更多個交叉點處獨立地位於積體電路中,在一實施例中。一或更多個存取元件可位於第一金屬化層之導電線與第二金屬化層之導電線之各自一或更多個交叉點處,其中該等存取元件可與各自CEM元件成對,在一實施例中。
在先前描述中,在用法之特定情境中,諸如其中論述有形組分(及/或相似地,有形材料)之情況,在「上(on)與「上方(over)」之間存在區別。作為一實例,在基板「上」沉積物質指涉及直接實體且有形接觸而在此後面實例中在沉積之物質與基板之間無媒介諸如媒介物質(例如,在中間製程操作期間形成之媒介物質)之沉積;然而,儘管理解為潛在地包括沉積在基板「上」(由於「上」亦可準確描述為「上方」),沉積在基板「上方」應理解為包括其中一或更多種媒介(諸如一或更多種媒介物質)在沉積之物質與基板之間存在使得沉積之物質不必直接實體並有形接觸基板的情況。
在「下(beneath)」與「下方(under)」之間的相似區別在諸如其中論述有形材料及/或有形組分的用法之適當特定情境中產生。儘管在用法之此特定情境中,「下」意欲必須意謂實體及有形接觸(相似於如先前描述之「上」),「下方」潛在地包括其中存在直接實體及有形接觸,但不必意謂直接實體及有形接觸的情況,諸如若存在一或更多種媒介,諸如一或更多種媒介物質。因此,「上」應理解為意謂「直接上方」並且「下」應理解為意謂「直接下方」。
同樣應瞭解,術語諸如「上方」及「下方」應以與先前提及之術語「上」、「下」、「頂部」、「底部」、及等等相似之方式理解,此等術語可用於方便論述,但並非意欲必須限制所請求標的之範疇。例如,術語「上方」,作為一實例,並不意欲建議申請專利範圍限於例如僅其中一實施例係右側向上(諸如與上下顛倒之實施例相比)的情況。實例包括倒裝晶片,作為一個說明,其中(例如)於各個時間(例如,在製造期間)之定向可不必對應於最終產品之定向。因此,作為一實例,若以特定定向(諸如上下顛倒)之標的係在可用之申請專利範圍中,作為一個實例,同樣,意味著後者亦被解釋為再次以另一定向(諸如右側向上)包括在可用之申請專利範圍中,作為一實例,並且反之亦然,即使可用之字面申請專利範圍語言具有將被另外解釋之可能。當然,再者,一般係該情況:在專利申請案之說明書中,描述及/或用法之特定情境提供關於將得出之合理推論之有用引導。
除非另外指出,在本揭示之情境中,若用以關聯一清單,諸如A、B、或C,術語「或」意欲意謂此處以包含性含義使用的A、B、及C,以及此處以排他性含義使用的A、B、或C。經由此理解,「及」以包含性含義使用並且意欲意謂A、B、及C;而「及/或」可謹慎地用以明確意欲全部上述含義,儘管此用法並非所需。此外,術語「一或更多個」及/或相似術語用以描述單數形式之任何特徵、結構、特性、及/或類似者,「及/或」亦用以描述複數個及/或一些特徵、結構、特性、及/或類似者之其他組合。此外,術語「第一」、「第二」、「第三」、及類似者係用以區別不同態樣,諸如不同組分,作為一個實例,而非提供數值限制或建議特定順序,除非另外明確指出。同樣,術語「基於」及/或相似術語應理解為不必意欲表達一組排他性因素,而是允許不必明確描述之額外因素之存在。
此外,將意欲以以下方式理解關於所請求標的之實施並經歷測試、量測、及/或關於程度之說明的情況。作為一實例,在給定情況中,假設將量測實體性質之值。若一般技藝人士很可能會思及繼續該實例之至少關於性質之用以測試、量測、及/或關於程度之說明的可選之合理方法,則至少出於實施目的,所請求標的意欲涵蓋彼等可選之合理方法,除非另外明確指出。作為一實例,若在區域上方之量測曲線產生並且所請求標的之實施指採用在區域上方之斜率之量測,但存在用以估計在彼區域上方之斜率的各種合理且可選之技術,則所請求標的意欲涵蓋彼等合理之可選技術,即使彼等合理之可選技術不提供相同值、相同量測或相同結果,除非另外明確指出。
應進一步注意,若(諸如)與特徵、結構、特性、及/或類似者一起使用,則術語「類型」及/或「類似者」(使用「光學」或「電氣」作為簡單實例)意謂特徵、結構、特性、及/或類似者的至少部分及/或以存在微小變化之此方式關於特徵、結構、特性、及/或類似者,甚至另外可不認為與特徵、結構、特性、及/或類似者完全一致之變化一般不妨礙該特徵、結構、特性、及/或類似者為「類型」及/或為「類似者」,(諸如為「光學類型」或為「光學類似者」,例如),若該等微小變化係足夠微小使得該特徵、結構、特性、及/或類似者仍被認為主要存在且此等變化亦存在。因此,繼續此實例,術語光學類型及/或光學類似性質必須意欲包括光學性質。同樣,作為另一實例,術語電學類型及/或電學類似性質必須意欲包括電學性質。應注意,本揭示之說明書僅提供一或更多個說明性實例並且所請求標的意欲不被限制於一或更多個說明性實例;然而,又始終係該情況:關於專利申請案之說明書,描述及/或用法之特定情境提供關於將得出之合理推論之有用引導。
在先前描述中,已經描述所請求標的之各個態樣。出於解釋之目的,作為實例,闡明細節,諸如數量、系統及/或配置。在其他實例中,省略及/或簡化熟知特徵以免混淆所請求標的。儘管本文已經圖示及/或描述了某些特徵,但本領域之一般技藝人士將會思及許多修改、替代、更改及/或等效。由此,將理解隨附申請專利範圍意欲涵蓋落入所請求標的中的全部修改及/或更改。
100‧‧‧實施例
104‧‧‧區域
107‧‧‧讀取窗口
108‧‧‧點
110‧‧‧指示符
116‧‧‧點
122‧‧‧元件端子
126‧‧‧可變電阻器
128‧‧‧可變電容器
130‧‧‧元件端子
150‧‧‧實施例
160‧‧‧導電基板
170‧‧‧CEM
180‧‧‧導電覆蓋層
210‧‧‧導電基板
220‧‧‧過渡金屬氧化物膜
230‧‧‧絲極
240‧‧‧導電覆蓋層
300‧‧‧實施例
310‧‧‧σ鍵
320‧‧‧實施例
322‧‧‧π鍵
324‧‧‧π鍵
335‧‧‧軌域
337‧‧‧軌域
340‧‧‧實施例
360‧‧‧實施例
380‧‧‧NiO複合物
385‧‧‧複合物
390‧‧‧Ni原子
391‧‧‧Ni原子
395‧‧‧氧空位
397‧‧‧CO配位體
398‧‧‧NH3配位體
400‧‧‧實施例
410‧‧‧導電帶
420‧‧‧價能帶
450‧‧‧實施例
460‧‧‧導電帶
470‧‧‧價能帶
500‧‧‧實施例
510‧‧‧方塊
520‧‧‧方塊
601‧‧‧實施例
602‧‧‧實施例
603‧‧‧實施例
610‧‧‧方塊
620‧‧‧方塊
630‧‧‧方塊
640‧‧‧方塊
650‧‧‧方塊
660‧‧‧方塊
671‧‧‧方塊
672‧‧‧方塊
673‧‧‧方塊
700‧‧‧實施例
800‧‧‧實施例
810‧‧‧實施例
820‧‧‧實施例
830‧‧‧實施例
850‧‧‧導電基板
860‧‧‧點
861‧‧‧點
901‧‧‧實施例
902‧‧‧實施例
903‧‧‧實施例
904‧‧‧實施例
907‧‧‧實施例
908‧‧‧實施例
910‧‧‧氣流分佈
920‧‧‧氣流分佈
930‧‧‧氣流分佈
940‧‧‧實施例
950‧‧‧實施例
1000‧‧‧實施例
1001‧‧‧實施例
1002‧‧‧實施例
1101‧‧‧實施例
1102‧‧‧實施例
1103‧‧‧實施例
1110‧‧‧方塊
1120‧‧‧方塊
1130‧‧‧方塊
1140‧‧‧方塊
1150‧‧‧方塊
1160‧‧‧方塊
1201‧‧‧實施例
1202‧‧‧實施例
1301‧‧‧實施例
1302‧‧‧實施例
1303‧‧‧實施例
1304‧‧‧實施例
1350‧‧‧基板
1360‧‧‧點
1361‧‧‧點
1400‧‧‧實施例
1410‧‧‧方塊
1420‧‧‧方塊
1430‧‧‧方塊
1440‧‧‧方塊
1450‧‧‧方塊
1500‧‧‧實施例
1510‧‧‧方塊
1520‧‧‧方塊
1530‧‧‧方塊
1540‧‧‧方塊
1600‧‧‧實施例
1610‧‧‧方塊
1620‧‧‧方塊
1630‧‧‧方塊
1700‧‧‧實施例
1710‧‧‧方塊
1720‧‧‧方塊
1800‧‧‧實施例
1810‧‧‧方塊
1820‧‧‧方塊
所請求標的在本說明書之結束部分特定指出並明確主張。然而,當結合附圖一起閱讀時,參考下文詳細描述可最佳地理解組織及/或操作方法二者,以及其目的、特徵、及/或優點,其中:
第1A圖係根據一實施例由相關電子材料形成之元件的電流密度對電壓分佈之圖解;
第1B圖係包含相關電子材料之轉換元件的一實施例之圖解及相關電子材料開關之等效電路之示意圖;
第2圖係包含在過渡金屬氧化物膜中之導電材料之間形成之絲極的轉換元件之一實施例之圖解;
第3A圖至第3D圖係根據一實施例描繪在相關電子材料中經由金屬-羰基分子之σ及π鍵進行的電子給予及逆給予之圖解;
第3E圖根據一實施例圖示在相關電子材料中包含呈氧空位形式之缺陷之代表性氧化鎳複合物,該缺陷可由第3A圖至第3D圖之羰基分子修復;
第4A圖至第4B圖係根據一實施例描繪在包含作為主導配位體之氧的基於鎳之相關電子材料中能量對能態密度之圖;
第5圖係用於製造相關電子材料之製程之一實施例的流程圖;
第6A圖至第6C圖係根據一或更多個實施例用於製造相關電子材料膜之方法之流程圖;
第7圖係根據一實施例用於製造相關電子材料元件之呈氣體形式之雙(環戊二烯基)分子(Ni(C5 H5 )2 )(其可用作示例性前驅物)的圖;
第8A圖至第8D圖根據一實施例圖示在製造包含相關電子材料元件之基於NiO之膜的方法中採用之子製程;
第9A圖至第9D圖係根據一實施例圖示隨時間變化之前驅物流及溫度分佈之圖,其可用於製造相關電子元件材料(諸如基於NiO之元件)之方法;
第9E圖至第9H圖係根據一實施例圖示隨時間變化之前驅物流及溫度分佈之圖,其可用於製造相關電子元件材料之方法;
第10A圖至第10C圖係根據一實施例圖示用於製造相關電子材料元件之沉積及退火製程的隨時間變化之溫度分佈之圖;
第11A圖至第11C圖係根據一或更多個實施例使用含氮分子製造相關電子材料膜之方法之流程圖;
第12A圖係根據一實施例可用作將用於製造相關電子材料元件之前驅物的脒基鎳之圖;
第12B圖係根據一實施例可用作將用於製造相關電子材料元件之前驅物的2-胺基-戊-2-烯-4-酮基鎳(Ni(apo)2 )之圖;
第13A圖至第13D圖根據一實施例圖示在製造相關電子材料元件之方法中採用之子製程;以及
第14圖至第18圖係用於製造相關電子材料之額外製程之實施例之流程圖。
在下文詳細描述中參考附圖,附圖形成本發明之一部分,其中在全文中相似參考元件可指相應及/或類似的相似部件。應瞭解該等圖不必按比例繪製,諸如出於簡潔及/或清晰說明之目的。例如,一些態樣之尺寸可相對於其他態樣放大。此外,應理解可採用其他實施例。此外,可在不脫離所請求標的之情況下做出結構變化及/或其他變化。在本說明書全文中提及「所請求標的」指意欲由一或更多個請求項、或任何其部分涵蓋之標的,並且並非意指完整請求項集合、指請求項集合之特定組合(例如,方法項、裝置項、等等)、或指特定請求項。亦應注意方向及/或參考,例如,諸如上、下、頂部、底部、等等,可用於方便論述附圖且並不意欲限制所請求標的之應用。由此,下文詳細描述並非限制所請求標的及/或等效形式。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
500‧‧‧實施例
510‧‧‧方塊
520‧‧‧方塊

Claims (59)

  1. 一種構造一元件之方法,包括以下步驟: 在一腔室中,在一基板上形成一或更多層相關電子材料(CEM),該一或更多層CEM由一過渡金屬及一主導配位體形成,該一或更多層CEM在形成該CEM之配位層中具有一濃度之缺陷;以及將該一或更多層CEM曝露至包括一可取代配位體之一分子摻雜劑以形成一P型CEM,其中該分子摻雜劑包括下列之一或更多個:O2 2− (氧)、I (碘離子)、Br (溴離子)、S2− (硫)、SCN (硫氰酸根離子)、[SCN] (碳在中間之硫-碳-氮配位體)、Cl (氯離子)、N3 疊氮、F (氟離子)、NCO (氰酸根)、OH (氫氧根)、C2 O4 2− 草酸根、H2 O(水)、NCS (異硫氰酸根)、CH3 CN(乙腈)、C5 H5 N(吡啶)、乙二胺(C2 H4 (NH2 )2 )、聯吡啶(2,2’-聯吡啶)、C10 H8 N2 (鄰啡啉(1,10-啡啉))、C12 H8 N2 (啡啉)、NO2 亞硝酸根、P(C6 H5 )3 (三苯膦)、CN (氰離子)、及以下分子:Cx Hy Oz ,其中x、y、及z係整數並且:至少x及y及z≥1,Cx Hy Nz ,其中x、y、及z係整數並且:至少x或y或z≥1,及Nx Oy ,其中x及y係整數並且:至少x或y≥1其中,該一或更多層形成之CEM包括近似在0.1%至10.0%之範圍中的該分子摻雜劑之一原子濃度。
  2. 如請求項1所述之方法,其中該可取代配位體操作以降低在形成該CEM之該等配位層中之該缺陷濃度,其中在該等配位層中該缺陷濃度之該降低抑制在該一或更多層之該CEM中之導電絲極形成。
  3. 如請求項1所述之方法,其中該過渡金屬包括鎳。
  4. 如請求項1所述之方法,其中該主導配位體包括氧、硫、硒或碲、或前述組合。
  5. 如請求項1所述之方法,其中該可取代配位體包括羰基、乙烯、亞硝鎓離子或氨、或前述任何組合。
  6. 如請求項1所述之方法,其中該一或更多層CEM在一導電基板上形成。
  7. 如請求項1所述之方法,其中該可取代配位體操作以降低在形成該CEM之該等配位層中之該缺陷濃度,並且其中在該等配位層中該缺陷濃度之該降低增加該一或更多層之該CEM之導電性。
  8. 如請求項7所述之方法,其中該一或更多個層之該CEM呈現經由在該過渡金屬與該分子摻雜劑之間之一σ鍵的電子給予,並且其中該CEM另外呈現採用該過渡金屬之一π鍵的電子逆給予。
  9. 一種元件,包括: 一導電基板;以及在該基板上形成之一或更多層相關電子材料(CEM),該一或更多層CEM由一過渡金屬或一過渡金屬氧化物與一主導配位體鍵結形成,其中該一或更多層CEM包括作為一分子摻雜劑之一可取代配位體,其中該分子配位體包括下列之一或更多個:O2 2− (氧)、I (碘離子)、Br (溴離子)、S2− (硫)、SCN (硫氰酸根離子)、[SCN] (碳在中間之硫-碳-氮配位體)、Cl (氯離子)、N3 疊氮、F (氟離子)、NCO (氰酸根)、OH (氫氧根)、C2 O4 2− 草酸根、H2 O(水)、NCS (異硫氰酸根)、CH3 CN(乙腈)、C5 H5 N(吡啶)、乙二胺(C2 H4 (NH2 )2 )、聯吡啶(2,2’-聯吡啶)、C10 H8 N2 (鄰啡啉(1,10-啡啉))、C12 H8 N2 (啡啉)、NO2 亞硝酸根、P(C6 H5 )3 (三苯膦)、CN (氰離子)、及以下分子:Cx Hy Oz ,其中x、y、及z係整數並且:至少x及y及z≥1,Cx Hy Nz ,其中x、y、及z係整數並且:至少x或y或z≥1,及Nx Oy ,其中x及y係整數並且:至少x或y≥1。
  10. 如請求項9所述之元件,其中該分子摻雜劑操作以抑制在一施加之電壓下在該一或更多層過渡金屬氧化物膜中導電絲極之形成。
  11. 如請求項10所述之元件,其中該一或更多層CEM呈現包括經由在該過渡金屬與該可取代配位體之間之一σ鍵給予一或更多個電子之電子給予。
  12. 如請求項11所述之元件,其中該一或更多層CEM呈現經由該過渡金屬或過渡金屬氧化物之一π鍵發生的電子逆給予。
  13. 如請求項9所述之元件,其中該過渡金屬包括鎳。
  14. 如請求項9所述之元件,其中該主導配位體包括氧、硫、硒或碲、或前述組合。
  15. 如請求項9所述之元件,其中該可取代配位體包括羰基、乙烯、亞硝鎓離子或氨、或前述任何組合。
  16. 一種轉換元件,包括: 在一基板上形成之一或更多層相關電子材料(CEM),該一或更多層CEM由一過渡金屬或一過渡金屬氧化物與一主導配位體鍵結形成,其中該一或更多層CEM包括作為一p型分子摻雜劑之一可取代配位體以使得該CEM至少部分回應於跨該轉換元件施加之一電壓在阻抗狀態之間改變,其中該分子摻雜劑包括下列之一或更多個:O2 2− (氧)、I (碘離子)、Br (溴離子)、S2− (硫)、SCN (硫氰酸根離子)、[SCN] (碳在中間之硫-碳-氮配位體)、Cl (氯離子)、N3 疊氮、F (氟離子)、NCO (氰酸根)、OH (氫氧根)、C2 O4 2− 草酸根、H2 O(水)、NCS (異硫氰酸根)、CH3 CN(乙腈)、C5 H5 N(吡啶)、乙二胺(C2 H4 (NH2 )2 )、聯吡啶(2,2’-聯吡啶)、C10 H8 N2 (鄰啡啉(1,10-啡啉))、C12 H8 N2 (啡啉)、NO2 亞硝酸根、P(C6 H5 )3 (三苯膦)、CN (氰離子)、及以下分子:Cx Hy Oz ,其中x、y、及z係整數並且:至少x及y及z≥1,Cx Hy Nz ,其中x、y、及z係整數並且:至少x或y或z≥1,及Nx Oy ,其中x及y係整數並且:至少x或y≥1。
  17. 如請求項16所述之轉換元件,其中電子給予包括經由在過渡金屬與該可取代配位體之間之一σ鍵之給予。
  18. 如請求項17所述之轉換元件,其中該轉換元件經由電子逆給予進行一轉換功能,該電子逆給予係經由該過渡金屬或過渡金屬氧化物之一π鍵。
  19. 如請求項18所述之轉換元件,其中該可取代配位體包括羰基、乙烯、亞硝鎓離子或氨、或前述任何組合。
  20. 一種方法,包括以下步驟: 在一腔室中,將一基板曝露至呈一氣體狀態之一第一前驅物,該第一前驅物包括一過渡金屬氧化物、一過渡金屬或一過渡金屬化合物、或前述任何組合,及一第一配位體;將該基板曝露至呈一氣體狀態之一第二前驅物,該第二前驅物包括一氧化物以便形成一第一層之一相關電子材料膜;以及重複將該基板曝露至該第一前驅物及該第二前驅物之步驟,以便形成額外層之該相關電子材料膜,該相關電子材料膜呈現一第一阻抗狀態及一第二阻抗狀態,該第一阻抗狀態及該第二阻抗狀態實質上彼此不相似。
  21. 如請求項20所述之方法,其中該相關電子材料膜包括一原子濃度在0.1%與10.0%之間的一電子逆給予材料。
  22. 如請求項21所述之方法,其中該電子逆給予材料包含羰基。
  23. 如請求項20所述之方法,進一步包括以下步驟: 吹掃該第一前驅物之該腔室達0.5秒與180.0秒之間。
  24. 如請求項20所述之方法,其中該將該基板曝露至該第一前驅物之步驟發生達0.5秒與180.0秒之間之一持續時間。
  25. 如請求項20所述之方法,進一步包括以下步驟:重複將該基板曝露之步驟達50次與900次之間。
  26. 如請求項20所述之方法,進一步包括以下步驟:重複該將該基板曝露之步驟直至該相關電子材料膜之一厚度達到在1.5 nm與150.0 nm之間。
  27. 如請求項20所述之方法,其中該第一前驅物包括呈一氣體狀態之以下一或更多種物質:脒基鎳(Ni(AMD))、二環戊二烯基鎳(Ni(Cp)2 )、二乙基環戊二烯基鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚烷-3,5-二酮基)Ni(II) (Ni(thd)2 )、乙醯基丙酮酸鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 )、二甲基乙二醛肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮基鎳(Ni(apo)2 )、Ni(dmamb)2 (其中dmamb=1-二甲基胺基-2-甲基-2-丁醇鹽)、Ni(dmamp)2 (其中dmamp=1-二甲基胺基-2-甲基-2-丙醇鹽)、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 或羰基鎳(Ni(CO)4 )、或前述任何組合。
  28. 如請求項20所述之方法,其中該第二前驅物包括氧(O2 )、臭氧(O3 )、水(H2 O)、氧化氮(NO)、氧化亞氮(N2 O)或過氧化氫(H2 O2 )、或前述任何組合。
  29. 如請求項20所述之方法,其中該將該基板曝露至該第一前驅物之步驟、該將該基板曝露至該第二前驅物之步驟、或前述步驟任何組合,發生於20.0℃與1000.0℃之間之一溫度。
  30. 如請求項20所述之方法,另外包括以下步驟:在該腔室中退火該經曝露之基板。
  31. 如請求項30所述之方法,進一步包括以下步驟:在開始該退火之前將該腔室之一溫度提升至在20.0℃與900.0℃之間。
  32. 如請求項30所述之方法,其中該經曝露之基板在一環境中退火,該環境包括以下一或更多種氣體:氮(N2 )、氫(H2 )、氧(O2 )、水或蒸汽(H2 O)、氧化氮(NO)、氧化亞氮(N2 O)、二氧化氮(NO2 )、臭氧(O3 )、氬(Ar)、氦(He)、氨(NH3 )、一氧化碳(CO)、甲烷(CH4 )、乙炔(C2 H2 )、乙烷(C2 H6 )、丙烷(C3 H8 )、乙烯(C2 H4 )或丁烷(C4 H10 )、或前述任何組合。
  33. 一種沉積在一基板上之膜,包括: 一大約厚度在1.0 nm與100.0 nm之間的一相關電子材料,該膜至少部分回應於將跨該膜之一厚度尺寸施加的在0.1 V與10.0 V之間之一電壓而呈現至少5.0:1.0之一第一阻抗狀態比一第二阻抗狀態之一比率。
  34. 如請求項33所述之在該基板上沉積之膜,其中將施加之該電壓係在0.1 V與2.0 V之間,並且其中該相關電子材料包括在1.5 nm與150.0 nm之間之一厚度。
  35. 如請求項33所述之在該基板上沉積之膜,其中該相關電子材料包括在10個與1000個之間之原子層。
  36. 如請求項33所述之在該基板上沉積之膜,其中該基板之至少50.0%包含一氮化物材料。
  37. 一種轉換元件,包括: 位於兩個或兩個以上導電電極之間之一相關電子材料,該相關電子材料的一厚度在近似1.0 nm與近似100.0 nm之間,該轉換元件至少部分回應於將跨該兩個或兩個以上導電電極之至少兩個施加的在0.1 V與10.0 V之間之一電壓而呈現至少5.0:1.0之一第一阻抗狀態比一第二阻抗狀態之一比率。
  38. 如請求項37所述之轉換元件,其中該相關電子材料的一厚度在1.5 nm與150.0 nm之間並且其中將跨該兩個或兩個以上導電電極之該至少兩個施加的該電壓在0.6 V與1.5 V之間。
  39. 如請求項37所述之轉換元件,其中該相關電子材料的一厚度在1.5 nm與150.0 nm之間並沉積在一電極材料上,該電極材料包括氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀或銥、或前述任何組合。
  40. 一種方法,包括以下步驟: 在一腔室中,將一基板曝露至一或更多種氣體,該一或更多種氣體包括一過渡金屬氧化物或一過渡金屬、或其任何組合,及一第一配位體,該一或更多種氣體包括一原子濃度的一含氮配位體,以便在一製成之相關電子材料中產生在0.1%與10.0%之間的一氮原子濃度;將該基板曝露至一氣體氧化物以形成一第一層的該相關電子材料膜;以及重複該基板至該一或更多種氣體及至該氣體氧化物之該曝露以便形成額外層的該該相關電子材料膜,該該相關電子材料膜呈現實質上彼此不相似之一第一阻抗狀態及一第二阻抗狀態。
  41. 如請求項40所述之方法,其中該第一層的該相關電子材料膜包括一電子逆給予材料。
  42. 如請求項41所述之方法,其中該電子逆給予材料包括氨(NH3 )、乙二胺(C2 H8 N2 )、氧化氮(NO)、二氧化氮(NO2 )、一NO3 配位體、一胺、一醯胺或一烷基醯胺、或前述任何組合。
  43. 如請求項40所述之方法,進一步包括以下步驟: 吹掃該一或更多種氣體之該腔室達5.0秒與180.0秒之間。
  44. 如請求項40所述之方法,其中該將該基板曝露至一或更多種氣體之步驟發生達5.0秒與180.0秒之間之一持續時間。
  45. 如請求項40所述之方法,進一步包括以下步驟:重複該將該基板曝露之步驟達50次與900次之間。
  46. 如請求項45所述之方法,進一步包括以下步驟:重複該將該基板曝露之步驟直至該相關電子材料膜之一厚度達到在1.5 nm與150.0 nm之間。
  47. 如請求項40所述之方法,其中該一或更多種氣體包括呈一氣體狀態之以下各項:脒基鎳(Ni(AMD))、二環戊二烯基鎳(Ni(Cp)2 )、二乙基環戊二烯基鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚烷-3,5-二酮基)Ni(II) (Ni(thd)2 )、乙醯基丙酮酸鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 )、二甲基乙二醛肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮基鎳(Ni(apo)2 )、Ni(dmamb)2 (其中dmamb=1-二甲基胺基-2-甲基-2-丁醇鹽)、Ni(dmamp)2 (其中dmamp=1-二甲基胺基-2-甲基-2-丙醇鹽)、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 )或羰基鎳(Ni(CO)4 )、或其任何組合。
  48. 如請求項40所述之方法,其中該氣體氧化物包括以下物質的一或更多種:氧(O2 )、臭氧(O3 )、水(H2 O)、氧化氮(NO)、氧化亞氮(N2 O)或過氧化氫(H2 O2 )、或前述任何組合。
  49. 如請求項40所述之方法,其中該將該基板曝露至一或更多種氣體之步驟及該將該基板曝露至該氣體氧化物之步驟發生於在20.0℃與1000.0℃之間之一溫度。
  50. 如請求項40所述之方法,另外包括以下步驟:在該腔室中退火該經曝露之基板。
  51. 如請求項50所述之方法,進一步包括以下步驟:在開始該退火之前將該腔室之一溫度提升至在20.0℃與900.0℃之間。
  52. 如請求項40所述之方法,其中該經曝露之基板在一環境中退火,該環境包括以下一或更多種氣體:氮(N2 )、氫(H2 )、氧(O2 )、水或蒸汽(H2 O)、氧化氮(NO)、氧化亞氮(N2 O)、二氧化氮(NO2 )、臭氧(O3 )、氬(Ar)、氦(He)、氨(NH3 )、一氧化碳(CO)、甲烷(CH4 )、乙炔(C2 H2 )、乙烷(C2 H6 )、丙烷(C3 H8 )、乙烯(C2 H4 )或丁烷(C4 H10 )、或前述任何組合。
  53. 一種沉積在一基板上之膜,包括: 一相關電子材料,該相關電子材料採用氮來提供電子逆給予,該氮的一原子濃度在0.1%與10.0%之間,該膜的一大約厚度在1.0 nm與100.0 nm之間並至少部分回應於將跨該膜之一厚度尺寸施加的在0.1 V與10.0 V之間之一電壓而呈現至少5.0:1.0之一第一電阻狀態比一第二電阻狀態之一比率。
  54. 如請求項53所述之在該基板上沉積之膜,其中將施加之該電壓係在0.6 V與1.5 V之間,並且其中該相關電子材料的一厚度在10.0 nm與50.0 nm之間。
  55. 如請求項53所述之在該基板上沉積之膜,其中該相關電子材料包括在10個與1000個之間之原子層。
  56. 如請求項53所述之在該基板上沉積之膜,其中該基板之至少50.0%包括一氮化物材料。
  57. 一種轉換元件,包括: 一相關電子材料,該相關電子材料採用一原子濃度在0.1%與10.0%之間的一基於氮的材料作為一電子逆給予材料,該相關電子材料位於兩個或兩個以上導電電極之間,該相關電子材料的一厚度在1.0 nm與100.0 nm之間,並且至少部分回應於將跨該兩個或兩個以上導電電極之至少兩個施加的在0.1 V與10.0 V之間之一電壓而呈現至少5.0:1.0之一第一電阻狀態比一第二電阻狀態之一比率。
  58. 如請求項57所述之轉換元件,其中該相關電子材料的一厚度在10.0 nm與50.0 nm之間,並且其中將跨該等兩個或兩個以上導電電極之該至少兩個施加的該電壓將在0.6 V與1.5 V之間。
  59. 如請求項57所述之轉換元件,其中該相關電子材料的一厚度在1.5 nm與150.0 nm之間並且沉積在氮化鈦、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀或銥、或前述任何組合之電極材料上。
TW106102828A 2016-01-26 2017-01-25 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法,以及製造相關電子材料之方法 TWI726985B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US15/006,889 US9627615B1 (en) 2016-01-26 2016-01-26 Fabrication of correlated electron material devices
US15/006,889 2016-01-26
US15/046,177 2016-02-17
US15/046,177 US20170237001A1 (en) 2016-02-17 2016-02-17 Fabrication of correlated electron material devices comprising nitrogen
US15/385,719 2016-12-20
US15/385,719 US20170213960A1 (en) 2016-01-26 2016-12-20 Fabrication and operation of correlated electron material devices

Publications (2)

Publication Number Publication Date
TW201800595A true TW201800595A (zh) 2018-01-01
TWI726985B TWI726985B (zh) 2021-05-11

Family

ID=58016730

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102828A TWI726985B (zh) 2016-01-26 2017-01-25 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法,以及製造相關電子材料之方法

Country Status (7)

Country Link
US (1) US20170213960A1 (zh)
EP (1) EP3408874A1 (zh)
JP (1) JP7015791B2 (zh)
KR (1) KR20180105194A (zh)
CN (1) CN108701760A (zh)
TW (1) TWI726985B (zh)
WO (1) WO2017129972A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112640139A (zh) * 2018-08-07 2021-04-09 切尔费实验室公司 制造cem器件的方法

Families Citing this family (213)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US20180216228A1 (en) * 2016-01-26 2018-08-02 Arm Ltd. Fabrication of correlated electron material devices
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10128438B2 (en) * 2016-09-09 2018-11-13 Arm Limited CEM switching device
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN109980129B (zh) * 2017-12-27 2020-09-22 Tcl科技集团股份有限公司 一种金属氧化物及其制备方法与qled器件
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Asm 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) * 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10418553B1 (en) * 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Asm Ip私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
WO2020068618A1 (en) * 2018-09-28 2020-04-02 Applied Materials, Inc. Methods of forming nickel-containing films
KR20200038184A (ko) 2018-10-01 2020-04-10 에이에스엠 아이피 홀딩 비.브이. 기판 유지 장치, 장치를 포함하는 시스템, 및 이를 이용하는 방법
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Asm Ip私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Asm Ip 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Asm Ip私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Asm Ip私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Asm Ip私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Asm Ip私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Asm Ip私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Asm Ip私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
TW202142733A (zh) 2020-01-06 2021-11-16 荷蘭商Asm Ip私人控股有限公司 反應器系統、抬升銷、及處理方法
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Asm Ip控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
CN111286722A (zh) * 2020-03-27 2020-06-16 江苏迈纳德微纳技术有限公司 一种利用热型原子层沉积技术制备单质铜、钴、镍薄膜的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210127620A (ko) 2020-04-13 2021-10-22 에이에스엠 아이피 홀딩 비.브이. 질소 함유 탄소 막을 형성하는 방법 및 이를 수행하기 위한 시스템
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Asm Ip私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
US11133466B1 (en) * 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Asm Ip私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Asm Ip私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Asm Ip私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Asm Ip私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Asm Ip私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Asm Ip私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
JP4829502B2 (ja) * 2005-01-11 2011-12-07 シャープ株式会社 半導体記憶装置の製造方法
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
EP2082426B1 (en) * 2006-11-08 2012-12-26 Symetrix Corporation Correlated electron memory
US7639523B2 (en) * 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20080254218A1 (en) * 2007-04-16 2008-10-16 Air Products And Chemicals, Inc. Metal Precursor Solutions For Chemical Vapor Deposition
US8377341B2 (en) * 2007-04-24 2013-02-19 Air Products And Chemicals, Inc. Tellurium (Te) precursors for making phase change memory materials
US8008096B2 (en) * 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
US8637411B2 (en) * 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8426242B2 (en) * 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8871617B2 (en) * 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
KR20140085461A (ko) * 2011-09-27 2014-07-07 레르 리키드 쏘시에떼 아노님 뿌르 레?드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 니켈 비스 디아자부타디엔 전구체, 그들의 합성, 및 니켈 함유 필름 침착을 위한 그들의 용도
US9234276B2 (en) * 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US20130337170A1 (en) * 2012-06-19 2013-12-19 Xuesong Li Methods and Apparatus for the Synthesis of Large Area Thin Films
US9194040B2 (en) * 2012-07-25 2015-11-24 Applied Materials, Inc. Methods for producing nickel-containing films
US8852996B2 (en) * 2012-12-20 2014-10-07 Intermolecular, Inc. Carbon doped resistive switching layers
US9276203B2 (en) * 2012-12-20 2016-03-01 Intermolecular, Inc. Resistive switching layers including Hf-Al-O
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー.ブイ. 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
US20170237001A1 (en) * 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US9627615B1 (en) * 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112640139A (zh) * 2018-08-07 2021-04-09 切尔费实验室公司 制造cem器件的方法

Also Published As

Publication number Publication date
EP3408874A1 (en) 2018-12-05
WO2017129972A1 (en) 2017-08-03
KR20180105194A (ko) 2018-09-27
JP2019509644A (ja) 2019-04-04
US20170213960A1 (en) 2017-07-27
JP7015791B2 (ja) 2022-02-03
CN108701760A (zh) 2018-10-23
TWI726985B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
TW201800595A (zh) 相關電子材料元件的製造及操作
US10038141B2 (en) Fabrication of correlated electron material devices
US10580982B2 (en) Fabrication of correlated electron material devices method to control carbon
US10014468B2 (en) Barrier layer for correlated electron material
US10381560B2 (en) Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
CN110036496B (zh) 由相关电子材料形成的切换器件
US10854814B2 (en) Correlated electron material devices using dopant species diffused from nearby structures
US20170237001A1 (en) Fabrication of correlated electron material devices comprising nitrogen
TW201831711A (zh) 在相關電子材料元件中形成成核層
TW201826350A (zh) Cem切換裝置
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
TW201946307A (zh) 關聯電子材料元件之製造