KR20190089934A - 상관 전자 물질에서 도판트 농도의 제어 - Google Patents

상관 전자 물질에서 도판트 농도의 제어 Download PDF

Info

Publication number
KR20190089934A
KR20190089934A KR1020197018205A KR20197018205A KR20190089934A KR 20190089934 A KR20190089934 A KR 20190089934A KR 1020197018205 A KR1020197018205 A KR 1020197018205A KR 20197018205 A KR20197018205 A KR 20197018205A KR 20190089934 A KR20190089934 A KR 20190089934A
Authority
KR
South Korea
Prior art keywords
cem
traces
spacer
dopant
atomic concentration
Prior art date
Application number
KR1020197018205A
Other languages
English (en)
Other versions
KR102295362B1 (ko
Inventor
루시안 쉬프렌
킴벌리 가이 레이드
그레고리 먼슨 예릭
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20190089934A publication Critical patent/KR20190089934A/ko
Application granted granted Critical
Publication of KR102295362B1 publication Critical patent/KR102295362B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/046Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H01L45/1658
    • H01L45/04
    • H01L45/1233
    • H01L45/145
    • H01L45/146
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 일반적으로 상관 전자 물질(CEM) 장치의 제작에 관한 것이다. 구체예에서, 하나 이상의 CEM 흔적의 형성 후에 스페이서가 하나 이상의 CEM 흔적과 접촉하여 증착될 수 있다. 스페이서는 후속 공정 동안 손실될 수 있는 도판트를 보충함으로써 및/또는 하나 이상의 CEM 흔적으로부터 도판트의 추가의 손실을 감소시킬 수 있는 시일을 형성함으로써 하나 이상의 CEM 흔적 내에서 도판트의 원자 농도를 제어하는 작용을 할 수 있다.

Description

상관 전자 물질에서 도판트 농도의 제어
본 발명은 일반적으로 상관 전자 장치(correlated electron devices)에 관한 것이며, 더 구체적으로는 바람직한 임피던스 스위칭(switching) 특징을 나타낼 수 있는, 예컨대 스위치, 메모리 회로 등에 사용될 수 있는, 상관 전자 장치의 제작을 위한 접근법에 관한 것이다.
전자 스위칭 장치와 같은 집적 회로 장치는, 예를 들어 광범위한 전자 장치 타입에서 발견될 수 있다. 예를 들어, 메모리 및/또는 로직 장치는 컴퓨터, 디지털 카메라, 스마트폰, 태블릿 장치 등에 사용하기에 적합한 전자 스위치를 포함할 수 있다. 전자 스위칭 장치가 특정한 용도에 적합한지의 여부를 고려할 때 디자이너가 관심을 가질 수 있는, 전자 스위칭 장치와 관련된 요인들은, 예를 들어 물리적 크기, 저장 밀도, 작동 전압, 임피던스 범위, 및/또는 전력 소비를 포함할 수 있다. 디자이너가 관심을 가질 수 있는 다른 요인들은, 예를 들어 제조 비용, 제조 용이성, 확장성, 및/또는 신뢰성을 포함할 수 있다. 또한, 낮은 전력 및/또는 높은 속도의 특징을 나타내는 메모리 및/또는 로직 장치에 대한 필요가 계속 증가하고 있다는 것은 분명하다.
그러나, 특정한 타입의 메모리 및/또는 로직 장치에 대해 적합할 수 있는 종래의 제작 기술은 상관 전자 물질을 이용하는 장치를 제작하는데 사용하기에는 적합하지 않을 수 있다. 예를 들어, 일부 예에서, 바람직한 전기적 특징을 나타내는 상관 전자 물질(CEM)은 특정한 도판트 종으로 도프될 수 있다. 그러나, CEM의 도핑 후 발생하는 가공 단계가 CEM 내에서 도판트의 손실을 일으킬 수 있고, 이것은 CEM으로부터 형성된 하나 이상의 장치의 성능에 악영향을 미칠 수 있다.
청구된 주제는 본 명세서의 결론 부분에서 특히 제시되고 뚜렷이 청구된다. 그러나, 작동 기구 및/또는 방법에 관하여, 그것의 목적, 특징 및/또는 이점과 함께, 첨부한 도면과 함께 아래의 상세한 설명을 참조하여 가장 잘 이해될 수 있다.
도 1a는 상관 전자 물질로부터 형성된 장치의 전압에 대한 전류 밀도 프로파일의 구체예의 도해이다.
도 1b는 상관 전자 물질을 포함하는 스위칭 장치의 구체예의 도해 및 상관 전자 물질 스위치의 등가 회로의 모식도이다.
도 2a-2j는 CEM 장치 내에서 도판트의 원자 농도를 제어하기 위한 스페이서를 제작하는데 이용된 하위공정들의 구체예를 예시한다.
도 3은 CEM 장치 내에서 도판트의 농도를 제어하기 위해 스페이서를 이용하는 CEM 장치의 구체예를 예시한다.
도 4는 한 구체예에 따라서 CEM 장치 및 스페이서를 구성하는 방법의 순서도이다.
상세한 설명의 일부인 도면과 함께 아래의 상세한 설명을 참조하며, 도면에서 유사한 숫자는 상응하는 및/또는 유사한 부분을 나타낼 수 있다. 도면은, 예컨대 예시의 단순성 및/또는 명확성을 위해 축척이 반드시 필요하지는 않다는 것이 인정될 것이다. 예를 들어, 일부 구체예의 치수는 다른 것들에 비해 과장될 수 있다. 또한, 다른 구체예들도 이용될 수 있다는 것이 이해되어야 한다. 더욱이, 구조적 변화 및/또는 다른 변화들이 청구된 주제를 벗어나지 않고 이루어질 수 있다. 이 명세서 전체에서 "청구된 주제"라는 언급은 하나 이상의 청구항에 의해 커버되도록 의도된 주제, 또는 그것의 임의의 부분을 말하며, 완전한 청구항 세트, 청구항 세트의 특정한 조합(예를 들어, 방법 청구항, 장치 청구항 등), 또는 특정한 청구항을 말하는 것을 반드시 의도하지는 않는다. 또한, 예를 들어 상향, 하향, 상부, 하부 등과 같은 방향 및/또는 기준은 도면의 논의를 용이하게 하기 위해 사용될 수 있으며, 청구된 주제의 용도를 제한하려는 의도가 아니다. 따라서, 아래의 상세한 설명은 청구된 주제 및/또는 등가물을 제한하는 것으로 해석되어서는 안 된다.
이 명세서 전체에서 하나의 실시형태, 한 실시형태, 하나의 구체예, 한 구체예 등에 대한 언급은 특정한 실시형태 및/또는 구체예와 관련하여 설명된 특정한 특징부, 구조, 특징 등이 청구된 주제의 적어도 하나의 실시형태 및/또는 구체예에 포함된다는 것을 의미한다. 따라서, 예를 들어 이 명세서 전체에서 다양한 장소에서 이러한 구문의 출현이 반드시 동일한 실시형태 및/또는 구체예를 말하거나 또는 임의의 하나의 특정한 실시형태 및/또는 구체예를 말하도록 의도되는 것은 아니다. 또한, 설명된 특정한 특징부, 구조, 특징 등은 하나 이상의 실시형태 및/또는 구체예에서 다양한 방식으로 조합될 수 있고, 따라서 의도된 청구항 범위 내에 들어간다는 것이 이해되어야 한다. 일반적으로, 물론, 특허출원의 명세서에 대한 경우와 마찬가지로, 이들 및 다른 문제들은 특정한 맥락에서는 변할 수 있는 가능성을 가진다. 다시 말해, 본 개시 전체에서, 특정한 맥락의 설명 및/또는 용법은 도출될 수 있는 합리적 추론에 관한 유용한 지침을 제공한다. 그러나, 마찬가지로, 추가의 조건이 없는 일반적인 "본 맥락에서"는 본 개시의 맥락을 말한다.
본 개시의 특정한 구체예는, 예를 들어 예컨대 상관 전자 랜덤 액세스 메모리(CERAM), 및/또는 로직 장치를 형성하는데 이용될 수 있는, 예를 들어 상관 전자 스위치를 형성하기 위한 상관 전자 물질(CEM) 필름을 제조 및/또는 제작하기 위한 방법 및/또는 과정을 설명한다. CERAM 장치 및 CEM 스위치의 구성에 이용될 수 있는 상관 전자 물질은, 예를 들어 메모리 컨트롤러, 메모리 어레이, 필터 회로, 데이터 변환기, 광학 기기, 위상 고정 루프(phase locked loop) 회로, 마이크로파 및 밀리미터파 송수신기 등과 같은, 광범위한 다른 전자 회로 타입들을 또한 포함할 수 있지만, 청구된 주제는 이와 관련하여 제한되지 않는다.
본 맥락에서, CEM 스위치는, 예를 들어 실질적으로 빠른 전도체-대-절연체 전이를 나타낼 수 있으며, 이것은 예를 들어 상 변화 메모리 장치에서, 또는 다른 예로서 저항성 RAM 장치의 필라멘트 형성에서, 결정질로부터 비정질 상태로의 변화에 반응하는 것과 같은, 고체-상태 구조 상 변화가 아니라 전자 상관에 의해 야기될 수 있다. 한 구체예에서, CEM 장치에서 실질적으로 빠른 전도체-대-절연체 전이는, 예를 들어 상 변화 및 저항성 RAM 장치에서, 용융/고체화 또는 필라멘트 형성과 대조적으로, 퀀텀 메카니컬 현상에 반응할 수 있다. 예를 들어, CEM에서 상대적으로 전도성인 상태와 상대적으로 절연성인 상태 사이의, 및/또는 제1 임피던스 상태와 제2 임피던스 상태 사이의 이러한 퀀텀 메카니컬 전이가 몇몇 구체예 중 임의의 하나에서 이해될 수 있다. 여기 사용된 용어 "상대적으로 전도성인 상태", "상대적으로 낮은 임피던스 상태", 및/또는 "금속 상태"는 상호 교환될 수 있고, 및/또는 때로는 "상대적으로 전도성인/낮은 임피던스 상태"라고 언급될 수 있다. 유사하게, 용어 "상대적으로 절연성인 상태" 및 "상대적으로 높은 임피던스 상태"는 상호 교환되어 사용될 수 있으며, 및/또는 때로는 "상대적으로 절연성인/높은 임피던스 상태"라고 언급될 수 있다.
상대적으로 절연성인/높은 임피던스 상태와 상대적으로 전도성인/낮은 임피던스 상태 사이의 상관 전자 물질의 퀀텀 메카니컬 전이(여기서 상대적으로 전도성인/낮은 임피던스 상태는 절연된/높은 임피던스 상태와 실질적으로 비유사하다)는 Mott 전이의 측면에서 이해될 수 있다. Mott 전이에 따르면, Mott 전이 조건이 발생하면 물질은 상대적으로 절연성인/높은 임피던스 상태에서 상대적으로 전도성인/낮은 임피던스 상태로 스위치될 수 있다. Mott 기준은 (nc)1/3 a ∼ 0.26에 의해 정의될 수 있고, 여기서 nc는 전자의 농도를 표시하고, "a"는 Bohr 반경을 표시한다. 역치 캐리어 농도가 달성되고, 이로써 Mott 기준이 충족되면, Mott 전이가 일어날 것으로 생각된다. Mott 전이가 발생한 것에 반응하여, CEM 장치의 상태는 상대적으로 높은 저항/높은 커패시턴스 상태(예를 들어, 절연성/높은 임피던스 상태)에서 높은 저항/높은 임피던스 상태와 실질적으로 비유사한 상대적으로 낮은 저항/낮은 커패시턴스 상태(예를 들어, 전도성/낮은 임피던스 상태)로 변화한다.
Mott 전이는 전자의 편재화에 의해 제어될 수 있다. 예를 들어 전자와 같은 캐리어가 편재화되면, 캐리어들 사이의 강한 쿨롱 상호작용이 CEM의 밴드를 분할함으로써 상대적으로 절연성인(상대적으로 높은 임피던스) 상태를 야기할 것으로 생각된다. 전자가 더 이상 편재되지 않는다면, 약한 쿨롱 상호작용이 우세하게 될 수 있고, 이것은 밴드 분할을 제거함으로써 상대적으로 높은 임피던스 상태와 실질적으로 비유사한 금속 (전도성) 밴드(상대적으로 낮은 임피던스 상태)를 야기할 수 있다.
또한, 한 구체예에서, 상대적으로 절연성인/높은 임피던스 상태에서 실질적으로 비유사하며 상대적으로 전도성인/낮은 임피던스 상태로의 스위칭은 저항 변화에 더하여 커패시턴스의 변화를 야기할 수 있다. 예를 들어, CEM 장치는 가변 커패시턴스의 특성과 함께 가변 저항을 나타낼 수 있다. 다시 말해, CEM 장치의 임피던스 특징은 저항 성분과 커패시턴스 성분을 모두 포함할 수 있다. 예를 들어, 금속 상태에서, CEM 장치는 0에 근접할 수 있는 상대적으로 낮은 전기장을 포함할 수 있고, 따라서 마찬가지로 0에 근접할 수 있는 실질적으로 낮은 커패시턴스를 나타낼 수 있다.
유사하게, 고 밀도의 결합되거나 상관된 전자들에 의해 야기될 수 있는 상대적으로 절연성인/높은 임피던스 상태에서, 외부 전기장이 CEM에 침투할 수 있으며, 따라서 CEM은 CEM 내에 저장된 추가의 전하에 적어도 부분적으로 기초하여 높은 커패시턴스를 나타낼 수 있다. 따라서, 예를 들어, CEM 장치에서 상대적으로 절연성인/높은 임피던스 상태에서 실질적으로 비유사하며 상대적으로 전도성인/낮은 임피던스 상태로의 전이는, 적어도 특정한 구체예에서, 저항과 커패시턴스 모두에 변화를 가져올 수 있다. 이러한 전이는 추가의 측정가능한 현상을 야기할 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
한 구체예에서, CEM으로부터 형성된 장치는 CEM-기반 장치를 포함하는 CEM의 부피의 대부분에서 Mott-전이에 반응하여 임피던스 상태의 스위칭을 나타낼 수 있다. 한 구체예에서, CEM은 "벌크 스위치"를 형성할 수 있다. 여기 사용된 용어 "벌크 스위치"는, 예컨대 Mott-전이에 반응하여, CEM의 적어도 대부분의 부피가 장치의 임피던스 상태를 스위칭하는 것을 말한다. 예를 들어, 한 구체예에서, 장치의 실질적으로 모든 CEM이 Mott 전이에 반응하여 상대적으로 절연성인/높은 임피던스 상태에서 상대적으로 전도성인/낮은 임피던스 상태로 또는 상대적으로 전도성인/낮은 임피던스 상태에서 상대적으로 절연성인/높은 임피던스 상태로 스위칭할 수 있다.
실시형태에서, CEM은 원소 주기율표의 하나 이상의 "d-블록" 원소를 포함할 수 있다. 그것은 하나 이상의 전이금속, 또는 전이금속 화합물, 및 특히 하나 이상의 전이금속 산화물(TMOs)을 포함할 수 있다. CEM 장치는 또한 원소 주기율표의 하나 이상의 "f-블록" 원소를 이용하여 실시될 수 있다. 그것은 하나 이상의 희토류 원소, 희토류 원소의 산화물, 하나 이상의 희토류 금속을 포함하는 산화물, 페로브스카이트, 이트륨, 및/또는 이테르븀, 또는 원소 주기율표의 란탄족 또는 악티늄족 시리즈로부터의 금속을 포함하는 임의의 다른 화합물을 포함할 수 있다. 따라서, 구체예에서, CEM은 원소 주기율표의 d-블록 원소 또는 f-블록 원소를 적어도 85.0%의 원자 농도를 포함할 수 있다. 따라서, d-블록 원소나 f-블록 원소에 더하여, CEM은 도판트, 예컨대 탄소-함유 도판트 및/또는 질소-함유 도판트를, 예를 들어 0.1%에서 최대 15.0%의 원자 농도로 포함할 수 있다. 따라서, 본 맥락에서, 여기 사용된 용어와 같은, "d-블록" 원소는 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크로뮴(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 몰리브데늄(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 러더포듐(Rf), 더브늄(Db), 시보르기움(Sg), 보륨(Bh), 하슘(Hs), 마이트너륨(Mt), 다름슈타튬(Ds), 뢴트게늄(Rg) 또는 코페르니슘(Cn), 또는 이들의 임의의 조합을 포함하는 원소를 의미한다. 또한, 본 맥락에서, 원소 주기율표의 "f-블록" 원소로부터 형성되거나 또는 포함하는 CEM은 란타늄(La), 세륨(Ce), 프라세오디뮴 (Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀 (Yb), 루테튬 (Lu), 악티늄 (Ac), 토륨(Th), 프로트악티늄(Pa), 우라늄(U), 넵투늄(Np), 플루토늄(Pu), 아메리슘(Am), 버클륨(Bk), 칼리포르늄(Cf), 아인슈타이늄(Es), 페르뮴(Fm), 멘델레븀(Md), 노벨륨(No) 또는 로렌슘(Lr), 또는 이들의 임의의 조합을 포함하는, 원소 주기율표의 f-블록으로부터의 금속 또는 금속 산화물을 포함하는 CEM을 의미한다.
도 1a는 상관 전자 물질로부터 형성된 장치의 전압 프로파일에 대한 전류 밀도의 구체예(100)의 도해이다. 예를 들어 "쓰기 작동" 동안 CEM 장치의 단자에 인가된 전압에 적어도 부분적으로 기초하여, CEM 장치는 상대적으로 저-임피던스 상태 또는 상대적으로 고-임피던스 상태에 놓일 수 있다. 예를 들어, 전압 Vset과 전류 밀도 Jset의 인가는 상대적으로 저-임피던스 메모리 상태로 CEM 장치의 전이를 야기할 수 있다. 반대로, 전압 Vreset과 전류 밀도 Jreset의 인가는 상대적으로 고-임피던스 메모리 상태로 CEM 장치의 전이를 야기할 수 있다. 도 1a에 도시된 대로, 기준 지정자(110)는 Vreset으로부터 Vset를 분리할 수 있는 전압 범위를 예시한다. CEM 장치가 고-임피던스 상태 또는 저-임피던스 상태에 놓인 후, CEM 장치의 이 특정한 상태는 전압 Vread의 인가(예를 들어, 읽기 작동 동안) 및 CEM 장치의 단자에서 전류 또는 전류 밀도의 검출(예를 들어, 읽기 창(107)을 이용하는)에 의해 검출될 수 있다.
한 구체예에 따라서, 도 1a에서 특정된 CEM 장치는 임의의 전이금속 산화물(TMO), 예컨대 예를 들어 페로브스카이트, Mott 절연체, 전하 교환 절연체, 및 Anderson 무질서 절연체, 뿐만 아니라 원소 주기율표로부터의 임의의 d-블록 또는 f-블록 물질을 포함할 수 있다. 도 1a의 CEM 장치는 다른 타입의 전이금속 산화물 가변 임피던스 물질을 포함할 수 있지만, 이들은 단지 예시일 뿐이며 청구된 주제를 제한하려는 의도가 아니라는 것이 이해되어야 한다. 니켈 산화물(NiO)이 하나의 특정한 TMO로서 개시된다. 여기 논의된 NiO 물질은 카보닐(CO)과 같은 "외부" 리간드로 도프될 수 있으며, 이것은 가변 임피던스 특성을 확립하고 및/또는 안정화하며 및/또는 P-타입 작동을 야기할 수 있고, 여기서 CEM은 저-임피던스 상태에서 더 전도성일 수 있다. 따라서, 다른 특정한 예에서, 외부 리간드로 도프된 NiO는 NiO:Lx로서 표시될 수 있으며, 여기서 Lx는 리간드 원소 또는 화합물을 표시할 수 있고, x는 NiO의 하나의 유닛에 대한 리간드 유닛의 수를 나타낼 수 있다. x의 값은 임의의 특정 리간드 및 리간드와 NiO 또는 임의의 다른 전이금속 화합물의 임의의 특정 조합에 대해 단순히 원자가 균형을 맞춤으로써 결정될 수 있다. 카보닐에 더하여 저-임피던스 상태에서 전도성을 야기하거나 또는 증진시킬 수 있는 다른 도판트 리간드들은 니트로실(NO), 트리페닐포스핀(PPh3), 페난트롤린(C12H8N2), 비피리딘(C10H8N2), 에틸렌디아민(C2H4(NH2)2), 암모니아(NH3), 아세토니트릴(CH3CN), 불화물(F), 염화물(Cl), 브롬화물(Br), 시아나이드(CN), 황(S) 등을 포함할 수 있다.
본 맥락에서, 여기 언급된 것과 같은 "P-타입" 도프된 CEM은, CEM이 저-임피던스 상태에서 작동된다면, 도프되지 않은 CEM에 비해, 증가된 전기 전도성을 나타내는 특정한 분자 도판트를 포함하는 제1 종류의 CEM을 의미한다. CO 및 NH3와 같은 대용 리간드의 도입이 NiO CEM의 P-타입 성질을 증진시키는 작용을 할 수 있다. 따라서, CEM의 P-타입 작동의 속성은, 적어도 특정한 구체예에서, CEM에서 P-타입 도판트의 원자 농도를 제어함으로써, 저-임피던스 상태에서 작동되는, CEM의 전기 전도성을 재단하거나 또는 맞춤 제작하는 능력을 포함할 수 있다. 특정한 구체예에서, P-타입 도판트의 증가된 원자 농도는 CEM의 증가된 전기 전도성을 야기할 수 있지만, 청구된 주제는 이와 관련하여 제한되지 않는다. 특정한 구체예에서, CEM 장치에서 P-타입 도판트의 원자 농도 또는 원자 퍼센트의 변화는, 여기 설명된 대로, 도 1a의 영역(104)의 특징에서 관찰될 수 있는데, 여기서 P-타입 도판트의 증가는 영역(104)의 더 가파른 기울기(예를 들어, 더 높은 전도도)를 가져온다.
다른 구체예에서, 도 1a의 CEM 장치는 질소-함유 리간드와 같은 다른 전이금속 산화물 가변 임피던스 물질을 포함할 수 있지만, 이들은 단지 예시일 뿐이고 청구된 주제를 제한하려는 의도가 아니라는 것이 이해되어야 한다. NiO는, 예를 들어 외부 질소-함유 리간드로 도프될 수 있고, 이것은 탄소-함유 도판트 종(예를 들어, 카보닐)의 사용에 의해 야기된 가변 임피던스 특성의 안정화와 유사한 방식으로 가변 임피던스 특성을 안정화할 수 있다. 특히, 여기 개시된 NiO 가변 임피던스 물질은 CxHyNz(여기서 x≥0, y≥0, Z≥0이고, 적어도 x, y 또는 z는 >0의 값을 포함한다) 형태의 질소-함유 분자, 예컨대 예를 들어 암모니아(NH3), 시아노(CN-), 아지드 이온(N3 -), 펜(1,10-페난트롤린, C12H8N2), 2,2'-비피리딘(C10H8N2), 에틸렌디아민((C2H4(NH2)2), 피리딘(C5H5N), 아세토니트릴(CH3CN) 및 시아노설파나이드, 예컨대 티오시아네이트(NCS-)를 포함할 수 있다. 여기 개시된 NiO 가변 임피던스 물질은 산화질화물 패밀리(NxOy, 여기서 x 및 y는 정수를 포함하고, x≥0 및 y≥0이며, 적어도 x 또는 y는 >0의 값을 포함한다)의 일원을 포함할 수 있으며, 이것은 예를 들어 산화질소(NO), 아산화질소(N2O), 이산화질소(NO2) 또는 NO3 - 리간드를 가진 전구체를 포함할 수 있다.
도 1a에 따라서, 충분한 바이어스가 적용되고(예를 들어, 밴드-분할 전위를 초과하는) 전술된 Mott 조건이 충족된다면(예를 들어, 주입된 전자 홀이, 예를 들어 스위칭 영역에서의 전자 집단과 비슷한 집단을 가지는 경우), CEM 장치는, 예를 들어 Mott 전이에 반응하여 상대적으로 저-임피던스 상태에서 상대적으로 고-임피던스 상태로 스위치할 수 있다. 이것은 도 1a의 전류 밀도에 대한 전압 프로파일의 지점(108)에 상응할 수 있다. 이 지점에서, 또는 이 지점의 적당한 근처에서, 전자는 더 이상 스크리닝되지 않고 금속 이온 근처에 편재화된다. 이 상관성은 강한 전자-대-전자 상호작용 전위를 가져올 수 있고, 이것은 밴드를 분할하는 작용을 함으로써 상대적으로 고-임피던스 물질을 형성할 수 있다. CEM 장치가 상대적으로 고-임피던스 상태를 포함하면 전자 홀의 수송에 의해 전류가 생성될 수 있다. 결과적으로, 역치 전압이 CEM 장치의 단자를 가로질러 인가되는 경우, MIM 장치의 전위 장벽에 걸쳐서 금속-절연체-금속(MIM) 다이오드에 전자가 주입될 수 있다. 특정 구체예에서, CEM 장치의 단자를 가로질러 인가된 역치 전위에서 전자의 역치 전류의 주입은 "설정" 작동을 수행할 수 있고, 이것은 CEM 장치를 저-임피던스 상태에 위치시킨다. 저-임피던스 상태에서, 전자의 증가는 유입되는 전자를 스크리닝하고 전자의 편재화를 제거할 수 있으며, 이것은 밴드-분할 전위를 붕괴시키는 작용을 함으로써 저-임피던스 상태를 야기할 수 있다.
한 구체예에 따라서, CEM 장치에서 전류는 외부 적용된 "컴플라이언스" 조건에 의해 제어될 수 있으며, 이것은 인가된 외부 전류에 적어도 부분적으로 기초하여 결정될 수 있고, 이것은 예를 들어 CEM 장치를 상대적으로 고-임피던스 상태에 놓기 위해 쓰기 작동 동안 제한될 수 있다. 일부 구체예에서, 외부-적용된 컴플라이언스 전류는 또한 CEM 장치를 상대적으로 고-임피던스 상태에 놓기 위해 후속 재설정 작동에 대한 전류 밀도의 조건을 설정할 수 있다. 도 1a의 특정한 실시형태에 도시된 대로, CEM 장치를 상대적으로 저-임피던스 상태에 놓기 위해 전류 밀도 Jcomp가 지점(116)에서 쓰기 작동 동안 인가될 수 있고, 이것은 후속 쓰기 작동에서 CEM 장치를 고-임피던스 상태에 놓기 위한 컴플라이언스 조건을 결정할 수 있다. 도 1a에 도시된 대로, CEM 장치는 계속해서 Jcomp가 외부 인가되는 지점(108)에서 전압 Vreset에서 전류 밀도 Jreset≥Jcomp의 인가에 의해 고-임피던스 상태에 놓을 수 있다.
구체예에서, 컴플라이언스는 CEM 장치에서 Mott 전이를 위해 홀에 의해 "포착"될 수 있는 전자의 수를 설정할 수 있다. 다시 말해, CEM 장치를 상대적으로 저-임피던스 메모리 상태에 놓기 위해 쓰기 작동에서 인가된 전류는 계속해서 CEM 장치를 상대적으로 고-임피던스 메모리 상태로 전이시키기 위해 CEM 장치에 주입되어야 하는 홀의 수를 결정할 수 있다.
상기 지적된 대로, 재설정 조건은 지점(108)에서 Mott 전이에 반응하여 일어날 수 있다. 상기 지적된 대로, 이러한 Mott 전이는 CEM 장치에서 전자 n의 농도가 전자 홀 p의 농도와 대략 같거나, 또는 적어도 비슷하게 되는 조건을 야기할 수 있다. 이 조건은 다음과 같이 식 (1)에 따라서 모델링될 수 있다:
Figure pct00001
식 (1)에서, λTF는 Thomas Fermi 스크리닝 길이에 상응하고 C는 상수이다.
한 구체예에 따라서, 도 1a에 도시된 전류 밀도에 대한 전압의 프로파일에서 영역(104)에서의 전류, 또는 전기 밀도는 CEM 장치의 단자를 가로질러 인가된 전압 신호로부터 홀의 주입에 반응하여 존재할 수 있으며, 이것은 CEM 장치의 P-타입 작동에 상응할 수 있다. 여기서, 홀의 주입은 역치 전압 VMI가 CEM 장치의 단자를 가로질러 인가될 때 전류 IMI에서 저-임피던스 상태의 고-임피던스 상태 전이를 위한 Mott 전이 기준을 충족할 수 있다. 이것은 다음과 같이 식 (2)에 따라서 모델링될 수 있다:
Figure pct00002
식 (2)에서, Q(VMI)는 하전된 주입된 (홀 또는 전자)에 상응하며 인가된 전압의 함수이다. Mott 전이를 가능하게 하는 전자 및/또는 홀의 주입은 역치 전압 VMI, 및 역치 전류 IMI에 반응하여 밴드 사이에서 일어날 수 있다. 식 (1)에 따라서 식 (2)에서 IMI에 의해 주입된 홀에 의해 Mott 전이를 야기하기 위해 전자 농도 n을 전하 농도와 일치시킴으로써 Thomas Fermi 스크리닝 길이 λTF에 대한 이러한 역치 전압 VMI의 의존성이 다음과 같이 식 (3)에 따라서 모델링될 수 있다:
Figure pct00003
식 (3)에서, ACEM은 CEM 장치의 단면적에 해당하고, Jreset(VMI)는 CEM 장치를 상대적으로 고-임피던스 상태에 위치시킬 수 있는, 역치 전압 VMI에서 CEM 장치에 인가되는 CEM 장치를 통한 전류 밀도를 나타낼 수 있다.
한 구체예에 따라서, 하나 이상의 상관 전자 물질을 포함하는 CEM 스위치, CERAM 메모리 장치, 또는 다양한 다른 전자기기 장치를 형성하는데 이용될 수 있는 CEM 장치는, 예컨대 예를 들어 Mott 전이 기준을 만족하기에 충분한 양의 전자의 주입을 통해서 상대적으로 고-임피던스 상태에서 전이시킴으로써, 상대적으로 저-임피던스 메모리 상태에 놓일 수 있다. 상대적으로 저-임피던스 상태로 CEM 장치의 전이에서, 충분한 전자가 주입되고 CEM 장치의 단자를 가로지른 전위가 역치 스위칭 전위(예를 들어, Vset)를 능가한다면, 주입된 전자는 스크리닝이 시작될 수 있다. 앞서 언급된 대로, 스크리닝은 이중-점유 전자를 비편재화하는 작용을 함으로써 밴드-분할 전위를 붕괴시킬 수 있고, 이로써 상대적으로 저-임피던스 상태가 야기된다.
특정한 구체예에서, CEM 장치의 임피던스 상태의 변화, 예컨대 저-임피던스 상태에서 실질적으로 비유사한 고-임피던스 상태로의 변화는, 예를 들어 NixOy(여기서 하첨자 "x" 및 "y"는 정수를 포함한다)를 포함하는 화합물의 전자의 "백-도네이션"에 의해 야기될 수 있다. 여기 사용된 용어 "백-도네이션"은 격자 구조의 인접 분자에 의해, 전이금속, 전이금속 산화물, 또는 이들의 임의의 조합에(즉, 금속의 원자 오비탈에) 하나 이상의 전자(즉, 전자 밀도)의 공급과 동시에 금속 중심으로부터 리간드/도판트 상의 미점유 π* 결합방지 오비탈로 전자 밀도의 기증을 말한다. 전자 백-도네이팅 리간드는 π 역-결합 리간드, 예컨대 카보닐(CO), 니트로실(NO), 이소시아나이드(RNC, 여기서 R은 H, C1-C6 알킬 또는 C6-C10 아릴이다), 알켄(예를 들어, 에텐), 알킨(예를 들어, 에틴) 또는 포스핀, 예컨대 트리알킬포스핀 또는 트리아릴 포스핀(R3P, 여기서 R은 H, C1-C6 알킬 또는 C6-C10 아릴이다), 예를 들어 트리페닐포스핀(PPh3)일 수 있다. 백-도네이션은 전이금속, 전이금속 화합물, 전이금속 산화물, 또는 이들의 조합이 인가된 전압의 영향하에 전자 전도에 유리한 이온화 상태를 유지하는 것을 허용할 수 있다. 특정 구체예에서, CEM에서 백-도네이션은, 예를 들어 카보닐(CO) 또는 질소-함유 도판트 종, 예컨대 암모니아(NH3), 에틸렌디아민(C2H8N2) 또는 산화질화물 패밀리(NxOy)의 일원의 사용에 반응하여 일어날 수 있고, 이것은 예를 들어 CEM을 포함하는 장치 또는 회로의 작동 동안, 니켈과 같은, 전이금속 또는 전이금속 산화물의 전도 밴드에 제어가능하고 가역적으로 전자가 "기증"되는 특성을 CEM이 나타내는 것을 허용할 수 있다. 백-도네이션은, 예를 들어 니켈 산화물 물질(예를 들어, NiO:CO 또는 NiO:NH3)에서 반전될 수 있으며, 이로써 니켈 산화물 물질이 장치 작동 동안 고-임피던스 특성과 같은 실질적으로 비유사한 임피던스 특성을 나타내도록 스위치되는 것을 허용한다.
따라서, 본 맥락에서, 전자 백-도네이팅 물질은 CEM의 전도 밴드를 오가는, 전자의 도네이션, 및 전자 도네이션의 반전을 제어할 수 있는 인가된 전압의 영향에 적어도 부분적으로 기초하여, 임피던스 스위칭 특성, 예컨대 제1 임피던스 상태에서 실질적으로 비유사한 제2 임피던스 상태로의 스위칭(예를 들어 상대적으로 낮은 임피던스 상태에서 상대적으로 높은 임피던스 상태로, 또는 반대로)을 나타내는 물질을 말한다.
일부 구체예에서, 백-도네이션에 의해, 전이금속, 전이금속 화합물, 또는 전이금속 산화물을 포함하는 CEM 스위치는, 니켈과 같은 전이금속이, 예를 들어 2+의 산화 상태에 놓인다면, 저-임피던스 특성을 나타낼 수 있다(예를 들어, NiO:CO 또는 NiO:NH3와 같은 물질에서 Ni2+). 반대로, 니켈과 같은 전이금속이, 예를 들어 1+ 또는 3+의 산화 상태에 놓인다면 전자 백-도네이션은 반전될 수 있다. 따라서, CEM 장치의 작동 동안, 백-도네이션은 "불균화"를 가져올 수 있으며, 이것은 실질적으로 아래 식 (4)에 따라서 실질적으로 동시적인 산화 및 환원 반응을 포함할 수 있다:
2Ni2+ → Ni1+ + Ni3+ (4)
이러한 불균화는, 이 예에서, 식 (4)에 나타낸 대로 Ni1 + + Ni3 +로서 니켈 이온의 형성을 말하며, 이것은 예를 들어 CEM 장치의 작동 동안 상대적으로 고-임피던스 상태를 야기할 수 있다. 한 구체예에서, "도판트", 예컨대 탄소-함유 리간드, 카보닐(CO) 또는 질소-함유 리간드, 예컨대 암모니아 분자(NH3)는 CEM 장치의 작동 동안 전자의 공유를 허용함으로써 식 (4)의 불균화 반응 및 실질적으로 아래 식 (5)에 따른 그것의 반전을 일으킬 수 있다:
Ni1+ + Ni3+ → 2Ni2+ (5)
앞서 언급된 대로, 식 (5)에 도시된, 불균화 반응의 반전은 니켈-기반 CEM이 상대적으로 저-임피던스 상태로 되돌아가는 것을 허용한다.
구체예에서, 대략 0.1% 내지 10.0%의 원자 퍼센트 범위의 값에서 가변적일 수 있는, 예를 들어 NiO:CO 또는 NiO:NH3의 분자 농도에 의존하여, 도 1a에 도시된 대로 Vreset 및 Vset은 Vset ≥ Vreset인 조건에서 대략 0.1 V 내지 10.0 V의 범위에서 가변적일 수 있다. 예를 들어, 하나의 가능한 구체예에서, 예를 들어 Vreset은 대략 0.1 V 내지 1.0 V 범위의 전압에서 일어날 수 있고, Vset은 대략 1.0 V 내지 2.0 V 범위의 전압에서 일어날 수 있다. 그러나, Vset 및 Vreset의 변동은 NiO:CO 또는 NiO:NH3 및 CEM 장치에 존재하는 다른 물질과 같은 전자 백-도네이팅 물질의 원자 농도뿐만 아니라 다른 공정 변화와 같은 다양한 요인들에 적어도 부분적으로 기초하여 일어날 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
도 1b는 상관 전자 물질을 포함하는 스위칭 장치의 구체예(150)의 도해 및 상관 전자 물질 스위치 등가 회로의 모식도이다. 앞서 언급된 대로, 하나 이상의 상관 전자 물질을 이용한, CEM 스위치, CERAM 어레이, 또는 다른 종류의 장치와 같은, 상관 전자 장치는 가변 저항과 가변 커패시턴스의 특징을 모두 나타낼 수 있는 가변 또는 복소 임피던스 장치를 포함할 수 있다. 다시 말해, 전도성 기판(160), CEM 필름(170) 및 전도성 오버레이(180)를 포함하는 장치와 같은, CEM 가변 임피던스 장치에 대한 임피던스 특징은, 장치 단자(122 및 130)를 가로질러 측정된다면, 장치의 저항 및 커패시턴스 특징에 적어도 부분적으로 의존할 수 있다. 한 구체예에서, 가변 임피던스 장치의 등가 회로는 가변 커패시터(128)와 같은 가변 커패시터와 나란히 가변 레지스터(126)와 같은 가변 레지스터를 포함할 수 있다. 물론, 가변 레지스터(126)와 가변 커패시터(128)는 독립된 구성요소를 포함하는 것으로서 도 1b에 묘사되지만, 구체예(150)의 장치와 같은 가변 임피던스 장치는 실질적으로 균질한 CEM 필름을 포함할 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
아래 표 1은 구체예(150)의 장치와 같은, 예시적인 가변 임피던스 장치에 대한 예시적인 진리표를 나타낸다.
Figure pct00004
표 1은 구체예(150)의 장치와 같은 가변 임피던스 장치의 저항이 CEM 장치를 가로지러 인가된 전압에 적어도 부분적으로 의존하는 함수로서 저-임피던스 상태와 실질적으로 비유사한, 고-임피던스 상태 사이에서 전이할 수 있음을 보여준다. 한 구체예에서, 저-임피던스 상태에서 나타난 임피던스는 고-임피던스 상태에서 나타난 임피던스보다 대략 10.0배 - 100,000.0배 더 낮을 수 있다. 다른 구체예에서, 저-임피던스 상태에서 나타난 임피던스는, 예를 들어 고-임피던스 상태에서 나타난 임피던스보다 대략 5.0배 내지 10.0배 더 낮을 수 있다. 그러나, 청구된 주제는 고-임피던스 상태와 저-임피던스 상태 사이의 임의의 특정한 임피던스 비에 제한되지 않는다는 것이 주지되어야 한다. 표 1은 구체예(150)의 장치와 같은 가변 임피던스 장치의 커패시턴스가, 예시적인 구체예에서, 대략 0(또는 매우 적은)의 커패시턴스를 포함할 수 있는 낮은 커패시턴스 상태와 적어도 부분적으로 CEM 장치를 가로질러 인가된 전압의 함수인 높은 커패시턴스 상태 사이에서 전이할 수 있다는 것을 보여준다.
특정한 구체예에서, 원자층 증착(atomic layer deposition)은 NiO:CO 또는 NiO:NH3와 같은 NiO 물질을 포함하는 필름을 형성하거나 또는 제작하기 위해 이용될 수 있다. 본 맥락에서, 여기 사용된 용어인 "층"은 전도성 또는 절연성 기판과 같은 하부 형성물 상에 또는 위에 배치될 수 있는 물질의 시트 또는 코팅을 의미한다. 예를 들어, 원자층 증착 과정에 의해 하부 기판 상에 배치된 층은 단일 원자의 두께를 포함할 수 있고, 이것은 몇 옹스트롬(예를 들어 0.6Å)의 두께를 포함할 수 있다. 그러나, 층은, 예를 들어 CEM 필름을 포함하는 필름을 제작하기 위해 이용된 과정에 따라, 단일 원자의 두께보다 큰 두께를 가진 시트 또는 코팅을 포함한다. 추가로, "층"은 수평으로 배향되거나(예를 들어, "수평" 층), 수직으로 배향되거나(예를 들어, "수직" 층), 또는 예를 들어 대각선과 같은 임의의 다른 배향으로 위치될 수 있다. 구체예에서, CEM 필름은, 예를 들어 저-임피던스 상태를 일으키기 위해, 회로 환경에서 CEM 장치의 작동 동안 전자 백-도네이션을 허용할 수 있는 충분한 수의 층을 포함할 수 있다. 또한, 회로 환경에서 작동 동안, 예를 들어 전자 백-도네이션은, 예를 들어 고-임피던스 상태와 같은 실질적으로 비유사한 임피던스 상태를 일으키기 위해 반전될 수 있다.
또한, 본 맥락에서, 여기 사용된 것과 같은 "기판"은 물질, 예컨대 특정한 전기적 특성(예를 들어 전도성 특성, 절연성 특성 등)을 가진 물질이 기판 상에 또는 위에 배치되거나 위치되는 것을 가능하게 하는 표면을 포함하는 구조를 의미한다. 예를 들어, CEM-기반 장치에서, 전도성 기판, 예컨대 전도성 기판(160)은, 예를 들어 전도성 기판(160)과 접촉하고 있는 CEM 필름에 전기 전류를 수송하는 작용을 할 수 있다. 다른 예에서, 기판은 전기 전류 흐름이 CEM 필름을 오가지 못하도록 CEM 필름을 절연하는 작용을 할 수 있다. 절연 기판의 한 가능한 예에서, 질화규소(SiN)와 같은 물질이 반도체 구조의 구성요소들을 절연하기 위해 이용될 수 있다. 또한, 절연 기판은 절연체 상 규소(silicon-on-insulator) 또는 사파이어 상 규소(silicon-on-sapphire) 기술과 같은 다른 규소-기반 물질, 도프된 및/또는 도프되지 않은 반도체, 베이스 반도체 토대에 의해 지지된 규소의 에피택셜 층, 종래의 금속 산화물 반도체(CMOS)(예를 들어 금속 백엔드를 가진 CMOS 프론트엔드), 및/또는 CES 장치를 포함하는 다른 반도체 구조 및/또는 기술을 포함할 수 있다. 따라서, 청구된 주제는 제한 없이 다양한 전도성 및 절연성 기판을 포함하는 것이 의도된다.
특정한 구체예에서, 기판 상에 또는 위에 CEM 필름의 형성은 기판과 같은 전도성 물질 위에, 예를 들어 NiO:CO 또는 NiO:NH3, 또는 다른 전이금속 산화물, 전이금속, 또는 이들의 조합의 성분을 증착(deposition)하기 위해 둘 이상의 전구체를 이용할 수 있다. 한 구체예에서, CEM 장치의 층들은 아래 식 (6a)에 따라서 독립된 전구체 분자 AX 및 BY를 이용하여 증착될 수 있다:
AX(기체) + BY(기체) = AB(고체) + XY(기체) (6a)
여기서 식 (6a)의 "A"는 전이금속, 전이금속 화합물, 전이금속 산화물 또는 이들의 임의의 조합에 해당한다. 구체예에서, 전이금속 산화물은 니켈을 포함할 수 있지만, 다른 전이금속, 전이금속 화합물, 및/또는 전이금속 산화물, 예컨대 알루미늄, 카드뮴, 크로뮴, 코발트, 구리, 금, 철, 망간, 수은, 몰리브데늄, 니켈, 팔라듐, 레늄, 루테늄, 은, 탄탈륨, 주석, 티타늄, 바나듐, 이트륨 및 아연(이들은 음이온, 예컨대 산소 또는 다른 타입의 리간드에 결합될 수 있다), 또는 이들의 조합을 포함할 수 있지만, 청구된 주제는 이와 관련하여 제한되지 않는다. 특정한 구체예에서, 이트륨 티타네이트(YTiO3)와 같은 둘 이상의 전이금속 산화물을 포함하는 화합물이 또한 이용될 수 있다.
구체예에서, 식 (6a)의 "X"는 하나 이상의 리간드, 예컨대 유기 리간드를 포함할 수 있으며, 이것은 아미디네이트(AMD), 예를 들어 RNCR1NR2(R, R1 및 R2는 H 또는 알킬로부터 선택), 디(시클로펜타디엔일)(Cp)2, 디에틸시클로펜타디엔일(EtCp)2, 비스(2,2,6,6-테트라메틸헵탄-3,5-디오네이토((thd)2), 아세틸아세토네이트(acac),비스(메틸시클로펜타디엔일)((CH3C5H4)2), 디메틸글리옥시메이트(dmg), 2-아미노-펜트-2-엔-4-온에이토(apo)2, (dmamb)2(dmamb는 1-디메틸아미노-2-메틸-2-부탄올레이트), (dmamp)2(dmamp는 1-디메틸아미노-2-메틸-2-프로판올레이트), 비스(펜타메틸시클로펜타디엔일)(C5(CH3)5)2 및 카보닐(CO), 예컨대 테트라카보닐(CO)4를 포함할 수 있다. 따라서, 일부 구체예에서, 니켈-기반 전구체 AX는, 예를 들어 몇 개만 예를 들면 니켈아미디네이트(Ni(AMD)), 니켈 디(시클로펜타디엔일)(Ni(Cp)2), 니켈 디(에틸시클로펜타디엔일)(Ni(EtCp)2),비스(2,2,6,6-테트라메틸헵탄-3,5-디오네이토)Ni(II)(Ni(thd)2), 니켈 아세틸아세토네이트(Ni(acac)2), 비스(메틸시클로펜타디엔일)니켈(Ni(CH3C5H4)2), 니켈 디메틸글리옥시메이트(Ni(dmg)2), 니켈 2-아미노-펜트-2-엔-4-온에이토(Ni(apo)2), Ni(dmamb)2(dmamb는 1-디메틸아미노-2-메틸-2-부탄올레이트), Ni(dmamp)2(dmamp는 1-디메틸아미노-2-메틸-2-프로판올레이트), 비스(펜타메틸시클로펜타디엔일)니켈(Ni(C5(CH3)5)2) 및 니켈 카보닐(Ni(CO)4)를 포함할 수 있다.
그러나, 특정한 구체예에서, 전구체 AX 및 BY에 더하여 전자 백-도네이팅 물질을 포함하는 도판트가 CEM 장치의 층을 형성하기 위해 이용될 수 있다. 전구체 AX와 동시에 흐를 수 있는 전자 백-도네이팅 물질을 포함하는 추가의 도판트 리간드는 실질적으로 아래 식 (6b)에 따라서 전자 백-도네이팅 화합물의 형성을 허용할 수 있다. 구체예에서, 암모니아(NH3), 메탄(CH4), 일산화탄소(CO), 또는 다른 물질과 같은 전자 백-도네이팅 물질을 포함하는 도판트가 이용될 수 있으며, 탄소 또는 질소를 포함하는 다른 리간드 또는 상기 나열된 전자 백-도네이팅 물질을 포함하는 다른 도판트들도 이용될 수 있다. 따라서, 식 (6a)는 실질적으로 아래 식 (6b)에 따라서 전자 백-도네이팅 물질을 포함하는 추가의 도판트 리간드를 포함하도록 변형될 수 있다:
AX(기체) + (NH3 또는 질소를 포함하는 다른 리간드) + BY(기체)
= AB:NH3(고체) + XY(기체) (6b)
식 (6a) 및 (6b)의 AX, BY 및 NH3(또는 질소를 포함하는 다른 리간드)와 같은 전구체의 농도, 예컨대 원자 농도는, 대략 0.1% 내지 10.0%의 원자 농도를 포함하는, 예컨대 암모니아(NH3) 또는 카보닐(CO) 형태의, 제작된 CEM 장치에서 전자 백-도네이팅 물질을 포함하는 질소 또는 탄소 도판트의 최종 원자 농도를 가져오도록 조정될 수 있다. 특정한 구체예에서, NH3 또는 CO와 같은 도판트의 원자 농도는, 예를 들어 대략 0.1% 내지 10.0%와 같은 원자 농도의 더 제한된 범위를 포함할 수 있다. 그러나, 청구된 주제가 상기 확인된 전구체 및/또는 원자 또는 분자 농도에 반드시 제한되는 것은 아니다. 청구된 주제는 CEM 장치의 제작에 이용되는, 원자층 증착, 화학증착, 플라즈마 화학증착, 스퍼터 증착, 물리증착, 고온 와이어 화학증착, 레이저 증진 화학증착, 레이저 증진 원자층 증착, 빠른 열 화학증착, 스핀 온 증착, 가스 클러스터 이온빔 증착 등에 이용되는 모든 이러한 전구체 및 도판트의 원자 농도를 포함하도록 의도된다는 것이 주지되어야 한다. 식 (6a) 및 (6b)에서, "BY"는, 앞서 언급된 대로, 산화제, 예컨대 물(H2O), 산소(O2), 오존(O3), 플라즈마 O2, 과산화수소(H2O2)를 포함할 수 있다. 다른 구체예에서, "BY"는 CO, O2 + (CH4), 또는 산화질소(NO) + 물(H2O) 또는 산화질화물 또는 탄소 함유 기체상 산화제 또는 산화질화제를 포함할 수 있다. 다른 구체예에서, 플라즈마가 산소 라디칼(O*)을 형성하기 위해 산화제(BY)와 함께 사용될 수 있다. 마찬가지로, 플라즈마는 CEM 도핑 농도를 제어하기 위해 활성화된 종들을 형성할 수 있는 전자 백-도네이팅 물질을 포함하는 도핑 종들과 함께 사용될 수 있다.
특정한 구체예에서, 예컨대 원자층 증착을 이용하는 구체예에서, 기판, 예컨대 전도성 기판은, 예를 들어 대략 20.0℃ 내지 1000.0℃ 범위의 온도, 또는 특정 구체예에서 대략 20.0℃ 내지 500.0℃ 범위의 온도를 얻을 수 있는 가열된 챔버에서, 전구체, 예컨대 AX 및 BY, 뿐만 아니라 전자 백-도네이팅 물질을 포함하는 도판트(예컨대 암모니아 또는 금속-질소 결합을 포함하는 다른 리간드, 예를 들어 니켈-아미드, 니켈-이미드, 니켈-아미디네이트, 또는 이들의 조합을 포함하는)에 노출될 수 있다. NiO:NH3의 원자층 증착이 수행되는 하나의 특정한 구체예에서, 예를 들어 대략 20.0℃ 내지 400.0℃ 범위의 챔버 온도 범위가 이용될 수 있다. 전구체 기체(예를 들어, AX, BY, NH3 또는 질소를 포함하는 다른 리간드)에의 노출에 반응하여, 이러한 기체는, 예를 들어 대략 0.5초 내지 180.0초 범위의 기간 동안 가열된 챔버로부터 퍼지될 수 있다. 그러나, 이들은 잠재적으로 적합한 챔버 온도 범위 및/또는 시간의 예일 뿐이라는 것이 주지되어야 하며, 청구된 주제는 이와 관련하여 제한되지 않는다.
특정 구체예에서, 원자층 증착을 이용한 단일 2-전구체 사이클(예를 들어, 식 (6a)를 참조하여 설명된 대로, AX 및 BY) 또는 단일 3-전구체 사이클(예를 들어, 식 (6b)를 참조하여 설명된 대로, AX, NH3, CH4, 또는 질소를 포함하는 다른 리간드, 탄소 또는 전자 백-도네이팅 물질을 포함하는 다른 도판트, 및 BY)은 사이클 당 대략 0.6Å 내지 5.0Å 범위의 두께를 포함하는 CEM 필름의 층을 가져올 수 있다. 따라서, 한 가능한 구체예에서, 원자층 증착 과정이 대략 0.6Å의 두께를 포함하는 CEM 필름의 층을 증착할 수 있다면, 800-900회의 2-전구체 사이클이 대략 500.0Å의 두께를 포함하는 CEM 장치를 가져오기 위해 이용될 수 있다. 원자층 증착은, 예를 들어 대략 1.5nm 내지 150.0nm 범위의 두께와 같은, 다른 두께를 가진 CEM 장치 필름을 형성하기 위해 이용될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다는 것이 주지되어야 한다.
특정한 구체예에서, 원자층 증착의 한 번 이상의 2-전구체 사이클(예를 들어, AX 및 BY) 또는 3-전구체 사이클(AX, NH3, CH4, 또는 질소를 포함하는 다른 리간드, 탄소 또는 전자 백-도네이팅 물질을 포함하는 다른 도판트, 및 BY)에 반응하여, CEM 장치 필름은 인시튜 아닐링을 겪을 수 있고, 이것은 필름 특성의 개선을 허용할 수 있거나, 또는 CEM 장치 필름에 카보닐 또는 암모니아의 형태와 같은, 전자 백-도네이팅 물질을 포함하는 도판트를 통합하기 위해 사용될 수 있다. 특정 구체예에서, 챔버는 대략 20.0℃ 내지 1000.0℃ 범위의 온도로 가열될 수 있다. 그러나, 다른 구체예에서, 인시튜 아닐링은 대략 100.0℃ 내지 800.0℃ 범위의 챔버 온도를 이용하여 수행될 수 있다. 인시튜 아닐링에서 시간은 대략 1.0초 내지 5.0시간 범위의 기간에서 가변적일 수 있다. 특정한 구체예에서, 아닐링 시간은, 예를 들어 대략 0.5분 내지 대략 180.0분과 같은 더 좁은 범위 내에서 가변적일 수 있으며, 예를 들어 청구된 주제는 이와 관련하여 제한되지 않는다.
특정한 구체예에서, 상기 설명된 과정에 따라서 제조된 CEM 장치는, 장치의 제작 직후 장치가 상대적으로 낮은 임피던스(상대적으로 높은 전도도)를 나타내는 "본 온"(born on) 특성을 나타낼 수 있다. 따라서, CEM 장치가 더 큰 전자장치 환경에 일체화된다면, 예를 들어 초기 활성화시 CEM 장치에 인가된 상대적으로 작은 전압은, 도 1a의 영역(104)에 의해 도시된 대로, CEM 장치를 통한 상대적으로 높은 전류 흐름을 허용할 수 있다. 예를 들어, 앞서 여기 설명된 대로, 적어도 하나의 가능한 구체예에서, 예를 들어 V rese t은 대략 0.1 V 내지 1.0 V의 범위의 전압에서 일어날 수 있고, V set 은 대략 1.0 V 내지 2.0 V의 범위의 전압에서 일어날 수 있다. 따라서, 대략 2.0 V 이하의 범위에서 작동하는 전기 스위칭 전압은, 예를 들어 메모리 회로가 CERAM 메모리 장치에 쓰는 것, CERAM 메모리 장치로부터 읽는 것, 또는 스위치의 상태를 변화시키는 것을 허용할 수 있다. 구체예에서, 이러한 상대적으로 낮은 전압 작동은 복잡성, 비용을 줄일 수 있고, 경쟁 메모리 및/또는 스위칭 장치 기술을 능가하는 다른 이점을 제공할 수 있다.
특정한 구체예에서, 둘 이상의 CEM 장치가 상관 전자 물질의 원자층 증착에 의해 적어도 부분적으로 집적 회로의 특정한 층 내에 형성될 수 있다. 추가의 구체예에서, 제1 상관 전자 스위치 물질의 하나 이상의 상관 전자 스위치 장치 및 제2 상관 전자 스위치 물질의 하나 이상의 상관 전자 스위치 장치가 블랭킷 증착과 선택적 에피택셜 증착의 조합에 의해 적어도 부분적으로 형성될 수 있다. 추가로, 한 구체예에서, 제1 및 제2 액세스 장치가 각각 제1 및 제2 CEM 장치에 실질적으로 인접하여 위치될 수 있다.
추가의 구체예에서, CEM 장치는 멀티레벨 집적 회로의 한 레벨 내에 위치될 수 있고, 이로써 CEM 장치 바로 아래 레벨에 위치된 전도성 바이어(via)와 제1 전기 접촉을 만들 수 있다. CEM 장치는 CEM 장치 바로 위 레벨에 있는 전도성 바이어와 제2 전기 접촉을 만들 수 있다. 본 맥락에서, 여기 사용된 용어인 "레벨"은 전도성 흔적(trace) 또는 전기 전도성 경로가 위치될 수 있는 독립된 표면을 의미하며, 여기서 독립된 표면은 CEM 및/또는 전도성 바이어를 개재시킴으로써 바로 위 및/또는 바로 아래의 독립된 표면과 이격된다. 예를 들어, 3-레벨 집적 회로에서, CEM 장치는 CEM 장치가 위치된 레벨 바로 아래에 위치된 제1 금속 레벨을 CEM 장치가 위치된 레벨 바로 위에 위치된 제2 금속 레벨로부터 이격할 수 있다. 다른 예에서, 예컨대 5-레벨 장치에서, 제1 금속 레벨은 하나 이상의 전도성 금속 흔적을 포함할 수 있다. 제2 레벨에서, 제1 전도성 바이어가 제1 금속 레벨의 하나 이상의 전도성 흔적 상에 또는 위에 위치될 수 있다. 제3 레벨에서, CEM 스위칭 장치가, 예를 들어 제2 레벨의 전도성 바이어 상에 위치될 수 있다. 제4 레벨에서, 제2 전도성 바이어가 CEM 스위칭 장치 상에 또는 위에 위치될 수 있다. 제5 레벨에서, 하나 이상의 전도성 금속 흔적이 제2 전도성 바이어 상에 위치될 수 있다. 이들은 CEM 장치를 포함할 수 있는, 집적 회로와 같은, 광범위한 멀티레벨 회로의 단지 예들일 뿐이며, 청구된 주제는 이와 관련하여 제한되지 않는다는 것이 주지되어야 한다.
이에 더하여, 멀티레벨 집적 회로 장치의 특정한 레벨에 위치된 인접한 CEM 장치들은 인접한 CEM 장치들 사이에 놓인 트렌치에 의해 서로 이격될 수 있다. 멀티레벨 장치의 특정한 레벨에서, CEM 장치와 같은, 인접한 장치들을 이격하는 트렌치의 적어도 일부분을 "스페이서"가 채울 수 있다. 따라서, 본 맥락에서, "스페이서"는 CEM 장치와 접촉하여 위치된 구조를 의미하며, 여기서 스페이서는 멀티레벨 구조의 특정한 레벨에서 트렌치에 의해 이격된 CEM 장치들과 같은, 인접한 장치들을 서로 절연하거나 적어도 부분적으로 고립시키는 작용을 한다. 구체예에서, 인접한 장치들과의 절연 또는 적어도 부분적 고립을 제공하는 것에 더하여, 스페이서는 CEM 장치 내에서 도판트의 원자 농도를 제어하는 작용을 한다. 특정한 구체예에서, 스페이서는, 예를 들어 CEM 장치로부터 인접 구조로 도판트의 이주나 확산을 감소시키기 위한 시일로서 작용함으로써 CEM 장치 내에서 도판트의 원자 농도를 제어한다. 다른 예에서는, 또한 여기 더 설명된 대로, 스페이서는, CEM으로부터 도판트의 확산을 일으킬 수 있는, 예를 들어 아닐링과 같은, 제작 작업 동안 손실될 수 있는, CEM의 하나 이상의 도판트를 대체하거나 보충함으로써 CEM 장치 내에서 도판트의 원자 농도를 제어하는 작용을 한다. 인접한 CEM 장치들 사이의 트렌치에 형성된 스페이서는 추가의 기능을 수행하고, 설명된 것들 이외의 다른 추가의 이점을 가져올 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
도 2a-2j는 CEM 장치 내에서 도판트의 원자 농도를 제어하기 위한 스페이서를 제작하는데 이용된 하위공정들의 구체예를 예시한다. 구체예(200A)에 해당하는 도 2a에서, 절연 기판, 예컨대 절연 기판(210)은, 예를 들어 적어도 90.0%의 원자 농도를 가진 SiN을 포함할 수 있다. 구체예에서, 기판(210)은 임의의 적합한 과정을 이용하여 증착될 수 있다. 적합한 과정은, 제한은 아니지만, 물리증착(PVD), 금속-유기화학 증착(MOCVD), 원자층 증착(ALD) 등을 포함할 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다. 도 2b(구체예 200B)에 도시된 대로, 예를 들어 1.0nm 내지 25.0nm의 두께를 포함할 수 있는 절연 기판(210)의 형성 후, 전도성 물질(220)이 절연 기판(210)의 표면 상에 또는 위에 증착될 수 있다. 단지 예로서, 구체예(200B)에서 전도성 물질(220)은 Ni를 포함할 수 있다; 그러나, 다른 구체예에서, 전도성 물질(220)은, 예를 들어 적어도 90.0%의 원자 농도를 가진, 임의의 다른 전이금속, 전이금속 산화물, 및/또는 임의의 다른 d-블록 또는 f-블록 원소, 또는 이들의 합금을 포함할 수 있다. 전도성 물질(220)은 TiN을 포함할 수 있거나, 또는 다른 d-블록 또는 f-블록 물질, 예컨대 백금, 구리, 알루미늄, 코발트, 니켈, 텅스텐, 질화텅스텐, 규화코발트, 루테늄, 산화루테늄, 크로뮴, 금, 팔라듐, 인듐 주석 산화물, 탄탈륨, 질화탄탈륨, 은, 이리듐, 또는 산화이리듐 또는 이들의 합금을 포함할 수 있으며, 청구된 주제는 전도성 물질(220)의 임의의 특정 조성에 제한되지 않는다. 구체예에서, 전도성 물질(220)은 절연 기판(210)보다 적은 두께를 포함할 수 있지만, 예를 들어 1.0nm 내지 25.0nm의 두께를 포함할 수도 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
구체예(200C)에 해당하는 도 2c에서, CEM(227)은 전도성 물질(220) 상에 또는 위에 증착될 수 있다. 특정한 구체예에서, CEM(227)은, 예를 들어 원자층 증착, 화학증착, 플라즈마 화학증착, 스퍼터 증착, 물리증착, 고온 와이어 화학증착, 레이저 증진 화학증착, 레이저 증진 원자층 증착, 빠른 열 화학증착, 스핀 온 증착, 가스 클러스터 이온빔 증착 등을 이용하여 증착될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
전도성 물질(220) 상에 또는 위에 CEM(227)을 증착한 후, CEM 물질(227)과 전도성 물질(220)은 임의의 적합한 과정에 의해, 예컨대 단지 예로서 패턴드 포토레지스트 마스크를 이용한 과정에 의해 에칭될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다. 도 2d(구체예 200D)에 도시된 대로, 전도성 물질(220)과 CEM(227)은 에칭됨으로써 전도성 흔적(225)과 전도성 흔적(226)뿐만 아니라 CEM 흔적(230)과 CEM 흔적(231)을 형성할 수 있다. 에칭은 또한 전도성 흔적(225)과 CEM 흔적(230)을 전도성 흔적(226)과 CEM 장치(231)로부터 이격하는 트렌치를 형성할 수 있다. 구체예(200D)에서, 전도성 흔적(225 및 226)뿐만 아니라 CEM 흔적(230 및 231)은 절연 기판(210)의 표면에서 2 차원으로 연장될 수 있다.
특정한 구체예에서, 에칭 과정, 예컨대 전도성 흔적(225 및 226)과 CEM 흔적(230 및 231) 사이에 트렌치를 형성하기 위한 에칭 과정은 CEM 흔적(230 및 231)으로부터 도판트의 외부확산(out-diffusion)을 일으킬 수 있다. CEM 흔적으로부터 도판트의 외부확산은 상승된 온도, 예를 들어, 및/또는 CEM 흔적(230) 중 하나 이상 내에서 도판트 분자를 추출하는 작용을 할 수 있는 기체상 시약에 CEM 흔적의 노출을 수반하는 에칭 하위공정에 의해 야기될 수 있다. 따라서, 특정한 구체예에서, 예컨대 도 2e의 구체예(200E)에서, 예를 들어 CEM 흔적(230 및 231)의 에칭 결과로서 손실된 적어도 일부 도판트는 인접한 CEM 장치들, 예컨대 CEM 장치(230 및 231)을 이격하는 트렌치를 기체상 도판트 소스(240)에 노출함으로써 대체될 수 있다. 특정한 구체예에서, 기체상 도판트 소스(240)는 질소를 포함할 수 있고, 이것은 예컨대 예를 들어 에칭 과정 동안, 또는 에칭 과정의 결과로서 손실된 CEM 흔적(230 및 231) 내의 질소 및/또는 다른 도판트 종을 대체함으로써, CEM 내에서 도판트의 농도를 제어하는 작용을 할 수 있다. 따라서, 기체상 도판트 소스(240)는 N2O(아산화질소) 및/또는 NO(산화질소), 또는 다른 질소-함유 기체상 물질을 포함할 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다. 구체예에서, CEM 흔적(230/231)은, 예를 들어 대략 0.5분 내지 180.0분 범위의 기간 동안 기체상 도판트 소스(240)에 노출될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
기체상 도판트 소스(240)에 노출 후, CEM 흔적 내에서 도판트의 원자 농도를 제어하기 위한 스페이서의 제작이 도 2f(구체예 200F)에서 계속될 수 있다. 구체예에서, 스페이서 물질(235)이 인접한 전도성 흔적, 예컨대 전도성 흔적(225)과 전도성 흔적(226) 사이에, 및 CEM 흔적, 예컨대 CEM 흔적(230)과 CEM 흔적(231) 사이에 위치된 트렌치에 증착될 수 있다. 임의의 적합한 증착 과정, 예를 들어 예컨대 원자층 증착, 화학증착, 플라즈마 증진 화학증착, 플라즈마 증진 원자층 증착, 및 가스 클러스터 이온빔 증착이 스페이서 물질(235)을 형성하는데 이용될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
특정한 구체예에서, 예컨대 구체예(200F)(도 2f)에서, NH3와 같은 기체상 질소-함유 물질을 상대적으로 높은 농도로 이용하는 증착 과정을 개시하는 것이 유익할 수 있으며, 이것은 CEM 흔적(230 및 231)의 노출된 표면 근처에 질소의 축적을 형성하는 작용을 할 수 있다. 특정 구체예에서, 기체상 질소-함유 물질은 탄소 성분으로 보충될 수 있으며, 여기서 기체상 물질의 질소 성분에 대한 탄소 성분의 비율은 공정 챔버 온도를 제어하거나 또는 다른 공정 제어 값을 조정함으로써 조정될 수 있다. 따라서, 탄소 성분으로 보충된 질소-함유 물질을 이용함으로써, 증착 과정이 개시될 수 있고, 탄소 및/또는 질소가 CEM 흔적(230 및 231)의 노출된 표면에 축적되는 것이 허용된다. 추가로, CEM 흔적의 노출된 표면에 축적된 탄소 및/또는 질소는, 예를 들어 대략 1.0초 내지 5.0시간의 가변적 기간 동안 대략 100.0℃ 내지 800.0℃의 범위의 온도를 사용하는 아닐링에 의해 CEM 흔적(230 및 231)으로 확산되도록 허용될 수 있다. 그러나, 특정한 구체예에서, 상이한 온도 범위 및/또는 기간이 이용될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
구체예에서, CEM 흔적(230 및 231)의 노출된 표면에 탄소 및/또는 질소의 초기 축적을 제공한 후, 스페이서 물질(235)의 형성이 재료의 증착과 함께 계속될 수 있으며, 이로써 도 2g(구체예 200G)에 도시된 것과 같이, 스페이서 물질(235)의 벌크가 형성된다. 특정한 구체예에서, 질소와 탄소 성분을 모두 포함하는 규소 전구체가 스페이서 물질(235)을 형성하기 위해 증착될 수 있다. 예를 들어, 특정 구체예에서, 스페이서 물질(235)은 트리메틸실란, 비스(트리메틸실릴)메탄(BTMSM), 비스(디메틸아미노)디메틸실란, 비스(tert-부틸아미노)실란, 비스(디에틸아미노)실란), 트리스(디메틸아미노)실란 또는 테트라에톡시실란(TEOS), 또는 이들의 조합을 증착함으로써 형성될 수 있다. 상기 나타낸 유기 전구체들에 더하여, 실란, 디실란, 트리실란, 및 디클로로실란이 비-탄소-함유 SiN을 형성하기 위해 NH3와 함께 이용될 수 있으며, 전구체에 존재하는 질소의 양을 제어할 수 있는 NH3에 대한 규소 소스의 비율이 이용될 수 있다. 질소-함유 스페이서 물질(235)을 증착하기 위해 추가의 전구체가 이용될 수 있다는 것이 주지되어야 하며, 청구된 주제는 이와 관련하여 제한되지 않는다.
다른 구체예에서, 스페이서 물질(235)은 몇 가지 예를 들어 상기 확인된 탄소-함유 전구체(예를 들어 트리메틸실란, 비스(트리메틸실릴)메탄(BTMSM), 비스(디메틸아미노)디메틸실란, 비스(tert-부틸아미노)실란, 비스(디에틸아미노)실란), 트리스(디메틸아미노)실란)로부터 형성된 산화규소(SiO)를 적어도 50.0% 포함하는 물질로부터 형성될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다. SiO 스페이서 물질의 형성을 위해, 산화제, 예를 들어 예컨대 O3, O2, 플라즈마 산소(O*) 및/또는 H2O가 이용될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다. 구체예에서, 산화제에의 노출은 탄소-함유 분자 도판트(예를 들어 CO)의 형성을 일으킬 수 있고, 이것은 CEM 흔적(230) 중 하나 이상으로 확산함으로써 에칭 과정 동안, 또는 에칭 과정의 결과로서 손실된 도판트를 보충할 수 있다. 특정한 구체예에서, 스페이서 물질(235)은 대략 0.1% 내지 10.0%의 범위의 원자 농도로, 손실된 도판트를 보충하는 작용을 할 수 있다(예를 들어 CEM 흔적(230 및 231)으로부터 외부확산에 의해).
특정한 구체예에서, 에칭 과정은, 예를 들어 CEM 흔적(230 및 231) 중 하나 이상으로부터 도판트의 역치 양보다 적은 손실을 일으킬 수 있다. 하나의 가능한 예에서, 단지 예시로서, 에칭 과정은 CEM 흔적(230 및 231) 중 하나 이상 내에서 도판트의 원자 농도를, 예를 들어 10.0%에서 8.0%로 감소시킬 수 있다. 그러나, 예를 들어 8.0%의 도판트 농도는 CEM 흔적(230) 및 231)을 이용한 CEM 장치의 만족스러운 작동을 허용할 수 있는 CEM 흔적 내의 충분한 도판트일 수 있지만, 도판트의 추가의 손실을 감소시키거나 막을 수 있도록 CEM 흔적(230 및 231) 내의 도판트의 원자 농도를 제어하는 것이 바람직할 수 있다. 따라서, 특정 구체예에서, 인접한 CEM 흔적들 사이에 형성될 수 있는 스페이서 물질(235)은 장벽 또는 시일로서 작용할 수 있으며, 이것은 CEM 흔적으로부터 도판트의 외부확산을 감소시킬 수 있다.
따라서, 특정한 구체예에서, 스페이서 물질(235)은 실링 물질, 예컨대 적어도 50.0% 규소 산화질화물(SiON) 또는 SiN을 포함하는 물질을 포함할 수 있고, 이것은 탄소 또는 다른 분자 도판트 종의 외부확산을 감소시킬 수 있다. 하나 이상의 구체예에서, 스페이서 물질(235)은 산화알루미늄(Al2O3)을 포함할 수 있고, 이것은 트리메틸알루미늄(TMA)과 같은 유기 전구체로부터 형성될 수 있다. 구체예에서, 트리메틸알루미늄의 사용은, 예를 들어 CEM 흔적(230 및 231) 사이에, 및 전도성 흔적(225 및 226) 사이에 형성된 트렌치와 같은, 트렌치 내에 균일한 두께로 증착될 수 있는 장벽 물질을 나타낼 수 있다. 구체예에서, 장벽 물질은 1.0nm 내지 25.0nm의 인접한 CEM 흔적들 사이의 이격을 채울 수 있다.
CEM 흔적(230 및 231) 중 하나 이상으로부터 손실된 도판트를 보충하고 및/또는 CEM 흔적(230 및 231) 중 하나 이상 내에서 도판트를 시일하는 작용을 할 수 있는 스페이서 물질(235)의 형성 후, 화학-기계적 평탄화(CMP)가 수행될 수 있다. 구체예에서, CMP는 도 2h(구체예 200H)에 도시된 것과 같이, 스페이서 물질(235)의 과잉 부분을 제거하는 작용을 할 수 있다. 따라서, CEM 흔적(230 및 231)뿐만 아니라 스페이서 물질(235)은 실질적으로 평면 표면을 형성할 수 있다. 구체예에서, CMP 후, 전도성 물질(240)이 도 2i(구체예 200I)에 도시된 대로 CEM 흔적(230 및 231) 및 스페이서 물질(235) 상에 또는 위에 증착될 수 있다. 구체예(200I)에서, 단지 예로서, 전도성 물질(240)은 Ni를 포함할 수 있다; 그러나, 다른 구체예에서, 전도성 물질(240)은, 예를 들어 적어도 90.0%의 원자 농도를 가진, 임의의 다른 전이금속, 전이금속 산화물, 및/또는 임의의 다른 d-블록 또는 f-블록 원소, 또는 이들의 합금을 포함할 수 있다. 구체예에서, 전도성 물질(240)은, 예를 들어 구체예(200B)(도 2b)의 전도성 물질(220)의 것과 유사한 두께를 포함할 수 있다.
스페이서 물질(235) 및 CEM 장치(230) 상에 또는 위에 전도성 물질(240)의 형성 후, 전도성 물질(240)의 일부와 스페이서 물질(235)의 적어도 일부가 에칭됨으로써, 예를 들어 둘 이상의 CEM 스위칭 장치가 형성될 수 있다. 도 2j(구체예 200J)에 도시된 대로, 제1 CEM 스위칭 장치는 전도성 흔적(225), CEM 물질(230), 및 전도성 흔적(241)(전도성 물질(240)로부터 형성된)으로부터 형성된 하부 전극을 포함할 수 있다. 제2 CEM 스위칭 장치는 전도성 흔적(226), CEM 물질(231), 및 전도성 흔적(242)(또한 전도성 물질(240)로부터 형성된)으로부터 형성된 하부 전극을 포함할 수 있다. 스페이서 물질(235)은 CEM 흔적(230 및 231)과 접촉해 있는 상태로 도 2j에 도시되며, 이것은 스페이서 물질이 CEM 흔적(230 및 231)로부터 확산된 도판트를 보충하고 및/또는 CEM 흔적(230 및 231) 내에서 도판트를 시일하는 장벽으로서 작용하도록 허용할 수 있다. 스페이서 물질(235)은 추가의 기능을 수행할 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
도 2j의 구조는 CEM 물질에서 도판트 농도를 제어하기 위해 하나 이상의 스페이서를 이용한 3-레벨 장치의 일례를 나타낼 수 있다는 것이 주지되어야 한다. 다른 구체예에서, 도 2j의 것과 유사한 구조는 전도성 흔적(225 및 226) 대신에 그리고 전도성 흔적(241 및 242) 대신에 전도성 바이어를 이용할 수 있다. 따라서, 이러한 구체예는, 예를 들어 제1 금속 레벨에 위치된 전도성 바이어가 제2 레벨에 위치된 CEM 장치와 전기 접촉을 하고 있는 멀티레벨 장치의 다른 예를 나타낼 수 있다. 제2 레벨에 위치된 CEM 장치는 CEM 장치 바로 위에 위치된 제3 레벨에 위치된 전도성 바이어와 접촉하고 있을 수 있다.
도 3은 CEM 장치 내에서 도판트의 농도를 제어하기 위해 스페이서를 이용하는 CEM 장치의 한 구체예를 예시한다. 도 3(구체예 300)에 도시된 대로, 도 2d의 CEM 흔적(230)과 유사할 수 있는 CEM 흔적(330)이 전도성 흔적(325)과 전도성 흔적(340) 사이에 위치될 수 있다. 유사하게, 도 2d의 CEM 흔적(231)과 유사할 수 있는 CEM 흔적(331)이, 예를 들어 전도성 흔적(326)과 전도성 흔적(341) 사이에 위치될 수 있다. 예를 들어, 구체예(200A)의 절연 기판(210)과 유사한 물질을 포함할 수 있는 절연 기판(310)이 전도성 흔적(325 및 326) 아래에 위치될 수 있으며, 절연 물질(350)은 스페이서(335) 및 전도성 흔적(340 및 341) 상에 또는 위에 위치될 수 있다. 구체예에서, 전도성 흔적(325 및 326)은, 예를 들어 도 2d에 도시된 대로, 전도성 흔적(225 및 226)과 유사할 수 있다. 또한, 전도성 흔적(340 및 341)은 도 2d의 전도성 흔적(240 및 241)과 유사할 수 있다. 구체예(300)에서, 스페이서 물질(235)(도 2d의)과 유사할 수 있는 스페이서 물질(335)이 CEM 물질(330), 전도성 흔적(325 및 326), 뿐만 아니라 전도성 물질(340 및 341)과 접촉해 있는 상태로 도시될 수 있다. 구체예에서, 스페이서 물질(335)은 따라서 전도성 물질의 보호, 뿐만 아니라 CEM 물질 내에서 도판트의 보충 및/또는 실링을 제공할 수 있다. 스페이서 물질은 추가의 기능을 수행할 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
도 3의 구조는 CEM 물질에서 도판트 농도를 제어하기 위해 스페이서와 접촉하고 있는 CEM 흔적 및 전도성 흔적을 이용한 5-레벨 장치의 일례를 나타낼 수 있다. 따라서, 멀티레벨 장치는 절연 기판(310) 및, 예를 들어 절연 기판(310) 내에 하나 이상의 금속 전도체를 포함할 수 있는, 제1 레벨을 포함할 수 있다. 멀티레벨 장치는 제2 레벨을 포함할 수 있고, 이것은 절연 기판(310) 내의 하나 이상의 금속 전도체로부터 CEM 흔적(330 및 331)으로 전기 전류를 수송할 수 있는 전도성 흔적(325 및 326) 또는 전도성 바이어를 포함할 수 있다. 제3 레벨에서, CEM 흔적(330 및 331)은 고 임피던스 상태와 저 임피던스 상태 사이에 스위칭을 제공하는 작용을 할 수 있다. 멀티레벨 장치의 제4 레벨은 CEM 흔적(330 및 331)으로부터 절연 물질(350) 내의 하나 이상의 금속 전도체를 오가는 전기 전류를 수송할 수 있는 전도성 흔적(340 및 341) 또는 전도성 바이어를 포함할 수 있으며, 이것은 멀티레벨 CEM 장치의 충분한 레벨을 포함할 수 있다.
도 4는 한 구체예(400)에 따라서 상관 전자 물질로부터 형성된 스위칭 장치를 형성하기 위한 방법의 순서도이다. 도 4에 설명된 것과 같은, 예시의 실시형태는 도시되고 설명된 것들에 더해진 블록, 더 적은 블록, 또는 확인될 수 있는 것과 다른 순서로 발생한 블록, 또는 이들의 임의의 조합을 포함할 수 있다. 이 방법은 블록(410)에서 시작할 수 있고, 이것은 제1 금속 레벨 위에 복수의 CEM 흔적을 형성하는 것을 포함할 수 있다. 구체예에서, CEM 흔적은 임의의 d-블록 또는 f-블록으로부터 형성될 수 있으며, 청구된 주제는 전도성 물질의 임의의 특정한 조성에 제한되지 않는다. 이 방법은 블록(420)에서 계속될 수 있고, 이것은 복수의 CEM 흔적의 인접한 CEM 흔적을 이격하는 트렌치의 적어도 일부분을 채우기 위해 스페이서를 형성하는 것을 포함할 수 있다. 특정한 구체예에서, 스페이서는 복수의 CEM 흔적 중 적어도 하나 내에서 도판트의 원자 농도가 0.1% 내지 10.0%의 범위 내에 있도록 제어하는 작용을 할 수 있다.
구체예에서, CEM 장치는 임의의 광범위한 집적 회로 타입에서 실시될 수 있다. 예를 들어, 수많은 CEM 장치가, 예를 들어 한 구체예에서 하나 이상의 CEM 장치에 대해 임피던스 상태를 변화시킴으로써 변경될 수 있는, 프로그램 가능한 메모리 어레이를 형성하기 위해 집적 회로에서 실시될 수 있다. 다른 구체예에서, 프로그램 가능한 CEM 장치는, 예를 들어 비-휘발성 메모리 어레이로서 이용될 수 있다. 물론, 청구된 주제는 여기 제공된 구체적인 예들에 범위가 제한되지 않는다.
예를 들어 제1 상관 전자 물질을 가진 제1 상관 전자 장치 및 제2 상관 전자 물질을 가진 제2 상관 전자 장치를 포함할 수 있는, 복수의 CEM 장치가 집적 회로 장치를 가져오기 위해 형성될 수 있으며, 여기서 제1 및 제2 상관 전자 물질은 서로 상이한 실질적으로 비유사한 임피던스 특징을 포함할 수 있다. 이에 더하여, 한 구체예에서, 서로 상이한 임피던스 특징을 포함하는, 제1 CEM 장치 및 제2 CEM 장치가 집적 회로의 특정 레벨 내에 형성될 수 있다. 또한, 한 구체예에서, 집적 회로의 특정 레벨 내에 제1 및 제2 CEM 장치를 형성하는 것은 적어도 부분적으로 선택적 에피택셜 증착에 의해 CEM 장치를 형성하는 것을 포함할 수 있다. 다른 구체예에서, 집적 회로의 특정 레벨 내의 제1 및 제2 CEM 장치는, 예를 들어 예컨대 제1 및/또는 제2 CEM 장치의 임피던스 특징을 변경하기 위한, 이온 이식에 의해 적어도 부분적으로 형성될 수 있다.
선행한 설명에서, 유형의 성분(및/또는 유사하게, 유형의 물질)이 논의되는 상황과 같은 용법의 특정 맥락에서, ".. 상에"와 ".. 위에" 사이에 구분이 존재한다. 예로서, 기판 "상에" 물질의 증착은 증착된 물질과 후자의 예에서의 기판 사이에 중개물, 예컨대 중개 물질(예를 들어, 개재 과정 작업 동안 형성된 중개 물질)이 없는 직접적인 물리적이며 유형의 접촉을 수반하는 증착을 말한다; 그렇지만, 기판 "위에" 증착은, 잠재적으로 기판 "상에" 증착을 포함하는 것으로 이해되지만(".. 상에"는 또한 정확하게 ".. 위에"인 것으로서 설명될 수도 있으므로), 하나 이상의 중개 물질과 같은 하나 이상의 중개물이 증착된 물질과 기판 사이에 존재하며, 이로써 증착된 물질이 기판과 반드시 직접적인 물리적이며 유형의 접촉을 하고 있지 않은 것을 포함하는 것으로 이해된다.
유사한 구분이 유형의 물질 및/또는 유형의 성분이 논의되는 것과 같은, 용법의 적절한 특정 맥락에서 ".. 의 밑"과 ".. 아래" 사이에도 이루어진다. ".. 의 밑"은 용법의 이러한 특정 맥락에서, 물리적이며 유형의 접촉을 반드시 포함하는 것으로 의도되고(직전에 설명된 ".. 상에"와 유사하게), ".. 아래"는 잠재적으로 직접적인 물리적이며 유형의 접촉이 있는 상황을 포함하지만, 하나 이상의 중개물, 예컨대 하나 이상의 중개 물질이 존재하는 경우와 같이, 직접적인 물리적이며 유형의 접촉을 반드시 내포하지는 않는다. 따라서, ".. 상에"는 ".. 바로 위"를 의미하는 것으로 이해되고, ".. 의 밑"은 ".. 바로 아래"를 의미하는 것으로 이해된다.
마찬가지로, ".. 위" 및 ".. 아래"와 같은 용어는 앞서 언급된 "상향", "하향", "상부", "하부" 등의 용어와 유사한 방식으로 이해된다. 이들 용어는 논의를 용이하게 하기 위해 사용될 수 있지만, 청구된 주제의 범위를 반드시 제한하려는 의도는 아니다. 예를 들어, 용어 ".. 위"는, 예로서 청구된 범위가, 예를 들어 예컨대 전도된 구체예와 비교하여 바로 놓인 상황에만 구체예가 제한되는 것을 시사하는 의미가 아니다. 예는 한 예시로서 예를 들어 다양한 시간에서의 배향이(예를 들어, 제작 동안) 최종 제품의 배향과 반드시 상응하지 않을 수 있는 플립 칩을 포함한다. 따라서, 예로서 물체가 특정 배향으로, 예컨대 예로서 전도된 상태로 적용가능한 청구범위 내에 있다면, 마찬가지로 후자 또한 다른 배향, 예컨대 바로 놓인 상태로도 적용가능한 청구범위 내에 포함되는 것으로 해석되고, 반대의 상황도 가능하며, 적용가능한 문자 그대로의 청구항이 달리 해석될 수 있는 가능성을 가진 경우에도 그러하다. 물론, 특허출원의 명세서에서 항상 그런대로, 설명 및/또는 용법의 특정 맥락은 도출되는 합리적인 장애에 관하여 도움이 되는 지침을 제공한다.
달리 나타내지 않는다면, 본 개시의 맥락에서, 용어 "또는"은, A, B 또는 C와 같은 리스트를 결합시키기 위해 사용된다면, 포괄적인 의미에서는 A, B 및 C를 의미하도록 의도될 뿐만 아니라 배타적인 의미에서는 A, B 또는 C를 의미하도록 의도된다. 이런 이해하에, "및"은 포괄적 의미에서 사용되며 A, B 및 C를 의미하도록 의도되고; 반면 "및/또는"은 주의를 기울여 전술한 모든 의미가 의도된다는 것을 명확히 하기 위해 사용될 수 있지만, 이러한 용법이 필요한 것은 아니다. 이에 더하여, 용어 "하나 이상의" 및/또는 유사한 용어들은 단수형으로 임의의 특징부, 구조, 특징 등을 설명하기 위해 사용되고, "및/또는"도 또한 복수 및/또는 특징부, 구조, 특징 등의 일부 다른 조합을 설명하기 위해 사용된다. 또한, 용어 "제1", "제2", "제3" 등은, 분명히 달리 나타내지 않는다면, 수치 한계를 제공하거나 특정 순서를 제시하는 것이 아니라, 하나의 예로서, 상이한 성분들과 같은, 상이한 구체예들을 구별하기 위해 사용된다. 마찬가지로, 용어 ".. 에 기초한" 및/또는 유사한 용어들은 요인들의 완전한 리스트의 전달을 반드시 의도하는 것이 아니며, 반드시 명백히 설명되지 않아도 추가의 요인들의 존재를 허용한다.
또한, 청구된 주제의 실시와 관련되며 시험, 측정, 및/또는 정도에 관한 규격과 관련된 상황은 다음의 방식으로 이해되어야 한다. 예로서, 주어진 상황에서, 물리적 특성의 값이 측정되는 것을 가정한다. 만일 시험, 측정 및/또는 정도와 관련된 규격에 대한 다른 합리적인 접근법이, 적어도 특성과 관련하여, 이 예에서 계속하자면, 당업자에게 생겨날 합리적인 가능성이 있다면, 적어도 실시형태의 목적에서, 청구된 주제는 달리 명백히 나타내지 않는다면 다른 합리적인 접근법을 커버하도록 의도된다. 예로서, 어떤 영역에 걸쳐서 측정값의 플롯이 생성되고 청구된 주제의 실시형태가 해당 영역에 걸친 기울기의 측정을 이용하는 것이라면, 그 영역에 걸친 기울기를 추정하기 위한 다양한 합리적인 대안의 기술이 존재하겠지만, 청구된 주제는 이러한 합리적인 대안의 기술을 커버하도록 의도되며, 달리 명백히 나타내지 않는다면, 이들 합리적인 대안의 기술이 동일한 값, 동일한 측정값 또는 동일한 결과를 제공하지 않는 경우에도 그러하다.
또한, 용어 "타입" 및/또는 "유사"는, 단순한 예로서 "광학적" 또는 "전기적"을 사용하여, 예컨대 특징부, 구조, 특징 등과 함께 사용된다면, 적어도 부분적으로 및/또는 특징부, 구조, 특징 등과 관련하여, 사소한 변형의 존재인 방식으로, 만일 사소한 변형이 특징부, 구조, 특징 등이 이러한 변형과 함께 우세하게 존재하게 되는 것으로 생각될 수 있을 정도로 충분히 사소하다면, 특징부, 구조, 특징 등과 완전히 일치하지 않는다고 생각될 수 있는 놀라운 변형의 존재가 일반적으로 특징부, 구조, 특징 등이 "타입" 및/또는 "유사"가 되는 것을 금지하지 않는다(예컨대 예를 들어 "광학적-타입" 또는 "광학적-유사"가 된다). 따라서, 이 예에서 계속하자면, 용어 광학적-타입 및/또는 광학적-유사 특성은 반드시 광학적 특성을 포함하는 것으로 의도된다. 마찬가지로, 다른 예로서, 용어 전기적-타입 및/또는 전기적-유사 특성은 반드시 전기적 특성을 포함하는 것으로 의도된다. 본 개시의 명세서는 단지 하나 이상의 예시적인 예를 제공할 뿐이며, 청구된 주제는 하나 이상의 예시적인 예에 제한되지 않는다; 그러나, 특허출원의 명세서에서 항상 그런대로, 설명 및/또는 용법의 특정 맥락은 도출되는 합리적인 장애에 관하여 도움이 되는 지침을 제공한다.
선행한 설명에서, 청구된 주제의 다양한 구체예들이 설명되었다. 설명의 목적을 위해, 양, 시스템 및/또는 구성형태와 같은 세부내용들이 예로서 제시되었다. 다른 예에서, 잘 알려진 특징부는 청구된 주제를 모호하지 않게 하기 위해 생략되고 및/또는 단순화되었다. 특정한 특징부가 여기 예시되고 및/또는 설명되었지만, 많은 변형, 치환, 변화, 및/또는 등가물이 당업자에게 생겨날 것이다. 따라서, 첨부된 청구항은 청구된 주제 내에 들어가는 모든 변형 및/또는 변화를 커버한다는 것이 이해되어야 한다.

Claims (21)

  1. 제1 레벨 위에 복수의 상관 전자 물질(CEM) 흔적을 형성하는 단계로서, 복수의 CEM 흔적은 0.1% 내지 10.0% 범위 내의 원자 농도로 도판트를 포함하는 단계; 및
    복수의 CEM 흔적의 인접한 CEM 흔적을 이격하는 트렌치의 적어도 일부분을 채우기 위한 스페이서를 형성하는 단계로서, 스페이서는 복수의 CEM 흔적 중 적어도 하나 내에서 도판트의 원자 농도가 0.1% 내지 10.0%의 범위 내에 있도록 제어하는 것인 단계
    를 포함하는, 장치 구성 방법.
  2. 제 1 항에 있어서, 제어는 스페이서가 복수의 CEM 흔적 중 적어도 하나를 실링함으로써 도판트의 원자 농도를 0.1% 내지 10.0%의 범위 내에 있도록 유지하는 것임을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 스페이서의 형성은 복수의 CEM 흔적의 인접한 CEM 흔적을 이격하는 트렌치에, 적어도 50.0%의 원자 농도로, 산화알루미늄(Al2O3), 질화규소(SiN) 또는 규소 산화질화물(SiON), 또는 이들의 조합을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서, 스페이서의 형성은 복수의 CEM 흔적의 인접한 CEM 흔적을 이격하는 트렌치를 트리메틸알루미늄에 노출하는 것에 대한 반응으로서 Al2O3를 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 스페이서는 CEM 흔적 중 적어도 하나 내에서 도판트의 원자 농도의 범위를 0.1% 내지 10.0%의 범위로 유지하기 위해 복수의 CEM 흔적 중 적어도 하나에 도판트를 확산하도록 적합하게 된 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 복수의 CEM 흔적 중 적어도 하나를 아산화질소(N2O) 또는 산화질소(NO), 또는 이들의 조합에 노출하는 단계를 더 포함하며, 여기서 스페이서는 질화규소(SiN) 또는 산화규소(SiO), 또는 이들의 임의의 조합을 적어도 50.0%의 원자 농도로 포함하고, 스페이서는 트리메틸실란, 비스(디메틸아미노)디메틸실란, 비스(tert-부틸아미노)실란, 비스(디에틸아미노)실란, 트리스(디메틸아미노)실란, 테트라에톡시실란(TEOS), 또는 이들의 조합을 증착함으로써 형성되는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 스페이서는 적어도 50.0% 질화규소(SiN)의 원자 농도를 포함하며, 여기서 방법은 인접한 CEM 흔적을 이격하는 트렌치를 스페이서의 형성과 동시에 기체상 암모니아(NH3)에 노출하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제 6 항에 있어서, 스페이서는 적어도 50.0% 산화규소(SiO)의 원자 농도를 포함하며, 여기서 스페이서의 형성은 인접한 CEM 흔적을 이격하는 트렌치를 스페이서의 형성과 동시에 오존(O3), 산소(O2), 라디칼 산소(O*) 또는 수(H2O) 증기, 또는 이들의 조합에 노출하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 인접한 CEM 흔적을 이격하는 트렌치를 스페이서의 형성 전에 아산화질소(N2O) 또는 산화질소(NO), 또는 이들의 조합에 노출하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 제어는 제1 레벨 위에 복수의 CEM 흔적을 형성하는 것에 이어서 수행되는 에칭 과정 동안 일어나는 것을 특징으로 하는 방법.
  11. 기판 위에 형성된 복수의 상관 전자 물질(CEM) 흔적으로서, 0.1% 내지 10.0% 범위 내의 원자 농도를 가진 도판트를 포함하는 복수의 CEM 흔적; 및
    복수의 CEM 흔적의 인접한 CEM 흔적을 이격하는 트렌치의 적어도 일부분을 채우기 위해 형성된 스페이서로서, 복수의 CEM 흔적 중 적어도 하나 내에서 도판트의 원자 농도가 0.1% 내지 10.0%의 범위 내에 있도록 제어하는 스페이서
    를 포함하는, 상관 전자 물질(CEM) 장치.
  12. 제 11 항에 있어서, 스페이서는 0.1% 내지 10.0% 범위의 원자 농도로 탄소-함유 도판트 종 또는 질소-함유 도판트 종, 또는 이들의 조합을 포함하는 것을 특징으로 하는 CEM 장치.
  13. 제 12 항에 있어서, 스페이서는 적어도 50.0% 질화규소(SiN)의 원자 농도를 포함하는 것을 특징으로 하는 CEM 장치.
  14. 제 12 항에 있어서, 스페이서는 적어도 50% 산화규소(SiO)의 원자 농도를 포함하는 것을 특징으로 하는 CEM 장치.
  15. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서, 스페이서는 복수의 CEM 흔적 중 적어도 하나로부터 도판트의 확산을 제한하며, 복수의 CEM 흔적 중 적어도 하나 내에서 도판트의 원자 농도는 0.1% 내지 10.0%의 범위 내에서 유지되는 것을 특징으로 하는 CEM 장치.
  16. 제 15 항에 있어서, 스페이서는 적어도 50.0%의 원자 농도를 가진, 산화알루미늄(Al2O3), 질화규소(SiN) 또는 규소 산화질화물(SiON)을 포함하는 것을 특징으로 하는 CEM 장치.
  17. 제 11 항 내지 제 16 항 중 어느 한 항에 있어서, 스페이서는 1.0nm 내지 25.0nm의 복수의 CEM 흔적의 인접한 흔적들 사이의 이격을 채우는 것을 특징으로 하는 CEM 장치.
  18. 대략 0.1% 내지 10.0% 범위의 도판트 원자 농도를 가진 상관 전자 물질(CEM)로부터 형성된 복수의 흔적; 및
    CEM으로부터 형성된 복수의 흔적의 인접한 CEM 흔적을 이격하는 트렌치의 적어도 일부분을 채우기 위한 스페이서
    를 포함하는 장치로서,
    스페이서는 적어도 하나의 CEM 흔적으로부터 도판트 종의 확산을 제한하거나 또는 적어도 하나의 CEM 흔적에 도판트 종을 제공하거나, 또는 이들의 조합에 의해 인접한 CEM 흔적 중 적어도 하나의 CEM 흔적 내에서 도판트 종의 원자 농도를 0.1% 내지 10.0%의 범위로 유지하는 것인 장치.
  19. 제 18 항에 있어서, 도판트 종은 탄소 또는 질소, 또는 이들의 조합을 포함하는 것을 특징으로 하는 장치.
  20. 제 18 항 또는 제 19 항에 있어서, 스페이서는 적어도 50.0%의 원자 농도를 가진, 산화알루미늄(Al2O3), 질화규소(SiN) 또는 규소 산화질화물(SiON)을 포함하는 것을 특징으로 하는 장치.
  21. 제 18 항 내지 제 20 항 중 어느 한 항에 있어서, 스페이서는 대략 0.1% 내지 10.0% 범위의 원자 농도를 가진 탄소-함유 또는 질소-함유 도판트 종을 포함하는 것을 특징으로 하는 장치.
KR1020197018205A 2016-12-06 2017-12-05 상관 전자 물질에서 도판트 농도의 제어 KR102295362B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/370,168 US10454026B2 (en) 2016-12-06 2016-12-06 Controlling dopant concentration in correlated electron materials
US15/370,168 2016-12-06
PCT/GB2017/053670 WO2018104727A1 (en) 2016-12-06 2017-12-05 Controlling dopant concentration in correlated electron materials

Publications (2)

Publication Number Publication Date
KR20190089934A true KR20190089934A (ko) 2019-07-31
KR102295362B1 KR102295362B1 (ko) 2021-08-30

Family

ID=60923796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197018205A KR102295362B1 (ko) 2016-12-06 2017-12-05 상관 전자 물질에서 도판트 농도의 제어

Country Status (7)

Country Link
US (2) US10454026B2 (ko)
EP (1) EP3552251A1 (ko)
JP (1) JP2020501357A (ko)
KR (1) KR102295362B1 (ko)
CN (1) CN110024152A (ko)
TW (1) TW201824597A (ko)
WO (1) WO2018104727A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11201276B2 (en) 2020-02-13 2021-12-14 Cerfe Labs, Inc. Switch cell device
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547150A (ja) * 2005-06-24 2008-12-25 ビーコ・インスツルメンツ・インコーポレーテッド 大容量記憶装置の読み書きヘッド用の読み取りセンサの製造方法
KR20090078370A (ko) * 2006-11-08 2009-07-17 시메트릭스 주식회사 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법, 저항 스위칭 박막 메모리 구성요소로의 기록 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
US20100314602A1 (en) * 2009-06-10 2010-12-16 Kensuke Takano Nonvolatile memory device and method for manufacturing same
US20140353729A1 (en) * 2013-05-29 2014-12-04 United Microelectronics Corp. Semiconductor structure and method for forming the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) * 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7333652B2 (en) * 2004-08-03 2008-02-19 Sony Corporation System and method for efficiently performing a depth map recovery procedure
US7227234B2 (en) * 2004-12-14 2007-06-05 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
CN103560101B (zh) * 2013-11-11 2016-05-04 京东方科技集团股份有限公司 一种柔性器件剥离设备
KR20160066971A (ko) * 2014-12-03 2016-06-13 삼성전자주식회사 저항성 메모리 장치
JP6297754B2 (ja) 2014-12-09 2018-03-20 シメトリックス・メモリー・エルエルシー ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547150A (ja) * 2005-06-24 2008-12-25 ビーコ・インスツルメンツ・インコーポレーテッド 大容量記憶装置の読み書きヘッド用の読み取りセンサの製造方法
KR20090078370A (ko) * 2006-11-08 2009-07-17 시메트릭스 주식회사 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법, 저항 스위칭 박막 메모리 구성요소로의 기록 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
US20100314602A1 (en) * 2009-06-10 2010-12-16 Kensuke Takano Nonvolatile memory device and method for manufacturing same
US20140353729A1 (en) * 2013-05-29 2014-12-04 United Microelectronics Corp. Semiconductor structure and method for forming the same

Also Published As

Publication number Publication date
KR102295362B1 (ko) 2021-08-30
JP2020501357A (ja) 2020-01-16
US10454026B2 (en) 2019-10-22
CN110024152A (zh) 2019-07-16
TW201824597A (zh) 2018-07-01
WO2018104727A1 (en) 2018-06-14
EP3552251A1 (en) 2019-10-16
US20200052201A1 (en) 2020-02-13
US20180159028A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
KR20190089934A (ko) 상관 전자 물질에서 도판트 농도의 제어
US10381560B2 (en) Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US11011701B2 (en) Switching device formed from correlated electron material
US10014468B2 (en) Barrier layer for correlated electron material
US10854814B2 (en) Correlated electron material devices using dopant species diffused from nearby structures
JP2019509644A (ja) 相関電子材料デバイスの製作及び動作
KR20190027867A (ko) 감소된 계면층 임피던스를 가진 상관 전자 물질 장치의 제작
KR20190090834A (ko) 전도성 기판의 상관 전자 영역으로의 전환을 통해서 형성된 상관 전자 장치
US20200295259A1 (en) Fabrication of correlated electron material (cem) devices
US10873025B2 (en) Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10854811B2 (en) Formation of correlated electron material (CEM) devices with restored sidewall regions
US10403816B2 (en) CEM switching device
KR20220059535A (ko) 상관 전자 물질의 형성
US20180216228A1 (en) Fabrication of correlated electron material devices
US11075339B2 (en) Correlated electron material (CEM) devices with contact region sidewall insulation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant