KR102118768B1 - 3 개 이상의 저항 상태 랜덤 액세스 메모리 셀 - Google Patents

3 개 이상의 저항 상태 랜덤 액세스 메모리 셀 Download PDF

Info

Publication number
KR102118768B1
KR102118768B1 KR1020157021595A KR20157021595A KR102118768B1 KR 102118768 B1 KR102118768 B1 KR 102118768B1 KR 1020157021595 A KR1020157021595 A KR 1020157021595A KR 20157021595 A KR20157021595 A KR 20157021595A KR 102118768 B1 KR102118768 B1 KR 102118768B1
Authority
KR
South Korea
Prior art keywords
layer
resistance
sub
applying
pulses
Prior art date
Application number
KR1020157021595A
Other languages
English (en)
Other versions
KR20150122647A (ko
Inventor
임란 하심
라이언 씨 클라크
난 루
팀 민비엘
다케시 야마구치
Original Assignee
인터몰레큘러 인코퍼레이티드
가부시끼가이샤 도시바
쌘디스크 3디 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터몰레큘러 인코퍼레이티드, 가부시끼가이샤 도시바, 쌘디스크 3디 엘엘씨 filed Critical 인터몰레큘러 인코퍼레이티드
Publication of KR20150122647A publication Critical patent/KR20150122647A/ko
Application granted granted Critical
Publication of KR102118768B1 publication Critical patent/KR102118768B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H01L45/08—
    • H01L45/1233—
    • H01L45/146—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

3 개 이상의 저항 상태들을 갖고, 데이터의 다수의 비트들을 저장할 수 있는 저항성 랜덤 액세스 메모리 (ReRAM) 셀들 뿐만 아니라, 이러한 ReRAM 셀들을 제조 및 동작하는 방법들이 제공된다. 이러한 ReRAM 셀들 또는 보다 구체적으로, 그 저항성 스위칭 층은 광범위한 저항 상태들을 갖고, 하나의 상태에서 대단히 전도성이고 (예를 들어, 약 1 kOhm) 다른 상태에서 대단히 저항성 (예를 들어, 약 1 MOhm) 일 수 있다. 일부 실시형태들에서, 저항 상태들 간의 저항 비는 10 과 1,000 심지어 10,000 사이일 수도 있다. 저항성 스위칭 층들은 또한, 상이한 데이터 값들을 할당받을 수도 있는 안정하고 별개의 중간 저항 상태들을 확립하는 것을 허용한다. 이들 층들은 특정 재료들, 스위칭 펄스들, 및 저항 상태 임계를 사용함으로써 종래의 시스템들보다 더 적은 프로그래밍 펄스들을 사용하여 그 저항 상태들 사이에서 스위칭하도록 구성될 수도 있다.

Description

3 개 이상의 저항 상태 랜덤 액세스 메모리 셀{THREE OR MORE RESISTIVE STATE RANDOM ACCESS MEMORY CELL}
본 발명은 일반적으로 반도체 디바이스들 및 프로세스들에 관한 것이고, 보다 구체적으로는 3 개 이상의 저항 상태들을 갖는 저항성 랜덤 액세스 메모리 (resistive random access memory; ReRAM) 셀들 뿐만 아니라 이러한 셀들을 제조 및 동작하는 방법들에 관한 것이다.
비휘발성 메모리는 전력공급되지 않을 때에도 저장된 정보를 보유할 수 있는 컴퓨터 메모리이다. 비휘발성 메모리는 예를 들어, 휘발성 메모리에 추가하여 세컨더리 스토리지 또는 장기 (long-term) 영구 스토리지에 사용될 수도 있다. 비휘발성 메모리는 컴퓨터 시스템들 (예를 들어, 고체 상태 하드 드라이브들) 안에 영구적으로 통합될 수 있고, 또는 착탈 가능하고 쉽게 이동 가능한 메모리 카드들 (예를 들어, USB 플래시 드라이브들) 의 형태를 취할 수 있다. 비휘발성 메모리는, 그 작은 사이즈 및 고밀도, 저 전력 소비, 빠른 판독 및 기입 속도들, 데이터 보유, 및 다른 특징들 때문에 더욱 인기가 있어진다.
플래시 메모리는, 그 고밀도 및 저 제조 비용들 때문에 비휘발성 메모리의 통상의 타입이다. 플래시 메모리는, 그 메모리 디바이스 상에 정보를 저장하기 위해 양자 터널링을 및 트랜지스터 당 다수의 게이트들을 사용하는 트랜지스터-기반 메모리 디바이스이다. 플래시 메모리는 긴 액세스, 소거, 및 기입 시간들을 초래할 수 있는 블록-액세스 아키텍처를 사용한다. 플래시 메모리는 또한, 낮은 내구성, 고 전력 소비, 및 스케일링 한계들에 시달린다.
전자 디바이스들의 꾸준히 증가하는 속도 및 스토리지 수요는 비휘발성 메모리에 대한 새로운 요건들을 만든다. 예를 들어, 비휘발성 메모리는 많은 새로운 컴퓨터 시스템들에서 하드 드라이브들을 대체할 것으로 예상된다. 그러나, 트랜지스터-기반 플래시 메모리는 종종, 비휘발성 메모리에 대한 요건들을 충족시키기에 불충분하다. 새로운 타입들의 메모리, 예컨대 저항성 랜덤 액세스 메모리 (ReRAM) 가 이들 수요들 및 요건을 충족시키기 위해 개발되고 있다.
3 개 이상의 저항 상태들을 갖고, 데이터의 다수의 비트들을 저장할 수 있는 저항성 랜덤 액세스 메모리 (ReRAM) 셀들 뿐만 아니라, 이러한 ReRAM 셀들을 제조 및 동작하는 방법들이 제공된다. 이러한 ReRAM 셀들 또는 보다 구체적으로, 그 저항성 스위칭 층은 광범위한 저항 상태들을 갖고, 하나의 상태에서 매우 전도성이고 (예를 들어, 약 1 kOhm) 다른 상태에서 매우 저항성 (예를 들어, 약 1 MOhm) 일 수 있다. 일부 실시형태들에서, 저항 상태들 간의 저항 비는 10 과 1,000 심지어 10,000 사이일 수도 있다. 예를 들어, 저항 상태들 간의 저항 비는 적어도 약 100 이고 10,000 미만일 수도 있다. 저항성 스위칭 층들은 또한, 상이한 데이터 값들을 할당받을 수도 있는 안정하고 별개의 중간 저항 상태들을 확립하는 것을 허용한다. 이들 층들은 특정 재료들, 스위칭 펄스들, 및 저항 상태 임계를 사용함으로써 종래의 시스템들보다 더 적은 프로그래밍 펄스들을 사용하여 그 저항 상태들 사이에서 스위칭하도록 구성될 수도 있다. 적합한 재료들의 일부 예들은, 하프늄 산화물, 지르코늄 산화물, 실리콘 산화물, 및 티타늄 산화물과 알루미늄 산화물의 조합을 포함할 수도 있다. 저항성 스위칭 층은 또한, 도펀트, 예컨대 티타늄, 하프늄, 및 알루미늄을 포함할 수도 있다.
일부 실시형태들에서, 3 개 이상의 저항 상태들 사이에서 ReRAM 셀을 스위칭하는 방법은 저항성 스위칭 층을 갖는 ReRAM 셀을 제공하는 단계를 수반하고, 이 저항성 스위칭 층은 하프늄 산화물, 지르코늄 산화물, 실리콘 산화물, 또는 티타늄 산화물과 알루미늄 산화물의 조합 중 하나로부터 형성된다. 저항성 스위칭 층은 ReRAM 셀이 제공될 때 제 1 저항을 갖는다. 방법은 그 후, ReRAM 셀에 프로그래밍 펄스들의 제 1 세트를 인가하는 단계로 진행한다. 프로그래밍 펄스들의 제 1 세트를 인가한 후에, 저항성 스위칭 층은 제 1 저항보다 작은 제 2 저항을 갖는다. 방법은 그 후, ReRAM 셀에 프로그래밍 펄스들의 제 2 세트를 인가하는 단계로 진행한다. 프로그래밍 펄스들의 제 2 세트를 인가한 후에, 저항성 스위칭 층은 제 2 저항보다 작은 제 3 저항을 갖는다. 제 3 저항에 대한 제 1 저항의 비는 10 과 1000 사이 또는, 보다 구체적으로 적어도 100 이다. 제 2 저항에 대한 제 1 저항의 비는 적어도 5 이다. 제 2 저항은 제 3 저항보다 크다. 일부 실시형태들에서, 제 1 세트는 3 개 미만의 프로그래밍 펄스들을 갖는다. 프로그래밍 펄스들의 제 1 세트에서의 각각의 프로그래밍 펄스의 전압은 미리결정된 값만큼 증가될 수도 있다.
일부 실시형태들에서, 프로그래밍 펄스들의 제 1 세트를 인가하는 단계는 각각의 프로그래밍 펄스 후에 판독 펄스는 인가하는 단계를 더 포함한다. 판독 펄스는 ReRAM 셀의 현재 저항 상태를 결정하고, 추가의 프로그래밍 펄스가 필요한지 여부를 결정하는데 사용된다. 일부 실시형태들에서, 제 3 저항에 대한 제 2 저항의 비는 적어도 5 이다. 제 2 세트는 3 개 미만의 프로그래밍 펄스들을 가질 수도 있다.
일부 실시형태들에서, 방법은 또한, ReRAM 셀에 프로그래밍 펄스들의 제 3 세트를 인가하는 단계를 수반한다. 프로그래밍 펄스들의 제 3 세트를 인가한 후에, 저항성 스위칭 층은 제 3 저항보다 작은 제 4 저항을 갖는다. 제 4 저항에 대한 제 3 저항의 비는 적어도 5 이다.
일부 실시형태들에서, 방법은 또한, ReRAM 셀에 소거 펄스들의 세트를 인가하는 단계를 수반한다. 소거 펄스들의 세트를 인가한 후에, 저항성 스위칭 층은 제 1 저항을 갖는다. 소거 펄스들의 세트는 4 개 미만의 펄스들을 포함할 수도 있다. 일부 실시형태들에서, 소거 펄스들의 제 1 세트를 인가하는 단계는 또한, 각각의 프로그래밍 펄스 후에 판독 펄스를 인가하는 단계를 수반한다. 판독 펄스는 ReRAM 셀의 현재 저항 상태를 결정하고, 추가의 소거 펄스가 필요한지 여부를 결정하는데 사용된다.
일부 실시형태들에서, ReRAM 셀에 프로그래밍 펄스들의 제 1 세트를 인가하는 단계는 (a) 프로그래밍 펄스를 인가하는 단계, (b) 저항성 스위칭 층의 현재 저항을 결정하는 단계, 및 (c) 현재 저항을 임계 저항에 비교하는 단계를 수반한다. 더욱이, 현재 저항이 임계 저항보다 높으면 동작들 (a)-(c) 가 반복될 수도 있다. 일부 실시형태들에서, 프로그래밍 펄스들의 제 1 세트에서 2 개의 순차적 펄스들은 0.1V 와 0.3V 사이의 전압차를 갖는다. 방법은 또한, 프로그래밍 펄스들의 제 1 세트를 인가하는 단계 전에 형성 펄스 (forming pulse) 들의 세트를 인가하는 단계를 수반할 수도 있다. 저항성 스위칭 층은 도펀트, 예컨대 티타늄, 하프늄, 또는 알루미늄을 포함할 수도 있다. 예를 들어, 저항성 스위칭 층은 티타늄으로 도핑된 하프늄 산화물을 포함할 수도 있다. 대안으로, 저항성 스위칭 층은 하프늄으로 도핑된 실리콘 산화물을 포함할 수도 있다. 저항성 스위칭 층은 트랜지스터와 직렬로 접속될 수도 있다.
일부 실시형태들에서, 저항성 스위칭 층은 제 1 서브-층, 제 2 서브-층, 및 제 3 서브-층을 포함한다. 제 1 서브-층은 티타늄 산화물을 포함할 수도 있고, 제 2 서브-층은 하프늄 산화물을 포함할 수도 있으며, 제 3 서브-층은 실리콘 산화물을 포함할 수도 있다. 일부 실시형태들에서, 제 1 서브-층은 제 1 전극을 직접 인터페이스하고, 제 3 서브-층은 제 2 전극을 직접 인터페이스하는 한편, 제 2 서브-층은 제 1 서브-층과 제 3 서브-층 사이에 배치된다. 제 2 서브-층은 제 1 서브-층 및 제 3 서브-층을 직접 인터페이스할 수도 있다. 제 1 전극은 티타늄 질화물을 포함할 수도 있는 한편, 제 2 전극은 n-도핑된 폴리실리콘을 포함할 수도 있다.
일부 실시형태들에서, 저항성 랜덤 액세스 메모리 셀은 산소 반응성 재료를 갖는 제 1 전극 층, 산소 불활성 재료를 갖는 제 2 전극 층, 및 하프늄 산화물, 지르코늄 산화물, 실리콘 산화물, 또는 티타늄 산화물과 알루미늄 산화물의 조합 중 하나를 갖는 저항성 스위칭 층을 포함한다. 저항성 스위칭 층은 4 개 이상의 상이한 저항 상태들 사이에서 스위칭될 수 있고, 4 개 이상의 상이한 저항 상태들 중 적어도 2 개에서의 저항들의 비는 10 과 1000 사이이다.
이해를 용이하게 하기 위해, 가능한 경우, 도면들에 제시된 공통되는 컴포넌트들을 나타내기 위해 동일한 도면 부호들이 사용되었다. 도면들은 일정한 비율이 아니며, 도면들에서 다양한 엘리먼트들의 상대적인 치수들은 개략적으로 도시되며 반드시 일정한 비율이어야 하는 것은 아니다. 다양한 실시형태들은 첨부 도면들과 함께, 다음의 상세한 설명을 고려함으로써 용이하게 이해될 수 있다.
도 1a 는 일부 실시형태들에 따른, 초기 형성 동작 동안 ReRAM 셀의 개략적 표현을 예시한다.
도 1b 는 일부 실시형태들에 따른, 종단 (end) 및 중간 저항 상태들 간의 동작적 스위칭 동안 ReRAM 셀의 개략적 표현을 예시한다.
도 2a 는 일부 실시형태들에 따른, ReRAM 에 인가된 전압의 함수로서 유니폴라 (unipolar) 스위칭 및 판독 동안 ReRAM 셀을 통과하는 전류의 플롯을 예시한다.
도 2b 는 일부 실시형태들에 따라, ReRAM 셀에 인가된 전압의 함수로서 바이폴라 스위칭 동안 ReRAM 셀을 통과하는 전류의 플롯을 예시한다.
도 3 은 일부 실시형태들에 따른, ReRAM 셀의 개략적 표현을 예시한다.
도 4 는 일부 실시형태들에 따른, ReRAM 셀을 제조하는 방법에 대응하는 프로세스 플로우차트를 예시한다.
도 5 및 도 6 은 일부 실시형태들에 따른, 다수의 ReRAM 셀들을 포함하는 메모리 어레이들의 개략적 뷰들을 예시한다.
도 7 은 일부 실시형태들에 따라, 3 개 이상의 저항 상태들 사이에서 ReRAM 을 스위칭하는 방법에 대응하는 프로세스 플로우차트를 예시한다.
다양한 실시형태들의 상세한 설명이 첨부 도면들과 함께 아래에 제공된다. 상세한 설명이 이러한 실시형태들과 관련하여 제공되지만, 임의의 구체적인 예에 제한되지 않는다. 그 범위는 단지 청구항들에 의해서만 제한되며, 무수한 대안들, 변경들, 및 등가물들이 포함된다. 완전한 이해를 제공하기 위해 무수한 구체적인 세부 사항들이 다음 설명에 기술된다. 이들 세부 사항들은 예시의 목적을 위해 제공되며, 설명되는 기법들은 이들 구체적인 세부 사항들의 일부 또는 전부 없이도 청구항들에 따라 실시될 수도 있다. 명확함을 위해, 본 실시형태들에 관련된 기술 분야들에 공지되어 있는 기술 자료 (technical material) 는 설명을 불필요하게 모호하게 하는 것을 피하기 위해 자세히 설명되지 않았다.
개관
저항성 스위칭 특징을 보이는 ReRAM 셀은 일반적으로, 스택 안에 형성된 다수의 층들을 포함한다. 이 스택의 구조는 가끔, 금속-절연체-금속 (Metal-Insulator-Metal; MIM) 으로서 설명된다. 구체적으로, 이 스택은 전극들로서 동작하는 2 개의 도전성 층들을 포함한다. 이들 층들은 "M" 으로서 식별되고, 금속들 및/또는 다른 전도성 재료들을 포함할 수도 있다. 스택은 또한, 전극들 사이에 배치된 절연체 층을 포함한다. 이 층은 위의 명명 규칙에서 "I" 로서 식별된다. 절연체 층은 그 저항 상태들을 변화시키고 새로운 상태들로 스위칭할 때까지 이들 상태들에 여전히 있을 수 있음으로써 저항성 스위칭 특성들을 보인다. 이와 같이, 이 절연체 층은 종종, 저항성 스위칭 층으로서 지칭된다. 이들 저항 상태들은 정보의 하나 이상의 비트들을 나타내도록 사용될 수도 있다. 예를 들어, 2 개의 저항 상태들은 하나의 비트에 대응할 수도 있는 한편, 4 개의 저항 상태들은 2 개의 비트들 등에 대응할 수도 있다. 일부 실시형태들에서, 단일의 ReRAM 셀은 정보의 2, 3, 4, 5, 및 더 많은 비트들을 저장할 수도 있다.
저항성 스위층 층은, 이하에서 추가로 설명되는 바와 같이, 그 저항 상태를, 소정의 스위칭 전압 (예를 들어, 프로그래밍 전압 또는 소거 전압) 이 이 층에 인가될 때 변화시킨다.
스위칭 전압은 다른 컴포넌트들과의 그 인터페이스들의 양자 모두 중 하나에서 그리고/또는 이 층 내에 로컬라이징된 가열을 야기한다. 임의의 특정 이론에 제한되는 것 없이, 이 로컬라이징된 가열 뿐만 아니라 전기장 (양자 모두는 스위칭 전압에 의해 생성됨) 의 조합은 저항성 스위칭 층 내 및/또는 그 인터페이스들에서 다양한 전도성 경로들의 형성 및 파손 (breakage) 을 야기한다. 이들 전도성 경로들은, 저항성 스위칭 층이 인접한 층들과 형성하는 하나 이상의 인터페이스들을 통해 그리고 저항성 스위칭 층 내에서 결함 (예를 들어, 산소 공핍) 들을 이동시킴으로써 확립되고 파손될 수도 있다. 본 개시물의 목적을 위해, 스위칭 전압을 인가하는 동작은 스위칭 펄스로서 지칭된다. 스위칭 펄스는 소정의 지속기간을 갖는다. 다시 말해, 스위칭 펄스는 미리결정된 기간, 예를 들어 10 나노초와 100 나노초 사이, 예컨대 약 50 나노초 동안 인가된다. 스위칭 펄스들은, 스위칭 층들의 저항이 증가되는 동안 설정 펄스들, 및 스위칭 층들의 저항이 감소되는 동안 재설정 펄스들로 분류될 수도 있다. 설정 펄스들은 또한, 프로그래밍 펄스들로서 지칭될 수도 있는 한편, 재설정 펄스들은 소거 펄스들로서 지칭될 수도 있다. 일부 실시형태들에서, 저항성 스위칭 층의 저항을 변화시키기 위해, 즉 저항성 스위칭 층을 그 2 이상의 상이한 저항 상태들 사이에서 스위칭하기 위해 다수의 스위칭 펄스들이 필요하다.
판독 펄스는 스위칭 층의 현재 저항 항태를 결정하는데 사용될 수도 있다. 판독 펄스는 저항 상태를 스위칭하지 않는다. 이와 같이, 판독 펄스는 더 낮은 전압 및/또는 지속기간을 가질 수도 있다. 일부 실시형태들에서, 판독 펄스는 약 0.2V 와 0.8V 사이, 예컨대 약 0.5V 일 수도 있고, 펄스 지속기간은 약 20 나노초와 80 나노초 사이, 예컨대 약 50 나노초일 수도 있다. 판독 펄스의 극성은 설정된 펄스의 극성과 동일할 수도 있다. 판독 펄스는 데이터 취출 동안 그리고 스위칭 동안, 예를 들어 원하는 저항 상태로의 스위칭이 실제로 발생했는지 여부를 결정하기 위해 사용될 수도 있다. 예를 들어, 하나 이상의 스위칭 펄스들을 포함할 수도 있는 스위칭 펄스들의 세트 다음에는 판독 펄스가 이어질 수도 있다. 비교를 위해, 설정된 펄스 및 재설정된 펄스는 2V 및 심지어 3V 위로 램프업될 수도 있다. 판독 펄스가, ReRAM 이 그 원하는 저항 상태에 도달하지 않았다는 것을 나타내면, 스위칭 펄스들의 세트 및 판독 펄스를 인가하는 프로세스는 도 7 을 참조하여 이하에서 더 설명되는 바와 같이 반복된다.
설명된 ReRAM 셀들에서, 저항성 스위칭 층은 3 개 이상의 상이한 저항 상태들, 즉 2 개의 종단 상태들 및 하나 이상의 중간 상태들에서 존재할 수도 있다. 각각의 저항 상태는, 각 상태가 판독 동작 동안 구별될 수 있도록 모든 다른 나머지 상태들과 실질적으로 다를 필요가 있다. 이와 같이, 전체 저항 범위는 2 개의 종단 상태들, 즉 최고 저항 상태 및 최저 저항 상태에 의해 정의되었다. 이 차이가 클수록, 더 많은 중간 상태들이 확립될 수도 있다. 일부 실시형태들에서, ReRAM 셀들의 그 2 개의 종단 상태들에서의 저항비는 적어도 약 100 또는 적어도 약 1,000 및 심지어 적어도 약 10,000 이다. 일부 실시형태들에서, 이 비의 상한은 100,000 미만이다. 더욱이, 임의의 정의된 중간 상태들은 메모리 셀의 동작 수명 동안 반복 가능해야 한다.
전술된 바와 같이, 저항성 스위칭은 전극들과 이 층의 인터페이스들 중 하나 또는 양자 모두를 통해 그리고 저항성 스위칭 층 내에서 결함 이동성에 기인할 수도 있다. 다른 인터페이스를 실질적으로 불활성으로 유지하면서 저항성 스위칭 층의 하나의 인터페이스 만을 통해 결함들을 이동시키는 것이 바람직할 수도 있다. 본 개시물의 목적들을 위해, 불활성 인터페이스는 이 인터페이스를 통해 어떠한 실질적 결함 트랜스퍼를 갖지 않는 인터페이스로서 정의된다. 이 인터페이스를 형성하는 하나 또는 양자의 층들 (예를 들어, 저항성 스위칭 층 및 전극) 내에 결함들이 존재할 수도 있지만, 이들 결함들은, 스위칭, 판독, 또는 다른 타입들의 전압들이 ReRAM 셀에 인가될 때 인터페이스를 통해 교환되지 않는다. 반응성 인터페이스는 이 인터페이스를 통한 결함들의 실질적 트랜스퍼를 경험하는 인터페이스로서 정의된다. 일부 실시형태들에서, 반응성 인터페이스를 통한 결함들의 플럭스는 불활성 인터페이스를 통한 결함들의 플럭스보다 두 자릿수 이상이 더 크다. 이와 같이, "불활성" 및 "반응성" 명명 규칙은 상대적이다.
불활성 인터페이스는, 반응성 인터페이스를 통해 저항성 스위칭 층의 안 및 밖으로 결함들이 이동되는 동안 저항성 스위칭 층에 대한 제어를 제공한다. 예를 들어, 프로그래밍 또는 설정 동작들 동안, 저항성 스위칭 층에 그 저항을 감소시키기 위해 스위칭 전압이 인가될 때, 반응성 인터페이스는 이 층의 안 및 밖으로 결함들이 유동하는 것을 허용한다. 결함들은 통상적으로, 층에 인가된 전기 포텐셜에 의해 구동되고 이 층을 통해 전도성 경로들을 형성한다. 이 결함 유동의 방향은 스위칭 전압의 극성 및/또는 결함들의 전기 전하 (예를 들어, 양전하 산소 공극들) 에 의해 결정될 수도 있다. 동시에, 제 2 불활성 인터페이스는 구동 포텐셜에도 불구하고 결함들이 스택으로부터 벗어나는 것을 방지한다.
상기 시나리오는 때때로 재-프로그래밍 또는 재설정 동작들로서 지칭되는, 소거 동작들과 매우 유사한 방식으로 적용 가능하다. 소거 동작 동안, 저항성 스위칭 층은 그 높은 저항 상태로 이끌어진다. 스위칭 전압이 층에 인가되어 이 층의 저항을 증가시키는 경우, 반응성 인터페이스는 결함들이 층의 밖으로 유동하는 것을 허용한다. 결함들은 또한, 전술된 바와 같이 층에 인가된 전기 포텐셜에 의해 구동될 수도 있다. 결함들의 손실은 중간 저항 상태들 중 하나로 저항성 스위칭 층을 이끌고, 결국 이 층에서의 전도성 경로들을 파손시킬 수도 있다.
3 개 이상의 저항 상태들 간에 스위칭하기 위한 저항성 스위칭 층의 능력은 이 층을 형성하는 재료의 특성들에 의존할 수도 있다. 이러한 재료들의 일부 예들은 전이 금속 산화물들, 예컨대 하프늄 산화물 (HfOx), 지르코늄 산화물 (ZrOx), 실리콘 산화물 (SiOx), 티타늄 산화물 (TiOx) 및 알루미늄 산화물 (Al0x) 의 조합들 등을 포함할 수도 있다. 저항성 스위칭 층은 또한, 도펀트, 예컨대 티타늄, 하프늄, 및 알루미늄을 포함할 수도 있다. 이들 재료들은 상이한 저항 상태들에 대응하는 결함들의 분포 및 상이한 농도들을 형성하는 것을 허용한다. 전술된 바와 같이, 결함들은 저항성 스위칭 층을 통한 전도성을 담당할 수도 있다. 더욱이, 이 층들의 결함들은 쉽게 재배열, 추가, 및/또는 제거되어 저항성 스위칭을 초래할 수도 있다.
3 개 이상의 저항 상태들 간에 스위칭할 수 있는 ReRAM 셀들이 제공된다. 저항 상태들 간의 스위칭은 ReRAM 셀에 스위칭 전압들을 선택적으로 인가함으로써 수행될 수도 있다. 셀의 결과의 저항 상태는 판독 펄스를 인가, 예를 들어 더 낮은 판독 전압을 인가하고 각각의 저항 상태에 대응하는 결과의 전류를 측정함으로써 결정될 수도 있다. 각각의 스위칭 펄스 또는 스위칭 펄스들의 세트 후에 판독 펄스를 수행하는 것은, ReRAM 셀이 그 저항 상태를 변경했는지 여부 및 새로운 저항 상태가 식별되고 원하는 임계 내에 있는지 여부를 결정하는데 사용될 수도 있다.
일부 실시형태들에서, 프로그래밍 펄스의 적합한 전압은 현재 저항 상태 및 원하는 스위칭의 방향에 기초할 수도 있다. 따라서, 현재 저항 상태에 기초하여, 특정 전압을 갖는 프로그래밍 펄스가 인가되어 특정 저항 상태를 달성할 수도 있다.
비휘발성 ReRAM 셀들 및 비휘발성 ReRAM 셀들의 스위칭 메커니즘들의 예들
ReRAM 셀들 및 ReRAM 셀들의 동작에서 다중상태 저항성 스위칭 층들을 사용하는 것과 연관된 다양한 피처들의 콘텍스트 및 보다 나은 이해를 위해 ReRAM 셀들의 간략한 설명이 제공된다. 전술된 바와 같이, ReRAM 셀은 다중상태 저항성 스위칭 특성들을 보이는 유전체 재료를 포함한다. 보통 절연성인 유전체는 충분히 높은 전압의 인가 후에 형성된 하나 이상의 전도성 경로들을 통해 전도하도록 될 수 있다. 전도성 경로 형성은 결함들, 금속 이동, 및 하기에서 더 설명되는 다른 메커니즘들을 포함하여 상이한 메커니즘들에서 일어날 수 있다. 하나 이상의 전도성 경로들 (예를 들어, 필라멘트들) 이 메모리 디바이스의 유전체 컴포넌트에 형성되면, 이러한 전도성 경로들은 소정의 전압들을 인가함으로써 재설정되거나 (또는 높은 저항을 초래하여 단절되거나) 설정될 (또는 낮은 저항을 초래하여 재형성될) 수도 있다. 전도성 경로들의 수, 밀도, 연속성, 횡단면 및 다른 특성들이 상이한 저항 상태들을 결정한다. 임의의 특정 이론으로 제한되지 않으면서, 저항성 스위칭은 스위칭 전압이 층에 인가되는 경우 저항성 스위칭 층 내의, 그리고 일부 실시형태들에서 저항성 스위칭 전압에 의해 형성된 하나의 인터페이스에 걸친 결함들의 이동에 대응하는 것으로 생각된다.
도 1a 는 전도성 경로의 최초 형성 중의 ReRAM 셀 (100) 의 개략적 표현을 도시한다. 단지 하나의 전도성 경로가 도 1a 에 도시되나, ReRAM 셀 (100) 은 임의의 수의 전도성 경로들을 포함할 수도 있다는 것을 당업자는 이해할 것이다. ReRAM 셀 (100) 은 상부 (top) 전극 (102), 하부 (bottom) 전극 (106), 및 상부 전극 (102) 과 하부 전극 (106) 사이에 배치된 저항성 스위칭 층 (104) 을 포함한다. 전극들 (102 및 106) 에 대한 "상부" 및 "하부" 라는 언급들은 단지 구별을 위해 사용되고 이러한 전극들의 임의의 특정 공간적 배향을 암시하지는 않는다는 것에 유의해야 한다. 종종 "제 1 형성된" 및 "제 2 형성된" 전극들 또는 단순하게 "제 1" 및 "제 2" 와 같은 다른 언급들이 2 개의 전극들을 식별하기 위해 사용된다. ReRAM 셀 (100) 은 또한 전류 스티어링 엘리먼트 (예를 들어, 다이오드), 확산 배리어 층, 및 다른 컴포넌트들 (미도시) 과 같은 다른 다른 컴포넌트들을 포함할 수도 있다. ReRAM 셀 (100) 은 종종 단일 메모리 엘리먼트 또는 메모리 유닛으로 지칭된다.
상부 전극 (102) 및 하부 전극 (106) 은 메모리 어레이 또는 ReRAM 셀이 내부에 집적되는 다른 유형의 디바이스들 내의 전도 라인들로서 사용될 수도 있다. 그에 따라, 전극들 (102 및 106) 은 일반적으로 전도 재료들로부터 형성된다. 전술된 바와 같이, 전극들 중 하나의 전극은 반응성 전극이고 저항성 스위칭 층에 대한 결함들의 소스 또는 비축소의 역할을 할 수도 있다. 즉, 결함들은 저항 스위층 층으로 이러한 전극에 의해 형성된 인터페이스 (즉, 반응성 인터페이스) 를 통해 이동할 수도 있다. 저항성 스위칭 층의 다른 인터페이스는 비활성일 수도 있고 비활성 전극 또는 확산 배리어 층으로 형성될 수도 있다.
저항성 스위칭 층 (104) 은 유전체 재료를 포함할 수도 있다. 유전체 재료는 저항성 스위칭을 할 수 있을 수도 있고 데이터 저장 재료 층으로서 다중상태 저항 상태를 보일 수도 있다. 그러한 재료의 예들은 하프늄 산화물 (hafnium oxide; HfOx), 지르코늄 산화물 (zirconium oxide; ZrOx), 실리콘 산화물 (silicon oxide; SiOx), 티타늄 산화물 (titanium oxide; TiOx) 과 알루미늄 산화물 (aluminum oxide; AlOx) 의 조합 등을 포함하여 전이 금속 산화물들을 포함할 수도 있다. 저항성 스위칭 층 (104) 은 또한 티타늄, 하프늄, 및 알루미늄과 같은 도펀트를 포함할 수도 있다.
저항성 스위칭 층 (104) 은 우선 (도 1a 에 의해 도시된 바와 같은) 형성 전압들의 세트를 인가하고 그 다음에 상이한 저항 상태들과 연관된 (도 1b 에 의해 도시된 바와 같은) 스위칭 전압들의 세트를 인가함으로써 층 내에 형성된 하나 이상의 전도성 경로들을 통해 전도하도록 만들어질 수도 있다. 저항 상태들은 이러한 저항 상태들의 정확한 검출을 가능하게 하도록 실질적으로 뚜렷이 구별되는 저항 레벨들을 가질 수도 있다.
각각의 저항 상태는 소정의 비트 패턴과 연관될 수도 있다. 예를 들어, 4 개의 저항 상태들을 갖는 메모리 셀에서, 저항 상태들은 다음의 비트 패턴들: 상태 1 - 00, 상태 2 - 01, 상태 3 - 10, 상태 4 - 11 과 연관될 수도 있다. 따라서, 4 개의 저항 상태들을 갖는 ReRAM 셀은 2 비트의 정보를 인코딩할 수도 있으며, 각각의 비트는 1 (온) 및 0 (오프) 상태들을 갖는다. 단지 1 비트의 정보만을 저장할 수 있는 2 개의 상태의 셀과 비교하여, 다중상태 ReRAM 의 데이터 용량이 더 크다. 예를 들어, 이진수 10 으로 나타내어지는 십진수 3 은 2 개의 셀들 대신에 4 개의 저항 상태들 (비트 패턴 10 을 나타내는 ILRS 상태) 을 갖는 단지 하나의 셀에 의해 인코딩될 수 있으며, 각각은 2 개의 저항 상태들을 갖는다.
이러한 저항성 스위칭 기능성을 제공하기 위해, 저항성 스위칭 층 (104) 은 전기적 활성 결함들 (108) 을 포함할 수도 있다. 일부 실시형태들에서, 결함들 (108) 은 저항성 스위칭 층의 제조 동안 저항성 스위칭 층 (104) 에 추가된다. 결함들 (108) 은 또한 스위칭 동작들 동안 저항성 스위칭 층 (104) 에 추가되고 저항성 스위칭 층으로부터 제거될 수도 있다. 일부 실시형태들에서, 저항성 스위칭 층 (104) 은 임의의 결함들이 존재하지 않으면서 제조될 수도 있고 초기의 결함들이 저항성 스위칭 층 (104) 의 형성 동안 추가된다.
다양한 유형의 결함들이 사용될 수도 있다. 예를 들어, 일부 원자들은 일부 원자들의 원래의 구조들에서 빠질 수도 (즉, 공동들 생성) 있고/있거나 추가적인 원자들이 원래의 구조들에 삽입될 (즉, 사이 결함들 생성) 수도 있다. 전하 캐리어들이 또한 도펀트들, 격자들 스트레싱, 및 다른 기법들로 도입될 수도 있다. 유형들에 상관 없이, 모든 전하 캐리어들은 결함들 (108) 로 지칭된다.
일부 실시형태들에서, 이러한 결함들은 원자가 변화 메커니즘에 따라 동작하는 ReRAM 셀들에 사용될 수도 있으며, 원자가 변화 메커니즘은 특정 전이 금속 산화물들에서 일어날 수도 있다. 예를 들어, 결함들은 산소 음이온들의 이동에 의해 트리거링되는 산소 원자가들을 포함하다. 산소 음이온들의 이동들은 전도성 경로들을 생성하고 단절하는데 사용되는 대응하는 산소 공동들의 모션에 대응할 수도 있다. 전이 금속 산화물들에서의 화학량론의 후속하는 변화는 양이온 서브격자의 원가가 변화 및 전기 전도성에서의 변화에 의해 표현되는 산화환원 반응을 야기할 수도 있다.
일부 실시형태들에서, 상이한 저항 상태들은 전도성 경로들의 형성에서 상이한 스테이지들에 대응할 수도 있다. 따라서, 전도성 경로들의 형성의 초기 스테이지들은 상대적으로 높은 저항 상태들과 연관될 수도 있으며, 한편 완전히 형성된 전도성 경로들은 저항성 스위칭 층의 보다 낮은 저항을 제공할 수도 있다.
또한, 이러한 예에서, 이러한 변화를 수행하는데 사용되는 펄스의 극성은 변화, 즉 환원 (reduction) 또는 산화의 방향을 결정한다. 다른 저항성 스위칭 메커니즘들은 쌍극성 전기화학 금속화 메커니즘들 및 열화학 메커니즘들을 포함할 수도 있으며, 이는 전류에 의해 유발된 온도의 증가로 인한 화학량론의 변화를 야기한다. 이러한 메커니즘들 중 일부 메커니즘은 도 1a 및 도 1b 를 참조하여 하기에서 더 설명될 것이다. 설명된 예들에서, 상부 전극 (102) 은 반응성인 반면, 하부 전극 (106) 은 불활성이거나 확산 배리어 층 (미도시) 에 의해 저항성 스위칭 층 (104) 으로부터 분리된다. 다른 배열들이 또한 가능하고 본 개시물의 범위 내에 있다는 것을 당업자는 이해할 것이다.
구체적으로, 도 1a 는 일부 실시형태들에 따른 전도성 경로들의 초기 형성 중의 ReRAM 셀 (100) 의 개략적 표현이다. 저항성 스위칭 층 (104) 은 일부 결함들 (108) 을 포함할 수도 있다. 추가적인 결함들 (108) 은 상부 전극 (102) 내에서 인터페이스를 통해 제공될 수도 있다. 일부 실시형태들에서, 저항성 스위칭 층 (104) 은 형성 동작 이전에 실질적으로 결함들을 갖지 않을 수도 있고, 모든 결함들은 형성 동안 상부 전극 (102) 으로부터 제공된다. 하부 전극 (106) 은 임의의 결함들을 가질 수도 갖지 않을 수도 있다. 하부 전극 (106) 에서의 결함들의 존재 또는 부재에 상관 없이, 형성 및/또는 스위칭 동작들 동안 하부 전극 (106) 과 저항성 스위칭 층 (104) 사이에서 실질적으로 결함들이 교환되지 않는다는 것에 유의해야 한다.
형성 동작 동안, ReRAM 셀 (100) 은 전도성 경로들을 형성함으로써 ReRAM 셀의 구조를 변화시킨다. ReRAM 셀 (100) 은 형성-전 상태에서 중간정도 높은 저항 상태 (intermediate high resistive state; IHRS) 로 갈 수도 있다. IHRS 는 동작 동안 사용되는 상태들 중 하나의 상태에 대응할 수도 있다. IHRS 로의 이러한 스위치는 저항성 스위칭 층 (104) 내에 하나 이상의 전도성 경로들 또는 필라멘트들 (110) 의 형성을 수반할 수도 있다. 필라멘트 (110) 는 유전체 내에 연속적인 경로로 배열되는 결함들 (108) 에 의해 형성된다. 임의의 특정 이론으로 제한되지 않으면서, 결함들 (108) 은, 예를 들어, IHRS 에서 개략적으로 도시된 바와 같은 이러한 전도성 경로들을 형성하기 위해 저항성 스위칭 층 (104) 내에서 재배향될 수 있는 것으로 생각된다. 또한, 전도성 경로들을 형성하는 일부 또는 모든 결함들 (108) 은 상부 전극 (102) 으로부터 저항성 스위칭 층 (104) 으로 진입할 수도 있다. 간단히 하기 위해, 모든 이러한 현상은 ReRAM 셀 (100) 내에서의 결함들의 재배향으로 집합적으로 지칭된다. 결함들 (108) 의 이러한 재배향은 소정의 형성 전압 (104) 이 전극들 (102 및 106) 에 인가되는 경우에 발생한다. 일부 실시형태들에서, 형성 동작은 또한 ReRAM 셀 (100) 내에서의 향상된 결함들의 이동성을 위해 높은 온도들에서 행해진다.
ReRAM 셀이 IHRS 에서 스위칭하는 경우에 형성되는 필라멘트 (110) 는 상대적으로 얇을 수도 있고 추후에 형성되는 필라멘트들과 비교하여 상대적으로 낮은 전도성을 갖는다. 그에 따라, ReRAM 셀 (100) 의 저항은 이러한 상태에서 상대적으로 높게 유지된다. 저항을 더 낮추기 위해, ReRAM 셀 (100) 은 전극들 (102 및 106) 에 인가되는 추가적인 형성 펄스들을 받을 수도 있다. 이러한 펄스는 필라멘트 (110) 를 연결하거나 새로운 필라멘트들을 형성하여 추가적인 결함들 (108) 을 초래할 수도 있으며, 그렇게 함으로써 저항성 스위칭 층 (104) 에 걸친 저항을 감소시킨다. 도 1a 는 중간정도 낮은 저항 상태 (intermediate low resistive state; ILRS) 및 낮은 저항 상태 (low resistive state; LRS) 를 도시하며, 이는 보다 두꺼운 필라멘트들 (110) 에 대응한다. 일부 실시형태들에서, 형성 동작은 임의의 중간 단계들을 포함하지 않고, ReRAM 셀 (100) 은 임의의 중간 단계들을 거치지 않거나 적어도 임의의 중간 단계들을 감지하지 않고 직접적으로 LRS 로 이동된다.
일반적으로, 형성 동작은 ReRAM 셀 (100) 의 제조의 일부로 여겨질 수도 있으며, 한편 후속하는 저항성 스위칭은 ReRAM 셀 (100) 의 동작의 일부로 여겨질 수도 있다. 형성이 완료된 후에, 필라멘트 (110) 가 부분적으로 단절되고 따라서 전도성 경로를 파괴할 수도 있다. 필라멘트 (110) 를 형성하는 결함들은 완전히 흩어지지 않고 서로 근접하게 머물러 전도성 경로를 재형성하는 것을 보다 쉽게 할 수도 있다. 그러한 상태는 높은 저항 상태 (high resistive state; HRS) 라고 지칭될 수도 있다.
저항성 스위칭은 저항성 스위칭 층 (104) 에 걸친 전도성 경로들 단절 및 재형성, 즉, 도 1b 에서 개략적으로 도시된 바와 같은 상이한 저항 상태들 사이의 스위칭을 수반한다. 예를 들어, 2 개의 종료 상태 (즉, HRS 및 LRS) 및 2 개의 중간 상태들 (즉, IHRS 및 ILRS) 이 2 비트 메모리 셀에 대해 정의될 수도 있다. 일부 실시형태들에서, 추가적인 중간 상태들이 정의될 수도 있다. 저항성 스위칭은 전극들 (102 및 106) 에 스위칭 전압들을 인가함으로써 수행될 수도 있다. 이러한 전압들의 정도 및 극성에 따라, 필라멘트 (110) 는 다시 단절되거나 형성될 수도 있다. 이러한 전압들은 스위칭 동작들 동안 훨씬 적은 결함들의 이동성을 필요로 하기 때문에 실질적으로 형성 전압들 (즉, 형성 동작에 사용되는 전압들) 보다 낮을 수도 있다. 예를 들어, 하프늄 산화물 기반 저항 층들은 그것들의 형성 동안 약 5 볼트를 필요로 할 수도 있으나, 3 볼트보다 작은 전압들을 사용하여 스위칭될 수 있다.
저항 상태들 사이의 저항 차이는 이러한 상태들에 존재하는 전도성 경로들의 상이한 수, 형성 스테이지, 및/또는 전도성으로 인한 것으로, 즉, 저항성 스위칭 층 (104) 은 HRS 에 있는 경우보다 LRS 에 있는 경우에 보다 많은 전도성 경로들 및/또는 보다 적은 저항 전도성 경로들을 갖는다. 저항성 스위칭 층 (104) 은 HRS 에 있는 동안에는 어느 정도의 전도성 경로들을 여전히 가질 수도 있으나, 이러한 전도성 경로들에는 IHRS, ILRS, 또는 LRS 에 대응하는 저항들보다 적고/적거나 많은 저항이 있다는 것에 유의해야 한다.
재설정 또는 소거 동작이라고 보통 지칭되는 LRS 에서 ILRS, IHRS, 또는 HRS 로의 스위칭의 경우, 저항성 스위칭 층 (104) 은 일부 결함들을 상부 전극 (102) 으로 방출할 수도 있다. 또한, 저항성 스위칭 층 (104) 내에서 어느 정도의 결함들의 이동성이 있을 수도 있다. 이는 전도성 경로들의 얇아지는 것, 및 일부 실시형태들에서는, 단절들을 야기할 수도 있다 (HRS 참조). 저항성 스위칭 층 (104) 내에서의 이동성 및 저항성 스위칭 층 (104) 과 상부 전극 (102) 에 의해 형성되는 인터페이스를 통한 확산에 따라, 전도성 경로들은 하부 전극 (106) 과의 인터페이스 가까이, 또는 저항성 스위칭 층 (104) 내의 어느 곳, 또는 상부 전극 (102) 과의 인터페이스에서 단절될 수도 있다. 이러한 단절은 일반적으로 이러한 전도성 경로들을 형성하는 결함들의 완전한 분산에 대응하지 않고, 자체적으로 제한하는 프로세스일 수도 있는데, 즉, 프로세스가 어느 초기 단절이 발생한 후에 중지할 수도 있다.
보통 설정 동작으로 지칭되는 HRS 에서 IHRS, ILRS, 또는 LRS 로의 스위칭의 경우에, 저항성 스위칭 층 (104) 은 상부 전극 (102) 으로부터 일부 결함들을 수신할 수도 있다. 상술된 재설정 동작과 유사하게, 저항성 스위칭 층 (104) 내에서 어느 정도의 결함들의 이동성이 있을 수도 있다. 이는 전도성 경로들을 두껍게 하는 것, 및 일부 실시형태들에서, 재형성을 야기할 수도 있다 (IHRS 내지 LRS 참조). 일부 실시형태들에서, 설정 동작 동안 전극들 (102 및 104) 에 인가되는 전압은 재설정 동작 동안 인가되는 전압과 동일한 극성을 갖는다. 이러한 유형의 스위칭은 단극성 스위칭으로 지칭된다. 대안으로, 설정 동작 동안 전극들 (102 및 104) 에 인가되는 전압은 재설정 동작 동안 인가되는 전압과 상이한 극성을 가질 수도 있다. 이러한 유형의 스위칭은 단극성 스위칭으로 지칭된다. 설정 및 재설정 동작들은 도 2a 내지 도 2b 를 참조하여 이제 설명될 바와 같이 다수 회 반복될 수도 있다.
구체적으로, 도 2a 는 일부 실시형태들에 따른 ReRAM 셀에 인가되는 전압의 함수로서의 단극성 ReRAM 셀을 통과하는 전류의 그래프를 도시한다. 도 2b 는 일부 실시형태들에 따른 쌍극성 ReRAM 셀에 대한 유사한 그래프를 도시한다. HRS 는 라인 (122) 에 의해 도시되며, IHRS 는 라인 (124) 에 의해 도시되며, ILRS 는 라인 (126) 에 의해 도시되고, 한편 LRS 는 양 그래프들 모두에서 라인 (128) 에 의해 도시된다. 이러한 상태들의 각각은 상이한 로직 상태를 나타내는데 사용될 수도 있는데, 예를 들어, HRS 는 로직 "00", IHRS - "01", ILRS - "10", 및 LRS "11" 을 나타낼 수도 있으며, 그 반대의 경우도 마찬가지이다. 따라서, 4 개의 저항 상태들을 갖는 각각의 ReRAM 셀은 2 비트의 데이터를 저장하는데 사용될 수도 있다. 일부 ReRAM 셀들은 보다 많은 저항 상태들을 가져 하나의 셀에 보다 많은 비트들의 데이터의 저장을 허용할 수도 있다는 것에 유의해야 한다.
저항 상태들은 실질적으로 뚜렷이 구별되고 대단히 전도 (예를 들어, 약 1 kOhm) 상태에서 대단히 저항 (예를 들어, 약 1MOhm) 상태의 범위에 이를 수도 있다. 상태들 사이의 상당한 구별로 인해, 메모리 셀의 저항을 식별하고 대응하는 저항 상태를 결정하도록 쉽게 감지될 수 있다. 일부 실시형태들에서, 상이한 저항 상태들 사이의 저항 비율은 10 내지 1000 일 수도 있다.
ReRAM 셀의 전체 동작은 판독 펄스들, 프로그래밍 펄스들의 세트 (즉, HRS 에서 IHRS, ILRS, 또는 LRS 로의 셀 스위칭), 및 소거 펄스들의 세트 (즉, LRS 에서 ILRS, IHRS, 또는 HRS 로의 셀 스위칭) 로 나누어질 수도 있다. 일부 실시형태들에서, 셀 소거 동작들은 우선 HRS 로의, 그리고 그 다음에 원하는 저항 상태로의 스위칭을 수반한다. 다른 실시형태들에서, 소거 동작은 HRS 로 스위칭하지 않고 임의의 보다 높은 저항 상태에 대해 직접적으로 수행될 수도 있다.
판독 펄스들을 인가하는 경우, ReRAM 셀의 상태, 또는 좀더 구체적으로, 저항성 스위칭 층의 저항 상태는 저항성 스위칭 층의 전극들에 감지 전압을 인가함으로써 감지될 수 있다. 감지 전압은 종종 "판독" 전압 또는 단순히 판독 전압으로 지칭되고 도 2 에서 VREAD 로 표시된다. ReRAM 셀이 (도 2a 및 도 2b 에서 라인 (122) 에 의해 나타내어지는) HRS 에 있는 경우, 전극들에 접속된 외부 판독 및 쓰기 회로는 ReRAM 셀을 통해 흐르는 결과적인 "1" 전류 (I1) 를 감지할 것이다. 상기에서 언급된 바와 같이, 이러한 판독 펄스들은 저항 상태를 변화시키지 (즉, 보다 낮은 저항 상태로 셀을 스위칭) 않고 다수 회 인가될 수도 있다. 위의 예에서, ReRAM 셀은 판독 전압 (VREAD) 이 2 회, 3 회 등으로 전극들에 인가되는 경우 "1" 전류 (I1) 를 계속 출력해야 한다.
위의 예에 계속하여, 현재, 예를 들어, HRS (상태 "1") 에 있는 셀을 IHRS (상태 "2") 로 스위칭하길 원하는 경우, 프로그래밍 펄스들이 인가된다. 이러한 동작은 전극들에 프로그래밍 전압 (Vpr1-2) 을 인가하기 위해 동일한 판독 회로를 사용할 수도 있다. 프로그래밍 전압을 인가하는 것은 도 1a 내지 도 1b 를 참조하여 상술된 바와 같이 저항성 스위칭 층에 하나 이상의 전도성 경로들을 형성한다. HRS 에서 IHRS 로의 스위칭은 도 2a 및 도 2b 에서 점선 (130) 으로 표시된다. IHRS 에서의 ReRAM 셀의 저항 특성들은 라인 (124) 에 의해 나타내어진다. 판독 전압 (VREAD) 이 이러한 상태에서 셀의 전극들에 인가되는 경우, 외부 판독 및 쓰기 회로가 ReRAM 셀을 통해 흐르는 결과적인 "2" 전류 (I2) 를 감지할 것이다. 다시, 이러한 판독 펄스들은 ReRAM 셀의 상태를 스위칭하지 않고 다수 회 인가될 수도 있다.
유사하게, ReRAM 셀은 프로그래밍 전압 (Vpr2-3) 및 전류 (I3) 를 인가함으로써 IHRS (상태 "2") 에서 ILRS (상태 "3") 로, 그리고 프로그래밍 전압 (Vpr3-4) 및 전류 (I4) 를 인가함으로써 ILRS (상태 "3") 에서 LRS (상태 "4") 로 스위칭될 수도 있다. ILRS 에서의 ReRAM 셀의 저항 특성들은 라인 (126) 에 의해 나타내어진다. 라인 (128) 은 LRS 와 연관된 저항 특성들을 도시한다.
어느 시점에서, 보다 높은 저항 상태에서 보다 낮은 저항 상태로 ReRAM 셀의 상태를 변화시킴으로써 ReRAM 셀을 아래쪽으로 스위칭하는 것이 바람직할 수도 있다. 이러한 동작은 소거 펄스들을 인가함으로써 수행될 수도 있다. 소거 동작 동안, 소거 전압 (또는 재설정 전압) (Verase) 이 ReRAM 셀에 인가되어 저항성 스위칭 층에서 이전에 형성된 전도성 경로들을 약하게 하거나 단절할 수도 있다. 예를 들어, IHRS 에서 HRS 로의 아래쪽으로의 스위칭은 점선 (132) 에 의해 표시된다. 유사하게, ReRAM 셀은 임의의 저항 상태에서 HRS 로 재프로그래밍될 수도 있다. 소거 동작 후에 ReRAM 셀의 상태를 검출하는 것은 프로그래밍 후에 ReRAM 의 상태를 검출하는 것과 유사하고 상기에서 설명된다.
보다 낮은 저항 상태로의 메모리 셀의 스위칭과 연관된 저항성 스위칭 층의 저항성의 갑작스러운 감소는 전류의 값에서의 상당한 증가를 유발할 수도 있다. 전류에서의 증가는 메모리 셀에 의해 소멸되는 전력에서의 상당한 증가를 야기하여 열 스트레스를 초래하며, 열 스트레스는 저항성 스위칭 층의 저항성의 추가적인 감소를 야기하거나 셀에 영구적인 손상을 생성할 수도 있고, 따라서 메모리 셀의 추후의 스위칭에 영향을 미친다. 이를 피하기 위해, 임베딩된 저항기가 셀에 추가되고 저항성 스위칭 층과 직렬로 접속될 수도 있다. 이러한 방식으로, 임베딩된 저항기의 저항은 일정하게 있을 수도 있고, 그래서 저항성 스위칭 층의 저항에서의 빠른 변화들이 전류에서의 비례하는 변화들을 야기하지 않는다. 일부 실시형태들에서 사용되는 열을 제어하기 위한 다른 방식은 하기에서 설명되는 프로그래밍 펄스 폭을 수정하는 것이다.
소거 전압 (즉, 재설정 전압) 및 프로그래밍 전압 (즉, 설정 전압) 의 극성은 도 2a 에 도시된 것과 동일하거나 도 2b 에 도시된 것과 상이할 수도 있다는 것에 유의해야 한다. 프로그래밍 및 소거 전압들의 동일한 극성을 갖는 셀들은 단극성 셀들이라고 지칭되며, 한편 프로그래밍 및 소거 전압들의 상이한 극성들을 갖는 셀들은 쌍극성 셀들이라고 지칭된다.
종합적으로, ReRAM 셀은 ReRAM 셀의 저항 상태들 사이에서 수차례 왔다갔다하게 스위칭될 수도 있다. 판독 동작들은 다수 회 (스위칭 동작들 사이에서) 이러한 상태들의 각각에서 수행되거나 전혀 수행되지 않을 수도 있다. ReRAM 셀의 저항 상태들을 변화시키기 위한 프로그래밍 및 소거 전압들의 인가는 로컬화된 저항 열 뿐만 아니라 온도 및 인가된 전위 양자 모두에 의해 영향을 받는 결함들의 이동성을 수반하는 것으로 생각되는 복잡한 메커니즘들을 수반한다는 것에 유의해야 한다.
일부 실시형태들에서, 프로그래밍 전압들 (Vpr) 은 특정 저항 상태가 판독 펄스들에 의해 결정될 때까지 0.1V 내지 0.3V 의 증분으로 재인가될 수도 있다. 프로그래밍 전압 펄스들의 길이는 약 1 마이크로초 미만, 또는 좀더 구체적으로, 약 500 나노초 미만 및 심지어 약 100 나노초 미만일 수도 있다. 일부 실시형태들에서, 프로그래밍 (및 소거) 전압 펄스들의 길이는 설정될 저항 상태에 따라 펄스를 다르게 함으로써 수정될 수 있다. 그렇게 함으로써 저항성 스위칭 층에 인가되는 전압 전위는 메모리 셀의 저항을 대응하게 수정하는 것을 다르게 한다.
판독 전압 (VREAD) 은 약 0.1 과 0.5 사이의 프로그래밍 전압 (Vpr) 일 수도 있다. 일부 실시형태들에서, 판독 전류들 (I1 - I4) 은 약 1 microA 보다 크거나, 좀더 구체적으로, 약 5 microA 보다 커서 꽤 작은 감지 증폭기들에 의한 상태의 빠른 검출을 허용한다. 판독 전압 펄스의 길이는 대응하는 프로그래밍 전압 펄스의 길이와 비교할만할 수도 있거나 프로그래밍 전압 펄스보다 짧을 수도 있다. ReRAM 셀들은 실패 없이 적어도 약 103 회, 또는 좀더 구체적으로, 적어도 약 105 회 사이에서 LRS 와 HRS 간에 순환할 수 있어야 한다. 데이터 보유 시간은 최대 85℃ 의 열적 스트레스에서 그리고 판독 전압 (VREAD) 의 끊임없는 인가와 같은 작은 전기적 스트레스에서, 적어도 약 5 년, 또는 좀더 구체적으로 적어도 약 10 년이어야 한다. 다른 고려사항들은 HRS 에서의 산화물 두께 20Å 당 0.5 V 에서 측정된 약 40 A/cm2 미만과 같은 낮은 전류 누설을 포함할 수도 있다.
일부 실시형태들에서, 동일한 ReRAM 셀은 직렬로 상호접속된 3 개 이상의 저항성 스위칭 층들을 포함할 수도 있다. 인접한 저항성 스위칭 층들은 서로 직접적으로 인터페이싱하거나 중간 층에 의해 분리될 수도 있다.
ReRAM 셀들의 예들
도 3 은 일부 실시형태들에 따른 ReRAM 셀 (300) 의 개략적 표현을 도시한다. ReRAM 셀 (300) 은 제 1 전극 층 (302), 저항성 스위칭 층 (304), 및 제 2 전극 층 (306) 을 포함할 수도 있다. "제 1" 및 "제 2 " 전문용어는 단지 구별하기 위한 이유로 본원에서 사용되고, 구체적으로 언급되지 않는 한 층들의 임의의 배치 순서 또는 공간적 배향을 암시하지 않는다.
제 1 전극 층 (302) 및 제 2 전극 층 (306) 은 ReMA 셀 (300) 에 대한 전기적 접속들을 제공한다. 일부 실시형태들에서, 제 1 전극 층 (302) 및/또는 제 2 전극 층 (306) 은 다수의 ReRAM 셀들 사이에서 확장되는 신호 라인들의 일부분이며, 다수의 ReRAM 셀들은 도 5 및 도 6 을 참조하여 하기에서 더 설명되는 바와 같이 메모리 어레이에 동일한 행 또는 열로 제공되는 셀들일 수도 있다. 일부 실시형태들에서, 제 1 전극 층 (302) 및/또는 제 2 전극 층 (306) 은 신호 라인들과는 별개의 컴포넌트들일 수도 있다. 예를 들어, 제 1 전극 층 (302) 또는 제 2 전극 층 (306) 은 중간 전극일 수도 있고, 다이오드와 같은 추가적인 컴포넌트들이 이러한 전극과 신호 라인 사이에 제공될 수도 있다.
제 1 전극 층 (302) 및 제 2 전극 층 (306) 은 통상적으로 전도 재료들로 만들어진다. 적합한 전극 재료들의 일부 예들은 n-도핑된 폴리실리콘, 티타늄 질화물, 루테늄 (ruthenium), 이리듐 (iridium), 백금 (platinum), 및 탄탈룸 (tantalum) 질화물을 포함한다. 제 2 전극 (306) 은 상술된 바와 같이 불활성 재료들로 형성될 수도 있다. 제 1 전극 층 (302) 및/또는 제 2 전극 층 (306) 은 약 1,000 옹스트롬 미만, 예컨대, 약 500 옹스트롬 미만, 및 심지어 약 100 옹스트롬 미만의 두께를 가질 수도 있다. 보다 얇은 전극들은 ALD 기법들을 사용하여 형성될 수도 있다. 일부 실시형태들에서, 제 2 전극 (306) 은 저항성 스위칭 층 (304) 과 직접적으로 인터페이싱한다.
일부 실시형태들에서, 제 1 전극 (302) 은 저항성 스위칭 층 (304) 과 직접적으로 인터페이싱하지 않고, 제 1 전극 (302) 과 저항성 스위칭 층 (304) 사이에 확산배리어 층 (미도시) 이 배치된다. 확산 배리어 층 및 제 1 전극 (302) 을 위한 재료들의 다양한 예들은 하기에서 설명된다.
일부 실시형태들에서, ReRAM 셀 (300) 은 전류 제한 층을 포함한다. 전류 제한 층은 분리된 컴포넌트 (미도시) 일 수도 있다. 대안으로, 확산 배리어 층, 상부 전극 (306), 또는 하부 전극 (302) 중 하나가 전류 제한 층으로 기능할 수 있다. 전류 제한 층은 ReRAM 셀 (300) 을 통한 전자 흐름을 제어하기 위해 적합한 일함수를 갖는 재료로부터 형성될 수도 있다.
저항성 스위칭 층 (304) 은 저항성 스위칭 및 다중상태 저항 상태를 보이는 것을 가능하게 하는 재료들로부터 형성될 수도 있다. 일부 실시형태들에서, 그러한 재료들은, 금속 산화물들, 예를 들어, 하프늄 산화물 (HfOx), 지르코늄 산화물 (ZrOx), 실리콘 산화물 (SiOx), 티타늄 산화물 (TiOx) 과 알루미늄 산화물 (AlOx) 의 조합 등을 포함할 수도 있다. 다른 실시형태들에서, 저항성 스위칭 층 (304) 은 페로브스카이트 (perovskite) 들 및/또는 금속 질화물들로부터 형성될 수도 있다. 적합한 질화물들의 일부 예들은 하프늄 질화물 및 알루미늄 질화물을 포함한다.
일부 실시형태들에서, 저항성 스위칭 층 (304) 은 다수의 하위-층들을 포함한다. 예를 들어, 저항성 스위칭 층 (304) 은 티타늄 산화물 하위-층, 하프늄 산화물 하위-층, 및 실리콘 산화물 하위-층을 포함한다. 하프늄 산화물 하위-층은 티타늄 산화물 하위-층과 실리콘 산화물 하위-층 사이에 배치될 수도 있다. 티타늄 산화물 하위-층은 티타늄 질화물 전극과 인터페이싱하며, 한편 실리콘 산화물 하위-층은 도핑된 폴리실리콘 전극과 인터페이싱한다. 일부 실시형태들에서, 티타늄 산화물 하위-층은 하프늄 산화물 하위-층과 실리콘 산화물 하위-층 사이에 배치될 수도 있다. 하프늄 산화물 하위-층은 티타늄 질화물 전극과 인터페이싱할 수도 있으며, 한편 실리콘 산화물 하위-층은 도핑된 폴리실리콘 전극과 인터페이싱할 수도 있다. 각각의 하위-층의 두께는 약 5 옹스트롬과 75 옹스트롬 사이일 수도 있다. 예를 들어, 티타늄 산화물 하위-층의 두께는 약 5 옹스트롬과 15 옹스트롬 사이, 예컨대, 약 8 옹스트롬일 수도 있다. 하프늄 산화물 하위-층의 두께는 약 25 옹스트롬과 100 옹스트롬 사이, 예컨대, 약 50 옹스트롬일 수도 있다. 실리콘 산화물 하위-층의 두께는 약 10 옹스트롬과 50 옹스트롬 사이, 예컨대, 약 20 옹스트롬일 수도 있다.
상이한 저항 상태들은 이러한 층들의 각각에서의 전도성 경로들에서의 변화들에 대응할 수도 있다. 예를 들어, 높은 저항 상태에서 중간정도 높은 저항 상태로의 스위칭은 티타늄 산화물 하위-층을 통해 전도성 경로를 형성하는 것에 대응할 수도 있으며, 한편 중간정도 높은 저항 상태에서 중간정도 낮은 저항 상태로의 스위칭은 하프늄 산화물 하위-층을 통해 전도성 경로를 형성하는 것에 대응할 수도 있다. 또한, 중간정도 낮은 저항 상태에서 낮은 저항 상태로의 스위칭은 실리콘 산화물 하위-층을 통해 전도성 경로를 형성하는 것에 대응할 수도 있다.
일부 실시형태들에서, 3 eV 보다 큰 밴드갭을 갖는 금속 산화물들이 사용될 수도 있다. 그러한 산화물들의 예들 중 일부 예는 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물, 지르코늄 산화물, 및 이트륨 산화물을 포함한다.
소정의 실시형태들에서, 저항성 스위칭 층 (304) 의 두께는 약 10 옹스트롬과 500 옹스트롬 사이, 또는 좀더 구체적으로, 약 50 옹스트롬과 200 옹스트롬 사이이다. 재료들의 선택 및 저항성 스위칭 층들에 대한 두께 값들은 이러한 층들에서 결함들을 생성하는데 사용되는 방사선 파라미터들 중 일부를 결정한다.
저항성 스위칭 층 (304) 은 티타늄, 하프늄, 및 알루미늄으로 도핑될 수도 있다. 그러한 도핑은 저항성 스위칭 층 (304) 의 전도성을 변화시키는 불순물들을 제공할 수도 있다. 불순물들은 저항성 스위칭 층 (304) 의 결정 구조에 포함되는 이질적인 원자들을 포함할 수도 있다. 이러한 원자들은 사용된 도펀트에 따라 대부분 음인 (n-형) 또는 양인 (p-형) 전하 캐리어들을 제공할 수도 있다. 도펀트들은 다양한 기법들을 사용하여 저항성 스위칭 층 (304) 에 도입될 수도 있다. 도펀트들의 농도는 낮은 또는 약한 (대략 1억 원자당 하나의 도펀트 원자가 추가된다) 것에서 강한 또는 높은 (대략 1만 원자당 하나) 것으로 달라질 수도 있다.
일부 실시형태들에서, 저항성 스위칭 층 (304) 은 티타늄으로 도핑될 수도 있다. 티타늄으로 도핑하기에 적합한 저항성 스위칭 층 (304) 은 하프늄 산화물을 포함할 수도 있다. 티타늄 도핑된 저항성 스위칭 층 (304) 에서, 산화물 공동들의 형성 에너지는 도핑되지 않은 재료들과 비교하여 실질적으로 감소할 수도 있다. 일부 실시형태들에서, 저항성 스위칭 층 (304) 은 약 10% 미만 정도의 티타늄 원자를 포함할 수도 있다.
다른 실시형태들에서, 실리콘 산화물과 같은 저항성 스위칭 층 (304) 은 하프늄으로 도핑될 수도 있다. 도핑의 영향은 감소된 프로그래밍 전압들을 포함할 수도 있다. 저항성 스위칭 층 (304) 내의 하프늄의 농도는 약 10% 미만 정도 원자 또는, 좀더 구체적으로 약 2% 와 5% 사이 정도일 수도 있다.
프로세싱 예들
도 4 는 일부 실시형태들에 따른 ReRAM 셀을 형성하는 방법 (400) 에 대응하는 프로세스 플로우차트를 도시한다. 방법 (400) 은 동작 402 동안 기판을 제공하는 것으로 시작된다. 일부 실시형태들에서, 제공된 기판은 제 1 전극 층을 포함하며, 이 경우에 방법 (400) 은 동작 406 동안 저항성 스위칭 층을 형성하는 것을 진행한다. 대안으로, 방법 (400) 은 동작 404 동안 제공된 기판 층 상에 제 1 전극 층을 형성하는 것을 진행할 수도 있다. 제 1 전극 층은 다음의 재료들: 실리콘 (예를 들어, n-도핑된 폴리-실리콘 및 p-도핑된 폴리-실리콘), 규화물들, 규화물-게르마늄화물들, 게르마늄화물들, 티타늄, 티타늄 질화물 (TiN), 백금, 이리듐, 이리듐 산화물, 루테늄, 루테늄 산화물 등 중 하나 이상으로부터 형성될 수도 있다. 일반적으로, 임의의 충분한 전도 재료가 전극을 형성하는데 사용될 수도 있다. 일부 실시형태들에서, 배리어 층들, 접착 층들, 반사방지 코팅들 등이 디바이스 성능을 향상시키고/향상시키거나 디바이스 제작을 보조하기 위해 전극들과 사용될 수도 있다.
일부 실시형태들에서, 하나의 전극 층은 보다 높은 일함수 재료일 수도 있고, 다른 전극 층은 보다 낮은 일함수 재료일 수도 있다. 예를 들어, 귀한 또는 귀한 것에 가까운 금속 (즉, 산화물 형성의 낮은 절대 값 자유 에너지 전하 (|ΔG|) 를 갖는 금속) 이 하나의 전극 층에 사용될 수도 있다. 특정 예들은 이리듐, 이리듐 산화물, 백금, 루테늄, 및 류테늄 산화물을 포함한다. 다른 전극 층은 티타늄 질화물과 같은 보다 낮은 일함수 재료일 수도 있다. 특정 실시형태들에서, 보다 높은 일함수를 갖는 전극에서의 재설정 펄스는 양의 펄스이다.
일부 실시형태들에서, ReRAM 셀의 하나의 전극 또는 양 전극들 모두는 하나 이상의 상이한 재료들에 의해 형성된 다중-층 전극들일 수도 있다. 예를 들어, 전극은 기본 층 및 캡핑 (capping) 층을 포함할 수 있다. 기본 층은 루테늄, 루테늄 산화물, 이리듐, 이리듐 산화물, 백금, 및 그것들의 다양한 조합들을 포함할 수도 있다. 캡핑 층은 텅스텐, 텅스텐 탄화질화물, 및/또는 텅스텐 탄소를 포함할 수도 있다. 다중-층 전극들은 ReRAM 셀들의 접착 속성들 및 성능을 향상시키는데 사용될 수 있다.
일부 실시형태들에서, 제 1 전극 층은 티타늄 질화물을 포함하고, PVD 또는 다른 적합한 퇴적 기법들을 사용하여 형성될 수도 있다. 티타늄 질화물 전극의 퇴적은 약 1 mTorr 내지 20 mTorr 사이의 압력에서 유지되는 질소 분위기에서 티타늄 타겟을 사용하여 수행될 수도 있다. 전력은 초당 약 0.5 옹스트롬 내지 5 옹스트롬의 퇴적 레이트를 초래하는 150 와트 내지 500 와트에서 유지될 수도 있다. 이러한 프로세스 파라미터들은 예들로서 제공되고 일반적으로 퇴적된 재료들, 툴들, 퇴적 레이트들, 및 다른 인자들에 의존한다. ALD, PLD, CVD, 증발 등과 같은 다른 프로세싱 기법들이 또한 제 1 전극을 퇴적하는데 사용될 수 있다.
방법 (400) 은 동작 406 동안 저항성 스위칭 층의 층을 형성하는 것을 진행할 수도 있다. 저항성 스위칭 층은 제 1 전극 층 또는 저항성 스위칭 층과 제 1 전극 사이에 제공된 하나 이상의 추가적인 층들 위에 직접적으로 형성될 수도 있다. 예를 들어, 동작 410 은 동작 406 전에 수행될 수도 있고, 확산 배리어 층은 저항 스위층 층 전에 형성될 수도 있다. 이러한 상황에서, 확산 배리어 층은 제 1 전극 층과 저항성 스위칭 층 사이에 제공된다. 그렇지 않으면, 확산 배리어 층은 제 2 전극 층과 저항성 스위칭 층 사이에 제공된다.
저항성 스위칭 층은 PVD 또는 다른 적합한 기법들을 사용하여 퇴적될 수도 있다. 예를 들어, 약 5 옹스트롬 내지 500 옹스트롬 사이의 두께를 갖는 하프늄 산화 층은 20% 내지 60% 산소 분위기에서 금속 하프늄 타겟을 채용하여 반응성 스퍼터링을 사용해 형성될 수도 있다. 100 와트 (W) 내지 1000 와트 (W) 의 전력이 초당 0.1 옹스트롬 과 1.0 옹스트롬 사이의 퇴적 레이트들을 달성하는데 사용될 수도 있다. 이러한 프로세스 파라미터들은 예들로서 제공되고 일반적으로 퇴적된 재료들, 툴들, 퇴적 레이트들, 및 다른 인자들에 의존한다. 다른 프로세싱 기법들, 예컨대, ALD, PLD, CVD, 증발 등이 또한 저항성 스위칭 층을 퇴적하는데 사용될 수 있다. 예를 들어, ALD 는 테트라키스 (tetrakis) (디에틸아미도 (diethylamido)) 하프늄 (TDEAHf), 테트라키스 (디에메틸아미도 (dimethylamido)) 하프늄 (TDMAHf), 테트라키스 (에틸메틸아미도 (ethylmethylamido)) 하프늄 (TEMAHf), 또는 하프늄 염화물 (HfCl4), 및 수분, 산소 플라즈마, 또는 오존과 같은 적합한 산화제와 같은 하프늄 전구체들을 사용하여 하프늄 산화물 층을 형성하는데 사용될 수 있다.
방법 (400) 은 동작 동안 제 2 전극 층을 퇴적하는 것을 계속할 수도 있다 (410). 제 2 전극 층은 동작 404 를 참조하여 상술된 제 1 전극 층과 유사한 방식으로 퇴적될 수도 있다. 일부 실시형태들에서, 제 2 전극 층의 두께는 200 옹스트롬 미만, 또는 좀더 구체적으로 약 100 옹스트롬 미만이다.
메모리 어레이 예들
메모리 어레이들의 간단한 설명이 이제, ReRAM 셀들에 인접하여 제공되고 일부 예들에서는 ReRAM 셀들을 둘러싸는 열적으로 고립 구조들의 다양한 양태들에 대한 더 좋은 이해를 제공하기 위해 도 5 및 도 6 을 참조하여 설명될 것이다. 전술된 ReRAM 셀들은 어레이들의 형태를 취할 수도 있는 대형 집적 회로들 (IC) 또는 메모리 디바이스들에서 사용될 수도 있다. 도 5 는 일부 실시형태들에 따라, 9 개의 ReRAM 셀들 (602) 을 포함하는 메모리 어레이 (600) 를 예시한다. 일반적으로, 임의의 수의 ReRAM 셀들이 하나의 어레이로 배열될 수도 있다. 각각의 ReRAM 셀 (602) 에 대한 접속들은, 서로 직각으로 배열될 수도 있는 신호 라인들 (604 및 606) 에 의해 제공된다. ReRAM 셀들 (602) 은 어레이 (600) 에서 각각의 ReRAM 셀의 경계들을 통상적으로 정의하는 신호 라인들 (604 및 606) 의 교차부 (crossing) 들에 위치된다.
신호 라인들 (604 및 606) 은 때때로, 워드 라인들 및 비트 라인들로서 지칭된다. 이들 라인들은 ReRAM 셀들을 판독 및 기입 제어기들에 개별적으로 접속시킴으로써 어레이 (600) 의 각각의 ReRAM 셀 (602) 로 데이터를 판독 및 기입하는데 사용된다. 개별의 ReRAM 셀들 (602) 또는 ReRAM 셀들 (602) 의 그룹들은 신호 라인들 (604 및 606) 의 적합한 세트들을 사용함으로써 어드레싱될 수 있다. 각각의 ReRAM 셀 (602) 은 통상적으로, 다수의 층들, 예컨대 상부 및 하부 전극들, 저항성 스위칭 층, 임베딩된 레지스터들, 임베딩된 전류 스티어링 엘리먼트들 등을 포함하고, 이들 중 일부는 본 문헌의 다른 곳에서 더 설명된다. 일부 실시형태들에서, ReRAM 셀은 신호 라인들 (604 및 606) 의 교차부 페어 사이에 제공된 다수의 저항성 스위칭 층들을 포함한다.
전술된 바와 같이, 다양한 판독 및 기입 제어기들은 ReRAM 셀들 (602) 의 동작들을 제어하는데 사용될 수도 있다. 적합한 제어기는 신호 라인들 (604 및 606) 에 의해 ReRAM 셀들 (602) 에 접속되고, 동일한 메모리 디바이스 및 회로부의 일부일 수도 있다. 일부 실시형태들에서, 판독 및 기입 제어기는 다수의 메모리 디바이스들을 제어할 수 있는 별개의 메모리 디바이스이고, 이 메모리 디바이스들 각각은 ReRAM 셀들의 어레이를 포함한다. 임의의 적합한 판독 및 기입 제어기 및 어레이 레이아웃 스킴은 다수의 ReRAM 셀들로부터 메모리 디바이스를 구성하는데 사용될 수도 있다. 일부 실시형태들에서, 다른 전기 컴포넌트들은 전체 어레이 (600) 또는 각각의 ReRAM 셀 (602) 과 연관될 수도 있다. 예를 들어, 기생-경로-문제, 즉 ReRAM 셀들의 낮은 저항 상태 (LRS) 에서 그 셀들에 의한 신호 바이패스들을 피하기 위해, 특정 비-선형성을 갖는 직렬 엘리먼트들은 각각의 노드, 또는 보다 구체적으로 각각의 엘리먼트에 추가되어야 한다. ReRAM 셀의 스위칭 스킴에 따라, 이들 엘리먼트들은 특정 정도의 비-선형성을 갖는 다이오드들 또는 배리스터-타입 엘리먼트들일 수 있다. 동일한 다른 실시형태들에서, 어레이는 활성 매트릭스로서 구성되고, 여기서 트랜지스터는 각각의 노드에 위치되고, 또는 보다 구체적으로는 그것이 어드레싱되지 않으면 셀을 디커플링하도록 각각의 셀 안에 임베딩된다. 이 접근은 메모리 디바이스의 매트릭스의 크로스토크를 상당히 감소시킨다.
디바이스 회로부는 또한, 디바이스 회로부에 의해 출력되는 펄스 전류를 제한하도록 전류 제한 회로부를 포함할 수도 있다. 일부 실시형태들에서, 전류 제한기 (limiter) 는 비트 라인에 인가된 총 전류를 제한할 수도 있다. 다른 실시형태들에서, 전류 제한기는 워드 라인 상에 구현될 수도 있다. 전류 제한기는 공지된 회로들 중 임의의 것일 수도 있고, 메모리 셀의 임의의 회로 컴포넌트에 포함될 수도 있다. 전류 제한기의 일 예는 하나의 트랜지스터-하나의 레지스터 (1T1R)(구조, 즉 트랜지스터는 저항성 스위칭 층과 직렬임) 를 초래하는 트랜지스터이다.
일부 실시형태들에서, 메모리 디바이스는 예를 들어 도 6 에 예시된 바와 같은 다수의 어레이 층들을 포함할 수도 있다. 이 예에서, 신호 라인들 (614a-b 및 616a-c) 의 5 개의 세트들은 4 개의 ReRAM 어레이들 (612a-c) 에 의해 공유된다. 이전의 예와 같이, 각각의 ReRAM 어레이는 신호 라인들의 2 개의 세트들에 의해 지지된다, 예를 들어 어레이 (612a) 는 (614a 및 616a) 에 의해 지지된다. 그러나, 중간 신호 라인들 (614a-b 및 616b) 각각은 2 개의 세트들 ReRAM 어레이들에 의해 지지된다. 예를 들어, 신호 라인 세트 (614a) 는 어레이들 (612a 및 612b) 에 접속들을 제공한다. 신호 라인들 (616a 및 616c) 의 상부 및 하부 세트들은 단지, 하나의 어레이에 전기적 접속을 하기 위해 사용된다. 메모리 디바이스의 이 3-D 어레인지먼트는 각각의 개별의 ReRAM 셀에서 다양한 3-D 어레인지먼트로부터 구별되어야 한다.
ReRAM 셀의 다중상태 동작 스위칭
ReRAM 셀들의 다중상태 동작 스위칭에 대한 방법 (700) 이 도 7 에 예시된다. 방법 (700) 은 단일의 ReRAM 셀의 멀티비트 동작으로 인해 확장된 저장 용량을 제공할 수도 있다. 방법 (700) 은 동작 702 에서, 다중상태 스위칭할 수 있는 ReRAM 셀을 제공하는 것으로 시작할 수도 있다. ReRAM 셀은 초기에 형성될 수도 있고, 소정 저항 상태에서 제공될 수도 있다. 예를 들어, ReRAM 셀은 그 HRS 또는 제 1 저항 상태에서 제공될 수도 있다. 일부 실시형태들에서, 방법 (700) 은 제공된 ReRAM 셀의 현재 저항 상태를 결정하기 위해 판독 펄스들을 인가하는 단계를 수반할 수도 있다. 다른 실시형태들에서, 이 상태는 알려져 있다. 제공된 ReRAM 셀의 저항 상태는 소정 비트 패턴, 예를 들어 "00" 과 연관될 수도 있다.
방법 (700) 은 다수의 상이한 동작들을 수반할 수도 있는 스위칭 프로세스 (704) 로 진행할 수도 있다. 예를 들어, 스위칭 프로세스 (704) 는 동작 706 동안 프로그래밍 또는 소거 펄스들의 세트를 인가하는 단계, 동작 708 동안 새로운 저항 상태를 결정하는 단계, 동작 710 동안 이 새로운 저항 상태를 임계에 비교하는 단계, 및 동작 712 동안 임계에 도달되었는지 여부 및 프로그래밍 또는 소거 펄스들의 추가적인 세트가 필요한지 여부를 결정하는 단계를 수반할 수도 있다. 전술된 바와 같이, 프로그래밍 펄스들은 셀 저항을 더 높은 상태로 스위칭하도록 인가되는 한편, 소거 펄스들은 셀 저항을 더 낮은 상태로 설정하도록 인가된다. 이들 동작들 각각이 이제 더 상세히 설명될 것이다.
때때로, 스위칭 프로세스 (704) 는 ReRAM 셀에 프로그래밍 또는 소거 펄스들의 세트를 인가하는 것으로서 지칭될 수도 있다. 이 세트는 각각의 펄스가 어떻게 효과적인지에 따라 단지 하나의 펄스 또는 다수의 펄스들을 포함할 수도 있다. 예를 들어, 각각의 프로그래밍 세트는 다수의 펄스들을 포함할 수도 있는 한편, 각각의 소거 세트는 단지 하나의 펄스를 포함할 수도 있다. 프로그래밍 펄스들은, 예를 들어 판독 펄스가 임계 범위 내에 있지 않은 전압들을 출력하면, 이 판독 펄스 후에 다시 인가될 수도 있다. 일부 실시형태들에서, 프로그래밍 펄스들의 세트는 3 개 미만의 펄스들을 포함할 수도 있다.
동작 706 은 ReRAM 셀에 프로그래밍 또는 소거 펄스를 인가하는 것을 수반한다. 인가할 펄스의 특징 (예를 들어, 전압, 지속기간) 은 현재 및/또는 원하는 저항 상태와 연관될 수도 있다. 예를 들어, 메모리 셀의 저항이 증가될 필요가 있으면, 하나의 타입의 펄스들이 사용된다. 반면에, 메모리 셀의 저항이 감소될 필요가 있으면, (예를 들어, 반대 극성을 갖는) 다른 타입의 펄스가 사용될 수도 있다. 각각의 프로그래밍 또는 소거 펄스 후에 저항에서의 변화들은 2 개의 최근접 저항 상태들 간의 차이의 50% 미만, 또는 보다 구체적으로는 33% 미만 및 심지어 25% 미만일 수도 있다. 다시 말해, 2 개의 최근접 저항 상태들 사이에서 셀들을 변화시키는데 2, 3, 또는 4 개보다 많은 펄스들이 필요할 수도 있다. 프로그래밍 및/또는 소거 펄스들 동안 저항에서의 점차적인 변화들 (예를 들어, 시작 저항, 즉 펄스의 시작에서의 저항에 비해 500% 미만) 은 갑작스러운 변화들 (예를 들어, 1000% 초과) 보다 바람직할 수도 있다.
하나 이상의 프로그래밍 또는 소거 펄스를 인가한 후에, ReRAM 셀의 현재 저항은 판독 펄스를 인가함으로써 동작 708 에서 결정될 수도 있다. 판독 펄스의 전압은, 판독 펄스에 의해 ReRAM 셀의 저항 상태를 변경하는 것을 방지하기 위해 (스위칭 펄스들에 비교하여) 상대적으로 낮을 수도 있다. 일부 예시의 실시형태들에서, 판독 전압은 프로그래밍 또는 소거 전압의 약 10% 와 50% 사이일 수도 있다. 일부 실시형태들에서, 판독 전류들은 약 1 microA, 또는 보다 구체적으로는 약 5 microA 보다 커서, 합리적으로 작은 감지 증폭기들에 의한 상태의 빠른 검출을 허용한다. 판독 전압 펄스의 지속기간은 대응하는 프로그래밍 펄스의 길이와 비교할만하고 또는 프로그래밍 전압 펄스보다 더 짧을 수도 있다.
ReRAM 셀의 결정된 현재 저항은 동작 710 동안 설정될 저항 상태 (즉, 원하는 저항 상태) 와 연관된 임계에 비교될 수도 있다. 일부 실시형태들에서, 임계는 ReRAM 셀을 형성하는 절차 동안 소정의 저항 상태와 연관되는 미리결정된 값일 수도 있다. 예를 들어, HRS 는 1e+8ohms 의 값과 연관될 수도 있고, IHRS 는 5e+7ohms 의 값과 연관될 수도 있고, ILRS 는 1e+7ohms 의 값과 연관될 수도 있으며, LRS 는 5e+6ohms 의 값과 연관될 수도 있다.
다른 실시형태들에서, 임계는 셀의 상이한 저항 상태들과 연관된 비율들로부터 결정될 수도 있다. 예를 들어, IHRS 에 대한 HRS 의 저항비는 10 으로 설정될 수도 있고, ILRS 에 대한 HRS 의 저항비는 100 으로 설정될 수도 있으며, LRS 에 대한 HRS 의 저항비는 1000 으로 설정될 수도 있다. 따라서, ReRAM 셀의 저항이 HRS 와 연관된 저항에 비교하여 10 배 만큼 증가된 경우 ReRAM 셀은 HRS 로부터 IHRS 로 스위칭되었다고 결정될 수도 있다. 그 정확한 판독을 위해 널리 이격된 저항 상태들이 바람직하지만, 저항 상태들의 다른 비율들이 사용될 수도 있다. 예를 들어, IHRS 에 대한 HRS 의 비 및 ILRS 에 대한 IHRS 의 비 양자 모두는 약 6 일 수도 있다.
이 비교에 기초하여, 동작 712 에서 임계에 도달되는지 여부가 추가 결정될 수도 있다. 원하는 저항 상태에 대한 임계에 도달하지 않았으면, 방법 (700) 은 프로그래밍 펄스를 재-인가함으로써 동작 706 으로 계속할 수도 있다. 펄스 전압은 ReRAM 셀의 저항을 변화시키기 위해 대응하여 변경될 수도 있다. 예를 들어, 프로그래밍 펄스들의 세트에 대해, 각각의 연속적인 펄스의 전압은 소정 스텝으로 증가될 수도 있다. 일부 실시형태들에서, 각각의 연속하는 펄스의 전압을 증가시키기 위한 스텝은 0.1V 내지 0.3V 일 수도 있다.
따라서, 다음에 인가된 펄스는 0.1V 내지 0.3V 만큼 증가된 전압을 가질 수도 있다. 이 펄스 후에, 판독이 반복되어 셀의 저항이 원하는 저항 상태의 저항 임계에 대응하는지 여부를 식별할 수도 있다. 그렇지 않으면, 1 이상의 스텝만큼 증가된 프로그래밍 펄스가 인가될 수도 있다. 판독 및 점증적으로 증가하는 프로그래밍 펄스들은, 원하는 저항 상태에 도달될 때까지 반복할 수도 있다. 이 방식에서, 스위칭의 신뢰성은, ReRAM 셀이 원하는 상태로 스위칭되는지 여부를 결정하는 판독 펄스로 인해 증가될 수도 있다.
따라서, 동작들 706-712 는, 동작 712 에서 원하는 임계에 도달되었고, 따라서 ReRAM 셀의 저항은 원하는 저항 상태에 대응한다고 결정될 때까지 반복할 수도 있다. 이것이 발생하는 경우, ReRAM 셀은, 동작 714 에서 다른 저항 상태로의 ReRAM 셀의 스위칭을 반복하기 위한 커맨드가 수신될 때까지 이 상태에 머무를 수도 있다. 그 후, 방법 (700) 은 원하는 저항 상태에 따라 프로그래밍 또는 소거 펄스를 인가함으로써 동작 706 으로 계속할 수도 있다.
따라서, 설명된 방법은 ReRAM 셀의 다중상태 스위칭을 위해 제공한다. 널리 이격된 저항 상태들 (즉, 검출 가능하기 어려운 저항들과 연관된 상태들) 은 판독 정확도를 용이하게 할 수도 있는 한편, 상대적으로 낮은 프로그래밍 전압은 ReRAM 셀의 확장된 수명을 위해 제공할 수도 있다. 더욱이, 전하-기반 메모리들과 대조적으로, 저항성 랜덤 액세스 메모리는, 저장된 데이터를 나타내는 저항 변화가 중성 원자들로부터의 형성에 기초한다는 사실로 인해 비휘발성 메모리이다.
실험 데이터
4 개 타입들의 셀들이 제조 및 테스트되었다. 모든 4 개의 타입들은 티타늄 질화물 전극 및 도핑된 폴리실리콘 전극 뿐만 아니라, 저항성 스위칭 층을 집합적으로 형성하는 2 또는 3 개의 서브-층들을 갖는다. 제 1 타입은 2 개의 서브-층들을 포함한다: 티타늄 질화물 전극을 인터페이스하는 30 옹스트롬 두께의 하프늄 산화물 서브-층 및 도핑된 폴리실리콘 전극을 인터페이스하는 20 옹스트롬 두께의 실리콘 산화물 서브-층. 제 2 타입은 또한, 2 개의 서브-층들을 포함한다: 티타늄 질화물 전극을 인터페이스하는 50 옹스트롬 두께의 하프늄 산화물 서브-층 및 도핑된 폴리실리콘 전극을 인터페이스하는 20 옹스트롬 두께의 실리콘 산화물 서브-층. 제 3 타입은 3 개의 서브-층들을 포함한다: 티타늄 질화물 전극을 인터페이스하는 50 옹스트롬 두께의 하프늄 산화물 서브-층, 도핑된 폴리실리콘 전극을 인터페이스하는 20 옹스트롬 두께의 실리콘 산화물 서브-층, 및 하프늄 산화물 서브-층과 실리콘-산화물 서브-층 사이에 배치된 8 옹스트롬 두께의 티타늄 산화물 서브-층. 마지막으로, 제 4 타입은 또한, 3 개의 서브-층들을 포함한다: 티타늄 질화물 전극을 인터페이스하는 8 옹스트롬 두께의 티타늄 산화물 서브-층, 도핑된 폴리실리콘 전극을 인터페이스하는 20 옹스트롬 두께의 실리콘 산화물 서브-층, 및 티타늄 산화물 서브-층과 실리콘-산화물 서브-층 사이에 배치된 50 옹스트롬 두께의 하프늄 산화물 서브-층.
각각의 타입의 셀들의 어레이는 낮은 저항 상태에 대한 높은 저항 상태의 저항 비에 대해 테스트되었다. 100 보다 큰 이 비를 갖는 셀들은 테스트를 통과한 것으로 간주된 한편, 더 낮은 값들의 이 비를 갖는 셀들은 테스트를 실패한 것으로 간주되었다. 제 1 타입 셀들의 10% 미만이 테스트를 통과하였다. 제 2 타입 셀들의 25% 조금 넘는 것들이 테스트를 통과하였고, 제 3 타입 셀들의 약 35% 가 테스트를 통과하였다. 그러나, 제 4 타입 셀들의 85% 넘는 것들이 테스트를 통과하여, 이 타입의 구성이 멀티-비트 아키텍처에 대한 4 개의 테스트된 타입들 중 가장 유리하다는 것을 나타내었다. 실험의 결과들은 또한, 아래 표 1 에 요약된다.
셀 구성 수율
TiN / 30ÅHfOx / 20ÅSiOx / 도핑된-Si < 10%
TiN / 50ÅHfOx / 20ÅSiOx / 도핑된-Si ~ 25%
TiN / 50ÅHfOx / 8ÅTiOx / 20ÅSiOx / 도핑된-Si ~ 35%
TiN / 8ÅTiOx / 50ÅHfOx / 20ÅSiOx / 도핑된-Si > 85%
저항비의 수율 테스트
결론
상기 예들은 이해의 명료성을 위해 좀 상세히 설명되었으나, 본 발명은 제공된 세부 사항들에 제한되지 않는다. 본 발명을 구현하는 많은 대안의 방식들이 존재한다. 개시된 예들은 예시적이며 제한적이지 않다.

Claims (20)

  1. 3 개 이상의 저항 상태들 사이에서 저항성 랜덤 액세스 메모리 (resistive random access memory; ReRAM) 셀을 스위칭하는 방법으로서,
    저항성 스위칭 층을 포함하는 상기 ReRAM 셀을 제공하는 단계로서,
    상기 저항성 스위칭 층은 제 2 서브-층이 제 1 서브-층과 제 3 서브-층 사이에 배치되도록 상기 제 1 서브-층, 상기 제 2 서브-층, 및 상기 제 3 서브-층을 포함하고,
    상기 제 1 서브-층은 8 옹스트롬의 두께를 가지는 티타늄 산화물을 포함하고,
    상기 제 2 서브-층은 50 옹스트롬의 두께를 가지는 하프늄 산화물을 포함하고,
    상기 제 3 서브-층은 20 옹스트롬의 두께를 가지는 실리콘 산화물을 포함하고,
    상기 저항성 스위칭 층은 제 1 저항을 갖는, 상기 ReRAM 셀을 제공하는 단계;
    상기 ReRAM 셀에 프로그래밍 펄스들의 제 1 세트를 인가하는 단계로서, 상기 프로그래밍 펄스들의 제 1 세트를 인가한 후에, 상기 저항성 스위칭 층은 상기 제 1 저항보다 작은 제 2 저항을 갖는, 상기 프로그래밍 펄스들의 제 1 세트를 인가하는 단계; 및
    상기 ReRAM 셀에 프로그래밍 펄스들의 제 2 세트를 인가하는 단계로서, 상기 프로그래밍 펄스들의 제 2 세트를 인가한 후에, 상기 저항성 스위칭 층은 상기 제 2 저항보다 작은 제 3 저항을 갖고, 상기 제 3 저항에 대한 상기 제 1 저항의 비는 10 과 1000 사이인, 상기 프로그래밍 펄스들의 제 2 세트를 인가하는 단계를 포함하는, ReRAM 셀을 스위칭하는 방법.
  2. 제 1 항에 있어서,
    상기 제 3 저항에 대한 상기 제 1 저항의 비는 100 과 1000 사이인, ReRAM 셀을 스위칭하는 방법.
  3. 제 1 항에 있어서,
    상기 제 2 저항에 대한 상기 제 1 저항의 비는 5 와 1000 사이인, ReRAM 셀을 스위칭하는 방법.
  4. 제 3 항에 있어서,
    상기 프로그래밍 펄스들의 제 1 세트는 3 개 미만의 프로그래밍 펄스들을 갖는, ReRAM 셀을 스위칭하는 방법.
  5. 제 1 항에 있어서,
    상기 프로그래밍 펄스들의 제 1 세트에서 각각의 프로그래밍 펄스의 전압은 미리결정된 값만큼 증가되는, ReRAM 셀을 스위칭하는 방법.
  6. 제 1 항에 있어서,
    상기 프로그래밍 펄스들의 제 1 세트를 인가하는 단계는 각각의 프로그래밍 펄스 후에 판독 펄스를 인가하는 단계를 더 포함하고,
    상기 판독 펄스는 상기 ReRAM 셀의 현재 저항 상태를 결정하고, 추가의 프로그래밍 펄스가 필요한지 여부를 결정하는데 사용되는, ReRAM 셀을 스위칭하는 방법.
  7. 제 1 항에 있어서,
    상기 제 3 저항에 대한 상기 제 2 저항의 비는 5 와 1000 사이인, ReRAM 셀을 스위칭하는 방법.
  8. 제 1 항에 있어서,
    상기 프로그래밍 펄스들의 제 2 세트는 3 개 미만의 프로그래밍 펄스들을 갖는, ReRAM 셀을 스위칭하는 방법.
  9. 제 1 항에 있어서,
    상기 ReRAM 셀에 프로그래밍 펄스들의 제 3 세트를 인가하는 단계를 더 포함하고,
    상기 프로그래밍 펄스들의 제 3 세트를 인가한 후에, 상기 저항성 스위칭 층은 상기 제 3 저항보다 작은 제 4 저항을 가지며,
    상기 제 4 저항에 대한 상기 제 3 저항의 비는 5 와 1000 사이인, ReRAM 셀을 스위칭하는 방법.
  10. 제 1 항에 있어서,
    상기 ReRAM 셀에 소거 펄스들의 세트를 인가하는 단계를 더 포함하고,
    상기 소거 펄스들의 세트를 인가한 후에, 상기 저항성 스위칭 층은 상기 제 1 저항을 갖는, ReRAM 셀을 스위칭하는 방법.
  11. 제 10 항에 있어서,
    상기 소거 펄스들의 세트는 4 개 미만의 펄스들을 포함하는, ReRAM 셀을 스위칭하는 방법.
  12. 제 10 항에 있어서,
    상기 소거 펄스들의 제 1 세트를 인가하는 단계는 각각의 소거 펄스 후에 판독 펄스를 인가하는 단계를 더 포함하고,
    상기 판독 펄스는 상기 ReRAM 셀의 현재 저항 상태를 결정하고 추가의 소거 펄스가 필요한지 여부를 결정하는데 사용되는, ReRAM 셀을 스위칭하는 방법.
  13. 제 1 항에 있어서,
    상기 ReRAM 셀에 상기 프로그래밍 펄스들의 제 1 세트를 인가하는 단계는,
    (a) 프로그래밍 펄스를 인가하는 단계;
    (b) 상기 저항성 스위칭 층의 현재 저항을 결정하는 단계; 및
    (c) 상기 현재 저항을 임계 저항에 비교하고, 상기 현재 저항이 상기 임계 저항보다 높으면 (a)-(c) 를 반복하는 단계를 포함하는, ReRAM 셀을 스위칭하는 방법.
  14. 제 1 항에 있어서,
    상기 프로그래밍 펄스들의 제 1 세트에서 2 개의 순차적 펄스들은 0. 1V 와 0.3V 사이의 전압차를 갖는, ReRAM 셀을 스위칭하는 방법.
  15. 제 1 항에 있어서,
    상기 프로그래밍 펄스들의 제 1 세트를 인가하는 단계 전에 형성 펄스 (forming pulse) 들의 세트를 인가하는 단계를 더 포함하는, ReRAM 셀을 스위칭하는 방법.
  16. 제 1 항에 있어서,
    상기 저항성 스위칭 층은 도펀트를 포함하고,
    상기 도펀트는 티타늄, 하프늄, 또는 알루미늄 중 하나를 포함하는, ReRAM 셀을 스위칭하는 방법.
  17. 삭제
  18. 제 1 항에 있어서,
    상기 제 1 서브-층은 제 1 전극을 직접 인터페이스하고,
    상기 제 3 서브-층은 제 2 전극을 직접 인터페이스하는, ReRAM 셀을 스위칭하는 방법.
  19. 제 18 항에 있어서,
    상기 제 1 전극은 티타늄 질화물을 포함하고,
    상기 제 2 전극은 n-도핑된 폴리실리콘을 포함하는, ReRAM 셀을 스위칭하는 방법.
  20. 저항성 랜덤 액세스 메모리 셀로서,
    산소 반응성 재료를 포함하는 제 1 전극 층;
    산소 불활성 재료를 포함하는 제 2 전극 층; 및
    저항성 스위칭 층으로서,
    상기 저항성 스위칭 층은 제 2 서브-층이 제 1 서브-층과 제 3 서브-층 사이에 배치되도록 상기 제 1 서브-층, 상기 제 2 서브-층, 및 상기 제 3 서브-층을 포함하고,
    상기 제 1 서브-층은 8 옹스트롬의 두께를 가지는 티타늄 산화물을 포함하고,
    상기 제 2 서브-층은 50 옹스트롬의 두께를 가지는 하프늄 산화물을 포함하고,
    상기 제 3 서브-층은 20 옹스트롬의 두께를 가지는 실리콘 산화물을 포함하는,
    상기 저항성 스위칭 층을 포함하고,
    상기 저항성 스위칭 층은 4 개 이상의 상이한 저항 상태들 사이에서 스위칭될 수 있고,
    상기 4 개 이상의 상이한 저항 상태들 중 적어도 2 개에서의 저항들의 비는 10 과 1000 사이인, 저항성 랜덤 액세스 메모리 셀.
KR1020157021595A 2013-01-10 2014-01-10 3 개 이상의 저항 상태 랜덤 액세스 메모리 셀 KR102118768B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/738,061 US9001554B2 (en) 2013-01-10 2013-01-10 Resistive random access memory cell having three or more resistive states
US13/738,061 2013-01-10
PCT/US2014/010986 WO2014110331A1 (en) 2013-01-10 2014-01-10 Three or more resistive state random access memory cell

Publications (2)

Publication Number Publication Date
KR20150122647A KR20150122647A (ko) 2015-11-02
KR102118768B1 true KR102118768B1 (ko) 2020-06-04

Family

ID=51060829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157021595A KR102118768B1 (ko) 2013-01-10 2014-01-10 3 개 이상의 저항 상태 랜덤 액세스 메모리 셀

Country Status (3)

Country Link
US (2) US9001554B2 (ko)
KR (1) KR102118768B1 (ko)
WO (1) WO2014110331A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3002072B1 (fr) * 2013-02-08 2016-06-24 Commissariat Energie Atomique Methode de programmation d'une memoire resistive non volatile
FR3002071B1 (fr) * 2013-02-08 2016-06-24 Commissariat Energie Atomique Methode de programmation d'une memoire resistive non volatile
GB2515568B (en) * 2013-06-28 2016-05-18 Ibm Resistive random-access memory cells
US9672909B2 (en) * 2014-04-29 2017-06-06 Microchip Technology Incorporated Memory cell retention enhancement through erase state modification
TWI588828B (zh) * 2014-07-22 2017-06-21 華邦電子股份有限公司 記憶裝置及其控制方法
US9583183B2 (en) * 2014-09-26 2017-02-28 Sandisk Technologies Llc Reading resistive random access memory based on leakage current
US20160104840A1 (en) * 2014-10-10 2016-04-14 Beth Cook Resistive memory with a thermally insulating region
WO2016068980A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Sensing circuit for resistive memory
US9472758B2 (en) 2014-11-11 2016-10-18 Sandisk Technologies Llc High endurance non-volatile storage
TWI563502B (en) * 2015-04-27 2016-12-21 Winbond Electronics Corp Resistive random access memory
US9653680B2 (en) * 2015-06-27 2017-05-16 Intel Corporation Techniques for filament localization, edge effect reduction, and forming/switching voltage reduction in RRAM devices
US9613694B1 (en) * 2015-08-10 2017-04-04 Crossbar, Inc. Enhanced programming of two-terminal memory
FR3040227B1 (fr) * 2015-08-18 2017-09-01 Commissariat Energie Atomique Procede de programmation d'un reseau de neurones artificiels
US10134470B2 (en) * 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US10680809B2 (en) 2016-08-04 2020-06-09 Macronix International Co., Ltd. Physical unclonable function for security key
US10911229B2 (en) 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US10404478B2 (en) 2016-08-04 2019-09-03 Macronix International Co., Ltd. Physical unclonable function using divided threshold distributions in non-volatile memory
US11258599B2 (en) 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
US10855477B2 (en) 2016-08-04 2020-12-01 Macronix International Co., Ltd. Non-volatile memory with physical unclonable function and random number generator
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
KR101907039B1 (ko) 2016-11-04 2018-12-05 한국과학기술연구원 신뢰성 있는 동작 지표, 소자 간 균일성 및 다중 레벨 데이터 저장 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
GB201620835D0 (en) * 2016-12-07 2017-01-18 Australian Advanced Mat Pty Ltd Resistive switching memory
CN110036484B (zh) 2016-12-09 2021-04-30 美高森美SoC公司 电阻式随机存取存储器单元
US9811689B1 (en) * 2016-12-27 2017-11-07 Macronix International Co., Ltd. Chip ID generation using physical unclonable function
TWI640005B (zh) * 2016-12-27 2018-11-01 旺宏電子股份有限公司 在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置
US9852791B1 (en) * 2016-12-27 2017-12-26 Macronix International Co., Ltd. Semiconductor memory device, chip ID generation method thereof and manufacturing method thereof
US10002669B1 (en) * 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
CN111033624B (zh) 2017-08-11 2023-10-03 美高森美SoC公司 用于对电阻随机存取存储器设备进行编程的电路和方法
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
KR102226791B1 (ko) * 2019-01-31 2021-03-11 한국화학연구원 소거 동작을 제거한 저항 스위칭 메모리
KR102226767B1 (ko) * 2019-02-15 2021-03-11 한국화학연구원 에너지 고 효율이 가능한 ReRAM의 제조 방법
US11017856B1 (en) 2020-02-18 2021-05-25 Applied Materials, Inc. Soft reset for multi-level programming of memory cells in non-Von Neumann architectures
US11127458B1 (en) * 2020-04-28 2021-09-21 Applied Materials, Inc. Non-uniform state spacing in multi-state memory element for low-power operation
US20220138544A1 (en) * 2020-10-30 2022-05-05 Applied Materials, Inc. Crested barrier device enhanced with interface switching modulation
US11380379B2 (en) 2020-11-02 2022-07-05 Macronix International Co., Ltd. PUF applications in memories
US11682456B2 (en) * 2021-08-28 2023-06-20 Taiwan Semiconductor Manufacturing Company Limited Methods for enlarging the memory window and improving data retention in restistive memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110149634A1 (en) * 2009-12-18 2011-06-23 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US20120188813A1 (en) * 2011-01-21 2012-07-26 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US6906939B2 (en) 2002-08-02 2005-06-14 Unity Semiconductor Corporation Re-writable memory with multiple memory layers
US6965137B2 (en) 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US7485891B2 (en) 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
KR100682895B1 (ko) 2004-11-06 2007-02-15 삼성전자주식회사 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
KR100657956B1 (ko) 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
US7488968B2 (en) 2005-05-05 2009-02-10 Ovonyx, Inc. Multilevel phase change memory
KR100622268B1 (ko) 2005-07-04 2006-09-11 한양대학교 산학협력단 ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US20080011996A1 (en) 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance
US7692949B2 (en) 2006-12-04 2010-04-06 Qimonda North America Corp. Multi-bit resistive memory
US7960224B2 (en) * 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
US7719886B2 (en) 2007-05-03 2010-05-18 Qimonda North America Corp. Multi-level resistive memory cell using different crystallization speeds
WO2009015297A1 (en) 2007-07-25 2009-01-29 Intermolecular, Inc. Multistate nonvolatile memory elements
US7897953B2 (en) 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
JP4913190B2 (ja) * 2009-09-24 2012-04-11 株式会社東芝 不揮発性記憶装置
JPWO2011043448A1 (ja) * 2009-10-09 2013-03-04 日本電気株式会社 半導体装置及びその製造方法
US8520425B2 (en) * 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8817524B2 (en) * 2011-07-29 2014-08-26 Intermolecular, Inc. Resistive random access memory cells having metal alloy current limiting layers
US8866121B2 (en) * 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
US8787066B2 (en) * 2011-10-26 2014-07-22 Intermolecular, Inc. Method for forming resistive switching memory elements with improved switching behavior
US8581224B2 (en) * 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
US8779407B2 (en) * 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8975727B2 (en) * 2012-02-28 2015-03-10 Intermolecular, Inc. Memory cell having an integrated two-terminal current limiting resistor
SG194300A1 (en) * 2012-04-11 2013-11-29 Agency Science Tech & Res Non-volatile memory device and method of forming the same
US8686389B1 (en) * 2012-10-16 2014-04-01 Intermolecular, Inc. Diffusion barrier layer for resistive random access memory cells
US8912518B2 (en) * 2012-11-08 2014-12-16 Intermolecular, Inc. Resistive random access memory cells having doped current limiting layers
US8976565B2 (en) * 2012-12-04 2015-03-10 Intermolecular, Inc. Selector device using low leakage dielectric MIMCAP diode
US20140175360A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Bilayered Oxide Structures for ReRAM Cells
US8796103B2 (en) * 2012-12-20 2014-08-05 Intermolecular, Inc. Forming nonvolatile memory elements by diffusing oxygen into electrodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110149634A1 (en) * 2009-12-18 2011-06-23 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US20120188813A1 (en) * 2011-01-21 2012-07-26 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S.-S. Sheu 외, "A 4Mb Embedded SLC Resistive-RAM Macro with 7.2ns Read-Write Random-Access Time and 160ns MLC-Access Capability," 2011 IEEE International Solid-State Circuits Conference, 2011. 02.*
S.-S. Sheu 외, "A 5ns Fast Write Multi-Level Non-Volatile 1 K bits RRAM Memory with Advance Write Scheme," 2009 Symposium on VLSI Circuits Digest of Technical Papers, 2009. 06.*

Also Published As

Publication number Publication date
US20150171323A1 (en) 2015-06-18
US9178148B2 (en) 2015-11-03
KR20150122647A (ko) 2015-11-02
US9001554B2 (en) 2015-04-07
US20140192585A1 (en) 2014-07-10
WO2014110331A1 (en) 2014-07-17

Similar Documents

Publication Publication Date Title
KR102118768B1 (ko) 3 개 이상의 저항 상태 랜덤 액세스 메모리 셀
US9269896B2 (en) Confined defect profiling within resistive random memory access cells
US8324065B2 (en) Resistive memory and methods of processing resistive memory
EP2529400B1 (en) Method of forming a gcib-treated resistive device
US9076523B2 (en) Methods of manufacturing embedded bipolar switching resistive memory
US8890109B2 (en) Resistive random access memory access cells having thermally isolating structures
US9246094B2 (en) Stacked bi-layer as the low power switchable RRAM
US9269902B2 (en) Embedded resistors for resistive random access memory cells
US20140175360A1 (en) Bilayered Oxide Structures for ReRAM Cells
US20150188039A1 (en) Embedded Resistors with Oxygen Gettering Layers
US9343523B2 (en) Selector device using low leakage dielectric MIMCAP diode
US9246087B1 (en) Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
US8969844B1 (en) Embedded resistors for resistive random access memory cells
US9231203B1 (en) Doped narrow band gap nitrides for embedded resistors of resistive random access memory cells
US9246092B1 (en) Tunneling barrier creation in MSM stack as a selector device for non-volatile memory application
US9012878B1 (en) MoOx based selector element
US9019744B2 (en) Barrier design for steering elements
US20150179930A1 (en) Schottky Barriers for Resistive Random Access Memory Cells
US9786368B2 (en) Two stage forming of resistive random access memory cells
US9425389B2 (en) Doped ternary nitride embedded resistors for resistive random access memory cells
US8975610B1 (en) Silicon based selector element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant