KR100576828B1 - 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법 - Google Patents

실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법 Download PDF

Info

Publication number
KR100576828B1
KR100576828B1 KR1020040020123A KR20040020123A KR100576828B1 KR 100576828 B1 KR100576828 B1 KR 100576828B1 KR 1020040020123 A KR1020040020123 A KR 1020040020123A KR 20040020123 A KR20040020123 A KR 20040020123A KR 100576828 B1 KR100576828 B1 KR 100576828B1
Authority
KR
South Korea
Prior art keywords
reactant
silicon oxide
oxide film
silicon
substrate
Prior art date
Application number
KR1020040020123A
Other languages
English (en)
Other versions
KR20050094690A (ko
Inventor
박재언
이종호
양종호
김윤석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040020123A priority Critical patent/KR100576828B1/ko
Publication of KR20050094690A publication Critical patent/KR20050094690A/ko
Application granted granted Critical
Publication of KR100576828B1 publication Critical patent/KR100576828B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H17/00—Fencing, e.g. fences, enclosures, corrals
    • E04H17/02—Wire fencing, e.g. made of wire mesh
    • E04H17/06—Parts for wire fences

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

실리콘싸이오할라이드를 원자 층 증착(ALD) 공정의 제1 반응물질로 사용하여 기판 상에 실리콘산화 막을 형성하는 방법을 제공한다. 이 방법은 먼저, 반응기 내에 반도체기판을 로딩 한다. 이어서 상기 반응기 내에 제1 반응물질을 공급하여 상기 반도체기판 상에 상기 제1 반응물질의 화학흡착 층을 형성한다. 이때 공급되는 상기 제1 반응물질은 실리콘싸이오할라이드 그룹 중 선택된 하나를 사용한다. 상기 제1 반응물의 반응 부산물을 제거한다. 이후, 상기 반응기 내에 제2 반응물질을 주입하여 상기 제1 반응물질과 화학반응 시켜 상기 반도체기판 상에 단일 원자 층의 실리콘산화 막을 형성한다. 상기 제2 반응물의 반응 부산물을 제거한다. 기판 상에 원하는 두께를 가지는 실리콘산화막이 형성될 때까지 상기 공정 사이클을 복수 회 반복한다.
silicon thio-halide, atomic layer deposition

Description

실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법 {Method of growing silicon dioxide films using silicon thio-halide}
도 1은 본 발명의 실시 예에 따라 원자 층 증착(ALD) 기술을 사용하여 실리콘산화 막을 형성하는 방법을 설명하기 위한 흐름도이다.
본 발명은 박막 형성 방법에 관한 것으로, 특히 실리콘싸이오할라이드를 원자 층 증착(ALD) 공정의 반응 물질로 사용하여 기판 상에 실리콘산화 막을 형성하는 방법에 관한 것이다.
반도체 소자의 미세화에 따라 게이트 산화 막, 유전 막, 등에 적용되는 실리콘산화 막의 특성이 매우 중요시되고 있다.
반도체 소자 제조 공정에 있어서, 실리콘산화 막은 상압화학기상증착(atmospheric pressure chemical vapor deposition, APCVD), 저압화학기상증착(low pressure CVD), 플라스마강화화학기상증착(plasma-enhanced CVD) 등과 같은 방법에 의하여 형성되는 경우가 대부분이다.
상기 상압화학기상증착 방법은 높은 증착속도를 가지지만 단차피복성(step coverage)이 불량한 단점을 갖는다. 상기 저압화학기상증착 방법은 비교적 양호한 단차피복성을 얻을 수 있으나 낮은 증착속도와 고온공정이라는 단점을 가진다. 또한 상기 플라스마강화화학기상증착 방법은 저온에서 높은 증착속도로 박막을 형성할 수 있지만 종횡비가 큰 미세패턴에 적용하는 경우 단차피복성이 불량한 단점을 갖는다. 따라서 상기 각각의 방법들은 반도체 소자의 제조 단계에 따라 선별적으로 적용된다. 그러나 반도체 소자가 고집적화 됨에 따라, 높은 공정온도로 인한 단 채널효과(short channel effect)가 문제점으로 대두되어, 상기 실리콘산화 막 형성 공정의 저온화가 요구되고 있다. 동시에, 반도체 소자를 구성하는 요소들 간의 단차 및 패턴의 종횡비가 커지고 패턴 밀도가 조밀해 짐에 따라, 우수한 단차피복성을 가지며 패턴 로딩 효과(loading effect)를 개선할 수 있는 실리콘산화 막 형성 공정이 요구되고 있다.
상기와 같은 문제점들을 개선하기 위하여 원자 층 증착(atomic layer deposition, ALD) 기술을 사용하여 실리콘산화 막을 형성하는 방법이 미국 특허 제6,090,442호에 개시되어 있다. 미국 특허 제6,090,442호의 방법에 따르면, SiCl4 및 H2O를 반응물질로 사용하고 피리딘(C5H5N)을 촉매로 사용하여 원자 층 증착 방법으로 실리콘산화 막을 형성한다. 그러나 상기 특허의 방법에 따르면, 실리콘산화 막의 증착 속도가 매우 느려서 반도체 소자의 양산공정에 적용을 어렵게 한다. 또한, 원자 층 증착 공정의 일 증착 사이클을 거친 후 형성된 실리콘산화 막 단일 원자 층에서의 패킹밀도(packing density)가 낮다. 뿐만 아니라, SiCl4 는 분자 당 4 개의 Si-Cl 결합들을 가지는 구조로서 저온증착공정을 행하는 경우에는 Si-Cl 결합들이 H2O와 반응하여 O-H 결합을 형성시킨다. 그 결과로 상기 실리콘산화 막 내에 상기 O-H 결합이 다량 잔류하게 된다. 이로 인하여 상기 실리콘산화 막은 다공성 막질로 되기 쉽다. 상기와 같이, 형성된 실리콘산화 막의 특성이 여전히 만족스럽지 못하며, 아울러서, 반응 부산물로 생성되는 피리딘하이드로클로라이드(C5H5NH+ Cl-)로 인하여 반응기 클리닝 주기 및 진공펌프 교체주기가 감소하고 배기라인 막힘 현상이 발생할 수 있다. 또한 피리딘(C5H5N)을 촉매로 사용함에 따른 장비상의 문제점으로는, 가스배관이 복잡해져서 장비의 유지보수가 힘들고, 유기물인 피리딘에 의한 배관오염으로 가스배관 분해정비 주기가 짧아진다.
본 발명이 이루고자 하는 기술적 과제는 새로운 실리콘 소스를 사용하여 실리콘산화 막의 증착 속도를 높임과 동시에 막 특성을 향상시킬 수 있는 실리콘산화 막 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성 방법을 제공한다.
상기 실리콘산화 막 형성 방법은 먼저, 반응기 내에 반도체기판을 로딩 한다. 이어서 상기 반응기 내에 제1 반응물질을 주입하여 상기 반도체기판 상에 상기 제1 반응물질의 화학흡착 층을 형성하되, 상기 제1 반응물질은 실리콘싸이오할라이 드(silicon thio-halide) 그룹 중에서 선택된 하나이다. 상기 제1 반응물의 반응 부산물을 제거한다. 이후, 상기 반응기 내에 제2 반응물질을 주입하여 상기 제1 반응물질과 화학반응 시켜 상기 반도체기판 상에 단일 원자 층의 실리콘산화 막을 형성한다. 상기 제2 반응물의 반응 부산물을 제거한다. 기판 상에 원하는 두께를 가지는 실리콘산화막이 형성될 때까지 상기 공정 사이클을 복수 회 반복한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 , 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다
도 1은 본 발명의 바람직한 실시 예에 따라 원자 층 증착(ALD) 기술을 사용하여 실리콘산화 막을 형성하는 방법을 설명하기 위한 흐름도이다. 상기 실시 예는 실리콘산화 막을 형성하기 위한 실리콘 소스로 실리콘싸이오할라이드(silicon thio-halide)를 사용한다.
도 1을 참조하면, 반도체 소자를 형성할 기판을 박막 형성 장치의 반응기 내의 지정된 위치에 로딩(11) 한다. 그 후, 상기 반응기 내에 설치된 히터를 이용하여 상기 기판의 온도가 실리콘산화 막 형성에 적합한 공정 온도가 되도록 예열(12)한다. 이 때, 상기 기판의 예열은 상기 반응기의 배기와 동시에 이루어진다.
상기 기판이 원하는 공정 온도까지 가열되면, 원자 층 증착(atomic layer deposition, ALD) 방법에 의하여 상기 기판 상에 실리콘산화 막을 형성한다.
상기 원자 층 증착 방법은, 상기 예열된 기판 상에 제1 반응물을 공급(21)하여 상기 기판 상에 상기 제1 반응물의 화학흡착 층을 형성하는 단계를 포함한다.
상기 원자 층 증착(atomic layer deposition, ALD) 방법에서의 반응은, 먼저 상기 제1 반응물이 공급된 뒤, 상기 제1 반응물이 상기 기판 위에 흡착하게 된다. 이때 상기 제1 반응물끼리의 흡착은 물리흡착으로 이루어져 결합력이 약하기 때문에 쉽게 떨어질 수 있으며, 반면 상기 기판과 흡착한 상기 제1 반응물은 상기 기판과 화학흡착으로 더 강한 결합을 하게 된다.
상기 제1 반응물로는 실리콘싸이오할라이드(silicon thio-halide) 그룹 중 선택된 하나를 사용하는 것이 바람직하다. 상기 실리콘싸이오할라이드는 아래 화학식 1 과 같이 표시된다.
Figure 112004012112443-pat00001
상기 화학식 1에서, "X"는 불소(F), 염소(Cl), 브롬(Br) 및 요오드(I)와 같은 할로겐원소 중에서 선택된 하나를 나타낸다.
상기 원자 층 증착(atomic layer deposition, ALD) 방법에 있어서, 상기 제1 반응물로 공급되어질 실리콘 소스는 흡착계수(sticking coefficient)가 큰 것을 사용하여야 단일 원자 층의 실리콘산화 막 형성시간이 짧아진다.
분자의 흡착계수(sticking coefficient)를 결정하는 주요인자로는, 분자자체의 질량에 의한 반데르발스인력(van der Waals force), 및 분자 내 다이폴모멘트(dipole moment)를 들 수 있다. 상기 주요인자 중에서 반데르발스인력을 이용하여 상기 흡착계수(sticking coefficient)를 늘리고자한다면 상기 실리콘 소스의 분자량을 늘리는 방법이 있다. 그러나 이러한 경우는 상기 실리콘 소스의 리간드(ligand)의 크기가 동시에 늘어난다. 이것은, 상기 원자 층 증착(atomic layer deposition, ALD) 방법에 있어서 단일 원자 층의 실리콘산화 막 형성 시, 분자 중의 원자의 공간적 배치에 관한 방해(steric hindrance)를 일으킨다. 상기 방해로 인하여 상기 원자 층 증착 방법에 의한 실리콘산화 막의 형성속도가 현저히 떨어지고 다공성(porous) 막질이 형성되기 쉽다.
본 발명에서는 다이폴모멘트(dipole moment)가 매우 높은 실리콘 소스인 상기 실리콘싸이오할라이드(silicon thio-halide)를 사용하여 상기 흡착계수를 늘리고자 한다. 동시에 분자량이 작은 실리콘 소스를 이용하여 치밀한 실리콘산화 막을 얻고자 한다.
상기 화학식 1을 참조하면, 상기 실리콘싸이오할라이드(silicon thio-halide)는 분자 내 Si=S 결합을 가지므로 인해 분자 내 다이폴모멘트(dipole moment)가 크다. 즉, 상기 실리콘싸이오할라이드를 상기 원자 층 증착 방법에 의한 실리콘산화 막의 형성공정에 적용하면, 높은 흡착계수로 인하여 단위시간당 생산성 을 높일 수 있으며, 분자량이 작음으로 인하여 보다 치밀한 실리콘산화 막을 얻을 수 있다. 또한 상기 실리콘싸이오할라이드는 그 특성상 낮은 온도에서 화학반응이 가능하여 공정 온도를 저온으로 진행 가능하다는 장점이 있으며, 특히 상온으로까지 낮출 수 있도록 해준다. 상기 실리콘싸이오할라이드(silicon thio-halide) 그룹 중 하나인 SiSCl2를 예로 하여 설명한다.
상기 SiSCl2는 아래 반응식 1 과 같은 식에 의해 상온에서 H2O와 격렬히 반응하여 실리콘산화 막을 형성한다.
SiSCl2 + 2H2O → SiO2 + 2HCl ↑ + H2S ↑
아래 표 1에 나타난바와 같이 상기 SiSCl2는 SiCl4, Si2Cl6 에 비해 분자량이 작으나 융점 및 비등점이 훨씬 높음을 알 수 있다. 이것은 분자 내 다이폴모멘트(dipole moment)가 매우 큼을 뜻한다.
구분 SiSCl2 SiCl4 Si2Cl6
분자량 131.1 169.9 268.9
융점(℃) 74 -70 4
비등점(℃) 92 @22.5 Torr -22 @22.5 Torr 54 @22.5 Torr
상기 원자 층 증착 방법에 사용되는 반응기에는 상기 제1 반응물을 공급하는 라인과 별도로 제2반응물을 공급하기위한 라인이 연결되어 있을 수 있다. 상기 제1 반응물의 공급 시 상기 반응기 내에는, 상기 제2 반응물 공급 라인의 퍼지를 위하여 상기 제2 반응물 공급 라인을 통하여 불활성 가스, 예를 들면 아르곤(Ar)이 같이 공급될 수 있다.
이어서, 기판 상에 상기 제1 반응물의 화학흡착 층이 형성되면, 상기 제1 반응물의 반응 부산물을 제거(22)한다. 상기 제1 반응물의 반응 부산물에는 상기 제1 반응물의 물리 흡착된 분자들이 포함된다. 상기 제1 반응물의 반응 부산물 제거(22)는 불활성 가스(예: Ar)를 사용하는 퍼지를 행하거나, 상기 제1 반응물 공급시의 압력보다 낮은 압력에서의 배기를 행하거나, 퍼지 후 배기를 행하거나, 배기 후 퍼지를 행하는 방식으로 진행할 수 있다.
계속해서, 상기 제1 반응물의 화학 흡착 층 위에 산소기(O)를 함유하는 제2 반응물을 공급(23)하여, 상기 제1 반응물의 화학 흡착 층과 상기 제2 반응물을 화학 반응시킨다. 이 때, 상기 제1 반응물 공급 라인의 퍼지를 위하여 상기 제1 반응물 공급 라인을 통하여 불활성 가스, 예를 들면 아르곤이 반응기 내에 같이 유입될 수 있다. 상기 제2 반응물로는 H2O, H2O2, O2 및 O3 중에서 선택된 하나를 사용할 수 있다. 상기 제2 반응물은 다이랙트 플라스마(direct plasma) 또는 리모트 플라스마(remote plasma) 법으로 여기(activation)하여 공급하는 것이 바람직하다.
상기 H2O를 제2 반응물로 공급하는 경우, 상기 제1 반응물의 화학 흡착 층과 상기 제2 반응물의 화학 반응 단계에서, 반응속도가 느리게 나타날 수 있으며, 상기 H2O는 쉽게 응축될 수 있다. 상기 응축된 H2O는 매우 느리게 기화한다. 반응기에 남은 상기 응축된 H2O는 오염의 원인이 될 수 있다. 그러므로 반응기의 온도를 끓는점인 100 ℃ 보다 높은 온도로 유지하여야 하고 충분히 오래 퍼지 하여야 한다. 그에 비해 상기 제2 반응물로 상기 플라스마를 사용하는 경우에는 플라스마의 반응성이 큰 것을 이용한다. 그리고 플라스마가 꺼짐과 동시에 활성 화학종이 사라지기 때문에 퍼지 시간을 줄여서 단위시간당 원료 공급 주기를 여러 번 되풀이 할 수 있다. 즉 상기 H2O를 산소의 원료로 사용하는 경우보다 단위시간당 더 빠른 속도로 막을 형성할 수 있다.
그 후, 상기 제2 반응물의 반응 부산물을 제거(24)한다. 상기 제2 반응물의 반응 부산물 제거(24)는 불활성 가스(예: Ar)를 사용하는 퍼지를 행하거나, 제2 반응물 공급시의 압력보다 낮은 압력에서의 배기를 행하거나, 퍼지 후 배기를 행하거 나, 배기 후 퍼지를 행하는 방식으로 진행할 수 있다.
상기 원자 층 증착 방법 공정 사이클(20)을 거치면 단일 원자 층의 실리콘산화막이 형성된다. 상기 실리콘산화 막의 두께를 확인한다(25). 기판 상에 원하는 두께를 가지는 실리콘산화막이 형성될 때까지 상기 원자 층 증착 방법 공정 사이클(20)을 적어도 1회 이상 추가로 반복한다. 이들 단계들이 반복되면 기판 상에 치밀한 실리콘산화막이 형성된다. 즉 형성된 막에는 핀홀이 없다.
상기 원자 층 증착 방법은 상기 공정 사이클(20) 마다 일정한 두께의 실리콘산화막이 형성된다. 상기 실리콘산화 막의 성장 속도는 상기 공정 사이클(20) 수에 비례하고, 원료 공급량, 유량, 시간 등의 공정 조건에 민감하지 않기 때문에 얇은 막의 두께를 정밀하게 제어할 수 있다. 아울러 기판의 면적이 넓어도 균일한 두께의 실리콘산화 막을 형성할 수 있다. 뿐만 아니라, 기판의 요철에 관계없이 일정한 두께의 실리콘산화막이 형성되기 때문에 단차 피복성이 매우 좋다.
기판 상에 원하는 두께를 가지는 실리콘산화막이 형성되면, 반응기 내에 잔류하는 증착 부산물들을 제거해준다. 상기 증착 부산물 제거에는 배기(31)공정이 이용될 수 있다. 상기 배기(31)공정은 100초간 수행할 수 있다. 이때, 상기 반응기 내부로는 가스를 공급하지 않는 것이 바람직하다. 그 후, 상기 반응기로부터 상기 기판을 언 로딩(32)한다.
이 후, 상기 설명한 바와 같은 단계들을 거쳐 얻어진 실리콘산화 막을 어닐링(33) 하는 단계를 더 수행할 수 있다. 상기 어닐링(33)은 원자 층 증착 방법에 의해 형성된 상기 실리콘산화 막의 세정액에 대한 내성을 향상시키기 위함이다. 상 기 어닐링(33)은 실온 ~ 900℃의 온도 및 760 torr 이하의 압력 하에서 5분 이하의 시간 동안 행해진다. 상기 어닐링(33)은 열처리(thermal treatment), 플라스마처리(plasma treatment), 오존처리(O3 treatment) 등의 다양한 방법으로 진행할 수 있다. 상기 열처리의 경우에는 500 ~ 900℃의 온도에서 질소, 산소, 수소, 아르곤, 질소와 산소의 혼합, 또는 암모니아 가스 분위기 하에서 행해질 수 있다. 상기 플라스마처리의 경우에는 200 ~ 700℃의 온도에서 산소 또는 수소 가스의 플라스마를 사용하여 진행한다. 상기 오존처리의 경우에는 실온 ~ 700℃의 온도에서 오존(O3)을 처리하여 진행한다. 열처리, 플라스마처리 또는 오존처리 모두 실리콘산화 막 형성을 위한 원자 층 증착 공정과 인-시츄(in-situ)로 진행될 수 있다. 특히 인-시츄의 관점에서 플라스마처리 또는 오존처리가 바람직하다.
이상 설명한 본 발명의 실시 예와 같이, 실리콘싸이오할라이드를 제1 반응물로 사용하면 화학흡착 속도가 빨라진다. 그러므로 단일 원자 층의 실리콘산화 막 형성시간이 짧아진다. 또한 상기 실리콘싸이오할라이드의 매우 작은 분자량으로 인하여 치밀한 실리콘산화막을 얻을 수 있다.
본 명세서에서 사용된 용어 및 표현들은 서술의 목적으로 사용된 것일 뿐 어떠한 제한을 가지는 것은 아니며, 이와 같은 용어 및 표현의 사용은 도시되고 기술된 구성 요소 또는 그 일부분들의 등가물을 배제하고자 하는 것이 아니며, 청구된 발명의 범주 안에서 다양한 변형이 가능함은 물론이다.
본 발명의 실시 예들에 따라 형성된 실리콘산화 막은 반도체 소자의 제조 공 정에서 다양하게 적용될 수 있다. 예를 들면, 실리콘산화 막은 반도체 기판 상에 형성된 게이트 전극의 측벽 스페이서를 구성할 수 있다. 또한, 실리콘산화 막은 반도체 기판 상에서 게이트산화 막을 구성할 수도 있다. 다른 예로서, 실리사이드 블로킹 막(silicide blocking layer)으로 실리콘산화 막을 사용할 수도 있다. 또한, 실리콘산화 막은 반도체 기판 상에 형성된 비트라인의 측벽 스페이서를 구성할 수도 있다. 또 다른 예로서, 실리콘산화 막은 반도체 기판 상에 형성되는 층간절연 막, 또는 식각방지 막을 구성할 수 있다. 상기 실리콘산화막이 식각방지 막으로 사용되는 경우, 상기 실리콘산화 막 단독으로 사용될 수도 있고, 실리콘질화 막 과의 복합 막으로 사용될 수도 있다.
본 발명에 따른 방법에 의하여 형성된 실리콘산화 막은 반도체 소자 제조에 필요한 여러 가지 공정 단계에서 적용될 수 있으며, 예시한 경우에 한정되는 것은 아니다.
상술한 바와 같이 본 발명에 따라 원자 층 증착 방법에 의해 박막을 형성함에 있어서 실리콘싸이오할라이드를 이용하면, 단 원자 층의 실리콘산화 막 형성시간이 짧아진다. 따라서 공정 시간이 대폭 절감되어 양산적용 시 티에이티(turn around time, TAT) 관점에서 매우 유리하다. 또한 상기 실리콘싸이오할라이드의 작은 분자량으로 인해 치밀한 실리콘산화 막을 얻을 수 있다.
본 발명에 따른 방법에 의하여 형성된 실리콘산화 막은 상기한 바와 같은 우수한 특성들을 제공하므로, 고집적 반도체 소자 제조 공정 시 게이트 스페이서, 비 트라인 스페이서, 질화물 라이너의 보호막 등으로 유리하게 적용될 수 있다.

Claims (10)

  1. (a) 반응기 내에 로딩 되어 있는 기판 상에 제1 반응물을 공급하여 상기 기판 상에 상기 제1 반응물의 화학흡착 층을 형성하되, 상기 제1 반응물질은 실리콘싸이오할라이드(silicon thio-halide) 그룹 중에서 선택된 하나이고,
    (b) 상기 화학흡착 층위에 제2 반응물을 공급하여 상기 제1 반응물의 화학흡착 층과 상기 제2 반응물을 화학반응 시키는 것을 포함하는 실리콘산화 막 형성방법.
  2. 제 1 항에 있어서,
    상기 제1 반응물은 SiSX2(X는 할로겐원소) 인 것을 특징으로 하는 실리콘산화 막 형성방법.
  3. 제 2 항에 있어서,
    상기 할로겐원소는 불소(F), 염소(Cl), 브롬(Br) 및 요오드(I) 중 선택된 하나인 것을 특징으로 하는 실리콘산화 막 형성방법.
  4. 제 1 항에 있어서,
    상기 제2 반응물은 H2O, H2O2, O2 및 O3 중 선택된 하나인 것을 특징으로 하는 실리콘산화 막 형성방법.
  5. 제 4 항에 있어서,
    상기 제2 반응물은 다이랙트 플라스마(direct plasma) 또는 리모트 플라스마(remote plasma) 법으로 여기(activation)시키어 공급하는 것을 특징으로 하는 실리콘산화 막 형성방법.
  6. 제 1 항에 있어서,
    상기 (a)단계 및 상기 (b)단계 진행시 각각 상기 반응물이 공급되는 동안 상기 기판 상에 불활성 가스가 같이 공급되는 것을 특징으로 하는 실리콘산화 막 형성방법.
  7. 제 1 항에 있어서,
    (a') 상기 (a)단계 이후에 상기 제1 반응물의 반응 부산물을 제거하는 단계; 및
    (b') 상기 (b)단계 이후에 상기 제2 반응물의 반응 부산물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 실리콘산화 막 형성방법.
  8. 제 7 항에 있어서,
    상기 제1 반응물의 반응 부산물을 제거하는 단계 및 상기 제2 반응물의 반응 부산물을 제거하는 단계는 불활성 가스를 사용하는 퍼지를 행하거나, 상기 반응물의 공급시의 압력보다 낮은 압력에서의 배기를 행하거나, 상기 퍼지 후 상기 배기를 행하거나, 상기 배기 후 상기 퍼지를 행하는 방식으로 진행하는 것을 특징으로 하는 실리콘산화 막 형성방법.
  9. 제 7 항에 있어서,
    상기 (a)단계, 상기 (a')단계, 상기 (b)단계, 및 상기 (b')단계를 복수 회 반복하여 원하는 두께의 실리콘산화 막을 형성한 후, 상기 실리콘산화 막을 어닐링 하는 단계를 더 포함하는 것을 특징으로 하는 실리콘산화 막 형성 방법.
  10. 제 1 항에 있어서,
    상기 (a)단계 및 상기 (b)단계를 복수 회 반복하여 원하는 두께의 실리콘산화 막을 형성한 후, 상기 실리콘산화 막을 어닐링 하는 단계를 더 포함하는 것을 특징으로 하는 실리콘산화 막 형성 방법.
KR1020040020123A 2004-03-24 2004-03-24 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법 KR100576828B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040020123A KR100576828B1 (ko) 2004-03-24 2004-03-24 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040020123A KR100576828B1 (ko) 2004-03-24 2004-03-24 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법

Publications (2)

Publication Number Publication Date
KR20050094690A KR20050094690A (ko) 2005-09-28
KR100576828B1 true KR100576828B1 (ko) 2006-05-10

Family

ID=37275393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020123A KR100576828B1 (ko) 2004-03-24 2004-03-24 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법

Country Status (1)

Country Link
KR (1) KR100576828B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019768B1 (ko) 2007-10-22 2011-03-04 어플라이드 머티어리얼스, 인코포레이티드 보이드없는 갭 필을 위한 유전막질 향상용 방법 및 시스템
KR20180091545A (ko) 2017-02-07 2018-08-16 연세대학교 산학협력단 버퍼층을 포함하는 금속 산화물막 증착 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090080751A (ko) 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
EP2139054A3 (en) 2008-06-25 2011-08-31 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
JP6458595B2 (ja) * 2015-03-27 2019-01-30 東京エレクトロン株式会社 成膜装置及び成膜方法並びに記憶媒体
KR102657787B1 (ko) 2016-10-12 2024-04-16 삼성전자주식회사 실리콘 막 형성 방법, 패턴 형성 방법 및 반도체 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019768B1 (ko) 2007-10-22 2011-03-04 어플라이드 머티어리얼스, 인코포레이티드 보이드없는 갭 필을 위한 유전막질 향상용 방법 및 시스템
KR20180091545A (ko) 2017-02-07 2018-08-16 연세대학교 산학협력단 버퍼층을 포함하는 금속 산화물막 증착 방법

Also Published As

Publication number Publication date
KR20050094690A (ko) 2005-09-28

Similar Documents

Publication Publication Date Title
US7084076B2 (en) Method for forming silicon dioxide film using siloxane
KR100505668B1 (ko) 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US7077904B2 (en) Method for atomic layer deposition (ALD) of silicon oxide film
US6867152B1 (en) Properties of a silica thin film produced by a rapid vapor deposition (RVD) process
JP6960953B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US20130017685A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP4494041B2 (ja) シロキサン化合物を利用した二酸化シリコン膜の形成方法
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
KR100576828B1 (ko) 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법
KR100564609B1 (ko) 실록산 화합물을 이용한 이산화실리콘막 형성 방법
KR102582447B1 (ko) 성막 방법 및 성막 장치
KR20240046217A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI795711B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
KR101171020B1 (ko) 이산화실리콘 증착을 위한 박막 증착 방법
KR101082921B1 (ko) 반도체 소자의 실리콘 산화막 형성 방법
JP2011018718A (ja) ジアルキルアミノ基を有する気相成長用シリコン原料及び当該材料を用いたシリコン含有薄膜の製造方法
KR102402779B1 (ko) 실리콘 전구체 가압 도징 단계를 포함하는 절연막 제조방법
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102671300B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW202314025A (zh) 基板處理方法、半導體裝置的製造方法、基板處理裝置、及程式
JP2022023076A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR20230086602A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee