TW201423985A - 可變電阻元件及其製造方法 - Google Patents

可變電阻元件及其製造方法 Download PDF

Info

Publication number
TW201423985A
TW201423985A TW102131888A TW102131888A TW201423985A TW 201423985 A TW201423985 A TW 201423985A TW 102131888 A TW102131888 A TW 102131888A TW 102131888 A TW102131888 A TW 102131888A TW 201423985 A TW201423985 A TW 201423985A
Authority
TW
Taiwan
Prior art keywords
metal oxide
layer
oxide layer
resistivity
electrode
Prior art date
Application number
TW102131888A
Other languages
English (en)
Other versions
TWI584470B (zh
Inventor
Natsuki Fukuda
Kazunori Fukuju
Yutaka Nishioka
Koukou Suu
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201423985A publication Critical patent/TW201423985A/zh
Application granted granted Critical
Publication of TWI584470B publication Critical patent/TWI584470B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/12Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明之課題在於提供一種在不會導致元件尺寸的大型化下,保護元件免受過大電流的破壞之可變電阻元件及其製造方法。本發明之解決手段如下:本發明的一實施形態之可變電阻元件(1),係具備:下部電極層(3)、上部電極層(6)、第1金屬氧化物層(51)、第2金屬氧化物層(52)、以及電流限制層(4)。第1金屬氧化物層(51)配置在下部電極層(3)與上部電極層(6)之間,並具有第1電阻率。第2金屬氧化物層(52)配置在第1金屬氧化物層(51)與上部電極層(6)之間,並具有較上述第1電阻率更高之第2電阻率。電流限制層(4)配置在下部電極層(3)與第1金屬氧化物層(51)之間,並具有較上述第1電阻率更高且較上述第2電阻率更低之第3電阻率。

Description

可變電阻元件及其製造方法
本發明係關於例如使用作為非揮發性記憶體(Nonvolatile Memory)之可變電阻元件及其製造方法。
半導體記憶體係有DRAM(Dynamic Random Access Memory;動態隨機存取記憶體)等之揮發性記憶體(Volatile Memory)以及快閃記憶體(Flash Memory)等之非揮發性記憶體。非揮發性記憶體為人所知者有NAND(NOT-AND;反及閘)型的快閃記憶體等,惟作為可進一步細微化之裝置,可變電阻元件(ReRAM:Resistance RAM;電阻式隨機存取記憶體)乃受到矚目。
可變電阻元件具有因電壓的不同使電阻率呈可逆地變化之可變電阻體,能夠非揮發性地記憶對應於可變電阻體的高電阻狀態與低電阻狀態之資料。可變電阻元件具有高速動作、低消耗電力之特長。
另一方面,可變電阻元件中,於切換(switching)動作(例如從高電阻狀態轉移至低電阻狀態之狀態轉移)時有時 會產生過大電流,起因於此,會有產生元件破壞或使元件的可靠度降低之疑慮。為了防止該情形,為人所知者有將外部電阻插入於切換電路,以阻止過大電流流通於元件之技術。例如在以下專利文獻1中,記載一種具備含有二極體(Diode)之電流限制電路之可變電阻型非揮發性記憶裝置。
(先前技術文獻) (專利文獻)
專利文獻1:日本特許第4643767號公報(段落[0231],圖21)
然而,當將外部電阻設置在切換電路時,會有元件尺寸大型化之問題。此外,會有因配線長度的增加產生時間性損失,使切換的覆寫時間增長之問題。
鑒於以上情形,本發明之目的在於提供一種在不會導致元件尺寸的大型化下,保護元件免受過大電流的破壞之可變電阻元件及其製造方法。
為了達成上述目的,本發明的一形態之可變電阻元件,係具備:第1電極、第2電極、第1金屬氧化物層、第2金屬氧化物層、以及電流限制層。
上述第1金屬氧化物層配置在上述第1電極與上述第 2電極之間,並具有第1電阻率。
上述第2金屬氧化物層配置在上述第1金屬氧化物層與上述第2電極之間,並具有較上述第1電阻率更高之第2電阻率。
上述電流限制層配置在上述第1電極與上述第1金屬氧化物層之間,並具有較上述第1電阻率更高且較上述第2電阻率更低之第3電阻率。
本發明的一形態之可變電阻元件的製造方法,係包含下述步驟。
形成第1電極。
於上述第1電極上,形成具有較第1電阻率更高且較第2電阻率更低之第3電阻率並且由金屬氧化物所構成之電流限制層。
於上述電流限制層上,形成具有上述第1電阻率之第1金屬氧化物層。
於上述第1金屬氧化物層上,形成具有上述第2電阻率之第2金屬氧化物層。
於上述第2金屬氧化物層上,形成第2電極。
1、11、13‧‧‧可變電阻元件
2‧‧‧基板
3‧‧‧下部電極層
4、40‧‧‧電流限制層
5‧‧‧氧化物半導體層
6‧‧‧上部電極層
51‧‧‧第1金屬氧化物層
52‧‧‧第2金屬氧化物層
圖1係顯示本發明的一實施形態之可變電阻元件的構成之概略側面剖面圖。
圖2係顯示第1比較例之可變電阻元件的構成之概略側面剖面圖。
圖3(A)係顯示第1比較例之可變電阻元件的切換特性,圖3(B)係顯示本發明的一實施形態中所使用之電流限制層的電流-電壓特性,圖3(C)係顯示具備該電流限制層之可變電阻元件的切換特性之各項實驗結果。
圖4係上述電流限制層之電流-電壓特性的評估中所使用之樣本構成圖。
圖5係顯示第1比較例之可變電阻元件之層間的電位(potential)特性之概念圖。
圖6係顯示第2比較例之可變電阻元件的構成之概略側面剖面圖。
本發明的一實施形態之可變電阻元件,係具備:第1電極、第2電極、第1金屬氧化物層、第2金屬氧化物層、以及電流限制層。
上述第1金屬氧化物層配置在上述第1電極與上述第2電極之間,並具有第1電阻率。
上述第2金屬氧化物層配置在上述第1金屬氧化物層與上述第2電極之間,並具有較上述第1電阻率更高之第2電阻率。
上述電流限制層配置在上述第1電極與上述第1金屬氧化物層之間,並具有較上述第1電阻率更高且較上述第2電阻率更低之第3電阻率。
上述可變電阻元件中,由於在第1電極與第2電極之 間設置電流限制層,所以可在不會使元件尺寸變大下,保護元件免受切換動作時所可能產生之過大電流的破壞。
此外,上述可變電阻元件中,由於在第1電極與第1金屬氧化物層之間設置電流限制層,與在第2電極與第2金屬氧化物層之間設置電流限制層之情形相比,可確保切換動作的可靠度。
上述電流限制層可由金屬氧化物所構成。
藉此,可藉由與第1及第2金屬氧化物層相同之成膜裝置來形成電流限制層,所以可抑制生產性的降低。
上述電流限制層的電阻率可因應第1及第2金屬氧化物層的電阻率、以及施加於第1及第2電極間之電壓的大小等來適當地設定,例如,可將電阻率設定為使元件整體成為10KΩ以上50KΩ以下。藉此,可有效地保護元件免受例如在從高電阻狀態切換至低電阻狀態之切換動作時所可能產生之過大的重置(reset)電流的破壞。
上述電流限制層可由氧缺損之金屬氧化物所構成。如此,可藉由調整氧化度來形成具有期望電阻率之電流限制層。
此外,上述電流限制層藉由歐姆(Ohmic)接合於上述第1電極,可確保高電阻狀態與低電阻狀態之間之穩定的狀態轉移,亦即可確保穩定的切換動作。
上述第1金屬氧化物層可由氧缺損之金屬氧化物所構成。此時,上述第2金屬氧化物層可由化學計量組成的金屬氧化物所構成。
藉此,可容易地形成電阻率不同之第1及第2金屬氧化物層。
本發明的一實施形態之可變電阻元件的製造方法,係包含下述步驟。
形成第1電極。
於上述第1電極上,形成具有較第1電阻率更高且較第2電阻率更低之第3電阻率並且由金屬氧化物所構成之電流限制層。
於上述電流限制層上,形成具有上述第1電阻率之第1金屬氧化物層。
於上述第1金屬氧化物層上,形成具有上述第2電阻率之第2金屬氧化物層。
於上述第2金屬氧化物層上,形成第2電極。
以下係參考圖式來說明本發明的實施形態。
圖1係顯示本發明的一實施形態之可變電阻元件的一構成例之概略側面剖面圖。
本實施形態之可變電阻元件1,係具備:基板2、下部電極層3(第1電極)、電流限制層4、氧化物半導體層5、以及上部電極層6(第2電極)。
基板2係例如由矽基板所構成,但並不限定於此,亦可由玻璃基板等之其他基板材料所構成。
下部電極層3係配置在基板2上,本實施形態中,是由鉑(Pt)所形成。惟材料並不限定於此,例如可使用Hf、Zr、Ti、Al、Fe、Co、Mn、Sn、Zn、Cr、V、W等之過渡 金屬,或是此等之合金(TaSi、WSi、TiSi等之矽合金,或TaN、WN、TiN、TiAlN等之氮化物,或TaC等之碳合金等)等。
氧化物半導體層5具有第1金屬氧化物層51及第2金屬氧化物層52。第1金屬氧化物層51及第2金屬氧化物層52可分別由以同種類的金屬所構成之氧化物材料來構成,亦可由以不同種類的金屬所構成之氧化物材料來構成。
第1金屬氧化物層51及第2金屬氧化物層52中的一方是由化學計量組成或接近化學計量組成之氧化物材料(以下亦稱為「化學計量組成材料」)所構成,另一方是由含有多數個氧缺損之氧化物材料(以下亦稱為「氧缺損材料」)所構成。本實施形態中,第1金屬氧化物層51是由氧缺損材料所構成,第2金屬氧化物層52是由化學計量組成材料所構成。因此,第2金屬氧化物層52具有較第1金屬氧化物層51更高之電阻率。
第1金屬氧化物層51係配置在電流限制層4上,本實施形態中,是由氧化鉭(TaOx)所形成。構成第1金屬氧化物層51之氧化鉭是由氧缺損材料所構成,並具有例如較1Ω‧cm更大且為1×105Ω‧cm以下之電阻率。第1金屬氧化物層51的厚度並無特別限定,可適當地設定為能夠得到期望的電阻值之大小,本實施形態中,例如為40nm。
構成第1金屬氧化物層51之材料並不限定於上述者,例如可使用:氧化鋯(ZrOx)、氧化鉿(HfOx)、氧化鈦(TiOx)、 氧化鋁(AlOx)、氧化矽(SiOx)、氧化鐵(FeOx)、氧化鎳(NiOx)、氧化鈷(CoOx)、氧化錳(MnOx)、氧化錫(SnOx)、氧化鋅(ZnOx)、氧化釩(VOx)、氧化鎢(WOx)、氧化銅(CuOx)、Pr(Ca、Mn)O3、LaAlO3、SrTiO3、La(Sr、Mn)O3等之二元系或三元系以上的金屬氧化物材料。
第2金屬氧化物層52係配置在第1金屬氧化物層51上,本實施形態中,是由氧化鉭(TaOx)所形成。第2金屬氧化物層52中所使用之氧化鉭是由化學計量組成材料所構成,具有較形成第1金屬氧化物層51之氧化鉭更高之電阻率,該電阻率之值例如較3×106Ω‧cm更大,更佳為具有較3×109Ω‧cm更大且為3×1011Ω‧cm以下之電阻率。
第2金屬氧化物層52的厚度並無特別限定,可適當地設定為能夠得到期望的電阻值之大小,本實施形態中,例如為40nm。構成第2金屬氧化物層52之材料並不限定於此,例如可適用上述二元系或三元系以上的金屬氧化物材料。
電流限制層4係配置在下部電極層3與第1金屬氧化物層51之間,本實施形態中,是由氧化鉭(TaOx)所形成。電流限制層4具有較第1金屬氧化物層51的電阻率(第1電阻率)更大且較第2金屬氧化物層52的電阻率(第2電阻率)更小之電阻率(第3電阻率)。
構成電流限制層4之氧化鉭是由氧缺損材料所構成,並具有例如較1×105Ω‧cm更大且為3×106Ω‧cm以下之電阻率,較佳為具有較3×105Ω‧cm更大且為3×106Ω‧ cm以下之電阻率。電流限制層4的厚度並無特別限定,可適當地設定為能夠得到期望的電阻值之大小,本實施形態中,例如為5nm。
電流限制層4較佳係歐姆接合於下部電極層3。藉此可降低電流限制層4與下部電極層3之間之電位阻障,所以可對可變電阻元件1進行低電壓驅動。此外,可確保高電阻狀態與低電阻狀態之間之穩定的狀態轉移,亦即可確保穩定的切換動作。
實現歐姆接合之方法,例如可列舉出以下方法。
(1)藉由採用金屬氧化物靶材(Target)與Ar等之惰性氣體之高頻濺鍍法,形成金屬氧化物層。
(2)於Pt、Ir、Ru、Pd、TiN、TiAlN、TaN等之具有耐氧化性的電極上,藉由ALD(Atomic Layer Deposition;原子層沉積)法、CVD(Chemical Vapor Deposition;化學氣相沉積)法、依據氧化氣體所進行之反應性濺鍍法(Reactive Sputtering Method)等,積層多層的金屬氧化物。
(3)於IrOx、RuOx、SrRuO3、LaNiO3、ITO等之氧化物電性導體上,藉由ALD法、CVD法、依據氧化氣體所進行之反應性濺鍍法等,使金屬氧化物沉積。
(4)於TaC、WSi、WGe般之含有Si、C、Ge等之還原力強的元素之電性導體上,藉由ALD法、CVD法、依據氧化氣體所進行之反應性濺鍍法等,使金屬氧化物沉積。
(5)組合未形成電位阻障之金屬材料與氧化物材料。
此外,電流限制層4係設定電阻率以使可變電阻元件 1成為10kΩ以上50kΩ以下。藉此,可有效地保護元件免受例如在從高電阻狀態切換至低電阻狀態之切換動作時所可能產生之過大的重置電流的破壞。
上部電極層6係配置在第2金屬氧化物層52上,本實施形態中,是由鉑(Pt)所形成。此外,材料並不限定於此,例如可使用Hf、Zr、Ti、Al、Fe、Co、Mn、Sn、Zn、Cr、V、W等之過渡金屬,或是此等之合金(TaSi、WSi、TiSi等之矽合金,或TaN、WN、TiN、TiAlN等之氮化物,或TaC等之碳合金等)等。
電流限制層4、第1金屬氧化物層51及第2金屬氧化物層52例如藉由使用氬氣(Ar)與氧氣(O2)作為製程氣體(Process Gas)之反應性濺鍍法來形成。濺鍍方式並無特別限定,例如可採用高頻濺鍍法(High Frequency Sputtering Method)、直流式濺鍍法(DC Sputtering Method)等。本實施形態中,係在導入氧氣之真空反應室(Vacuum Chamber)內,藉由金屬(Ta)靶材的直流式脈衝濺鍍法(DC Pulse Sputtering Method),於基板2(電流限制層4)上依序形成由氧化鉭所構成之電流限制層4及金屬氧化物層51、52。電流限制層4及各金屬氧化物層51、52的氧化度,可藉由導入至真空反應室之氧的流量(分壓)來控制。
可變電阻元件1的第2金屬氧化物層52由於氧化度較第1金屬氧化物層51高,故具有較第1金屬氧化物層51更高之電阻率。在此,當分別對上部電極層6施加負電壓且對下部電極層3施加正電壓時,高電阻之第2金屬氧化 物層52中的氧離子(O2-)於低電阻之第1金屬氧化物層51中擴散,使第2金屬氧化物層52的電阻降低(低電阻狀態)。另一方面,當分別對下部電極層3施加負電壓且對上部電極層6施加正電壓時,氧離子從第1金屬氧化物層51擴散至第2金屬氧化物層52,使第2金屬氧化物層52的氧化度再次提高,而使電阻提高(高電阻狀態)。
如上述般,藉由控制下部電極層3與上部電極層6之間的電壓,可使第2金屬氧化物層52可逆地切換高電阻狀態與低電阻狀態。此外,即使不對兩電極層3、6間施加電壓,亦可保持上述低電阻狀態及高電阻狀態,所以如高電阻狀態下的資料寫入及低電阻狀態下的資料讀出般,可變電阻元件1可作為非揮發性記憶體元件來使用。
另一方面,一般如圖2所示之可變電阻元件,於切換動作時(例如從高電阻狀態轉移至低電阻狀態時),可能會暫時地產生過大電流。此時會有元件受到過大電流的破壞或使元件的可靠度(例如耐重複覆寫性)降低之疑慮。
圖2係顯示第1比較例之可變電阻元件11的構成之概略側面剖面圖,其係具有在基板2上依序積層下部電極層3、第1金屬氧化物層51、第2金屬氧化物層52、以及上部電極層6之構造。評估第1比較例之可變電阻元件11的切換特性時,可得到圖3(A)所示之電流-電壓特性。圖2中,對與圖1對應之部分附加同一符號,並省略該說明。此外,各層3、5、6的接觸面積分別形成為100μm2
如圖3(A)所示,於資料寫入時,對可變電阻元件11 施加約-1V的電壓,使可變電阻元件11從高電阻狀態變化為低電阻狀態。另一方面,於資料抹除時,施加與寫入時相反之極性的電壓,使可變電阻元件11從低電阻狀態變化為高電阻狀態。
於上述例中,於資料的寫入時,即使在高電阻狀態下於元件中流通之電流微弱,但在變化為低電阻狀態的同時,超過100μA(絕對值)之過大的重置電流會於元件中流通。重置電流的大小,雖因金屬氧化物層51、52之電阻率的不同而改變,但仍有成為因元件設計的不同而導致元件的破壞,或是對耐重複覆寫性造成不良影響之程度的較大電流值之疑慮。
因此,本實施形態之可變電阻元件1係在下部電極層3與上部電極層6之間設置上述構成的電流限制層4,可保護元件免受上述過大電流的破壞。圖3(B)係顯示電流限制層4之電流-電壓特性的一例。圖4係該評估中所使用之樣本(Sample)構成圖,並對與圖1對應之部分附加同一符號。藉由鉭(Ta)靶材的氧反應濺鍍法(Oxygen Reactive Sputtering),以5nm的厚度使電阻率約3×106Ω‧cm的TaOx層成膜,並以與上下的鉑(Pt)電極層3、6之接觸面積分別成為100μm2之方式形成。
從圖3(B)中,可得知讀出電壓(1V)時之電流限制層4的電阻值為19kΩ。在施加-1.5V至1.5V的電壓時,電流值最大約100μA。
圖3(C)係顯示使用具有圖3(B)所示之電流-電壓特性 之電流限制層4,來製作圖1所示之本實施形態之可變電阻元件1時的切換特性。各層3、4、5、6的接觸面積分別形成為100μm2。其結果為施加-1V時之重置電流最大約52μA。
如上述般,本實施形態中,相對於重置電流,由於電流限制層4成為電阻成分,所以可保護可變電阻元件1免受過大電流的破壞。藉此可防止由該過大電流所造成之元件的破壞或耐重複覆寫性的降低。
根據本實施形態,由於電流限制層4被組裝於元件內部,因此與將電流限制電路設置在元件外部之情形相比,可縮短配線長度,藉此可防止切換的覆寫時間增長之情形。此外,可在不會導致元件尺寸的大型化下,保護元件免受切換動作時所可能產生之過大電流的破壞。
再者,本實施形態之可變電阻元件1中,由於在下部電極層3與低電阻的第1金屬氧化物層51之間設置電流限制層4,因此與在上部電極層6與高電阻的第2金屬氧化物層52之間設置電流限制層之情形(參考圖6)相比,可如以下所說明般地確保切換動作的可靠度。
圖5係顯示圖2所示之第1比較例之可變電阻元件11之層間的電位特性之概念圖。另一方面,圖6係顯示第2比較例之可變電阻元件13的構成,該可變電阻元件13係具有在基板2上依序積層下部電極層3、第1金屬氧化物層51、第2金屬氧化物層52、電流限制層40、以及上部電極層6之構造。圖5中,對與圖1對應之部分附加同一 符號。此外,由於電流限制層40具有與圖1所示之電流限制層4相同之構成,故省略該說明。
當可變電阻元件11為高電阻狀態時,如圖5所示,在上部電極層6(Te-Pt)與第2金屬氧化物層52(TaOx)之界面上的蕭特基阻障(Schottky Barrier)係如圖5中符號b1所示般地高,藉此使可變電阻元件11顯示出高電阻值。另一方面,如圖6所示,當以歐姆接合將電流限制層40插入於上部電極層6與第2金屬氧化物層52之間時,上述蕭特基阻障係如圖5中符號b2所示般地變低。此時,圖6所示之可變電阻元件13於高電阻狀態時的電阻值降低,而難以維持穩定的高電阻狀態。
此外,圖6所示之可變電阻元件13中,當為了進行資料寫入而將負電壓施加於上部電極層6時,電流限制層40或第2金屬氧化物層52中的氧離子往第1金屬氧化物層51側移動。此時,由於具有電流限制層40,電阻變化所需之氧離子的量會增多,在未施加較大電壓時,乃無法顯示出電阻變化。相反的,例如當為了進行資料抹除而將正電壓施加於上部電極層6時,第2金屬氧化物層52的氧離子往電流限制層40移動,而引起在正常的切換動作時所不會引起之多餘動作,使切換的可靠度降低。
相對於此,本實施形態之可變電阻元件1中,由於在下部電極層3(Be-Pt)與第1金屬氧化物層51(TaOx)之間插入電流限制層4,所以可確保上部電極層6與第2金屬氧化物層52之間的高電位阻障。藉此可穩定地維持高電阻狀 態,並且確保可靠度高之切換動作。
以上係說明本發明的實施形態,但本發明並不僅限定於上述實施形態,在不脫離本發明的主旨之範圍內,當然可進行種種變更。
例如在以上實施形態中,係說明由金屬氧化物層來構成電流限制層4之例子,但電流限制層4亦可由其他材料所構成,例如可由下部電極層3的氧化膜來構成。藉此可得到與上述第1實施形態相同之作用效果。
此外,在以上實施形態中,係將電阻率較第1金屬氧化物層51高之第2金屬氧化物層52接合於上部電極層6,但亦可將該第2金屬氧化物層52接合於下部電極層3以取而代之。此時,電流限制層4係配置在第1金屬氧化物層51與上部電極層6之間。
1‧‧‧可變電阻元件
2‧‧‧基板
3‧‧‧下部電極層
4‧‧‧電流限制層
5‧‧‧氧化物半導體層
6‧‧‧上部電極層
51‧‧‧第1金屬氧化物層
52‧‧‧第2金屬氧化物層

Claims (6)

  1. 一種可變電阻元件,係具備:第1電極;第2電極;第1金屬氧化物層,配置在前述第1電極與前述第2電極之間,並具有第1電阻率;第2金屬氧化物層,配置在前述第1金屬氧化物層與前述第2電極之間,並具有較前述第1電阻率更高之第2電阻率;以及電流限制層,配置在前述第1電極與前述第1金屬氧化物層之間,並具有較前述第1電阻率更高且較前述第2電阻率更低之第3電阻率。
  2. 如請求項1所記載之可變電阻元件,其中前述電流限制層是由金屬氧化物所構成。
  3. 如請求項1或2所記載之可變電阻元件,其中前述電流限制層是由氧缺損之金屬氧化物所構成,並歐姆接合於前述第1電極。
  4. 如請求項1至3中任一項所記載之可變電阻元件,其中前述第1金屬氧化物層是由氧缺損之金屬氧化物所構成;前述第2金屬氧化物層是由化學計量組成的金屬氧化物所構成。
  5. 一種可變電阻元件的製造方法,其係包含下述步驟: 形成第1電極;於前述第1電極上,形成具有較第1電阻率更高且較第2電阻率更低之第3電阻率並且由金屬氧化物所構成之電流限制層;於前述電流限制層上,形成具有前述第1電阻率之第1金屬氧化物層;於前述第1金屬氧化物層上,形成具有前述第2電阻率之第2金屬氧化物層;於前述第2金屬氧化物層上,形成第2電極。
  6. 如請求項5所記載之可變電阻元件的製造方法,其中前述電流限制層、前述第1金屬氧化物層及前述第2金屬氧化物層,是藉由在氧環境氣體中的反應性濺鍍法所形成。
TW102131888A 2012-09-05 2013-09-04 可變電阻元件及其製造方法 TWI584470B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012194823 2012-09-05

Publications (2)

Publication Number Publication Date
TW201423985A true TW201423985A (zh) 2014-06-16
TWI584470B TWI584470B (zh) 2017-05-21

Family

ID=50236786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131888A TWI584470B (zh) 2012-09-05 2013-09-04 可變電阻元件及其製造方法

Country Status (6)

Country Link
US (1) US9343207B2 (zh)
JP (1) JP5696260B2 (zh)
KR (2) KR101607820B1 (zh)
CN (1) CN103907187B (zh)
TW (1) TWI584470B (zh)
WO (1) WO2014038152A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775833B (zh) * 2017-04-18 2022-09-01 日商愛發科股份有限公司 電阻變化元件的製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147762B2 (en) * 2014-06-26 2018-12-04 Hewlett Packard Enterprise Development Lp Protective elements for non-volatile memory cells in crossbar arrays
US10611161B2 (en) 2014-07-24 2020-04-07 Avision Inc. Image forming agent storage member and laser printer using the same
TWI559519B (zh) * 2015-02-16 2016-11-21 國立清華大學 電阻式記憶體
US10157962B2 (en) * 2015-06-01 2018-12-18 Winbond Electronics Corp. Resistive random access memory
JP2018160547A (ja) 2017-03-22 2018-10-11 東芝メモリ株式会社 記憶装置
US10516106B2 (en) * 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
WO2020251747A1 (en) * 2019-06-12 2020-12-17 Applied Materials, Inc. Dual oxide analog switch for neuromorphic switching
KR102286867B1 (ko) 2019-09-17 2021-08-06 아주대학교산학협력단 저항 스위칭 소자 및 이를 포함하는 메모리 장치
US11527712B2 (en) * 2020-07-06 2022-12-13 Tetramem Inc. Low current RRAM-based crossbar array circuits implemented with interface engineering technologies

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682772B1 (en) * 2000-04-24 2004-01-27 Ramtron International Corporation High temperature deposition of Pt/TiOx for bottom electrodes
JPWO2006080276A1 (ja) * 2005-01-28 2008-06-19 株式会社アルバック キャパシタンス素子製造方法、エッチング方法
KR101176543B1 (ko) * 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
KR101083166B1 (ko) * 2007-06-05 2011-11-11 파나소닉 주식회사 비휘발성 기억 소자 및 그 제조 방법, 및 그 비휘발성 기억소자를 이용한 비휘발성 반도체 장치
EP2209139B1 (en) * 2007-10-15 2014-12-17 Panasonic Corporation Non-volatile memory element and non-volatile semiconductor device using the non-volatile memory element
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP5488458B2 (ja) 2008-04-07 2014-05-14 日本電気株式会社 抵抗変化素子及びその製造方法
CN101978496B (zh) * 2008-07-11 2012-11-07 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用该非易失性存储元件的非易失性半导体装置
US8362454B2 (en) * 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
JP4643767B2 (ja) 2009-04-15 2011-03-02 パナソニック株式会社 抵抗変化型不揮発性記憶装置
WO2011030559A1 (ja) 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法
US8766233B2 (en) * 2009-10-09 2014-07-01 Nec Corporation Semiconductor device with variable resistance element and method for manufacturing the same
US8437173B2 (en) * 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
KR101744758B1 (ko) 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
CN103222055B (zh) * 2010-10-08 2016-06-22 松下知识产权经营株式会社 非易失性存储元件及其制造方法
KR101528094B1 (ko) * 2011-06-10 2015-06-10 가부시키가이샤 아루박 저항 변화 소자 및 그 제조 방법
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775833B (zh) * 2017-04-18 2022-09-01 日商愛發科股份有限公司 電阻變化元件的製造方法

Also Published As

Publication number Publication date
JPWO2014038152A1 (ja) 2016-08-08
US9343207B2 (en) 2016-05-17
WO2014038152A1 (ja) 2014-03-13
TWI584470B (zh) 2017-05-21
KR101607820B1 (ko) 2016-03-30
CN103907187A (zh) 2014-07-02
KR20150138423A (ko) 2015-12-09
US20140361864A1 (en) 2014-12-11
KR20140068162A (ko) 2014-06-05
JP5696260B2 (ja) 2015-04-08
CN103907187B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
TWI584470B (zh) 可變電阻元件及其製造方法
JP5152173B2 (ja) 半導体装置及びその製造方法
JP5154138B2 (ja) n+界面層を備えた可変抵抗ランダムアクセスメモリ素子
JP5468087B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
US8675393B2 (en) Method for driving non-volatile memory element, and non-volatile memory device
JP2007235139A (ja) 二つの酸化層を利用した不揮発性メモリ素子
JP2007300082A (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
JP2008016854A (ja) 可変抵抗物質を含む不揮発性メモリ素子
WO2013108593A1 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US20120292587A1 (en) Nonvolatile memory device
US9281477B2 (en) Resistance change element and method for producing the same
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
TW201638946A (zh) 電阻式隨機存取記憶體
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
CN112909159B (zh) 电阻式随机存取存储器
US8546781B2 (en) Nitrogen doped aluminum oxide resistive random access memory
WO2013136731A1 (ja) 抵抗変化型不揮発性記憶装置
JP2008205007A (ja) 抵抗変化型素子および抵抗変化型素子抵抗スイッチング方法
TWI637485B (zh) 電阻變化元件及其製造方法
JP2013207131A (ja) 抵抗変化素子及びその製造方法
US8872152B2 (en) IL-free MIM stack for clean RRAM devices
KR20100034635A (ko) 저항성 메모리 소자
JP2013058792A (ja) 抵抗変化型メモリ