KR100855972B1 - 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법 - Google Patents

서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법 Download PDF

Info

Publication number
KR100855972B1
KR100855972B1 KR1020070007247A KR20070007247A KR100855972B1 KR 100855972 B1 KR100855972 B1 KR 100855972B1 KR 1020070007247 A KR1020070007247 A KR 1020070007247A KR 20070007247 A KR20070007247 A KR 20070007247A KR 100855972 B1 KR100855972 B1 KR 100855972B1
Authority
KR
South Korea
Prior art keywords
cell array
level cell
read
level
data
Prior art date
Application number
KR1020070007247A
Other languages
English (en)
Other versions
KR20080069480A (ko
Inventor
강동구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070007247A priority Critical patent/KR100855972B1/ko
Priority to US12/018,300 priority patent/US7957186B2/en
Publication of KR20080069480A publication Critical patent/KR20080069480A/ko
Application granted granted Critical
Publication of KR100855972B1 publication Critical patent/KR100855972B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D43/00—Feeding, positioning or storing devices combined with, or arranged in, or specially adapted for use in connection with, apparatus for working or processing sheet metal, metal tubes or metal profiles; Associations therewith of cutting devices
    • B21D43/02—Advancing work in relation to the stroke of the die or tool
    • B21D43/04—Advancing work in relation to the stroke of the die or tool by means in mechanical engagement with the work
    • B21D43/05—Advancing work in relation to the stroke of the die or tool by means in mechanical engagement with the work specially adapted for multi-stage presses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D43/00—Feeding, positioning or storing devices combined with, or arranged in, or specially adapted for use in connection with, apparatus for working or processing sheet metal, metal tubes or metal profiles; Associations therewith of cutting devices
    • B21D43/003—Positioning devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Abstract

서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀 어레이들을 구비하는 불휘발성 메모리 시스템 및 상기 불휘발성 메모리 시스템의 데이터 독출 방법이 개시된다. 본 발명의 제1실시예에 따른 불휘발성 메모리 시스템은 다수의 싱글-레벨 셀(Single-Level Cell ; SLC)들을 포함하는 싱글-레벨 셀 어레이, 및 다수의 멀티-레벨 셀(Multi-Level Cell ; MLC)들을 포함하는 멀티-레벨 셀 어레이를 구비한다. 싱글-레벨 셀 어레이와 멀티-레벨 셀 어레이는 독출 명령을 동시에 수신하여 동시에 독출 준비를 시작한다. 싱글-레벨 셀 어레이는 멀티-레벨 셀 어레이보다 데이터를 먼저 독출하기 시작할 수 있다. 멀티-레벨 셀 어레이는, 싱글-레벨 셀 어레이가 데이터를 모두 독출한 다음에, 데이터를 독출하기 시작할 수 있다.

Description

서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀 어레이들을 구비하는 불휘발성 메모리 시스템 및 상기 불휘발성 메모리 시스템의 데이터 독출 방법{Non-volatile memory system including a plurality of memory cell arrays having different read stand-by time and data read method of the Non-volatile memory system}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 불휘발성 메모리 셀의 구조와 동작을 설명하는 도면이다.
도 2는 불휘발성 멀티 레벨 셀의 동작을 설명하는 도면이다.
도 3은 본 발명의 제1실시예에 따른 불휘발성 메모리 시스템을 나타내는 블록도이다.
도 4는 본 발명의 제2실시예에 따른 불휘발성 메모리 시스템을 나타내는 블록도이다.
도 5는 도 4 및 도 5의 불휘발성 메모리 시스템의 동작을 나타내는 타이밍도이다.
본 발명은 불휘발성 메모리 시스템에 관한 것으로써, 특히 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀 어레이들을 구비하는 불휘발성 메모리 시스템 및 상기 불휘발성 메모리 시스템의 데이터 독출 방법에 관한 것이다.
전기적으로 소거 및 프로그램이 가능한 불휘발성 메모리 장치는 전원이 공급되지 않는 상태에서도 데이터를 보존할 수 있는 특징을 가지고 있으며, 대표적인 것으로 플래시 메모리가 있다.
플래시 메모리를 구성하는 메모리 셀들은 제어 게이트, 플로팅 게이트, 소스, 및 드레인을 구비하는 셀 트랜지스터로 구성된다. 플래시 메모리의 셀 트랜지스터는 F-N 터널링 메커니즘에 의해서 프로그램 되거나 소거된다.
셀 트랜지스터의 소거 동작은 셀 트랜지스터의 제어 게이트에 접지 전압을 인가하고, 반도체 기판(또는 벌크)에 전원 전압보다 높은 고전압을 인가함으로써 수행된다. 이러한 소거 바이어스 조건에 따르면, 플로팅 게이트와 벌크 사이의 큰 전압 차에 의해 이들 사이에 강한 전계가 형성되며, 그 결과 부유 게이트에 존재하는 전자들은 F-N 터널링 효과에 의해서 벌크로 방출된다. 이 때, 소거된 셀 트랜지스터의 임계 전압은 음의 방향으로 이동된다.
셀 트랜지스터의 프로그램 동작은 제어 게이트에 전원 전압보다 높은 고전압을 인가하고, 드레인 및 벌크에 접지 전압을 인가함으로써 이루어진다. 이러한 바이어스 조건 하에서, 전자들이 F-N 터널링 효과에 의해서 셀 트랜지스터의 플로팅 게이트에 주입된다. 이 때 프로그램 된 셀 트랜지스터의 임계 전압은 양의 방향으 로 이동된다.
도 1은 불휘발성 메모리 장치에 포함되는 메모리 셀의 구조와 동작을 설명하는 도면이다.
도 1에는, 불휘발성 메모리 장치에 포함되는 메모리 셀의 플로팅 게이트(FG)에 전자가 주입된 모습이 도시되어 있다. 플로팅 게이트(FG)에 전자가 주입된 상태를 프로그램(program) 상태라고 하고, 플로팅 게이트(FG)에 전자가 없어진 상태를 소거(erase) 상태라고 한다. 프로그램 상태의 임계 전압은 0보다 크고, 소거 상태의 임계 전압은 0보다 작다.
최근에는 플래시 메모리의 집적도를 더욱 향상시키기 위해서 한 개의 메모리 셀에 복수의 데이터를 저장하는 멀티-레벨 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 멀티-레벨 플래시 메모리의 메모리 셀에는 2비트 이상의 멀티-비트가 저장될 수 있다. 이렇게 멀티-비트를 저장하는 메모리 셀을 멀티-레벨 셀(multi-level cell)이라 하고, 이에 대해 단일-비트를 저장하는 메모리 셀을 단일-레벨 셀(single-level cell)이라 한다. 멀티-레벨 셀은 멀티-비트를 저장하므로, 2개 이상의 임계 전압 분포를 가지며 이에 대응되는 2개 이상의 데이터 저장 상태를 갖는다. 이하에서는 멀티-레벨 플래시 메모리의 메모리 셀에 2비트의 데이터가 저장되는 예가 설명된다. 그러나, 멀티-레벨 플래시 메모리의 메모리 셀에는 3비트 이상의 데이터가 멀티-레벨 셀에 저장될 수도 있다.
2비트를 저장하는 멀티-레벨 셀은 4개의 데이터 저장 상태, 즉 11, 01, 10, 00 을 가질 수 있다. 예를 들어, 11은 소거된 상태이고, 01, 10, 및 00은 프로그램 된 상태를 나타낼 수 있다.
4개의 데이터 저장 상태의 분포는 멀티-레벨 셀의 임계 전압 분포들에 대응된다. 예를 들어, 멀티-레벨 셀의 임계 전압 분포들이 각각 VTH1~VTH2, VTH3~VTH4, VTH5~VTH6, VTH7~VTH8 이라 가정하면, 데이터 저장상태 11, 01, 10, 00 은 각각 VTH1~VTH2, VTH3~VTH4, VTH5~VTH6, VTH7~VTH8 에 대응된다. 즉, 멀티-레벨 셀의 임계 전압이 4가지 임계 전압 분포들 중 어느 하나에 대응되면, 11, 01, 10, 00 중 해당하는 2비트의 데이터가 멀티-레벨 셀에 저장된다.
도 2는 불휘발성 메모리 장치에 포함되는 멀티 레벨 셀의 동작을 설명하는 도면이다.
도 2에는, 멀티 레벨 셀의 플로팅 게이트(FG)에 전자가 없는 소거 상태, 플로팅 게이트(FG)에 전자가 일부 주입된 제1 프로그램 상태, 플로팅 게이트(FG)에 전자가 더 많이 주입된 제2 프로그램 상태 및 플로팅 게이트(FG)에 전자가 가장 많이 주입된 제3 프로그램 상태가 도시되어 있다. 소거 상태, 제1 프로그램 상태, 제2 프로그램 상태 및 제3 프로그램 상태로 갈수록, 임계 전압 분포들의 임계 전압이 점점 커진다.
최근에는 하나의 불휘발성 메모리 시스템에 다수의 싱글-레벨 셀들(Single-Level Cell ; SLC)과 다수의 멀티-레벨 셀들(Multi-Level Cell ; MLC)이 함께 포함되는 경우가 있다. 멀티-레벨 셀은 싱글 레벨 셀에 비하여, 독출 명령을 수신한 다음 데이터를 독출하는 데 걸리는 시간을 2배 이상 필요로 하는 것이 보통이다.
한편, 일반적인 메모리 시스템에서는, 하나의 셀 어레이가 독출 명령을 수신 하고 데이터를 독출한 다음에, 다른 셀 어레이가 독출 명령을 수신하고 데이터를 독출한다. 그러므로, 싱글-레벨 셀과 멀티-레벨 셀 어레이를 함께 포함하는 불휘발성 메모리 시스템에서는, 싱글 레벨 셀의 데이터가 독출된 다음에 멀티 레벨 셀이 독출 명령을 수신하여 독출 동작을 시작한다. 그러므로, 일반적인 불휘발성 메모리 시스템에서는, 전체 독출 시간이 길어지는 문제가 생긴다.
본 발명이 이루고자 하는 기술적 과제는 독출 명령을 동시에 수신하고 독출 준비를 동시에 시작한 다음에 독출 대기 시간이 짧은 메모리 셀 어레이부터 데이터를 독출하기 시작하는 불휘발성 메모리 시스템을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 로우 어드레스들을 공유하는 복수개의 메모리 셀 어레이들을 구비하는 불휘발성 메모리 시스템을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 독출 명령을 동시에 수신하고 독출 준비를 동시에 시작한 다음에 독출 대기 시간이 짧은 메모리 셀 어레이부터 데이터를 독출하기 시작하는 불휘발성 메모리 시스템의 데이터 독출 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 제1실시예에 따른 불휘발성 메모리 시스템은 다수의 싱글-레벨 셀(Single-Level Cell ; SLC)들을 포함하는 싱글-레벨 셀 어레이, 및 다수의 멀티-레벨 셀(Multi-Level Cell ; MLC)들을 포함하는 멀티-레벨 셀 어레이를 구비한다. 싱글-레벨 셀 어레이와 멀티-레벨 셀 어레이는 독출 명령을 동시에 수신하여 동시에 독출 준비를 시작한다. 싱글-레벨 셀 어레이는 멀티-레벨 셀 어레이보다 데이터를 먼저 독출하기 시작할 수 있다. 멀티-레벨 셀 어레이는, 싱글-레벨 셀 어레이가 데이터를 모두 독출한 다음에, 데이터를 독출하기 시작할 수 있다.
싱글-레벨 셀 어레이는, 독출 명령을 수신하고부터 싱글-레벨 셀의 독출 대기 시간이 경과한 다음에, 데이터를 독출하기 시작할 수 있다. 멀티-레벨 셀 어레이는, 독출 명령을 수신하고부터 멀티-레벨 셀의 독출 대기 시간이 경과하고, 상기 싱글-레벨 셀 어레이가 데이터를 모두 독출한 다음에, 데이터를 독출하기 시작할 수 있다.
본 발명의 제2실시예에 따른 불휘발성 메모리 시스템은 다수의 싱글-레벨 셀(Single-Level Cell ; SLC)들을 포함하는 싱글-레벨 셀 어레이; 및 다수의 멀티-레벨 셀(Multi-Level Cell ; MLC)들을 포함하는 멀티-레벨 셀 어레이를 구비한다. 상기 멀티-레벨 셀 어레이와 상기 싱글-레벨 셀 어레이는, 로우 어드레스들을 공유한다.
상기 멀티-레벨 셀 어레이의 칼럼들은, 상기 싱글-레벨 셀 어레이의 칼럼들과 서로 다른 칼럼 어드레스들을 가질 수 있다. 상기 멀티-레벨 셀 어레이의 칼럼들은, 상기 싱글-레벨 셀 어레이의 칼럼들과 서로 연속되는 칼럼 어드레스들을 가질 수 있다. 본 발명의 제2실시예에 따른 불휘발성 메모리 시스템은 상기 싱글-레벨 셀 어레이의 마지막 칼럼 어드레스가 지시하는 데이터를 독출한 다음에, 상기 멀티-레벨 셀 어레이의 첫 번째 칼럼 어드레스가 지시하는 데이터를 독출할 수 있다.
본 발명에 따른 불휘발성 메모리 시스템의 데이터 독출 방법은, 다수의 싱글-레벨 셀(Single-Level Cell ; SLC)들을 포함하는 싱글-레벨 셀 어레이, 및 다수의 멀티-레벨 셀(Multi-Level Cell ; MLC)들을 포함하는 멀티-레벨 셀 어레이를 포함하는 불휘발성 메모리 시스템의 데이터 독출 방법이다. 본 발명에 따른 불휘발성 메모리 시스템의 데이터 독출 방법은, 상기 멀티-레벨 셀 어레이와 상기 싱글-레벨 셀 어레이에 독출 명령을 동시에 인가하는 단계; 상기 싱글-레벨 셀 어레이와 상기 멀티-레벨 셀 어레이가 동시에 독출 준비를 시작하는 단계; 및 상기 싱글-레벨 셀 어레이가 데이터를 독출하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 제1실시예에 따른 불휘발성 메모리 시스템을 나타내는 블록도이다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 불휘발성 메모리 시스템(300)은 다수의 싱글-레벨 셀(Single-Level Cell ; SLC)들을 포함하는 싱글-레벨 셀 어 레이(310), 및 다수의 멀티-레벨 셀(Multi-Level Cell ; MLC)들을 포함하는 멀티-레벨 셀 어레이(320)를 구비한다. 싱글-레벨 셀 어레이(310)와 멀티-레벨 셀 어레이(320)는 독출 명령을 동시에 수신하여 동시에 독출 준비를 시작한다.
싱글-레벨 셀 어레이(310)는 멀티-레벨 셀 어레이(320)보다 데이터를 먼저 독출하기 시작할 수 있다. 멀티-레벨 셀 어레이(320)는, 싱글-레벨 셀 어레이(310)가 데이터를 모두 독출한 다음에, 데이터를 독출하기 시작할 수 있다.
본 발명의 제1실시예에 따른 불휘발성 메모리 시스템(300)에서는, 싱글-레벨 셀 어레이(310)과 멀티-레벨 셀 어레이(320)가 독출 명령을 동시에 수신한 다음에, 병렬적으로 독출 준비를 한다. 그리고, 독출 대기 시간이 짧은 싱글-레벨 셀 어레이(310)의 독출 대기 시간이 경과한 다음에, 싱글-레벨 셀 어레이(310)로부터 데이터 독출을 시작한다. 한편, 싱글-레벨 셀 어레이(310)로부터 데이터가 독출되는 동안에, 독출 대기 시간이 긴 멀티-레벨 셀 어레이(320)의 독출 대기 시간이 경과한다. 그리고, 싱글-레벨 셀 어레이(310)의 데이터 독출이 완료된 다음에, 멀티-레벨 셀 어레이(320)에서 데이터를 독출하기 시작한다. 그에 따라, 전체 독출 대기 시간은 싱글-레벨 셀 어레이(310)의 짧은 독출 대기 시간과 같아진다. 따라서, 전체 독출 시간을 줄일 수 있는 장점이 있다.
싱글-레벨 셀 어레이(310)는, 독출 명령을 수신하고부터 싱글-레벨 셀의 독출 대기 시간이 경과한 다음에, 데이터를 독출하기 시작할 수 있다. 멀티-레벨 셀 어레이(320)는, 독출 명령을 수신하고부터 멀티-레벨 셀의 독출 대기 시간이 경과하고, 싱글-레벨 셀 어레이(310)가 데이터를 모두 독출한 다음에, 데이터를 독출하 기 시작할 수 있다.
다시 도 3을 참조하면, 싱글-레벨 셀 어레이(310)와 멀티-레벨 셀 어레이(320)는 동작에 필요한 다양한 신호들을 동시에 수신할 수 있다. 예를 들어, 하나의 기입 인에이블 신호(nWE)를 동시에 수신할 수 있다.
본 발명의 제1실시예에 따른 불휘발성 메모리 시스템(300)은 복수개의 메모리 셀 어레이들을 구비할 수 있다. 복수개의 메모리 셀 어레이들은, 다수의 메모리 셀들을 각각 포함하며 서로 다른 독출 대기 시간을 가진다. 복수개의 메모리 셀 어레이들은, 독출 명령을 동시에 수신하고, 짧은 독출 대기 시간을 가지는 메모리 셀 어레이부터 데이터를 독출하기 시작할 수 있다. 긴 독출 대기 시간을 가지는 메모리 셀 어레이는, 독출 명령을 수신하고부터 상기 긴 독출 대기 시간이 경과하고, 상기 짧은 독출 대기 시간을 가지는 메모리 셀 어레이가 데이터를 모두 독출한 다음에, 데이터를 독출하기 시작할 수 있다.
도 4는 본 발명의 제2실시예에 따른 불휘발성 메모리 시스템을 나타내는 블록도이다.
도 4를 참조하면, 본 발명의 제2실시예에 따른 불휘발성 메모리 시스템(400)은, 다수의 싱글-레벨 셀(Single-Level Cell ; SLC)들을 포함하는 싱글-레벨 셀 어레이(410), 및 다수의 멀티-레벨 셀(Multi-Level Cell ; MLC)들을 포함하는 멀티-레벨 셀 어레이(420)를 구비한다. 싱글-레벨 셀 어레이(410)와 멀티-레벨 셀 어레이(420)는, 로우 어드레스들(X1~Xn)을 공유한다. 도 4에는 싱글-레벨 셀 어레이(410)의 로우들과 멀티-레벨 셀 어레이(420)의 로우들이 동일한 로우 어드레스 들(X1~Xn)을 공유하는 모습이 도시된다.
멀티-레벨 셀 어레이(420)의 칼럼들은, 싱글-레벨 셀 어레이(410)의 칼럼들과 서로 다른 칼럼 어드레스들을 가질 수 있다. 도 4에는 싱글-레벨 셀 어레이(410)의 칼럼들은 칼럼 어드레스들(Y1~Yk)을 가지고, 멀티-레벨 셀 어레이(420)의 칼럼들은 칼럼 어드레스들(Yk+1~Ym)을 가지는 모습이 도시된다.
멀티-레벨 셀 어레이(420)의 칼럼들은, 싱글-레벨 셀 어레이(410)의 칼럼들과 서로 연속되는 칼럼 어드레스들을 가질 수 있다. 예를 들어, 도 4에 도시된 것처럼, 멀티-레벨 셀 어레이(420)의 첫 번째 칼럼 어드레스(Yk+1)는, 싱글-레벨 셀 어레이(410)의 마지막 칼럼 어드레스(Yk)의 바로 다음 어드레스 일 수 있다. 반대로, 싱글-레벨 셀 어레이(410)의 첫 번째 칼럼 어드레스가, 멀티-레벨 셀 어레이(420)의 마지막 칼럼 어드레스의 바로 다음 어드레스 일 수 있다.
본 발명의 제2실시예에 따른 불휘발성 메모리 시스템(400)은, 싱글-레벨 셀 어레이(410)의 마지막 칼럼 어드레스(Yk)가 지시하는 데이터를 독출한 다음에, 멀티-레벨 셀 어레이(420)의 첫 번째 칼럼 어드레스(Yk+1)가 지시하는 데이터를 독출할 수 있다.
본 발명의 제2실시예에 따른 불휘발성 메모리 시스템(400)의 포인터는, 싱글-레벨 셀 어레이(410)의 마지막 칼럼 어드레스(Yk)를 가리킨 다음에, 멀티-레벨 셀 어레이(420)의 첫 번째 칼럼 어드레스(Yk+1)를 가리킬 수 있다.
본 발명의 제2실시예에 따른 불휘발성 메모리 시스템(400)은 복수개의 메모리 셀 어레이들을 구비할 수 있다. 복수개의 메모리 셀 어레이들은 다수의 메모리 셀들을 각각 포함하며, 독출 명령을 수신하고부터 데이터 독출을 시작할 때까지의 독출 대기 시간이 서로 다를 수 있다. 복수개의 메모리 셀 어레이들은, 로우 어드레스들을 공유한다. 복수개의 메모리 셀 어레이들은, 서로 다른 칼럼 어드레스들을 가질 수 있다. 복수개의 메모리 셀 어레이들은, 서로 연속되는 칼럼 어드레스들을 가질 수 있다.
도 5는 도 4 및 도 5의 불휘발성 메모리 시스템의 동작을 나타내는 타이밍도이다.
도 5를 참조하면, 본 발명에 따른 불휘발성 메모리 시스템(300, 400)은 독출 명령(I/Ox의 30h)을 수신한다. 그 다음, 싱글-레벨 셀 어레이(310, 410)의 짧은 독출 대기 시간(tR_SLC)이 경과한 다음에, 싱글-레벨 셀 어레이(310, 410)의 데이터 독출이 시작된다. 그 다음, 멀티-레벨 셀 어레이(320, 420)의 긴 독출 대기 시간(tR_MLC)이 경과한 다음에, 멀티-레벨 셀 어레이(320, 420)의 데이터 독출이 시작된다. 예를 들어, 도 5의 nRE를 참조하면, 싱글-레벨 셀 어레이(310, 410)의 마지막 칼럼 어드레스(Yk)의 데이터가 독출된 다음에, 멀티-레벨 셀 어레이(320, 420)의 첫 번째 칼럼 어드레스(Yk+1)의 데이터가 독출될 수 있다. 한편, 데이터가 독출되는 구간은 I/Ox의 Data Output으로 표시된다. 데이터가 독출되는 구간(I/Ox의 Data Output)은 싱글-레벨 셀 어레이(310, 410)의 짧은 독출 대기 시간(tR_SLC)이 경과한 다음에 시작되는 것을 알 수 있다.
본 발명에 따른 불휘발성 메모리 시스템의 데이터 독출 방법은, 다수의 싱글-레벨 셀들을 포함하는 싱글-레벨 셀 어레이, 및 다수의 멀티-레벨 셀들을 포함하 는 멀티-레벨 셀 어레이를 포함하는 불휘발성 메모리 시스템의 데이터 독출 방법이다. 본 발명에 따른 데이터 독출 방법은 멀티-레벨 셀 어레이와 싱글-레벨 셀 어레이에 독출 명령을 동시에 인가하는 단계, 싱글-레벨 셀 어레이와 멀티-레벨 셀 어레이가 동시에 독출 준비를 시작하는 단계, 및 싱글-레벨 셀 어레이가 데이터를 독출하는 단계를 구비한다.
본 발명에 따른 불휘발성 메모리 시스템의 데이터 독출 방법은, 상기 싱글-레벨 셀 어레이가 데이터를 독출하는 단계 이후에, 상기 멀티-레벨 셀 어레이가 데이터를 독출하는 단계를 더 구비할 수 있다.
본 발명에 따른 데이터 독출 방법의 동작은 앞서 설명된 본 발명에 따른 불휘발성 메모리 시스템의 동작과 기술적 사상이 동일하며, 본 발명에 따른 불휘발성 메모리 시스템의 동작에 대응된다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명에 따른 데이터 독출 방법의 동작에 대해서 이해할 수 있을 것이므로, 그에 대한 자세한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 불휘발성 메모리 시스템 및 데이터 독출 방법은, 독출 명령을 동시에 수신하고 독출 준비를 동시에 시작한 다음에 독출 대기 시간이 짧은 메모리 셀 어레이부터 데이터를 독출하기 시작한다. 그에 따라, 전체 독출 시간을 줄일 수 있는 장점이 있다.
또한, 본 발명에 따른 불휘발성 메모리 시스템의 메모리 셀 어레이들은 로우 어드레스들을 공유한다. 그에 따라, 하나의 로우 어드레스를 동시에 수신하여 독출 준비를 동시에 시작할 수 있다. 그에 따라, 전체 독출 시간을 줄일 수 있는 장점이 있다.

Claims (18)

  1. 다수의 싱글-레벨 셀(Single-Level Cell ; SLC)들을 포함하는 싱글-레벨 셀 어레이; 및
    다수의 멀티-레벨 셀(Multi-Level Cell ; MLC)들을 포함하는 멀티-레벨 셀 어레이를 구비하고,
    상기 멀티-레벨 셀 어레이와 상기 싱글-레벨 셀 어레이는,
    독출 명령을 동시에 수신하여, 동시에 독출 준비를 시작하고,
    상기 싱글-레벨 셀 어레이는, 상기 독출 명령을 수신하고부터 싱글-레벨 셀의 독출 대기 시간이 경과한 다음에 데이터를 독출하기 시작하고,
    상기 멀티-레벨 셀 어레이는, 상기 독출 명령을 수신하고부터 멀티-레벨 셀의 독출 대기 시간이 경과하고 상기 싱글-레벨 셀 어레이가 데이터를 모두 독출한 다음에 데이터를 독출하기 시작하는 것을 특징으로 하는 불휘발성 메모리 시스템.
  2. 제1항에 있어서, 상기 싱글-레벨 셀 어레이는,
    상기 멀티-레벨 셀 어레이보다 데이터를 먼저 독출하기 시작하는 것을 특징으로 하는 불휘발성 메모리 시스템.
  3. 제2항에 있어서, 상기 멀티-레벨 셀 어레이는,
    상기 싱글-레벨 셀 어레이가 데이터를 모두 독출한 다음에, 데이터를 독출하기 시작하는 것을 특징으로 하는 불휘발성 메모리 시스템.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 다수의 싱글-레벨 셀(Single-Level Cell ; SLC)들을 포함하는 싱글-레벨 셀 어레이; 및
    다수의 멀티-레벨 셀(Multi-Level Cell ; MLC)들을 포함하는 멀티-레벨 셀 어레이를 구비하고,
    상기 멀티-레벨 셀 어레이와 상기 싱글-레벨 셀 어레이는, 로우 어드레스들을 공유하고,
    상기 불휘발성 메모리 시스템의 독출 동작시, 상기 불휘발성 메모리 시스템의 포인터는,
    상기 싱글-레벨 셀 어레이의 마지막 칼럼 어드레스를 가리킨 다음에, 상기 멀티-레벨 셀 어레이의 첫 번째 칼럼 어드레스를 가리키는 것을 특징으로 하는 불휘발성 메모리 시스템.
  8. 제7항에 있어서, 상기 멀티-레벨 셀 어레이의 칼럼들은,
    상기 싱글-레벨 셀 어레이의 칼럼들과 서로 다른 칼럼 어드레스들을 가지는 것을 특징으로 하는 불휘발성 메모리 시스템.
  9. 제8항에 있어서, 상기 멀티-레벨 셀 어레이의 칼럼들은,
    상기 싱글-레벨 셀 어레이의 칼럼들과 서로 연속되는 칼럼 어드레스들을 가지는 것을 특징으로 하는 불휘발성 메모리 시스템.
  10. 제9항에 있어서,
    상기 싱글-레벨 셀 어레이의 마지막 칼럼 어드레스가 지시하는 데이터를 독출한 다음에, 상기 멀티-레벨 셀 어레이의 첫 번째 칼럼 어드레스가 지시하는 데이터를 독출하는 것을 특징으로 하는 불휘발성 메모리 시스템.
  11. 삭제
  12. 다수의 메모리 셀들을 각각 포함하며, 독출 명령을 수신하고부터 데이터 독출을 시작할 때까지의 독출 대기 시간이 서로 다른 복수개의 메모리 셀 어레이들을 구비하고,
    상기 복수개의 메모리 셀 어레이들은,
    로우 어드레스들을 공유하고,
    독출 명령을 동시에 수신하고, 짧은 독출 대기 시간을 가지는 메모리 셀 어레이부터 데이터를 독출하기 시작하는 것을 특징으로 하는 불휘발성 메모리 시스템.
  13. 제12항에 있어서, 상기 복수개의 메모리 셀 어레이들은,
    서로 다른 칼럼 어드레스들을 가지는 것을 특징으로 하는 불휘발성 메모리 시스템.
  14. 제13항에 있어서, 상기 복수개의 메모리 셀 어레이들은,
    서로 연속되는 칼럼 어드레스들을 가지는 것을 특징으로 하는 불휘발성 메모리 시스템.
  15. 다수의 싱글-레벨 셀(Single-Level Cell ; SLC)들을 포함하는 싱글-레벨 셀 어레이, 및 다수의 멀티-레벨 셀(Multi-Level Cell ; MLC)들을 포함하는 멀티-레벨 셀 어레이를 포함하는 불휘발성 메모리 시스템의 데이터 독출 방법에 있어서,
    상기 멀티-레벨 셀 어레이와 상기 싱글-레벨 셀 어레이에 독출 명령을 동시에 인가하는 단계;
    상기 싱글-레벨 셀 어레이와 상기 멀티-레벨 셀 어레이가 동시에 독출 준비를 시작하는 단계;
    상기 싱글-레벨 셀 어레이가 데이터를 독출하는 단계; 및
    상기 멀티-레벨 셀 어레이가 데이터를 독출하는 단계를 구비하고,
    상기 싱글-레벨 셀 어레이가 데이터를 독출하는 단계는, 독출 명령을 수신하고부터 싱글-레벨 셀의 독출 대기 시간이 경과한 다음에, 데이터를 독출하기 시작하고,
    상기 멀티-레벨 셀 어레이가 데이터를 독출하는 단계는, 독출 명령을 수신하고부터 멀티-레벨 셀의 독출 대기 시간이 경과하고, 상기 싱글-레벨 셀 어레이가 데이터를 모두 독출한 다음에, 데이터를 독출하기 시작하는 것을 특징으로 하는 불휘발성 메모리 시스템의 데이터 독출 방법.
  16. 삭제
  17. 삭제
  18. 제12항에 있어서, 상기 긴 독출 대기 시간을 가지는 메모리 셀 어레이는,
    독출 명령을 수신하고부터 상기 긴 독출 대기 시간이 경과하고, 상기 짧은 독출 대기 시간을 가지는 메모리 셀 어레이가 데이터를 모두 독출한 다음에, 데이터를 독출하기 시작하는 것을 특징으로 하는 불휘발성 메모리 시스템.
KR1020070007247A 2007-01-23 2007-01-23 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법 KR100855972B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070007247A KR100855972B1 (ko) 2007-01-23 2007-01-23 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법
US12/018,300 US7957186B2 (en) 2007-01-23 2008-01-23 Non-volatile memory system and data read method of non-volatile memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007247A KR100855972B1 (ko) 2007-01-23 2007-01-23 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법

Publications (2)

Publication Number Publication Date
KR20080069480A KR20080069480A (ko) 2008-07-28
KR100855972B1 true KR100855972B1 (ko) 2008-09-02

Family

ID=39641040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007247A KR100855972B1 (ko) 2007-01-23 2007-01-23 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법

Country Status (2)

Country Link
US (1) US7957186B2 (ko)
KR (1) KR100855972B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200841343A (en) * 2007-04-02 2008-10-16 Apacer Technology Inc A data storage device consisting of NAND (Not-AND) flash memory and its data storing method
CN101867313B (zh) * 2010-06-21 2012-07-25 清华大学 一种级联型换流器
KR101293223B1 (ko) 2011-04-01 2013-08-05 (주)아토솔루션 비휘발성 메모리 소자, 전자제어 시스템, 및 비휘발성 메모리 소자의 동작방법
US9830108B2 (en) * 2015-10-12 2017-11-28 Sandisk Technologies Llc Write redirect
KR102369402B1 (ko) * 2017-09-20 2022-03-02 삼성전자주식회사 스토리지 장치, 이의 동작 방법 및 스토리지 장치를 포함하는 스토리지 시스템
KR20200142219A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 전자 장치 및 그의 저장 공간 이용 방법
KR102645786B1 (ko) * 2019-07-08 2024-03-12 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20220406388A1 (en) * 2021-06-16 2022-12-22 Micron Technology, Inc. Setting switching for single-level cells

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013057A (ko) * 1997-07-31 1999-02-25 윤종용 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
KR19990079926A (ko) * 1998-04-10 1999-11-05 윤종용 리던던트 필드 어레이를 가지는 불휘발성 반도체 메모리 장치및 그것의 독출 방법
JP2003022687A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体記憶装置
KR20060030172A (ko) * 2004-10-05 2006-04-10 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드
KR20060079745A (ko) * 2005-01-03 2006-07-06 삼성전자주식회사 독출 시간을 단축시킬 수 있는 플래시 메모리 장치 및 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH083956B2 (ja) * 1986-09-18 1996-01-17 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
US7333364B2 (en) * 2000-01-06 2008-02-19 Super Talent Electronics, Inc. Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory
JP2005092923A (ja) * 2003-09-12 2005-04-07 Renesas Technology Corp 半導体記憶装置
KR100626371B1 (ko) 2004-03-30 2006-09-20 삼성전자주식회사 캐쉬 읽기 동작을 수행하는 비휘발성 메모리 장치, 그것을포함한 메모리 시스템, 그리고 캐쉬 읽기 방법
KR100666174B1 (ko) * 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
US7366013B2 (en) * 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
KR100763353B1 (ko) * 2006-04-26 2007-10-04 삼성전자주식회사 인접하는 메모리셀과의 커플링 노이즈를 저감시키는불휘발성 반도체 메모리 장치
US7518914B2 (en) * 2006-08-07 2009-04-14 Micron Technology, Inc. Non-volatile memory device with both single and multiple level cells
US7474560B2 (en) * 2006-08-21 2009-01-06 Micron Technology, Inc. Non-volatile memory with both single and multiple level cells
KR100909968B1 (ko) * 2007-06-12 2009-07-29 삼성전자주식회사 구동방식을 개선한 입체 구조의 플래시 메모리 장치 및 그구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013057A (ko) * 1997-07-31 1999-02-25 윤종용 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
KR19990079926A (ko) * 1998-04-10 1999-11-05 윤종용 리던던트 필드 어레이를 가지는 불휘발성 반도체 메모리 장치및 그것의 독출 방법
JP2003022687A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体記憶装置
KR20060030172A (ko) * 2004-10-05 2006-04-10 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드
KR20060079745A (ko) * 2005-01-03 2006-07-06 삼성전자주식회사 독출 시간을 단축시킬 수 있는 플래시 메모리 장치 및 방법

Also Published As

Publication number Publication date
US7957186B2 (en) 2011-06-07
US20080175058A1 (en) 2008-07-24
KR20080069480A (ko) 2008-07-28

Similar Documents

Publication Publication Date Title
KR100771882B1 (ko) 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
KR100855972B1 (ko) 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법
US7916534B2 (en) Semiconductor memory device
US8705293B2 (en) Compact sense amplifier for non-volatile memory suitable for quick pass write
US20170337981A1 (en) Non-volatile memory devices and methods of operating the same
US7672170B2 (en) Flash memory device and program method thereof
US8385123B2 (en) Programming to mitigate memory cell performance differences
US11404125B2 (en) Memory cell programming applying a programming pulse having different voltage levels
US8144521B2 (en) Method of operating nonvolatile memory device
US7911842B2 (en) Memory cell programming method and semiconductor device for simultaneously programming a plurality of memory block groups
US10176880B1 (en) Selective body reset operation for three dimensional (3D) NAND memory
US8630120B2 (en) Compact sense amplifier for non-volatile memory
US9378823B2 (en) Programming a memory cell to a voltage to indicate a data value and after a relaxation time programming the memory cell to a second voltage to indicate the data value
US20150348621A1 (en) Nonvolatile semiconductor memory device and read method thereof
US20170200502A1 (en) Nonvolatile memory device and a method of reading the same
US8295098B2 (en) Local sensing in a memory device
US8139421B2 (en) Erase degradation reduction in non-volatile memory
US20120140572A1 (en) Semiconductor memory device and method of operating the same
US20050254305A1 (en) Non-volatile memory dynamic operations
KR101194840B1 (ko) 메모리 셀 프로그래밍 방법 및 반도체 메모리 장치
US20240038316A1 (en) Program refresh with gate-induced drain leakage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee