CN115810388A - 存储器的检测方法及检测装置 - Google Patents

存储器的检测方法及检测装置 Download PDF

Info

Publication number
CN115810388A
CN115810388A CN202111085389.0A CN202111085389A CN115810388A CN 115810388 A CN115810388 A CN 115810388A CN 202111085389 A CN202111085389 A CN 202111085389A CN 115810388 A CN115810388 A CN 115810388A
Authority
CN
China
Prior art keywords
memory
temperature
tested
fuse
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111085389.0A
Other languages
English (en)
Inventor
骆晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111085389.0A priority Critical patent/CN115810388A/zh
Priority to US17/843,588 priority patent/US20230084435A1/en
Publication of CN115810388A publication Critical patent/CN115810388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本申请涉及一种存储器的检测方法及检测装置。所述存储器的检测方法包括如下步骤：写入数据至待测存储器，所述待测存储器包括存储单元、冗余单元和熔丝，所述熔丝用于采用所述冗余单元替换所述存储单元；调整所述待测存储器的温度，并在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据；判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷。本申请测试方法简单，无需增加额外的测试步骤，也无需增加额外的测试时间，能够高效的筛选出有缺陷的熔丝，降低了客户端失效的概率。

Description

存储器的检测方法及检测装置
技术领域
本申请涉及集成电路技术领域，尤其涉及一种存储器的检测方法及检测装置。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
在动态随机存储器中，广泛采用熔丝对存储阵列中失效的存储单元进行修补，从而提升产品的良率，降低生产成本。然而，熔丝电路的增加本身也对动态随机存储器产品的测试提出了额外的要求。当前并没有有效的方法来检测熔丝的性能，从而为存储器产品市场端的应用埋下了质量隐患。
因此，如何简化熔丝缺陷的检测操作，高效的筛选出有缺陷的熔丝，提高存储器的良率，是当前亟待解决的技术问题。
发明内容
本申请一些实施例提供的一种存储器的检测方法及检测装置，用于简化熔丝缺陷的检测操作，高效的筛选出有缺陷的熔丝，以提高存储器的良率。
根据一些实施例，本申请提供了一种存储器的检测方法，包括如下步骤：
写入数据至待测存储器，所述待测存储器包括失效的存储单元、熔丝、以及通过所述熔丝替换失效的所述存储单元的冗余单元；
调整所述待测存储器的温度，并在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据；
判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷。
在一些实施例中，所述待测存储器包括多个所述存储单元，且多个所述存储单元排布成存储阵列，所述存储阵列中至少包括一个通过所述熔丝被所述冗余单元替换的失效的所述存储单元；写入数据至待测存储器的具体步骤包括：
写入数据至待测存储器至所述存储阵列写满。
在一些实施例中，调整所述待测存储器的温度的具体步骤包括：
持续升高所述待测存储器的温度。
在一些实施例中，在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度升高的过程中重复执行如下步骤：
刷新所述存储阵列；
录入所述熔丝的状态。
在一些实施例中，在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度升高的过程中，每隔第一预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度升高的过程中，每隔第一预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据的具体步骤包括：
判断所述待测存储器的温度是否稳定在第一子预设温度，若是，则读取所述存储阵列中的数据。
在一些实施例中，第一子预设温度为30℃～120℃。
在一些实施例中，在确定所述待测存储器的温度稳定在第一子预设温度并读取了所述存储阵列中的数据之后，还包括如下步骤：
持续降低所述待测存储器的温度，并在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
判断所述待测存储器的温度是否稳定在第二子预设温度，若是，则读取所述存储阵列中的数据，所述第二子预设温度低于所述第一子预设温度。
在一些实施例中，所述第二子预设温度为10℃～-30℃。
在一些实施例中，降低所述待测存储器的温度之前，还包括如下步骤：
保持所述第一子预设温度一预设时间。
在一些实施例中，在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度降低的过程中，每隔第二预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度降低的过程中，每隔第二预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷的具体步骤包括：
判断在所述第一子预设温度下读取的所述存储阵列中的数据与在所述第二子预设温度下读取的所述存储阵列中的数据是否均准确，若否，则确定所述熔丝存在缺陷。
在一些实施例中，降低所述待测存储器的温度的降温速率小于升高所述待测存储器的温度的升温速率。
在一些实施例中，所述存储器为DRAM存储器，所述熔丝为电可编程熔丝。
根据另一些实施例，本申请还提供了一种存储器的检测装置，包括：
写入电路，用于写入数据至待测存储器，所述待测存储器包括失效的存储单元、熔丝、以及通过所述熔丝替换失效的所述存储单元的冗余单元；
温度调整器，用于调整所述待测存储器的温度；
处理器，用于在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
读取电路，用于判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据；
控制器，用于判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷。
在一些实施例中，所述待测存储器包括多个所述存储单元，且多个所述存储单元排布成存储阵列，所述存储阵列中至少包括一个通过所述熔丝被所述冗余单元替换的失效的所述存储单元；
所述写入电路用于写入数据至待测存储器至所述存储阵列写满。
在一些实施例中，所述温度调整器用于持续升高所述待测存储器的温度。
在一些实施例中，所述处理器用于在所述待测存储器的温度升高的过程中重复执行如下步骤：
刷新所述存储阵列；
录入所述熔丝的状态。
在一些实施例中，所述处理器用于在所述待测存储器的温度升高的过程中，每隔第一预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，所述处理器用于在所述待测存储器的温度升高的过程中，每隔第一预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，所述读取电路用于判断所述待测存储器的温度是否稳定在第一子预设温度，若是，则读取所述存储阵列中的数据。
在一些实施例中，所述温度调整器还用于在确定所述待测存储器的温度稳定在第一子预设温度并读取了所述存储阵列中的数据之后，持续降低所述待测存储器的温度；
所述处理器还用于在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
所述读取电路还用于判断所述待测存储器的温度是否稳定在第二子预设温度，若是，则读取所述存储阵列中的数据，所述第二子预设温度低于所述第一子预设温度。
在一些实施例中，所述处理器还用于在所述待测存储器的温度降低的过程中，每隔第二预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，所述处理器还用于在所述待测存储器的温度降低的过程中，每隔第二预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，所述控制器用于判断在所述第一子预设温度下读取的所述存储阵列中的数据与在所述第二子预设温度下读取的所述存储阵列中的数据是否均准确，若否，则确定所述熔丝存在缺陷。
在一些实施例中，所述存储器为DRAM存储器，所述熔丝为电可编程熔丝。
本申请一些实施例提供的存储器的检测方法及检测装置，通过调整所述待测存储器的温度，并在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态，如果在温度改变的过程中有发生熔丝状态变化的过程，会发生刷新到错误阵列的情况，从而导致最终读取的数据错误。本申请一些实施例中提供的存储器的检测方法及检测装置，测试方法简单，无需增加额外的测试步骤，也无需增加额外的测试时间，能够高效的筛选出有缺陷的熔丝，降低了客户端失效的概率，提高了存储器的良率。
附图说明
附图1是本申请具体实施方式中存储器的检测方法流程图；
附图2是本申请具体实施方式中温度随时间的变化示意图；
附图3是本申请具体实施方式中冗余单元替换存储单元后存储阵列的示意图；
附图4是本申请具体实施方式中存储器的检测装置结构框图。
具体实施方式
下面结合附图对本申请提供的存储器的检测方法及检测装置的具体实施方式做详细说明。
本具体实施方式提供了一种存储器的检测方法，附图1是本申请具体实施方式中存储器的检测方法流程图。如图1所示，所述存储器的检测方法，包括如下步骤：
步骤S11，写入数据至待测存储器，所述待测存储器包括失效的存储单元、熔丝、以及通过所述熔丝替换失效的所述存储单元的冗余单元。
在一些实施例中，所述待测存储器包括多个所述存储单元，且多个所述存储单元排布成存储阵列，所述存储阵列中至少包括一个通过所述熔丝被所述冗余单元替换的失效的所述存储单元；写入数据至待测存储器的具体步骤包括：
写入数据至待测存储器至所述存储阵列写满。
在一些实施例中，所述存储器为DRAM存储器，所述熔丝为电可编程熔丝(E-fuse)。以下以所述熔丝为电可编程熔丝为例进行说明。所述电熔丝包括阴极、阳极和熔丝链，所述熔丝链一端连接所述阴极、另一端连接所述阳极，所述电可编程容易可以在电迁移的作用下发生熔断。
附图3是本申请具体实施方式中冗余单元替换存储单元后存储阵列的示意图。如图3所示，所述待测存储器中包括存储阵列、以及位于所述存储阵列外部的第一冗余行R1和第二冗余行R2，所述存储阵列中包括呈阵列排布的多个所述存储单元30，所述一冗余行R1和所述第二冗余行R2中均包括多个所述冗余单元31。举例来说，当所述存储阵列中第0行和第2行的所述存储单元30发生故障(即失效)时，可以通过熔断所述熔丝，来使得所述第一冗余行R1替换所述存储阵列中的所述第0行，并使得所述第二冗余行R2替换所述存储阵列中的所述第2行，实现对所述存储阵列的修补。
本具体实施方式在采用所述冗余单元对所述待测存储器中失效的所述存储单元进行替换之后，再在所述待测存储器的整个存储空间写满数据，即所述待测存储器的所有所述存储单元以及已替换发生故障的所述存储单元的冗余单元中均写满数据。
步骤S12，调整所述待测存储器的温度，并在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态。
在一些实施例中，调整所述待测存储器的温度的具体步骤包括：
持续升高所述待测存储器的温度。
在一些实施例中，在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度升高的过程中重复执行如下步骤：
刷新所述存储阵列；
录入所述熔丝的状态。
附图2是本申请具体实施方式中温度随时间的变化示意图。具体来说，在如图2所示的第一阶段P1中，通过对承载所述待测存储器的测试机台升温，使得所述待测存储器的温度持续升高。在所述待测存储器温度升高的过程中(即在所述第一阶段P1中)，可以根据JEDEC(电子器件工程联合会)规格对所述存储阵列进行刷新操作，并在相邻的两次刷新操作之间插入将对所述熔丝的状态重新录入到所述待测存储器的寄存器中的操作。所述刷新操作和所述熔丝的状态重新录入的操作在所述待测存储器温度升高的过程中循环交替进行。
在一些实施例中，在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度升高的过程中，每隔第一预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
具体来说，在所述待测存储器升温的过程中，可以按照等时间间隔的方式对所述待测存储器进行刷新操作和重新录入所述熔丝的状态的操作，以便于控制执行所述刷新操作和重新录入所述熔丝的状态的操作的频率，从而能更加精确、快速定位到发生错误的所述存储单元。其中，所述第一预定时间的具体数值，本领域技术人员可以根据实际需要进行选择，例如可以是30s、1min、2min、或者5min。
在一些实施例中，在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度升高的过程中，每隔第一预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
具体来说，在所述待测存储器升温的过程中，可以按照等温度间隔的方式对所述待测存储器进行刷新操作和重新录入所述熔丝的状态的操作，以便于准确的获知导致所述熔丝的状态发生变化的温度，即准确的获知导致所述熔丝出现异常的温度。其中，所述第一预定温度间隔的具体数值，本领域技术人员可以根据实际需要进行选择，例如可以是1℃、2℃、5℃或者10℃。
步骤S13，判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据。
步骤S14，判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷。
在一些实施例中，判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据的具体步骤包括：
判断所述待测存储器的温度是否稳定在第一子预设温度，若是，则读取所述存储阵列中的数据。
具体来说，在所述待测存储器的温度稳定在所述第一子预设温度(例如所述待测存储器达到图2中的第二阶段P2)之后，再读取所述待测存储器的所述存储阵列中的数据。所述待测存储器温度的变化会导致所述熔丝的状态的变化，例如在所述待测存储器的温度在阈值温度范围内时，所述熔丝表现为不断的状态；而当所述待测存储器的温度达到阈值温度时，所述熔丝由于缺陷的存在而由不断的状态变化为烧断的状态。由于所述熔丝用于采用所述冗余单元替换所述存储单元，因此，所述熔丝的状态的变化会导致所述冗余单元中读取的数据的错误。基于上述原理，当所述待测存储器中读取的数据出现错误时，则可以确定所述待测存储器中的所述熔丝存在缺陷。
在一些实施例中，第一子预设温度为30℃～120℃。在一示例中，所述第一子预设温度可以为30℃、40℃、50℃、88℃或者100℃。
在一些实施例中，在确定所述待测存储器的温度稳定在第一子预设温度并读取了所述存储阵列中的数据之后，还包括如下步骤：
持续降低所述待测存储器的温度，并在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
判断所述待测存储器的温度是否稳定在第二子预设温度，若是，则读取所述存储阵列中的数据，所述第二子预设温度低于所述第一子预设温度。
在一些实施例中，所述第二子预设温度为10℃～-30℃。在一示例中，所述第一子预设温度可以为10℃、0℃、-10℃、-15℃或者-20℃。
在一些实施例中，降低所述待测存储器的温度之前，还包括如下步骤：
保持所述第一子预设温度一预设时间。
具体来说，为了全面的反映温度的变化(包括高温和低温)对所述待测存储器中所述熔丝的影响，在所述待测存储器通过升温过程达到所述第一子预设温度并稳定一预设时间之后，可以对所述待测存储器进行降温处理，即使得所述待测存储器进入图2中的第三阶段P3。在所述待测存储器温度降低的过程中(即在所述第三阶段P3中)，也可以根据JEDEC规格对所述存储阵列进行刷新操作，并在相邻的两次刷新操作之间插入将对所述熔丝的状态重新录入到所述待测存储器的寄存器中的操作。所述刷新操作和所述熔丝的状态重新录入的操作在所述待测存储器温度降低的过程中循环交替进行。
在一些实施例中，在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度降低的过程中，每隔第二预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
具体来说，在所述待测存储器降温的过程中，可以按照等时间间隔的方式对所述待测存储器进行刷新操作和重新录入所述熔丝的状态的操作，以便于控制执行所述刷新操作和重新录入所述熔丝的状态的操作的频率，从而能更加精确、快速定位到发生错误的所述存储单元。其中，所述第二预定时间可以与所述第一预定时间相同，也可以与所述第一预定时间不同。
在一些实施例中，在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度降低的过程中，每隔第二预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
具体来说，在所述待测存储器降温的过程中，可以按照等温度间隔的方式对所述待测存储器进行刷新操作和重新录入所述熔丝的状态的操作，以便于准确的获知导致所述熔丝的状态发生变化的温度，即准确的获知导致所述熔丝出现异常的温度。其中，所述第二预定温度间隔可以与所述第一预定温度间隔相同，也可以与所述第一预定温度间隔不同。
在一些实施例中，判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷的具体步骤包括：
判断在所述第一子预设温度下读取的所述存储阵列中的数据与在所述第二子预设温度下读取的所述存储阵列中的数据是否均准确，若否，则确定所述熔丝存在缺陷。
具体来说，若在所述第一子预设温度下读取的所述存储阵列中的数据与在所述第二子预设温度下读取的所述存储阵列中的数据均准确，则说明升温过程和降温过程均未造成所述熔丝的状态的变化，即确定所述熔丝不存在缺陷。若在所述第一子预设温度下读取的所述存储阵列中的数据与在所述第二子预设温度下读取的所述存储阵列中的数据中的一者或者两者均不准确，则确定所述熔丝存在缺陷。
在一些实施例中，降低所述待测存储器的温度的降温速率小于升高所述待测存储器的温度的升温速率。以避免所述待测存储器的温度降温过快而对所述待测存储器内部的膜层造成损伤。
本申请还提供了一种存储器的检测装置，附图4是本申请具体实施方式中存储器的检测装置结构框图。本具体实施方式提供的所述存储器的检测装置可以采用如图1-图3所示的所述存储器的检测方法对存储器进行检测。如图4所示，所述存储器的检测装置，包括：
写入电路40，用于写入数据至待测存储器，所述待测存储器包括失效的存储单元、熔丝、以及通过所述熔丝替换失效的所述存储单元的冗余单元；
温度调整器41，用于调整所述待测存储器的温度；
处理器42，用于在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
读取电路43，用于判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据；
控制器44，用于判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷。
其中，所述写入电路40的具体结构本领域技术人员可以根据实际需要进行设置，只要能实现数据的写入即可。所述读取电路43的具体结构本领域技术人员可以根据实际需要进行设置，只要能实现对所述待测存储器的温度是否稳定在预设温度进行判断，且能进行数据的读取即可。
在一些实施例中，所述待测存储器包括多个所述存储单元，且多个所述存储单元排布成存储阵列，所述存储阵列中至少包括一个通过所述熔丝被所述冗余单元替换的失效的所述存储单元；
所述写入电路40用于写入数据至待测存储器至所述存储阵列写满。
在一些实施例中，所述温度调整器41用于持续升高所述待测存储器的温度。
在一些实施例中，所述处理器42用于在所述待测存储器的温度升高的过程中重复执行如下步骤：
刷新所述存储阵列；
录入所述熔丝的状态。
在一些实施例中，所述处理器42用于在所述待测存储器的温度升高的过程中，每隔第一预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，所述处理器42用于在所述待测存储器的温度升高的过程中，每隔第一预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，所述读取电路43用于判断所述待测存储器的温度是否稳定在第一子预设温度，若是，则读取所述存储阵列中的数据。
在一些实施例中，所述温度调整器41还用于在确定所述待测存储器的温度稳定在第一子预设温度并读取了所述存储阵列中的数据之后，持续降低所述待测存储器的温度；
所述处理器42还用于在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
所述读取电路43还用于判断所述待测存储器的温度是否稳定在第二子预设温度，若是，则读取所述存储阵列中的数据，所述第二子预设温度低于所述第一子预设温度。
在一些实施例中，所述处理器42还用于在所述待测存储器的温度降低的过程中，每隔第二预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，所述处理器42还用于在所述待测存储器的温度降低的过程中，每隔第二预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
在一些实施例中，所述控制器44用于判断在所述第一子预设温度下读取的所述存储阵列中的数据与在所述第二子预设温度下读取的所述存储阵列中的数据是否均准确，若否，则确定所述熔丝存在缺陷。
在一些实施例中，所述存储器为DRAM存储器，所述熔丝为电可编程熔丝。
本申请上述具体实施方式提供的存储器的检测方法及检测装置，通过调整所述待测存储器的温度，并在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态，如果在温度改变的过程中有发生熔丝状态变化的过程，会发生刷新到错误阵列的情况，从而导致最终读取的数据错误。本申请一些实施例中提供的存储器的检测方法及检测装置，测试方法简单，无需增加额外的测试步骤，也无需增加额外的测试时间，能够高效的筛选出有缺陷的熔丝，降低了客户端失效的概率，提高了存储器的良率。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (28)

1.一种存储器的检测方法，其特征在于，包括如下步骤：
写入数据至待测存储器，所述待测存储器包括失效的存储单元、熔丝、以及通过所述熔丝替换失效的所述存储单元的冗余单元；
调整所述待测存储器的温度，并在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据；
判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷。
2.根据权利要求1所述的存储器的检测方法，其特征在于，所述待测存储器包括多个所述存储单元，且多个所述存储单元排布成存储阵列，所述存储阵列中至少包括一个通过所述熔丝被所述冗余单元替换的失效的所述存储单元；写入数据至待测存储器的具体步骤包括：
写入数据至待测存储器至所述存储阵列写满。
3.根据权利要求2所述的存储器的检测方法，其特征在于，调整所述待测存储器的温度的具体步骤包括：
持续升高所述待测存储器的温度。
4.根据权利要求3所述的存储器的检测方法，其特征在于，在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度升高的过程中重复执行如下步骤：
刷新所述存储阵列；
录入所述熔丝的状态。
5.根据权利要求3所述的存储器的检测方法，其特征在于，在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度升高的过程中，每隔第一预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
6.根据权利要求3所述的存储器的检测方法，其特征在于，在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度升高的过程中，每隔第一预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
7.根据权利要求3所述的存储器的检测方法，其特征在于，判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据的具体步骤包括：
判断所述待测存储器的温度是否稳定在第一子预设温度，若是，则读取所述存储阵列中的数据。
8.根据权利要求7所述的存储器的检测方法，其特征在于，第一子预设温度为30℃～120℃。
9.根据权利要求7所述的存储器的检测方法，其特征在于，在确定所述待测存储器的温度稳定在第一子预设温度并读取了所述存储阵列中的数据之后，还包括如下步骤：
持续降低所述待测存储器的温度，并在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
判断所述待测存储器的温度是否稳定在第二子预设温度，若是，则读取所述存储阵列中的数据，所述第二子预设温度低于所述第一子预设温度。
10.根据权利要求9所述的存储器的检测方法，其特征在于，所述第二子预设温度为10℃～-30℃。
11.根据权利要求9所述的存储器的检测方法，其特征在于，降低所述待测存储器的温度之前，还包括如下步骤：
保持所述第一子预设温度一预设时间。
12.根据权利要求9所述的存储器的检测方法，其特征在于，在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度降低的过程中，每隔第二预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
13.根据权利要求9所述的存储器的检测方法，其特征在于，在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态的具体步骤包括：
在所述待测存储器的温度降低的过程中，每隔第二预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
14.根据权利要求9所述的存储器的检测方法，其特征在于，判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷的具体步骤包括：
判断在所述第一子预设温度下读取的所述存储阵列中的数据与在所述第二子预设温度下读取的所述存储阵列中的数据是否均准确，若否，则确定所述熔丝存在缺陷。
15.根据权利要求9所述的存储器的检测方法，其特征在于，降低所述待测存储器的温度的降温速率小于升高所述待测存储器的温度的升温速率。
16.根据权利要求1所述的存储器的检测方法，其特征在于，所述存储器为DRAM存储器，所述熔丝为电可编程熔丝。
17.一种存储器的检测装置，其特征在于，包括：
写入电路，用于写入数据至待测存储器，所述待测存储器包括失效的存储单元、熔丝、以及通过所述熔丝替换失效的所述存储单元的冗余单元；
温度调整器，用于调整所述待测存储器的温度；
处理器，用于在所述待测存储器的温度改变的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
读取电路，用于判断所述待测存储器的温度是否稳定在预设温度，若是，则读取所述待测存储器的数据；
控制器，用于判断读取的所述待测存储器的数据是否准确，若否，则确定所述熔丝存在缺陷。
18.根据权利要求17所述的存储器的检测装置，其特征在于，所述待测存储器包括多个所述存储单元，且多个所述存储单元排布成存储阵列，所述存储阵列中至少包括一个通过所述熔丝被所述冗余单元替换的失效的所述存储单元；
所述写入电路用于写入数据至待测存储器至所述存储阵列写满。
19.根据权利要求18所述的存储器的检测装置，其特征在于，所述温度调整器用于持续升高所述待测存储器的温度。
20.根据权利要求19所述的存储器的检测装置，其特征在于，所述处理器用于在所述待测存储器的温度升高的过程中重复执行如下步骤：
刷新所述存储阵列；
录入所述熔丝的状态。
21.根据权利要求19所述的存储器的检测装置，其特征在于，所述处理器用于在所述待测存储器的温度升高的过程中，每隔第一预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
22.根据权利要求19所述的存储器的检测装置，其特征在于，所述处理器用于在所述待测存储器的温度升高的过程中，每隔第一预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
23.根据权利要求19所述的存储器的检测装置，其特征在于，所述读取电路用于判断所述待测存储器的温度是否稳定在第一子预设温度，若是，则读取所述存储阵列中的数据。
24.根据权利要求23所述的存储器的检测装置，其特征在于，所述温度调整器还用于在确定所述待测存储器的温度稳定在第一子预设温度并读取了所述存储阵列中的数据之后，持续降低所述待测存储器的温度；
所述处理器还用于在所述待测存储器的温度降低的过程中重复刷新所述待测存储器、以及重复录入所述熔丝的状态；
所述读取电路还用于判断所述待测存储器的温度是否稳定在第二子预设温度，若是，则读取所述存储阵列中的数据，所述第二子预设温度低于所述第一子预设温度。
25.根据权利要求24所述的存储器的检测装置，其特征在于，所述处理器还用于在所述待测存储器的温度降低的过程中，每隔第二预定时间执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
26.根据权利要求24所述的存储器的检测装置，其特征在于，所述处理器还用于在所述待测存储器的温度降低的过程中，每隔第二预定温度间隔执行一次刷新所述待测存储器、以及录入所述熔丝的状态的步骤。
27.根据权利要求24所述的存储器的检测装置，其特征在于，所述控制器用于判断在所述第一子预设温度下读取的所述存储阵列中的数据与在所述第二子预设温度下读取的所述存储阵列中的数据是否均准确，若否，则确定所述熔丝存在缺陷。
28.根据权利要求17所述的存储器的检测装置，其特征在于，所述存储器为DRAM存储器，所述熔丝为电可编程熔丝。
CN202111085389.0A 2021-09-16 2021-09-16 存储器的检测方法及检测装置 Pending CN115810388A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111085389.0A CN115810388A (zh) 2021-09-16 2021-09-16 存储器的检测方法及检测装置
US17/843,588 US20230084435A1 (en) 2021-09-16 2022-06-17 Method for testing memory and memory testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111085389.0A CN115810388A (zh) 2021-09-16 2021-09-16 存储器的检测方法及检测装置

Publications (1)

Publication Number Publication Date
CN115810388A true CN115810388A (zh) 2023-03-17

Family

ID=85478441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111085389.0A Pending CN115810388A (zh) 2021-09-16 2021-09-16 存储器的检测方法及检测装置

Country Status (2)

Country Link
US (1) US20230084435A1 (zh)
CN (1) CN115810388A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072195A (zh) * 2023-04-06 2023-05-05 长鑫存储技术有限公司 存储器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012107779A1 (de) * 2012-08-23 2014-02-27 Dspace Digital Signal Processing And Control Engineering Gmbh Elektronische Schutzvorrichtung, Verfahren zum Betreiben einer elektronischen Schutzvorrichtung sowie deren Verwendung
JP2019057194A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリシステム、及び不揮発性メモリの制御方法
KR20190040615A (ko) * 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
US11132037B2 (en) * 2018-09-06 2021-09-28 Micron Technology, Inc. Operating temperature management of a memory sub-system
CN111145807B (zh) * 2019-12-10 2021-12-31 深圳市国微电子有限公司 一种3d堆叠存储器的温控自刷新方法及温控自刷新电路
US11404127B1 (en) * 2021-02-11 2022-08-02 Sandisk Technologies Llc Read refresh to improve power on data retention for a non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072195A (zh) * 2023-04-06 2023-05-05 长鑫存储技术有限公司 存储器
CN116072195B (zh) * 2023-04-06 2023-08-18 长鑫存储技术有限公司 存储器

Also Published As

Publication number Publication date
US20230084435A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
JP2005182866A (ja) 半導体試験装置、半導体試験方法、半導体製造方法、ならびに半導体メモリ
KR100760052B1 (ko) 장애 발생 어드레스 저장 방법 및 메모리 장치
US20070091706A1 (en) Memory redundancy programming
JP4591836B2 (ja) 半導体記憶装置及びそのテスト方法
KR20080007806A (ko) Ｅｃｃ엔진을 이용한 병렬 비트 테스트 방법 및 그 장치
CN115810388A (zh) 存储器的检测方法及检测装置
JPH01208795A (ja) 半導体記憶装置
KR20030022074A (ko) 불휘발성 반도체 기억 장치 및 그 불량 구제 방법
US9019786B2 (en) Repair system for repairing defect using E fuses and method of controlling the same
KR20080057385A (ko) 반도체 메모리 장치의 메모리 셀 불량 테스트 방법
CN110739021A (zh) 半导体存储器的测试方法
CN109390029B (zh) 自动修复nor型存储阵列字线故障的方法及装置
US11929136B2 (en) Reference bits test and repair using memory built-in self-test
US11335427B1 (en) Memory test circuit
CN110827878B (zh) 存储器装置
KR100331281B1 (ko) 메모리장치의 리던던시 셀 리페어 회로
CN113517018B (zh) 存储器装置的测试方法
US11594275B2 (en) Method for detecting leakage position in memory and device for detecting leakage position in memory
KR100542694B1 (ko) 반도체 메모리 장치의 불량 셀 리페어 방법
US20230267987A1 (en) Method and apparatus for intensifying current leakage between adjacent memory cells, and method and apparatus for current leakage detection
US11164649B1 (en) Test method for memory device
JP4934656B2 (ja) 半導体記憶装置のテスト方法
TWI724937B (zh) 記憶體測試電路
KR100526876B1 (ko) 반도체 메모리장치의 메모리 셀 테스트 방법
CN115910138A (zh) 一种mram写失效的检测处理方法及检测处理电路、mram

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination