CN110739021A - 半导体存储器的测试方法 - Google Patents

半导体存储器的测试方法 Download PDF

Info

Publication number
CN110739021A
CN110739021A CN201910654147.5A CN201910654147A CN110739021A CN 110739021 A CN110739021 A CN 110739021A CN 201910654147 A CN201910654147 A CN 201910654147A CN 110739021 A CN110739021 A CN 110739021A
Authority
CN
China
Prior art keywords
defective
blocks
memory
threshold
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910654147.5A
Other languages
English (en)
Inventor
冈田敏治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN110739021A publication Critical patent/CN110739021A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及半导体存储器的测试方法。提供了能够一边抑制性能的偏差一边制造半导体存储器的半导体存储器的测试方法。具有：测定多个存储器单元的电气特性的步骤；基于测定值来检测缺陷单元的步骤；将包括规定数以上缺陷单元的存储器块判定为缺陷块的步骤；判定缺陷块的数量是否为第1阈值以上的步骤；在缺陷块的数量为第1阈值以上的情况下将半导体存储器判定为次品的步骤；在判定为第1阈值不足的情况下将缺陷块的数量与第2阈值进行比较的步骤；在判定为缺陷存储器块的数量为第2阈值不足的情况下变更测定条件来重复执行一连串步骤的步骤；以及通过与向其他块的访问不同的方法来管理向缺陷块的访问的步骤。

Description

半导体存储器的测试方法
技术领域
本发明涉及半导体存储器的测试方法。
背景技术
在DRAM（Dynamic Random Access Memory，动态随机存取存储器）等半导体存储器的制造工序中，在该半导体存储器被形成的晶圆的晶圆测试工序中，进行用于判定半导体存储器的好坏的测试（例如，专利文献1）。在这样的测试中，不满足规定的工作条件的存储器单元被检测作为不合格单元。在半导体存储器中，在通常的存储器区域之外设置有冗余区域，在测试中被判定为不合格单元的存储器单元被冗余区域的单元（冗余单元）置换。即，在针对不合格单元的地址而试行访问的情况下，代替该不合格单元而针对冗余单元的地址进行访问。在检测到比冗余单元的数量多的不合格单元的情况下，该半导体存储器被判定为次品。
现有技术文献
专利文献
专利文献1：日本特开2008-108395号公报。
发明内容
发明要解决的课题
从1个晶圆切出的多个芯片经过相同的晶圆测试工序中的测试而制造，因此，针对一定的条件下的工作具有相同的特性。可是，存在针对例如低电压下的工作或低温环境下的工作等比晶圆测试工序的条件严峻的特殊的环境下的工作而在芯片间产生偏差这样的问题点。
本发明鉴于上述问题点而完成，其目的在于，提供能够一边抑制性能的偏差一边制造半导体存储器的半导体存储器的测试方法。
用于解决课题的方案
本发明的半导体存储器的测试方法是判定具有每一个由多个存储器单元构成的多个存储器块的半导体存储器的好坏的测试方法，其特征在于，具有：第1步骤，测定所述多个存储器块的所述多个存储器单元的每一个的电气特性；第2步骤，将所述多个存储器单元之中的、所述电气特性的测定值不满足基准值的存储器单元检测为缺陷单元；第3步骤，将所述多个存储器块之中的、包括规定数以上所述缺陷单元的存储器块判定为缺陷块；第4步骤，判定所述缺陷块的数量是否为第1阈值以上；第5步骤，在判定为所述缺陷块的数量为第1阈值以上的情况下，将所述半导体存储器判定为次品；第6步骤，在判定为所述缺陷块的数量为第1阈值不足的情况下，将所述缺陷块的数量与比所述第1阈值小的第2阈值进行比较；第7步骤，在判定为所述缺陷存储器块的数量为所述第2阈值不足的情况下，针对所述多个存储器单元的每一个，变更所述电气特性的测定中的测定条件，重复执行由所述第1步骤、所述第2步骤、所述第3步骤和所述第6步骤构成的一连串的步骤，直到判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足；以及第8步骤，在所述第6步骤或所述第7步骤中判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足的情况下，通过与向所述缺陷块以外的块的访问不同的方法来管理向所述缺陷块的访问。
此外，本发明的半导体存储器的测试方法是判定具有每一个由多个存储器单元构成的多个存储器块的半导体存储器的好坏的测试方法，其特征在于，具有：第1步骤，测定所述多个存储器块的所述多个存储器单元的每一个的电气特性；第2步骤，将所述多个存储器单元之中的、所述电气特性的测定值不满足基准值的存储器单元检测为缺陷单元；第3步骤，将所述多个存储器块之中的、包括规定数以上所述缺陷单元的存储器块判定为缺陷块；第4步骤，判定所述缺陷块的数量是否为第1阈值以上；第5步骤，在判定为所述缺陷块的数量为第1阈值以上的情况下，将所述半导体存储器判定为次品；第6步骤，在判定为所述缺陷块的数量为第1阈值不足的情况下，将所述缺陷块的数量与比所述第1阈值小的第2阈值进行比较；第7步骤，在判定为所述缺陷存储器块的数量为所述第2阈值不足的情况下，使所述半导体存储器的电源从OFF（关）状态变化为ON（开）状态，基于在所述多个存储器单元的每一个中积累的电荷的变化，新选择缺陷块以使得所述缺陷块的数量达到所述第2阈值；以及第8步骤，在所述第6步骤或所述第7步骤的结果是判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足的情况下，通过与向所述缺陷块以外的块的访问不同的方法来管理向所述缺陷块的访问。
此外，本发明的半导体存储器的测试方法是具有每一个由多个存储器单元构成的多个存储器块、每一个由多个冗余单元构成的多个冗余块、以及具有用于将所述多个冗余块之中的一个与所述多个存储器块之中的一个作为置换对象而对应起来存储的多个熔丝的熔丝块的半导体存储器的测试方法，其特征在于，具有：第1步骤，测定所述多个存储器块的所述多个存储器单元的每一个的电气特性，将所述多个存储器单元之中的、所述电气特性的测定值不满足基准值的存储器单元检测为缺陷单元，将包括规定数以上所述缺陷单元的存储器块判定为缺陷块；第2步骤，判定所述缺陷块的数量是否为第1阈值以上；第3步骤，在判定为所述缺陷块的数量为第1阈值以上的情况下，将所述半导体存储器判定为次品；第4步骤，在判定为所述缺陷块的数量为第1阈值不足的情况下，将所述缺陷块的数量与比所述第1阈值小的第2阈值进行比较；第5步骤，在判定为所述缺陷存储器块的数量为所述第2阈值不足的情况下，针对所述多个存储器单元的每一个，变更所述电气特性的测定中的测定条件，重复执行由所述第1步骤、所述第2步骤和所述第4步骤构成的一连串的步骤，直到判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足；第6步骤，在所述第4步骤或所述第5步骤中判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足的情况下，切断所述熔丝块内的所述熔丝以使得代替向所述缺陷块的访问而访问所述冗余块。
此外，本发明的半导体存储器的测试方法是具有每一个由多个存储器单元构成的多个存储器块、每一个由多个冗余单元构成的多个冗余块、以及具有用于将所述多个冗余块之中的一个与所述多个存储器块之中的一个作为置换对象而对应起来存储的多个熔丝的熔丝块的半导体存储器的测试方法，其特征在于，具有：第1步骤，测定所述多个存储器块的所述多个存储器单元的每一个的电气特性，将所述多个存储器单元之中的、所述电气特性的测定值不满足基准值的存储器单元检测为缺陷单元，将包括规定数以上所述缺陷单元的存储器块判定为缺陷块；第2步骤，判定所述缺陷块的数量是否为第1阈值以上；第3步骤，在判定为所述缺陷块的数量为第1阈值以上的情况下，将所述半导体存储器判定为次品；第4步骤，在判定为所述缺陷块的数量为第1阈值不足的情况下，将所述缺陷块的数量与比所述第1阈值小的第2阈值进行比较；第5步骤，在判定为所述缺陷存储器块的数量为所述第2阈值不足的情况下，使所述半导体存储器的电源从OFF状态变化为ON状态，基于在所述多个存储器单元的每一个中积累的电荷的变化，新选择缺陷块以使得所述缺陷块的数量达到所述第2阈值；以及第6步骤，在所述第4步骤或所述第5步骤中判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足的情况下，切断所述熔丝块内的所述熔丝以使得代替向所述缺陷块的访问而访问所述冗余块。
发明效果
根据本发明的半导体存储器的测试方法，能够一边抑制性能的偏差一边制造半导体存储器。
附图说明
图1是示出本实施例的半导体存储器的结构的框图。
图2A是示出本实施例的存储器单元的结构的图。
图2B是示意性地示出使用冗余区域的情况下的图像的图。
图3是示出实施例1的半导体存储器的测试的处理例程的流程图。
图4是示出实施例2的半导体存储器的测试的处理例程的流程图。
图5是示意性地示出实施例2的测试中的电源OFF/ON的处理时的存储器单元的样子的图。
具体实施方式
在以下，详细地说明本发明的优选的实施例。再有，在以下的各实施例中的说明和所附附图中，对实质上相同或等效的部分标注相同的参照符号。
[实施例1]
图1是示出本实施例的半导体存储器100的结构的框图。半导体存储器100例如由DRAM（Dynamic Random Access Memory）构成。半导体存储器100包括存储器区域10、熔丝11和控制逻辑电路12。
存储器区域10由通常区域A1和冗余区域A2构成。通常区域A1是由成为通常的存储器访问的对象的存储器单元构成的存储器区域。冗余区域A2是包括成为包括通常区域A1内的规定数以上缺陷单元的块（以下，称为缺陷块）的置换对象的冗余块的存储器区域。
熔丝11将缺陷块的地址作为“冗余地址”并与置换目的地的冗余块的地址对应起来进行存储。熔丝11由多个熔丝元件构成，通过熔丝元件的切断来存储冗余地址的信息。
图2A是示意性地示出存储器区域10和熔丝11的结构的图。存储器区域10的通常区域A1和冗余区域A2的每一个由多个单元构成。在本实施例中，向通常区域A1内的单元按每行分配地址。在本实施例的半导体存储器100中，通常区域A1和冗余区域A2具有相同数量的列，按每行进行从通常单元向冗余单元的置换。即，在通常区域A1中，按每行构成缺陷块。此外，在冗余区域A2中，按每行构成冗余块。熔丝11具有与冗余区域A2的各行（即，各冗余块）对应的存储区域。
图2B是示意性地示出在本实施例的半导体存储器中使用冗余区域的情况下的图像的图。在此，将通常区域A1的地址PP、OO、NN和MM的块作为缺陷块，用斜线示出。
在熔丝11中，作为缺陷块的地址的PP、OO、NN和MM被设定为冗余地址并存储。由此，通常区域A1的地址PP、OO、NN和MM的块分别置换为冗余区域A2的第1行、第2行、第3行和第4行的块。
当再次参照图1时，控制逻辑电路12包括用户IF 13、控制部14、存储器单元IF 15和熔丝接口16。
用户IF 13是接受从半导体存储器100的外部向存储器区域10的写入或读出等指令信号的接口部。控制部14根据经由用户IF 13供给的指令信号来进行针对存储器区域10数据的写入或读出等的访问的控制。存储器单元IF 15是根据控制部14的控制来进行向存储器区域10的访问的接口部。
熔丝接口16为了决定控制部14的存储器区域的访问目的地而进行向熔丝11的访问。例如，熔丝接口16为了确认向从用户IF 13指定的存储器区域的访问目的地块是否为与冗余块的置换对象块，而进行向熔丝11的访问。存储器单元IF 15在访问目的地块为与冗余块的置换对象块的情况下对该冗余块进行访问，在不是置换对象块的情况下对从用户IF13指定的存储器区域进行访问。
向熔丝11的置换目的地地址的写入在半导体存储器100的制造时的晶圆测试工序中进行。在晶圆测试工序中，进行用于判定半导体存储器100的好坏的测试。针对这样的测试的处理工序，参照图3的流程图来说明。
首先，针对在晶圆形成的多个芯片的每一个，进行用于检测缺陷单元的不合格判定测试。在不合格判定测试中，测定例如数据的写入时、读出时和刷新时等的各存储器单元的电流特性或电压特性等电气特性（步骤101）。然后，通过判定测定值是否满足基准值来判定存储器单元是否为缺陷单元（步骤102）。然后，将包括规定数以上缺陷单元的存储器块（行）判定为缺陷块（步骤103）。
接着，判定被判定为缺陷块的存储器块的数量是否在能够用冗余区域置换的范围内（步骤104）。例如，判断在通常区域A1中被判定为缺陷块的存储器块的数量是否为冗余区域A2中包括的冗余块的数量以下。
当判定为缺陷块的数量超过能够用冗余区域A2置换的范围时（步骤104：否），将包括该缺陷块的芯片判定为不合格，结束对该芯片的测试。
另一方面，当判定缺陷块的数量未超过能够用冗余区域A2置换的范围时（步骤104：是），判定在该置换中使用的冗余块的数量是否为阈值以上（步骤105）。
当判定所使用的冗余块的数量不为阈值以上时（步骤105：否），新设定测试条件（步骤106），进行不合格判定的再测试（步骤107）。
例如，由于在存储器单元中储存的电荷的自然放电时间按每个存储器单元而不同，所以将向存储器单元再注入电荷的刷新处理的时间间隔设定得较长来作为新的测试条件。由此，将电荷的再注入赶不上自然放电时间的单元新判定为缺陷单元。
此外，DRAM的温度依赖性较大，具有当变为高温时存储元件的自然放电变快的特性，所以将测试环境的温度设定为高温来作为新的测试条件。由此，将电荷的再注入赶不上自然放电时间的单元新判定为缺陷单元。
此外，利用从存储器单元读出的电压按每个存储器单元不同的特性，而降低施加于连接到存储器单元的字线的电压来作为新的测试条件。由此，构成存储器单元的晶体管的栅极电压降低，来自存储器单元的读出电压降低。由此，即使进行利用读出放大器的放大，到不了能够读出的电压的单元也会发生，而新判定为缺陷单元。
此外，利用从存储器单元读出的电压按每个存储器单元不同的特性，而降低构成存储器单元的晶体管的背栅的电压来作为新的测试条件，由此，升高晶体管的阈值电压。由此，读出电压为阈值不足的单元发生，而新判定为缺陷单元。
步骤107中的不合格判定的再测试后，再次回到步骤105，判定所使用的冗余块的数量是否为阈值以上。
当在步骤105中判定为所使用的冗余块的数量为阈值以上时（步骤105：是），将缺陷块的地址作为冗余地址并在熔丝11中设定（步骤108）。然后，将该芯片判定为合格，结束测试。
如以上那样，在本实施例的测试方法中，在晶圆测试工序中，以使得向冗余块的置换进行一定以上的方式，一边变更测试条件一边进行缺陷单元的检测和缺陷块的判定。由此，不满足变更的测试条件下的基准值的存储器块被判定为缺陷块，进行向冗余块的置换。即，针对一定数量以上的存储器块进行向地址的置换，通过与通常的存储器块不同的方法来管理访问。
根据这样的方法，能够制造针对例如高温环境下的工作或字线的施加电压降低的情况下的工作等特殊的环境下的工作而偏差也较少的半导体存储器。
此外，根据这样的方法，进行向冗余块的置换一定以上，因此，熔丝11中的熔丝元件的切断进行一定数量以上。在熔丝元件被切断的情况下，在该切断部分中不流动电流，与熔丝非切断的情况相比，消耗电流较少。因此，熔丝元件的切断之处越多，越能够减少作为半导体存储器100的全体的消耗电流。当考虑作为半导体存储器全体的消耗电流的减少时，可以置换到使用冗余区域全部为止。
此外，通过进行各种严峻的条件下的测试，从而能够制作具有与存储器单元的每一个的偏差对应的最佳性能的半导体存储器。
此外，通过进行条件不同的多个测试来将缺陷块置换为冗余块，从而能够从1个晶圆制作具有各种性能的半导体存储器。
[实施例2]
接着，对本发明的实施例2进行说明。本实施例的测试方法在以下之处与实施例1的测试方法不同，即：代替进行不合格判定的再测试，进行在暂且使半导体存储器100的电源变为OFF后再次变为ON的处理，由此，选择进行向冗余块的置换的缺陷块。
DRAM具有当使电源从OFF变为ON时伴随着作为内部电源的单元板（cell plate）电位的上升而在一部分的存储器单元中积存电荷的特性。该电荷根据各存储器单元的容量而有偏差，因此，如果是向DRAM实际写入数据前的状态，则能够作为每个芯片的随机的数据而读出。
参照图4的流程图来说明本实施例中的测试的处理工序。
首先，针对在晶圆形成的多个芯片的每一个，进行用于检测缺陷单元的不合格判定测试。与实施例1同样，在不合格判定测试中，测定各存储器单元的电流特性或电压特性等电气特性（步骤201），与基准值进行比较，由此，判定存储器单元是否为缺陷单元（步骤202）。然后，将包括规定数以上缺陷单元的存储器块判定为缺陷块（步骤203）。
接着，判定被判定为缺陷块的存储器块的数量是否在能够用冗余区域置换的范围内，即是否为冗余区域A2中包括的冗余块的数量以下（步骤204）。
当判定为缺陷块的数量超过能够用冗余区域A2置换的范围时（步骤204：否），将包括该缺陷块的芯片判定为不合格，结束对该芯片的测试。
另一方面，当判定为缺陷块的数量未超过能够用冗余区域A2置换的范围时（步骤204：是），判定在该置换中使用的冗余块的数量是否为阈值以上（步骤205）。
当判定为所使用的冗余块的数量不为阈值以上时（步骤205：否），在暂且使半导体存储器100的电源变为OFF后，使其从OFF变化为ON（步骤206）。然后，基于存储器单元的电荷的状态的变化来新选择追加为缺陷块的存储器块（步骤207）。
图5是示意性地示出使半导体存储器100的电源从OFF变为ON后的存储器单元的电荷的状态的图。在此，使电荷未从初始值变化的单元为“0”、使电荷发生了变化的单元为“1”来示出。此外，示出了在步骤201～步骤203的不合格判定测试中通常区域A1的地址“WW”的块被判定为缺陷块的状态。
例如，在所使用的冗余块的数量被设定为“4”的情况下，需要选择通常区域A1的地址“WW”的块以外的3处块。于是，将例如电荷从“0”变化为“1”的存储器块选择为冗余区域的置换对象的块。在图5中，地址“XX”、“YY”和“ZZ”被选择为置换对象的块。
当再次参照图4时，在步骤S205中判定所使用的冗余块的数量为阈值以上（步骤205：是）或在步骤207中选择被追加为缺陷块的存储器块时，将缺陷块的地址作为冗余地址并在熔丝11中设定（步骤208）。然后，将该芯片判定为合格，结束测试。
如以上那样，在本实施例的测试方法中，在晶圆测试工序中，以向冗余块的置换进行一定以上的方式，使半导体存储器100的电源从OFF变化为ON，基于各存储器单元的电荷的状态的变化来选择缺陷块。由此，能够在晶圆测试工序的阶段使冗余区域的使用量总是满足设定的条件。
根据本实施例的测试方法，不需要如实施例1那样的变更条件来重复执行不合格判定测试的步骤，因此，能够以简易的处理并且在短时间内进行测试。
此外，在本实施例的测试方法中，与实施例1同样，向冗余块的置换进行一定以上，因此，熔丝11中的熔丝元件的切断进行一定数量以上。因此，抑制在非切断的熔丝元件中流动的电流，因此，熔丝元件的切断之处越多，越能够减少作为半导体存储器100的全体的消耗电流。当考虑作为半导体存储器全体的消耗电流的减少时，可以进行置换直到使用冗余区域全部为止。
再有，本发明不限定于上述实施方式。例如，在上述实施例1中，作为不合格判定测试的再测试中的条件的变更，以分别进行刷新时间间隔的变更、温度的变更、栅极电压的变更和阈值电压的变更的情况为例进行了说明。可是，不限于这些，也可以变更其他的条件来进行不合格判定的再测试。
此外，关于上述实施例1中的测试条件的变更，不限于单独地进行每一个的情况，而能够适当组合。通过组合多个测试条件的变更，从而能够使新判定为缺陷单元的单元高效率地发生，而缩短测试工序。
此外，在上述实施例2中，在晶圆测试工序中进行半导体存储器100的电源的OFF和ON，基于存储器单元的电荷状态来选择追加地置换为冗余块的存储器块。可是，也能够在芯片的完成品的状态下实施这样的处理。
此外，在上述实施例中，说明了半导体存储器100为DRAM的情况，但是，也能够适用于与DRAM同样地使用冗余区域来进行存储器的缺陷部分的置换的其他的存储器。
附图标记的说明
100半导体存储器
10存储器区域
A1通常区域
A2冗余区域
11熔丝
12控制逻辑电路
13用户IF
14控制部
15存储器单元IF
16熔丝接口。

Claims (9)

1.一种半导体存储器的测试方法，其是判定具有每一个由多个存储器单元构成的多个存储器块的半导体存储器的好坏的测试方法，其特征在于，具有：
第1步骤，测定所述多个存储器块的所述多个存储器单元的每一个的电气特性；
第2步骤，将所述多个存储器单元之中的、所述电气特性的测定值不满足基准值的存储器单元检测为缺陷单元；
第3步骤，将所述多个存储器块之中的、包括规定数以上所述缺陷单元的存储器块判定为缺陷块；
第4步骤，判定所述缺陷块的数量是否为第1阈值以上；
第5步骤，在判定为所述缺陷块的数量为第1阈值以上的情况下，将所述半导体存储器判定为次品；
第6步骤，在判定为所述缺陷块的数量为第1阈值不足的情况下，将所述缺陷块的数量与比所述第1阈值小的第2阈值进行比较；
第7步骤，在判定为所述缺陷存储器块的数量为所述第2阈值不足的情况下，针对所述多个存储器单元的每一个，变更所述电气特性的测定中的测定条件，重复执行由所述第1步骤、所述第2步骤、所述第3步骤和所述第6步骤构成的一连串的步骤，直到判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足；以及
第8步骤，在所述第6步骤或所述第7步骤中判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足的情况下，通过与向所述缺陷块以外的块的访问不同的方法来管理向所述缺陷块的访问。
2.根据权利要求1所述的半导体存储器的测试方法，其特征在于，所述电气特性的测定包括从所述多个存储器单元的数据的读出时的读出电压的测定，
所述测定条件的变更包括针对所述多个存储器单元的刷新的时间间隔的变更。
3.根据权利要求1或2所述的半导体存储器的测试方法，其特征在于，所述测定条件的变更包括所述电气特性的测定时的所述多个存储器单元的温度的变更。
4.根据权利要求1至3中任一项所述的半导体存储器的测试方法，其特征在于，所述多个存储器单元的每一个由晶体管构成，
所述测定条件的变更包括施加于所述晶体管的栅极的电压的变更。
5.根据权利要求1至3中任一项所述的半导体存储器的测试方法，其特征在于，所述多个存储器单元的每一个由晶体管构成，
所述测定条件的变更包括所述晶体管的栅极的阈值电压的变更。
6.一种半导体存储器的测试方法，其是判定具有每一个由多个存储器单元构成的多个存储器块的半导体存储器的好坏的测试方法，其特征在于，具有：
第1步骤，测定所述多个存储器块的所述多个存储器单元的每一个的电气特性；
第2步骤，将所述多个存储器单元之中的、所述电气特性的测定值不满足基准值的存储器单元检测为缺陷单元；
第3步骤，将所述多个存储器块之中的、包括规定数以上所述缺陷单元的存储器块判定为缺陷块；
第4步骤，判定所述缺陷块的数量是否为第1阈值以上；
第5步骤，在判定为所述缺陷块的数量为第1阈值以上的情况下，将所述半导体存储器判定为次品；
第6步骤，在判定为所述缺陷块的数量为第1阈值不足的情况下，将所述缺陷块的数量与比所述第1阈值小的第2阈值进行比较；
第7步骤，在判定为所述缺陷存储器块的数量为所述第2阈值不足的情况下，使所述半导体存储器的电源从OFF状态变化为ON状态，基于在所述多个存储器单元的每一个中积累的电荷的变化，新选择缺陷块以使得所述缺陷块的数量达到所述第2阈值；以及
第8步骤，在所述第6步骤或所述第7步骤的结果是判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足的情况下，通过与向所述缺陷块以外的块的访问不同的方法来管理向所述缺陷块的访问。
7.根据权利要求1至6中任一项所述的半导体存储器的测试方法，其特征在于，所述第8步骤中的、针对向所述缺陷块的访问的通过所述不同的方法的管理包括将针对所述缺陷块的地址的访问置换为针对与所述多个存储器块不同的其他的存储器块的地址的访问的处理。
8.一种半导体存储器的测试方法，其是具有每一个由多个存储器单元构成的多个存储器块、每一个由多个冗余单元构成的多个冗余块、以及具有用于将所述多个冗余块之中的一个与所述多个存储器块之中的一个作为置换对象而对应起来存储的多个熔丝的熔丝块的半导体存储器的测试方法，其特征在于，具有：
第1步骤，测定所述多个存储器块的所述多个存储器单元的每一个的电气特性，将所述多个存储器单元之中的、所述电气特性的测定值不满足基准值的存储器单元检测为缺陷单元，将包括规定数以上所述缺陷单元的存储器块判定为缺陷块；
第2步骤，判定所述缺陷块的数量是否为第1阈值以上；
第3步骤，在判定为所述缺陷块的数量为第1阈值以上的情况下，将所述半导体存储器判定为次品；
第4步骤，在判定为所述缺陷块的数量为第1阈值不足的情况下，将所述缺陷块的数量与比所述第1阈值小的第2阈值进行比较；
第5步骤，在判定为所述缺陷存储器块的数量为所述第2阈值不足的情况下，针对所述多个存储器单元的每一个，变更所述电气特性的测定中的测定条件，重复执行由所述第1步骤、所述第2步骤和所述第4步骤构成的一连串的步骤，直到判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足；
第6步骤，在所述第4步骤或所述第5步骤中判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足的情况下，切断所述熔丝块内的所述熔丝以使得代替向所述缺陷块的访问而访问所述冗余块。
9.一种半导体存储器的测试方法，其是具有每一个由多个存储器单元构成的多个存储器块、每一个由多个冗余单元构成的多个冗余块、以及具有用于将所述多个冗余块之中的一个与所述多个存储器块之中的一个作为置换对象而对应起来存储的多个熔丝的熔丝块的半导体存储器的测试方法，其特征在于，具有：
第1步骤，测定所述多个存储器块的所述多个存储器单元的每一个的电气特性，将所述多个存储器单元之中的、所述电气特性的测定值不满足基准值的存储器单元检测为缺陷单元，将包括规定数以上所述缺陷单元的存储器块判定为缺陷块；
第2步骤，判定所述缺陷块的数量是否为第1阈值以上；
第3步骤，在判定为所述缺陷块的数量为第1阈值以上的情况下，将所述半导体存储器判定为次品；
第4步骤，在判定为所述缺陷块的数量为第1阈值不足的情况下，将所述缺陷块的数量与比所述第1阈值小的第2阈值进行比较；
第5步骤，在判定为所述缺陷存储器块的数量为所述第2阈值不足的情况下，使所述半导体存储器的电源从OFF状态变化为ON状态，基于在所述多个存储器单元的每一个中积累的电荷的变化，新选择缺陷块以使得所述缺陷块的数量达到所述第2阈值；以及
第6步骤，在所述第4步骤或所述第5步骤中判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足的情况下，切断所述熔丝块内的所述熔丝以使得代替向所述缺陷块的访问而访问所述冗余块。
CN201910654147.5A 2018-07-20 2019-07-19 半导体存储器的测试方法 Pending CN110739021A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-136809 2018-07-20
JP2018136809A JP7112904B2 (ja) 2018-07-20 2018-07-20 半導体メモリのテスト方法

Publications (1)

Publication Number Publication Date
CN110739021A true CN110739021A (zh) 2020-01-31

Family

ID=69162059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910654147.5A Pending CN110739021A (zh) 2018-07-20 2019-07-19 半导体存储器的测试方法

Country Status (3)

Country Link
US (1) US10818376B2 (zh)
JP (1) JP7112904B2 (zh)
CN (1) CN110739021A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872678B1 (en) 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device
CN115629296B (zh) * 2022-12-07 2023-03-31 中科声龙科技发展（北京）有限公司 芯片测试方法、装置、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153297A (ja) * 1995-11-29 1997-06-10 Nec Corp 半導体記憶装置の試験方法
CN1438707A (zh) * 2001-12-14 2003-08-27 株式会社东芝 半导体存储器件
US20040039535A1 (en) * 2002-08-26 2004-02-26 International Business Machines Corporation Repair of address-specific leakage
JP2010113751A (ja) * 2008-11-05 2010-05-20 Yokogawa Electric Corp リダンダンシ演算方法及び装置並びにメモリ試験装置
CN102165533A (zh) * 2008-09-30 2011-08-24 株式会社半导体能源研究所 半导体存储器件
US20120281479A1 (en) * 2011-05-05 2012-11-08 Mrinal Kochar Detection of Broken Word-Lines in Memory Arrays

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102598A (ja) * 1997-09-29 1999-04-13 Toshiba Corp メモリ不良救済解析装置
KR100533385B1 (ko) * 2004-04-16 2005-12-06 주식회사 하이닉스반도체 반도체 메모리 테스트 방법
JP4227974B2 (ja) * 2005-05-27 2009-02-18 エルピーダメモリ株式会社 チップ情報管理方法、チップ情報管理システム及びチップ情報管理プログラム
WO2008029434A1 (fr) * 2006-09-04 2008-03-13 Fujitsu Limited Dispositif de stockage à semi-conducteur et méthode d'essai dudit dispositif
JP2008108395A (ja) 2006-10-27 2008-05-08 Hoya Corp 垂直磁気記録媒体及びその製造方法
KR100899392B1 (ko) * 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
JP2013161509A (ja) 2012-02-08 2013-08-19 Elpida Memory Inc 半導体装置の冗長救済方法
KR20150114795A (ko) * 2014-04-02 2015-10-13 삼성전자주식회사 반도체 메모리 장치의 테스트 방법, 테스트 장치, 및 반도체 메모리 장치의 테스트 프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체
US9767924B1 (en) 2016-12-16 2017-09-19 Arm Limited Fast memory array repair using local correlated electron switch (CES) memory cells

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153297A (ja) * 1995-11-29 1997-06-10 Nec Corp 半導体記憶装置の試験方法
CN1438707A (zh) * 2001-12-14 2003-08-27 株式会社东芝 半导体存储器件
US20040039535A1 (en) * 2002-08-26 2004-02-26 International Business Machines Corporation Repair of address-specific leakage
CN102165533A (zh) * 2008-09-30 2011-08-24 株式会社半导体能源研究所 半导体存储器件
JP2010113751A (ja) * 2008-11-05 2010-05-20 Yokogawa Electric Corp リダンダンシ演算方法及び装置並びにメモリ試験装置
US20120281479A1 (en) * 2011-05-05 2012-11-08 Mrinal Kochar Detection of Broken Word-Lines in Memory Arrays

Also Published As

Publication number Publication date
US20200027523A1 (en) 2020-01-23
JP2020013627A (ja) 2020-01-23
US10818376B2 (en) 2020-10-27
JP7112904B2 (ja) 2022-08-04

Similar Documents

Publication Publication Date Title
KR100560243B1 (ko) Ｄｒａｍ 자체 수리를 수행하는 방법, 집적 회로 및 온 칩시스템
US7573762B2 (en) One time programmable element system in an integrated circuit
US7330376B1 (en) Method for memory data storage by partition into narrower threshold voltage distribution regions
US7839707B2 (en) Fuses for memory repair
US8531899B2 (en) Methods for testing a memory embedded in an integrated circuit
CN108182962B (zh) 包括虚拟故障产生器的存储器装置及其存储单元修复方法
US20110255340A1 (en) Nonvolatile semiconductor memory and method for testing the same
JP2006344345A (ja) 揮発性半導体記憶装置
US6940773B2 (en) Method and system for manufacturing DRAMs with reduced self-refresh current requirements
US20090132849A1 (en) Method and Computer Program for Selecting Circuit Repairs Using Redundant Elements with Consideration of Aging Effects
CN110739021A (zh) 半导体存储器的测试方法
JPH06139786A (ja) 電気的消去及び書込み可能ｒｏｍ
US7755956B2 (en) Non-volatile semiconductor memory and method for replacing defective blocks thereof
US7120073B2 (en) Integrated circuit devices having reducing variable retention characteristics
US10535418B2 (en) Memory device including repair circuit and operation method thereof
KR100716328B1 (ko) 리던던트 메모리 셀 유닛을 포함하는 집적 다이내믹 반도체 메모리 및 자체-복구 방법
CN116210053A (zh) 用于非易失性存储器的局部参考电压生成器
US20070115720A1 (en) Non-volatile semiconductor memory device and method for operating a non-volatile memory device
KR20090017270A (ko) 멀티 비트 프로그래밍 장치 및 방법
CN109215724B (zh) 存储器自动检测和修复的方法及装置
CN115810388A (zh) 存储器的检测方法及检测装置
US7982466B2 (en) Inspection method for semiconductor memory
JPH04290458A (ja) 半導体装置
KR100542694B1 (ko) 반도체 메모리 장치의 불량 셀 리페어 방법
Pompl et al. Extended methodologies for using extreme value statistic for SRAM Vmin

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination